JP2003511757A - 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置 - Google Patents

周辺装置が接続されているインターフェースのタイプを検出するための方法および装置

Info

Publication number
JP2003511757A
JP2003511757A JP2001528835A JP2001528835A JP2003511757A JP 2003511757 A JP2003511757 A JP 2003511757A JP 2001528835 A JP2001528835 A JP 2001528835A JP 2001528835 A JP2001528835 A JP 2001528835A JP 2003511757 A JP2003511757 A JP 2003511757A
Authority
JP
Japan
Prior art keywords
interface
conductor
peripheral device
communication
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001528835A
Other languages
English (en)
Other versions
JP4126178B2 (ja
JP2003511757A5 (ja
Inventor
ティー．ハンソン マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Corp
Original Assignee
Microsoft Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Corp filed Critical Microsoft Corp
Publication of JP2003511757A publication Critical patent/JP2003511757A/ja
Publication of JP2003511757A5 publication Critical patent/JP2003511757A5/ja
Application granted granted Critical
Publication of JP4126178B2 publication Critical patent/JP4126178B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

(57)【要約】 周辺装置はインターフェース(Ｉ/Ｆ)102，106の一方を有するコンピュータ21に接続可能である。Ｉ/Ｆ102は第１／第２データ導線を有する差動データ接続を介して、Ｉ/Ｆ106は、クロック導線と、データ導線を含むシングルエンデッドデータ接続を介して周辺装置と通信する。周辺装置は、コンピュータ21がＩ/Ｆ102を含むときは差動データ接続中の第１／第２データ導線に接続するよう構成され、Ｉ/Ｆ106を備えるときはシングルエンデッドデータ接続中の第１データ導線とクロック導線に接続するよう構成される第１／第２通信導線158，160を有する。周辺装置は、第１／第２通信導線に結合され、周辺装置がＩ/Ｆ102，126のどちらに接続されているかを検出するよう構成されたインターフェース検出構成要素142，202を含み、検出したインターフェースに対応するプロトコルに従って周辺装置との間で通信するコントローラ構成要素144，204，206も含む。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） 本発明は、コンピュータに接続可能な周辺装置に関する。より詳細には、本発
明は、接続されているインターフェースのタイプを検出するように構成される周
辺装置に関する。
【０００２】 現在、広範な周辺装置が、コンピュータに接続できるように構成されている。
このような周辺装置は、一般に、キーボード、ポイントアンドクリック装置（伝
統的にコンピュータマウスと呼ばれる）、および他の類似のタイプの装置などの
ユーザ入力装置を含む。
【０００３】 このような装置が接続されているコンピュータは、いくつかのインターフェー
スのうちの１つを介してその装置と通信する。このような周辺装置に接続するた
めに一般に使用されるインターフェースには、シリアルインターフェース（ＲＳ
２３２インターフェースなど）およびＰＳ２インターフェースが含まれる。実際
ＰＳ２インターフェースは、長らくキーボードおよびマウスをコンピュータに接
続するための標準となってきた。
【０００４】 しかし最近では、汎用シリアルバス（ＵＳＢ）インターフェースと呼ばれる別
のシリアルインターフェースが導入されてきている。ＵＳＢインターフェースは
、キーボードおよびマウスを含む、広範なコンピュータ周辺装置に対処する。し
かし、従来のコンピュータは、一般に、周辺装置との通信のために１つのインタ
ーフェース（ＰＳ２またはＵＳＢインターフェースなど）しか備えていない。し
たがって、コンピュータがＰＳ２インターフェースを備える場合、キーボードま
たはマウスは、ＰＳ２インターフェースによって定義されるプロトコルに従って
コンピュータとの通信をサポートするように構成しなければならない。同様に、
コンピュータがＵＳＢインターフェースを備える場合、キーボードまたはマウス
は、ＵＳＢインターフェースによって定義されるプロトコルに従って通信するよ
うに構成しなければならない。
【０００５】 これを行うために、従来のコンピュータ周辺装置は、その特定の周辺装置の機
能を実施するためのソフトウェアプログラムを実行するマイクロプロセッサを含
む。キーボードまたはマウスなどの装置では、このソフトウェアプログラムは、
周辺装置とホストコンピュータの間のインターフェースを含み、それを介して周
辺装置はホストコンピュータと通信する。このような通信は、しばしば、ホスト
コンピュータからコマンドを受け取り、データおよびステータス情報をホストコ
ンピュータに送ることを含む。
【０００６】 上記で議論したように、ＰＳ２インターフェースおよびＵＳＢインターフェー
スは、異なるハードウェア要件およびソフトウェア要件を有し、周辺装置がホス
トコンピュータと通信することができるように、その要件を周辺装置中のマイク
ロプロセッサによって満たさなければならない。ＰＳ２インターフェースは、別
個のクロック導線および別個データ導線を含む、２つの導線を使用する。これら
の導線は、コンピュータまたは周辺装置によってオープンコレクタまたはオープ
ンドレイン回路を介して駆動され、導線をホストコンピュータ内部でレール電圧
（ＶＣＣなど）に引き寄せるプルアップ抵抗器（一般に２ｋオーム〜１０ｋオー
ムの範囲）を有する。オープンコレクタまたはオープンドレイン回路（一般にト
ランジスタ）は、一般にマイクロプロセッサ内部に実装される。別のプルアップ
抵抗器も周辺装置内部に必要である。ＰＳ２インターフェースを介して通信する
周辺装置は、データ導線上のデータフローの方向にかかわらず、クロック導線上
にクロック信号を供給することを担当する。ホストコンピュータは、クロック導
線を論理ローレベルに引き寄せて周辺装置からの通信を禁止する。ホストコンピ
ュータは、データ導線をローに引き寄せて、ホストコンピュータがデータを伝送
しようとする周辺装置に信号を送ることもできる。
【０００７】 ＵＳＢインターフェースも、差動データ信号導線Ｄ＋およびＤ−を含む２つの
導線を使用する。ＵＳＢポートでの（すなわち、ホストコンピュータまたはＵＳ
Ｂハブでの）ＵＳＢインターフェースでは、２つの導線は、１５ｋオーム抵抗器
を介して論理ローレベルに引き寄せられる。周辺装置においては、周辺装置が高
速ＵＳＢ周辺装置である場合、Ｄ＋導線が１．５ｋオーム抵抗器を介して約３．
３ボルトに引き寄せられる。周辺装置が低速ＵＳＢ周辺装置である場合、Ｄ−導
線が１．５ｋオーム抵抗器を介して３．３ボルトに引き寄せられる。周辺装置が
ＵＳＢポートに取り付けられるとき、ＵＳＢホストは、Ｄ＋導線またはＤ−導線
のうちのどちらが論理ハイレベルに引き寄せられているかを判定することによっ
て、その周辺装置が低速な装置であるのか、それとも高速な装置であるのかを判
定する。
【０００８】 したがって、２つのインターフェースは異なるハードウェア構造を有し、異な
るソフトウェアプロトコルを使用して通信することがわかる。伝統的には、一方
がＵＳＢインターフェースと通信するように構成され、他方がＰＳ２インターフ
ェースと通信するように構成される別々の周辺装置が提供されている。このこと
により、このような周辺装置の製造業者は、これら２つの異なるインターフェー
スをサポートするために、２つの異なるタイプの周辺装置を提供しなければなら
ない。
【０００９】 （発明の概要） 本発明は、接続されているインターフェースのタイプを周辺装置が判定し、そ
れに応じて周辺装置自体を構成することができるような、周辺装置における方法
および装置を定義する。
【００１０】 この周辺装置は、第１インターフェースおよび第２インターフェースの一方を
有するコンピュータに接続することができる。第１インターフェースは、第１デ
ータ導線および第２データ導線を有する差動データ接続を介して周辺装置と通信
する。第２インターフェースは、クロック導線と、データ導線を含むシングルエ
ンデッドデータ接続とを介して周辺装置と通信する。この周辺装置は、差動デー
タ接続中の第１データ導線および第２データ導線に接続し、シングルエンデッド
データ接続中の第１データ導線とクロック導線とに接続するように構成された、
第１通信導線および第２通信導線を有する。この周辺装置は、第１インターフェ
ースおよび第２インターフェースのどちらが周辺装置に接続しているかを検出す
るように構成されるインターフェース検出構成要素を含む。この周辺装置は、検
出したインターフェースに対応するプロトコルに従って周辺装置とコンピュータ
との間で通信するように構成されたコントローラ構成要素も含む。
【００１１】 （例示的実施形態の詳細な説明） 本発明は、周辺装置で実装される方法および装置を含み、それによって周辺装
置は、ＰＳ２インターフェースに結合しているのか、それともＵＳＢインターフ
ェースに結合しているのかを検出する。本発明の一態様による周辺装置は、イン
ターフェースの状態を感知し、ソフトウェア制御を介してインターフェースのハ
ードウェア構成を変更し、インターフェースの状態に対する構成変更の効果を観
測する。インターフェースに対して変更が行われる性質により、どのタイプのイ
ンターフェースに接続されているかを周辺装置が判定することが可能となり、し
たがって周辺装置がそれ自体を適切に構成することが可能となる。
【００１２】 図１と、それに関連する議論は、本発明を実装することのできる適切なコンピ
ューティング環境の、簡潔で一般的な説明を提供するためのものである。必須で
はないが、本発明の少なくとも一部を、パーソナルコンピュータまたは他のコン
ピューティング装置によって実行される、プログラムモジュールなどのコンピュ
ータ実行可能命令の一般的状況において説明する。一般に、プログラムモジュー
ルは、特定のタスクを実行し、または特定の抽象データタイプを実装する、ルー
チンプログラム、オブジェクト、構成要素、データ構造などを含む。さらに、ハ
ンドヘルド装置、マルチプロセッサシステム、マイクロプロセッサベースの、ま
たはプログラム可能な消費者向け電子機器、ネットワークＰＣ、ミニコンピュー
タ、メインフレームコンピュータなどの、他のコンピュータシステム構成を用い
て本発明を実装できることを当業者は理解されよう。本発明は、通信ネットワー
クを介してリンクされるリモート処理装置によってタスクが実行される、分散コ
ンピューティング環境にも適用可能である。分散コンピューティング環境では、
プログラムモジュールをローカルメモリ記憶装置およびリモートメモリ記憶装置
の両方に設置することができる。
【００１３】 図１を参照すると、本発明に関する例示的環境は、従来型パーソナルコンピュ
ータ２０の形態の汎用コンピューティング装置を含み、パーソナルコンピュータ
２０は、処理装置２１、システムメモリ２２、並びに、システムメモリを含む様
々なシステム構成要素を処理装置２１に結合するシステムバス２３を含む。シス
テムバス２３は、様々なバスアーキテクチャのうちのいずれかを使用する、メモ
リバスまたはメモリコントローラ、周辺バス、およびローカルバスを含むバス構
造のいくつかのタイプのうちのいずれでもよい。システムメモリは、読取り専用
メモリ（ＲＯＭ）２４およびランダムアクセスメモリ（ＲＡＭ）２５を含む。ス
タートアップ時などにパーソナルコンピュータ２０内の要素間で情報を転送する
助けとなる基本ルーチンを含む基本入出力２６（ＢＩＯＳ）は、ＲＯＭ２４中に
格納される。パーソナルコンピュータ２０は、ハードディスク（図示せず）を読
み書きするためのハードディスクドライブ２７と、取外し可能磁気ディスク２９
を読み書きするための磁気ディスクドライブ２８と、ＣＤ−ＲＯＭまたは他の光
媒体などの取外し可能光ディスク３１を読み書きするための光ディスクドライブ
３０とをさらに含む。ハードディスクドライブ２７、磁気ディスクドライブ２８
、および光ディスクドライブ３０は、それぞれハードディスクドライブインター
フェース３２、磁気ディスクドライブインターフェース３３、および光ドライブ
インターフェース３４によってシステムバス２３に接続される。ドライブおよび
関連するコンピュータ可読媒体は、パーソナルコンピュータ２０に対して、コン
ピュータ可読命令、データ構造、プログラムモジュール、および他のデータの不
揮発性記憶を提供する。
【００１４】 本明細書で説明する例示的環境では、ハードディスク、取外し可能磁気ディス
ク２９、および取外し可能光ディスク３１を利用するが、コンピュータによって
アクセス可能な、磁気カセット、フラッシュメモリカード、デジタルビデオディ
スク、ベルヌーイカートリッジ、ランダムアクセスメモリ（ＲＡＭ）、読取り専
用メモリ（ＲＯＭ）など、データを記憶することのできる他のタイプのコンピュ
ータ可読媒体もこの例示的動作環境で使用できることを当業者は理解されたい。
【００１５】 オペレーティングシステム３５、１つまたは複数のアプリケーションプログラ
ム３６、他のプログラムモジュール３７、およびプログラムデータ３８を含むい
くつかのプログラムモジュールを、ハードディスク、磁気ディスク２９、光ディ
スク３１、ＲＯＭ２４、またはＲＡＭ２５上に格納することができる。ユーザは
、キーボード４０およびポインティングデバイス（すなわちマウス）４２などの
入力装置を介して、パーソナルコンピュータ２０にコマンドおよび情報を入力す
ることができる。他の入力装置（図示せず）には、マイクロフォン、ジョイステ
ィック、ゲームパッド、サテライトディッシュ、スキャナなどを含めることがで
きる。上記および他の入力装置は、しばしば、複数のポートのうちの１つを介し
て処理装置２１に接続される。例えば、キーボード４０およびマウス４２は、Ｐ
Ｓ２またはＵＳＢインターフェース４６を介して接続される。この例示的実施形
態では、インターフェース（すなわちポート）４５は、システムバス２３に結合
される。ユーザ入力装置は、サウンドカード、パラレルポート、またはゲームポ
ートなどの他のインターフェースによって接続することもできる。モニタ４７ま
たは他のタイプのディスプレイ装置も、ビデオアダプタ４８などのインターフェ
ースを介してシステムバス２３に接続される。モニタ４７に加えて、パーソナル
コンピュータは、一般にスピーカおよびプリンタ（図示せず）などの他の周辺出
力装置を含む。
【００１６】 パーソナルコンピュータ２０は、リモートコンピュータ４９などの、１つまた
は複数のリモートコンピュータへの論理接続を使用するネットワーク環境で動作
することができる。リモートコンピュータ４９は、別のパーソナルコンピュータ
、サーバ、ルータ、ネットワークＰＣ、ピア装置、または他のネットワークノー
ドでよく、一般にパーソナルコンピュータ２０に関して前述した要素のうちの多
くまたは全てを含むが、図１にはメモリ記憶装置５０だけを示してある。図１に
示す論理接続は、ローカルエリアネットワーク（ＬＡＮ）５１およびワイドエリ
アネットワーク（ＷＡＮ）５２を含む。このようなネットワーキング環境は、オ
フィス、企業全体のコンピュータネットワークイントラネット、およびインター
ネットで一般的なものである。
【００１７】 ＬＡＮネットワーキング環境で使用する際、パーソナルコンピュータ２０は、
ネットワークインターフェースまたはネットワークアダプタ５３を介してローカ
ルエリアネットワーク５１に接続される。ＷＡＮネットワーキング環境で使用す
る際、パーソナルコンピュータ２０は、一般に、インターネットなどのワイドエ
リアネットワーク５２を介して通信を確立するためのモデム５４または他の手段
を含む。モデム５４は内蔵でも外付けでもよく、シリアルポートインターフェー
ス４６を介してシステムバス２３に接続される。ネットワーク環境では、パーソ
ナルコンピュータ２０に関連して示したプログラムモジュールまたはその一部は
、リモートメモリ記憶装置中に格納することができる。ここに示すネットワーク
接続は例示的なものであって、コンピュータ間の通信リンクを確立する他の手段
も使用できることを理解されたい。
【００１８】 図２Ａ〜図２Ｃに、従来のインターフェースに結合された従来の周辺装置を示
す。図２Ａに、ＵＳＢインターフェース１０２を介してホストコンピュータ２０
のＣＰＵ２１に接続された高速ＵＳＢ周辺装置１００を示す。高速ＵＳＢ周辺装
置１００は、キーボード４０またはマウス４２、あるいは他の適切な周辺装置な
ど、どんな適切な周辺装置でもよいことに留意されたい。周辺装置１００は、Ｕ
ＳＢインターフェース１０２に接続され、２つの導線１０４および１０６を介し
てそれらの間で通信する。導線１０４および１０６は、ＵＳＢコネクタ１１２を
介して、対応する導線１０８および１１０に接続される。導線１０４および１０
６は、高速ＵＳＢ装置中に、Ｄ＋およびＤ−と示す信号を搬送する。信号Ｄ＋お
よびＤ−は、周辺装置１００がコンピュータ２０と通信するのに用いる差動デジ
タルデータ信号である。
【００１９】 高速ＵＳＢ配置では、信号Ｄ＋を搬送する導線１０４が、プルアップ抵抗器１
１４によって論理ハイレベル（ＶＣＣなど）に引き寄せられる。抵抗器１１４は
、導線１０４が引き寄せられる電位が約３．３ボルトとなるような値とすること
が好ましい。したがって抵抗器１１４は、例えば、５ボルトＶＣＣレールに接続
された７．５ｋオーム抵抗器でよい。
【００２０】 コンピュータ２０上のＵＳＢインターフェース１０２では、導線１０８および
１１０（これらはＤ＋およびＤ−信号に対応する）のどちらも、２つの１５ｋオ
ーム抵抗器１１６および１１８によって論理ローレベルに引き寄せられる。周辺
装置１００を、最初にＵＳＢインターフェース１０２を介してコンピュータ２０
に取り付けるとき、信号Ｄ＋に対応する導線１０４が論理ハイレベルに引き寄せ
られ、一方信号Ｄ−に対応する導線１０６が論理ハイレベルに引き寄せられない
ので、コンピュータ２０は、周辺装置１００が高速ＵＳＢ周辺装置であると判定
することができる。
【００２１】 図２Ｂに、低速ＵＳＢ周辺装置１２０のコンピュータ２０への接続を示す。一
部の項目は図２Ａに示す項目と同様であり、それらは同様に番号付けしてある。
しかし、導線１０４（信号Ｄ＋に対応する）が抵抗器１１４を用いて論理ハイレ
ベルに引き寄せられるのではなく、導線１０６（信号Ｄ−に対応）が抵抗器１２
２を用いて論理ハイレベルに引き寄せられる。したがって、コンピュータ２０は
、周辺装置１２０が低速ＵＳＢ装置であると判定する。
【００２２】 図２Ｃに、コンピュータ２０に接続された別の周辺装置１２４を示す。周辺装
置１２４は、ＰＳ２インターフェース１２６を介してコンピュータ２０と通信す
るように構成される。ＰＳ２周辺装置１２４は、データ信号およびクロック信号
に対応する、１対の導線１０４および１０６を介してコンピュータ２０と通信す
る。導線１０４および１０６は、トランジスタ１３１および１３３に接続され、
トランジスタ１３１および１３３は、周辺装置１２４中のマイクロプロセッサに
よって制御される、オープンコレクタまたはオープンドレインスイッチとして構
成される。導線１０４および１０６は、ＰＳ２コネクタ１２８を介して導線１０
８および１１０に接続される。導線１０４および１０６は、一般に２ｋ〜１０ｋ
オームの範囲の抵抗器１３０および１３２によって、周辺装置１２４で論理ハイ
レベルに引き寄せられる。
【００２３】 ＰＳ２インターフェース１２６では、導線１０８および１１０も、やはり一般
に２ｋ〜１０ｋオームの範囲の抵抗器１３４および１３６によって論理ハイレベ
ルに引き寄せられる。導線１０８および１１０は、トランジスタ１３８および１
４０によってアースにも結合される。トランジスタ１３８および１４０は、一般
にオープンドレインまたはオープンコレクタであり、プロセッサ２１中の適切な
回路によって駆動される。トランジスタ１３８および１４０は、一般にプロセッ
サ２１内部に、または別々に実装できることにも留意されたい。
【００２４】 オープンコレクタで構成されたインターフェースでは、論理１が導線１０８ま
たは１１０のいずれかに書き込まれるとき、その導線はアクティブハイに駆動さ
れない。その代わり、その導線は、プルアップ抵抗器１３４および１３６を介し
て、レール電圧ＶＣＣ近くまで、ハイに引き寄せられる。このようにして、ホス
トプロセッサ２１または周辺装置１２４は、導線が既にアクティブハイに駆動さ
れているかどうかに関係なく、導線をローに駆動することができる。
【００２５】 周辺装置１２４は、導線１０４および１０８を介するデータフローの方向の如
何にかかわらず、導線１０６および１１０を介してホストプロセッサ２１にクロ
ック信号を供給することを担当する。ホストプロセッサ２１は、トランジスタ１
４０を適切に制御することにより、クロック信号を搬送する導線１１０をローに
引き寄せることができる。これにより、周辺装置１２４からの通信が禁止される
。ホストプロセッサ２１は、データを送信しようとする周辺装置１２４に信号を
送るために、トランジスタ１３８を操作することによってデータ導線１０８をロ
ーに引き寄せることもできる。
【００２６】 図３Ａに、本発明の一態様による周辺装置１４２に結合されたホストコンピュ
ータ２０を示す。いくつかの項目は図２Ａ〜図２Ｃに示した項目と同様であり、
それらは同様に番号付けしてある。再び、図３Ａでは、コンピュータ２０は、Ｐ
Ｓ２インターフェース１２６ではなくＵＳＢインターフェース１０２を備える。
【００２７】 周辺装置１４２は、通信コントローラ１４４、スイッチコントローラ１４６、
および信号レベル検出器１４８を含む。周辺装置１４２は、第１スイッチ１５０
および第２スイッチ１５２にも結合される。スイッチ１５０および１５２は、レ
ール電圧ＶＣＣと、プルアップ抵抗器１５４および１５６とに結合され、プルア
ップ抵抗器１５４および１５６は、導線１５８および１６０に結合される。導線
１５８および１６０は、コンピュータ２０の導線１０８および１１０に接続する
ためのコネクタ１１２に供給される。
【００２８】 図３Ｂに、ホストコンピュータ２０に結合された周辺装置１４２を示す。図３
Ｂでは、ホストコンピュータ２０は、ＵＳＢインターフェース１０２ではなく、
ＰＳ２インターフェース１２６を備える。ホストコンピュータ２０が備える特定
のインターフェース１０２または１２６の如何にかかわらず、周辺装置１４２は
同じであることに留意されたい。
【００２９】 本発明の一態様によれば、プルアップ抵抗器１５４および１５６は、スイッチ
コントローラ１４６の制御の下でオンオフされる。スイッチコントローラ１４６
は、周辺装置１４２のマイクロプロセッサ中に実装されることが好ましい。トラ
ンジスタ１５０および１５２を別々のスイッチングトランジスタとして示すが、
周辺装置１４２のマイクロプロセッサ内に実装することもでき、それによって抵
抗器１５６のスイッチ１５２に結合した側と同様に、抵抗器１５４のスイッチ１
５０に結合した側を周辺装置１４２中のマイクロプロセッサの入力ピンに直接接
続することができる。さらに、スイッチ１５０および１５２をバイポーラ接合ト
ランジスタとして示すが、電界効果トランジスタ、リレーなど、他のスイッチ機
構を使用することもできる。
【００３０】 ＰＳ２インターフェース１２６のデータ信号およびＵＳＢインターフェース１
０２のＤ＋信号が導線１５８に結合され、ＰＳ２クロック信号およびＤ−信号が
導線１６０に結合されることにも留意されたい。したがって、周辺装置１４２は
、高速ＵＳＢ周辺装置またはＰＳ２装置として動作することができる。周辺装置
１４２が低速ＵＳＢ周辺装置またはＰＳ２装置として動作するように構成される
とき、信号間の関係は逆となる（すなわち、Ｄ＋およびＤ−信号が、ＰＳ２クロ
ック信号およびＰＳ２データ信号に関して逆となる）。さらに、これらの関係を
逆にすることもできる。ＰＳ２と、２つのタイプのＵＳＢインターフェース用に
使用される、異なる接続に対処するために、アダプタをコネクタ１１２中に設け
ることが好ましい。
【００３１】 図４は、周辺装置１４２の動作を示す流れ図である。コンピュータ２０に接続
されると、周辺装置１４２はコンピュータ２０から電力を受ける。周辺装置１４
２のパワーアップをブロック１８０に示す。次いで、周辺装置１４２中のスイッ
チコントローラ１４６は、スイッチ１５０および１５２の両方をオフにする。こ
れにより、プルアップ抵抗器１５４および１５６が導線１５８および１６０を論
理ハイ電位にすることができなくなり、効果的に抵抗器１５４および１５６がレ
ール電圧ＶＣＣから切断される。プルアップをディスエーブルすることを、図４
のブロック１８２に示す。
【００３２】 次いで信号レベル検出器１４８は、導線１５８上の信号レベル、または導線１
６０上の信号レベルのどちらかが論理ハイレベルであるかどうかを検出する。信
号レベル検出器１４８は、どんな適切な信号レベル検出器でもよい。このことを
ブロック１８４に示す。
【００３３】 導線１５８または導線１６０の一方または両方が論理ハイ信号を搬送している
場合、周辺装置１４２は、ＵＳＢインターフェース１０２ではなく、ＰＳ２イン
ターフェース１２６に接続されていると判断する。これは、プルアップ抵抗器１
５４および１５６がディスエーブルされる場合、ＵＳＢインターフェース１０２
中のプルダウン抵抗器１１６および１１８が導線１０８および１１０（したがっ
て導線１５８および１６０）を論理ローレベルに引き寄せる傾向があるからであ
る。したがって、導線の一方が論理ハイレベルにある場合、各導線は、ＰＳ２イ
ンターフェース１２６中の抵抗器１３４および１３６によってハイに引き寄せら
れている。
【００３４】 しかし、両方の導線がローである場合、周辺装置１４２は、接続されているイ
ンターフェースのタイプをまだ判定することができない。例えば、ＵＳＢインタ
ーフェース１０２では、プルダウン抵抗器１１６および１１８は、導線を論理ロ
ーレベルに引き寄せている可能性がある。しかし、ＰＳ２インターフェース１２
６がスイッチ１３８および１４０を通電し、したがってデータ信号およびクロッ
ク信号の両方を搬送する導線を、論理ローレベルに駆動することも有効である。
したがって、パワーアップし、プルアップ抵抗器１５４および１５６をディスエ
ーブルするときに、導線１５８および１６０の両方の信号が論理ローレベルであ
る場合、周辺装置１４２は、どのタイプのインターフェースが接続されているか
を判定するために、追加のステップを必要とする。
【００３５】 次いでスイッチコントローラ１４６は、スイッチ１５０をオンにして、プルア
ップ抵抗器１５４をイネーブルする。この時点でイネーブルされるこの特定のプ
ルアップ抵抗器は、ＰＳ２データ導線と、高速ＵＳＢ装置用のＵＳＢ Ｄ＋導線
とに接続され、あるいはＰＳ２データ導線と、低速ＵＳＢ装置用のＵＳＢ Ｄ−
導線とに接続されるプルアップ抵抗器であることに留意されたい。図４に示す流
れ図は、ＰＳ２／高速ＵＳＢ周辺装置を示す。
【００３６】 いずれにしても、プルアップ抵抗器１５４が、スイッチ１５０をオンにするス
イッチコントローラ１４６によってイネーブルされると、信号レベル検出器１４
８は、再び導線１５８上の信号レベルを見る。その信号が論理ローレベルのまま
である場合、周辺装置１４２は、ＵＳＢポート１０２ではなく、ＰＳ２ポート１
２６に接続されていると安全に判断することができる。これは、プルアップ抵抗
器１５４がイネーブルされる場合、導線１５８上に論理ローレベル信号が存在す
るためには、ＰＳ２インターフェース１２６中のトランジスタ１３８によって、
導線１５８を明確にローレベルに駆動しなければならないからである。そうでは
なく、周辺装置１４２がＵＳＢインターフェース１０２に接続されている場合は
、イネーブルされたプルアップ抵抗器１５４は導線１５８を論理ハイレベルに引
き寄せることになる。
【００３７】 プルアップ抵抗器１５４をイネーブルし、導線１５８上の信号レベルを検出す
ることを、図４のブロック１８６および１８８に示す。
【００３８】 一方、プルアップ抵抗器１５４がイネーブルされた後、関連する導線が論理ロ
ーレベルにない場合、周辺装置１４２はＵＳＢインターフェース１０２に接続さ
れている可能性が高い。ほとんどの場合、このように想定することができ、した
がって周辺装置１４２はこの時点で検出アルゴリズムを任意選択で停止し、ＵＳ
Ｂソフトウェアを実行することができる。このことを図４の破線の矢印１９０で
示す。
【００３９】 しかし、スイッチコントローラ１４６がプルアップ抵抗器１５４をイネーブル
した同じ瞬間に、ホストプロセッサ２１が偶然にデータ信号を論理ハイレベルに
することを許可した場合に、周辺装置１４２がＰＳ２インターフェース１２６に
接続されているわずかな可能性が存在する。したがって周辺装置１４２は、イン
ターフェースのタイプが正しいということに関するその判定をさらに保証するた
めに、追加のステップを取る。この場合、スイッチコントローラ１４６はプルア
ップ抵抗器１５４をディスエーブルし、次いで信号レベル検出器１４８は、導線
１５８または１６０の信号レベルのどちらが論理ハイレベルにあるかを判定する
。このことを、図４のブロック１９２および１９４で示す。
【００４０】 どちらかの導線が論理ハイレベルである場合、周辺装置１４２は、ＵＳＢイン
ターフェース１０２ではなく、ＰＳ２インターフェース１２６に接続されている
と安全に想定することができる。一方、どちらの導線も論理ハイレベルではない
場合、周辺装置１４２は、ＰＳ２インターフェース１２６ではなく、ＵＳＢイン
ターフェース１０２に接続されていると想定することができる。加えて、ＰＳ２
クロック信号が論理ハイレベルであると想定されると判定される場合はいつでも
、周辺装置１４２は、ＰＳ２装置に接続されていると安全に判断することができ
る。
【００４１】 スイッチコントローラ１４６がプルアップ抵抗器１５４をディスエーブルする
のと同じ次の瞬間に、ホストプロセッサ２１がデータ信号を論理ローレベルに偶
然にスイッチングする確率は非常に低い。クロック信号をローにしたまま、デー
タ信号をロー−ハイ−ローとするこのような反転は、ＰＳ２プロトコルに違反す
るからである。
【００４２】 周辺装置１４２が、接続されているインターフェースのタイプを判定すると、
周辺装置１４２は、そのタイプのインターフェースをサポートする、周辺装置１
４２のソフトウェアコードの部分に分岐し、そのコードは、検出したインターフ
ェースに対して、適切な抵抗器をオンにするように動作する。このことを図４の
ブロック１９６および１９８で示す。
【００４３】 ＰＳ２データ信号を搬送する導線の試験に関して図４を説明したが、本発明は
、その代わりにＰＳ２クロック信号を搬送する導線を試験することによっても実
施できることを留意されたい。このプロセスは同じである。
【００４４】 図５は、本発明の別の態様による、別の周辺装置２００のブロック図である。
周辺装置２００は、ＵＳＢマイクロコントローラ２０２を含み、ＵＳＢマイクロ
コントローラ２０２は、ＵＳＢコントローラ構成要素２０４、接続タイプ判定構
成要素２０５、およびＰＳ２コントローラ構成要素２０６を含む。周辺装置２０
０は、プルアップ抵抗器２０８、抵抗器２１０および２１２、およびスイッチ２
１４も含む。マイクロコントローラ２００は、複数の入出力（Ｉ／Ｏ）ピン２１
６、２１８、２２０、２２２、および２２４も含む。
【００４５】 マイクロコントローラ２０２は、ピン２２６および２２８上に供給されるＵＳ
Ｂ差動データ出力Ｄ＋およびＤ−も含む。このＤ＋およびＤ−ピン２２６および
２２８は、高速ＵＳＢ装置に関するＵＳＢ Ｄ＋およびＵＳＢ Ｄ−信号、並び
にＰＳ２装置に関するＰＳ２データおよびＰＳ２クロック信号をそれぞれ表す導
線に結合される。
【００４６】 周辺装置２００が、ＰＳ２インターフェース１２６またはＵＳＢインターフェ
ース１０２のいずれかを介してホストプロセッサ２１に取り付けられるとき、接
続タイプ判定構成要素２０５は、周辺装置２００が接続されているインターフェ
ースのタイプを判定する。マイクロコントローラ２０２がパワーアップされ、マ
イクロコントローラ２０２は、初めに、スイッチ２１４を開いたままにさせる信
号を（Ｉ／Ｏ）ピン２２４上に供給する。構成要素２０５は、ピン２１８をまず
検査して、ピン２１８上の信号のレベルを判定する。信号レベルが論理１（すな
わち論理ハイレベル）にある場合、構成要素２０５は、周辺装置２００がＰＳ２
インターフェース１２６に接続されていると判定する。これは、スイッチ２１４
がオープンであり、ピン２１８が論理ハイレベルである場合、ＰＳ２インターフ
ェース中のプルアップ抵抗器によって信号レベルをハイに引き寄せなければなら
ないからである。
【００４７】 一方、ピン２１８上の信号レベルがまだ論理ゼロ（すなわち論理ローレベル）
である場合、構成要素２０５は、ピン２１６上に論理ハイ出力を供給する。これ
により、本質的にプルアップ抵抗器２１０がイネーブルされる。次いで構成要素
２０５は再びピン２１８上の信号レベルを検査する。信号が論理ローレベルにあ
る場合、信号は、インターフェースによってホストシステムにアクティブローに
駆動される。したがって、インターフェースはＰＳ２インターフェースでなけれ
ばならない。しかし、信号が論理ハイレベルにプルアップされている場合、イン
ターフェースはＵＳＢインターフェースであると判定される。
【００４８】 周辺装置２００が接続されているインターフェースがＵＳＢインターフェース
であると判定される場合、ＵＳＢコントローラ２０４がピン２２４上に信号を供
給し、スイッチ２１４を閉じる。加えて、マイクロコントローラ２０２は、ハイ
インピーダンス状態のピン２１６、２１８、２２０、および２２２を提供する。
次いでＵＳＢコントローラ構成要素２０４は、単に、差動データＤ＋およびＤ−
を使用して、ＵＳＢプロトコルに従ってホストシステムとの通信を制御する。
【００４９】 一方、インターフェースがＰＳ２インターフェースであると判定される場合、
スイッチ２１４は開いた位置に維持され、マイクロコントローラ２０２は、論理
ハイレベルの信号をピン２１６および２２０に供給し、したがって、プルアップ
抵抗器２１０および２１２（例示的には、これらのどちらも２．２ｋオームであ
る）をイネーブルする。次いでＰＳ２コントローラ構成要素２０６は、ピン２１
８および２２２をそれぞれＰＳ２データ線およびＰＳ２クロック線として使用し
て通信を制御する。
【００５０】 一部のＵＳＢ装置は、永続的にイネーブルされるシリアルインターフェースエ
ンジンを有することに留意されたい。差動データ信号Ｄ＋およびＤ−の両方が論
理０になる条件により、その部分は、それ自体をリセットする。プルアップ抵抗
器２０８と共にスイッチ２１４を設けることにより、スイッチ２１４がオープン
のとき、ＵＳＢコントローラ２０４へのＤ＋信号が常に論理ハイレベルに維持さ
れることが、本発明により保証される。
【００５１】 さらに、他のＵＳＢコントローラ２０４では、ＰＳ２コントローラ２０６がＰ
Ｓ２インターフェースとの通信を制御しているときに、差動データ信号Ｄ＋およ
びＤ−を切断する必要のあることがある。この場合、追加のスイッチがＤ−導線
中に配置され、接続タイプの判定中は開いた位置に維持され、かつインターフェ
ースタイプがＰＳ２インターフェースであると判定された場合には通信中は開い
た位置に維持される。一方、インターフェースタイプがＵＳＢインターフェース
であると判定された場合、各スイッチはどちらも閉じられ、ＵＳＢコントローラ
２０４は、ＵＳＢプロトコルに従って通信を制御する。
【００５２】 標準ＵＳＢ仕様に対する最近の改訂では、バスリセットを受け取った後と、構
成の前に、その下流側ポートに対して論理ロー（ＳＥ０）を駆動するためのＵＳ
Ｂハブ装置を必要とする変更が行われた。パワースイッチングを実装するハブに
対しては、この変更により問題は提起されない。ハブ装置を構成するまでは、電
圧がハブ装置の下流側に供給されないからである。
【００５３】 しかし、セルフパワー式ハブ（具体的にはルートハブ）は、電力スイッチング
を実装する必要がない。したがって、電力が存在し、装置が取り付けられていな
いＵＳＢポート上でＤ＋およびＤ−が０に駆動される可能性が存在する。これは
、現在の検出アルゴリズムが起動されるとき（すなわち、パワーアップ時または
取付け時）のポートの状態である可能性がある。したがって、これらの状況下で
、装置がＰＳ２ポートに取り付けられているとアルゴリズムが想定しないことが
望ましいことがある。
【００５４】 したがって、図４と幾分異なる方式の検出アルゴリズムの動作を示す流れ図を
図６に示す。図４および６の一部は同様であり、同様に番号付けしてある。しか
し、ＰＳ２データ／ＵＳＢ Ｄ＋プルアップ抵抗器１５４がブロック１８６でイ
ネーブルされた後、いずれかの線がハイであるかどうかが判定される。これをブ
ロック２４０で示す。いずれかの線がハイである場合、図４に関して説明したの
と同様に、処理はブロック１９２に進む。
【００５５】 しかし、どちらの線もハイでないとブロック２４０で判定された場合、システ
ムは、導線のうちの一方がハイになるまで単に待機し、ブロック１９２または２
４２に進む。あるいは、どちらの線もハイでないことを検出したとき、ブロック
２４０で、ＰＳ２データ／ＵＳＢ Ｄ＋プルアップ抵抗器１５４はディスエーブ
ルされる。これをブロック２４２で示し、処理はブロック１８４に戻る。したが
って、ＵＳＢポート上の強制ＳＥ０、または強制ローＰＳ２データ線は、不定状
態として処理され、アルゴリズムは、特定の状態または条件が終了するまで単に
待機する。この遅延は、約１０ｍｓを超えて持続せず、これにユーザが気付く可
能性は低いと考えられる。
【００５６】 例示的実施形態では、インターフェース接続タイプの判定は、パワーアップ時
にのみ行うことができ、あるいはウォッチドッグタイムアウトまたは静電放電事
象から生じる可能性のあるソフトウェア例外などのソフトウェア例外時に反復す
ることができ、あるいは通常動作の間に定期的な間隔で反復することができる。
【００５７】 図４と同様に、ＰＳ２データまたはＰＳ２クロック信号をＵＳＢ Ｄ＋または
ＵＳＢ Ｄ−信号のいずれかと関連付けるように、図６で述べた信号を異なる方
式で組み合わせることができる。このタイプのシステムは、本発明の１つの例示
的実施形態内にあるものとする。
【００５８】 したがって、本発明は、周辺装置にＵＳＢインターフェースが接続されている
のか、それともＰＳ２インターフェースが接続されているのかを周辺装置が判定
することができる方法および装置を提供する。このような周辺装置の製造業者は
、２つの別々の製品をサポートせずに、１つの製品だけをサポートすればよく、
しかも両方のタイプのインターフェースを有するコンピュータへの接続に対処す
ることになる。
【００５９】 本発明を好ましい実施形態を参照しながら説明したが、本発明の精神および範
囲から逸脱することなく、形態および細部に変更を行えることを当業者は理解さ
れよう。
【図面の簡単な説明】
【図１】 本発明による入力装置を使用することのできる例示的環境のブロック図である
。
【図２Ａ】 ＵＳＢインターフェースに結合された従来の高速ＵＳＢ周辺装置を示す図であ
る。
【図２Ｂ】 ＵＳＢインターフェースに結合された従来の低速ＵＳＢ周辺装置を示す図であ
る。
【図２Ｃ】 ＰＳ２インターフェースに結合されたＰＳ２周辺装置を示す図である。
【図３Ａ】 ＵＳＢインターフェースに結合された本発明による周辺装置を示す図である。
【図３Ｂ】 ＰＳ２インターフェースに結合された本発明による周辺装置を示す図である。
【図４】 本発明の一態様による周辺装置の動作を示す流れ図である。
【図５】 本発明の一態様による別の実施形態を示すブロック図である。
【図６】 本発明の別の実施形態による周辺装置の動作を示す流れ図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１０月１２日（２００１．１０．１２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】 したがって、２つのインターフェースは異なるハードウェア構造を有し、異な
るソフトウェアプロトコルを使用して通信することがわかる。伝統的には、一方
がＵＳＢインターフェースと通信するように構成され、他方がＰＳ２インターフ
ェースと通信するように構成される別々の周辺装置が提供されている。このこと
により、このような周辺装置の製造業者は、これら２つの異なるインターフェー
スをサポートするために、２つの異なるタイプの周辺装置を提供しなければなら
ない。 Ｓｖａｎｃａｒｅｋ他の米国特許第５９３５２２４号は、非ＵＳＢ周辺装置を
コンピュータまたはＵＳＢハブ上のＵＳＢポートに適合させる、２つの実施形態
を開示する。第１実施形態では、周辺装置とコンピュータの間にアダプタが使用
される。プラグアダプタが取り付けられていないとき、ゲームコントローラは、
ゲームポートフォーマットの出力を供給する。しかし、アダプタが接続されてい
るときは、アダプタ上の信号線Ｂ１とＢ２が短絡される。２つの信号線が互いに
短絡していると周辺装置中の制御構成要素が判定した場合、制御構成要素は、Ｕ
ＳＢ仕様に従う出力を供給する。この周辺装置は、ＩＮＴＸＡ信号またはＸＡ信
号を検査することによって、アダプタが接続されているかどうかを検出すること
もできる。この構成では、アダプタは、ゲームポート構成に関するすべての信号
を受け取り、アダプタが取り付けられているかどうかが判定されるように配置さ
れる。 Ｓｖａｎｃａｒｅｋ他の第２実施形態では、外部アダプタが周辺装置による通
信出力のタイプを判定し、それを、コンピュータまたはＵＳＢポートに入力する
ためにＵＳＢフォーマットに変換する。したがって、周辺装置はＵＳＢフォーマ
ットでデータを出力しないが、周辺装置からの出力は、外部アダプタによってＵ
ＳＢフォーマットに変換される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】 本発明を好ましい実施形態を参照しながら説明したが、本発明の範囲から逸脱
することなく、形態および細部に変更を行えることを当業者は理解されよう。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 第１データ導線および第２データ導線を含む差動データ接続
    を介して前記周辺装置と通信する第１インターフェース、および第１データ導線
    を含むシングルエンデッドデータ接続およびクロック導線を介して前記周辺装置
    と通信する第２インターフェースのうちの一方を有するコンピュータに接続可能
    な周辺装置であって、 前記コンピュータが前記第１インターフェースを含むときに、前記差動データ
    接続で前記第１データ導線および第２データ導線と接続するように構成され、前
    記コンピュータが前記第２インターフェースを含むときに、前記シングルエンデ
    ッドデータ接続で前記第１データ導線と前記クロック導線に接続するように構成
    される第１通信導線および第２通信導線と、 前記第１通信導線および第２通信導線に結合され、前記周辺装置が前記第１イ
    ンターフェースおよび第２インターフェースのどちらに接続されているかを検出
    し、前記検出したインターフェースを示す接続出力を供給するインターフェース
    検出構成要素と、 前記インターフェース検出構成要素に結合され、前記接続出力に基づく前記検
    出したインターフェースに対応するプロトコルに従って、前記第１通信導線およ
    び第２通信導線を介して前記周辺装置と前記コンピュータとの間で通信するよう
    に構成されたコントローラ構成要素と を備えることを特徴とする周辺装置。
  2. 【請求項２】 前記コンピュータが前記第１インターフェースを含むとき、
    前記コンピュータ内で前記差動データ接続の前記第１データ導線および第２デー
    タ導線は、それぞれ第１抵抗要素および第２抵抗要素を用いて第１電位に結合さ
    れ、前記コンピュータが前記第２インターフェースを含むとき、前記シングルエ
    ンデッドデータ接続の前記第１データ導線と、前記コンピュータ中の前記クロッ
    ク導線とが、それぞれ第３抵抗要素および第４抵抗要素によって第２電位に引き
    寄せられ、 前記インターフェース検出構成要素は、前記第１通信導線および第２通信導線
    に結合され、前記第１通信導線および第２通信導線上の信号レベルを検出し、検
    出した前記信号レベルに基づいて接続出力を供給するように構成された信号検出
    器を備えることを特徴とする請求項１に記載の周辺装置。
  3. 【請求項３】 前記インターフェース検出構成要素は、 第５抵抗要素と、 第６抵抗要素と、 前記第５抵抗要素を介して前記第１通信導線を第３電位に選択的に接続する第
    １選択可能接続要素と、 前記第６抵抗要素を介して前記第２通信導線を前記第３電位に選択的に接続す
    る第２選択可能接続要素と を備えることを特徴とする請求項２に記載の周辺装置。
  4. 【請求項４】 前記第２電位および第３電位は第１論理レベルに関連するこ
    とを特徴とする請求項３に記載の周辺装置。
  5. 【請求項５】 前記インターフェース接続構成要素は、前記周辺装置のパワ
    ーアップ時に、前記第１選択可能接続要素および第２選択可能接続要素を選択解
    除し、前記第３電位から前記第１通信導線および第２通信導線を切断するように
    構成されることを特徴とする請求項４に記載の周辺装置。
  6. 【請求項６】 前記第１選択可能接続要素および第２選択可能接続要素が選
    択解除されるとき、前記信号検出器は、前記周辺装置のパワーアップ時に前記第
    １通信導線および第２通信導線上の信号レベルを検出するように構成されること
    を特徴とする請求項５に記載の周辺装置。
  7. 【請求項７】 前記第１通信導線および第２通信導線のうちの少なくとも一
    方に対応する前記信号レベルが前記第１論理レベルにあるとき、前記信号検出器
    は、（ａ）前記第２インターフェースへの接続を示す前記接続出力を供給するよ
    うに構成されることを特徴とする請求項６に記載の周辺装置。
  8. 【請求項８】 前記インターフェース検出構成要素は、前記第１選択可能接
    続要素を選択し、前記第２接続要素を選択解除するように構成され、前記第１通
    信導線に対応する前記信号レベルが前記第２電位に対応する第１論理レベルにあ
    るとき、前記信号検出器は、前記第１インターフェースへの接続を示す前記接続
    出力を供給するように構成されることを特徴とする請求項７に記載の周辺装置。
  9. 【請求項９】 前記インターフェース検出構成要素は、（ｂ）前記第１選択
    可能接続要素を選択し、前記第２接続要素を選択解除するように構成され、前記
    第１通信導線および第２通信導線のどちらも前記第１論理レベルにない場合、前
    記第１選択可能接続要素を選択解除し、ステップ（ａ）に戻ることを特徴とする
    請求項７に記載の周辺装置。
  10. 【請求項１０】 前記第１通信導線に対応する前記信号レベルが前記第１論
    理レベルにあるとき、前記信号検出器は、前記第１インターフェースへの接続を
    示す前記接続出力を供給するように構成されることを特徴とする請求項９に記載
    の周辺装置。
  11. 【請求項１１】 前記インターフェース検出構成要素は、前記第１選択可能
    接続要素を選択解除し、前記第２接続要素を選択解除するように構成され、前記
    信号検出器は、前記第１通信導線に対応する前記信号レベルが前記第２論理レベ
    ルにあるときに、前記第１インターフェースへの接続を示す前記接続出力を供給
    するように構成され、前記第１通信導線および第２通信導線のうちの少なくとも
    一方に対応する前記信号レベルが前記第１論理レベルにあるときに、前記第２イ
    ンターフェースへの接続を示す前記接続出力を供給するように構成されることを
    特徴とする請求項９に記載の周辺装置。
  12. 【請求項１２】 前記第１論理レベルは論理１に対応し、前記第２論理レベ
    ルは論理０に対応することを特徴とする請求項１１に記載の周辺装置。
  13. 【請求項１３】 前記コントローラ構成要素は、 前記第１インターフェースに対応する第１プロトコルに従って通信を制御する
    ように構成された第１コントローラと、 前記第２インターフェースに対応する第２プロトコルに従って通信を制御する
    ように構成された第２コントローラと を備えることを特徴とする請求項１に記載の周辺装置。
  14. 【請求項１４】 前記第１コントローラは、差動データ信号を供給する差動
    データピンに結合され、前記差動データピンは、前記第１通信導線および第２通
    信導線に結合されることを特徴とする請求項１３に記載の周辺装置。
  15. 【請求項１５】 前記第２コントローラは、第１データ信号およびクロック
    信号を供給する第１入出力（Ｉ／Ｏ）ピンおよび第２Ｉ／Ｏピンに結合され、前
    記第１Ｉ／Ｏピンおよび第２Ｉ／Ｏピンは、前記第１通信導線および第２通信導
    線に結合されることを特徴とする請求項１４に記載の周辺装置。
  16. 【請求項１６】 第１の前記差動データピンと前記第１通信導線との間に結
    合された第１スイッチをさらに備え、前記検出したインターフェースが前記第１
    インターフェースであることを示す前記接続出力を前記インターフェース検出構
    成要素が供給するとき、前記コントローラ構成要素が前記第１スイッチを選択的
    に閉じるように構成されることを特徴とする請求項１５に記載の周辺装置。
  17. 【請求項１７】 前記検出したインターフェースが前記第２インターフェー
    スであることを示す前記接続出力を前記インターフェース検出構成要素が供給す
    るとき、前記コントローラ構成要素が前記第１スイッチを開くように構成される
    ことを特徴とする請求項１６に記載の周辺装置。
  18. 【請求項１８】 第２の前記差動データピンと前記第２通信導線との間に結
    合された第２スイッチをさらに備え、前記検出したインターフェースが前記第１
    インターフェースであることを示す前記接続出力を前記インターフェース検出構
    成要素が供給するとき、前記コントローラ構成要素が前記第２スイッチを選択的
    に閉じるように構成されることを特徴とする請求項１７に記載の周辺装置。
  19. 【請求項１９】 前記検出したインターフェースが前記第２インターフェー
    スであることを示す前記接続出力を前記インターフェース検出構成要素が供給す
    るとき、前記コントローラ構成要素が前記第２スイッチを開くように構成される
    ことを特徴とする請求項１８に記載の周辺装置。
  20. 【請求項２０】 前記検出したインターフェースが前記第１インターフェー
    スであることを示す前記接続出力を前記インターフェース検出構成要素が供給す
    るとき、前記第２コントローラが前記第１Ｉ／Ｏピンおよび第２Ｉ／Ｏピン上に
    ハイインピーダンス信号を供給するように構成されることを特徴とする請求項１
    ６に記載の周辺装置。
  21. 【請求項２１】 前記第１通信導線と第２通信導線の間、並びに第３Ｉ／Ｏ
    ピンと第４Ｉ／Ｏピンの間にそれぞれ結合された第１抵抗要素および第２抵抗要
    素をさらに備え、前記コントローラ構成要素は、前記検出したインターフェース
    が第１インターフェースであることを示す前記接続出力を前記インターフェース
    検出構成要素が供給するとき、前記第３Ｉ／Ｏピンおよび第４Ｉ／Ｏピン上にハ
    イインピーダンス状態の信号を供給するように構成され、検出したインターフェ
    ースが前記第２インターフェースであることを示す前記接続出力を前記インター
    フェース検出構成要素が供給するとき、電圧レベルの信号を供給するように構成
    されることを特徴とする請求項２０に記載の周辺装置。
  22. 【請求項２２】 コンピュータに接続可能な周辺装置で使用するためのコン
    ピュータ可読媒体であって、前記コンピュータは第１インターフェースおよび第
    ２インターフェースの一方を有し、前記第１インターフェースはは第１データ導
    線および第２データ導線を含む差動データ接続を介して前記周辺装置と通信し、
    前記第２インターフェースは第１データ導線を含むシングルエンデッドデータ接
    続およびクロック導線を介して前記周辺装置と通信し、前記周辺装置は、前記コ
    ンピュータが前記第１インターフェースを含むときに、前記差動データ接続の前
    記第１データ導線および第２データ導線に接続するように構成され、前記コンピ
    ュータが前記第２インターフェースを含むときに、前記シングルエンデッドデー
    タ接続の前記第１データ導線および前記クロック導線に接続するように構成され
    る第１通信導線および第２通信導線を含み、 前記周辺装置によって実行されたときに、 （ａ）前記周辺装置が前記第１インターフェースと第２インターフェースのう
    ちのどちらに接続されているかを検出するステップと、 （ｂ）検出したインターフェースに対応するプロトコルに従って、前記第１通
    信導線および第２通信導線を介して前記コンピュータと通信するステップ を前記周辺装置に実行させる命令が記憶されたことを特徴とするコンピュータ可
    読媒体。
  23. 【請求項２３】 前記周辺装置がコンピュータ内の第１インターフェースに
    接続されているのか、それとも第２インターフェースに接続されているのかを検
    出するための、周辺装置によって実施される方法であって、前記第１インターフ
    ェースは第１データ導線および第２データ導線を含む差動データ接続を介して前
    記周辺装置と通信し、前記第２インターフェースは第１データ導線を含むシング
    ルエンデッドデータ接続およびクロック導線を介して前記周辺装置と通信し、前
    記周辺装置は、前記コンピュータが前記第１インターフェースを含むときに、前
    記差動データ接続中の前記第１データ導線および第２データ導線に接続するよう
    に構成され、前記コンピュータが前記第２インターフェースを含むときに、前記
    シングルエンデッドデータ接続中の前記第１データ導線および前記クロック導線
    に接続するように構成される第１通信導線および第２通信導線を含む方法におい
    て、 （ａ）前記周辺装置が前記第１インターフェースおよび第２インターフェース
    のうちのどちらに接続されているかを検出すること、および、 （ｂ）前記検出したインターフェースに対応するプロトコルに従って、第１通
    信導線および第２通信導線を介して前記コンピュータと通信することを含むこと
    を特徴とする方法。
  24. 【請求項２４】 検出すること（ａ）は、 （ａ）（１）前記第１通信導線および第２通信導線を所定の電位から切断する
    こと、 （ａ）（２）前記第１通信導線および第２通信導線のいずれかが、第１電位に
    関連する第１論理レベルにあるかどうかを判定すること、および、 第１論理レベルにある場合には、（ａ）（３）前記周辺装置が前記第２インタ
    ーフェースに接続されていると判定すること を含むことを特徴とする請求項２３に記載の方法。
  25. 【請求項２５】 検出すること（ａ）は、 （ａ）（４）前記第１通信導線および第２通信導線のどちらも、ステップ（ａ
    ）（２）で前記第１論理レベルにない場合、第１抵抗要素を介して第１通信導線
    を前記第１電位に接続すること、および、 （ａ）（５）前記第１通信導線および第２通信導線のいずれかが第１論理ラブ
    ランド（Ｌｏｖｅｌａｎｄ）にあるかどうかを判定し、第１論理ラブランドにあ
    る場合には、（ａ）（６） （ａ）（１）に戻ること をさらに含むことを特徴とする請求項２４に記載の方法。
  26. 【請求項２６】 検出すること（ａ）は、 （ａ）（７）前記第１通信導線が第１論理レベルである場合、前記周辺装置が
    前記第１インターフェースに接続されていると判定することをさらに含むことを
    特徴とする請求項２５に記載の方法。
  27. 【請求項２７】 検出すること（ａ）は、 （ａ）（８）前記第１通信導線または第２通信導線のいずれかが前記第１論理
    レベルにある場合、前記第１通信導線を前記第１電位から切断すること、および
    、 （ａ）（９）前記第１通信導線および第２通信導線のいずれかが前記第１電位
    にあるかどうかを判定すること をさらに含むことを特徴とする請求項２５に記載の方法。
  28. 【請求項２８】 検出すること（ａ）は、 ステップ（ａ）（９）で前記第１通信導線および第２通信導線のいずれかが前
    記第１論理レベルにある場合には、（ａ）（１０）前記周辺装置が前記第２イン
    ターフェースに接続されていると判定すること、および、 そうでない場合には、（ａ）（１１）前記周辺装置が前記第１インターフェー
    スに接続されていると判定すること をさらに含むことを特徴とする請求項２７に記載の方法。
  29. 【請求項２９】 第１データ導線および第２データ導線を含む差動データ接
    続を介して前記周辺装置と通信する第１インターフェース、および第１データ導
    線を含むシングルエンデッドデータ接続およびクロック導線を介して前記周辺装
    置と通信する第２インターフェースの一方を有するコンピュータに接続可能な周
    辺装置であって、 前記コンピュータが前記第１インターフェースを含むときに、前記差動データ
    接続の前記第１データ導線および第２データ導線に接続するように構成され、前
    記コンピュータが前記第２インターフェースを含むときに、前記クロック導線お
    よび前記シングルエンデッドデータ接続の前記第１データ導線に接続するように
    構成された第１通信導線および第２通信導線と、 前記第１通信導線および第２通信導線に結合され、前記周辺装置が前記第１イ
    ンターフェースおよび第２インターフェースのどちらに接続されているかを検出
    し、前記検出したインターフェースを示す接続出力を供給するように構成された
    インターフェース検出構成要素と、 前記インターフェース検出構成要素に結合され、前記接続出力に基づく前記検
    出したインターフェースに対応するプロトコルに従って前記第１通信導線および
    第２通信導線を介して前記周辺装置と前記コンピュータとの間で通信するように
    構成されたコントローラ構成要素と を備えることを特徴とする周辺装置。
JP2001528835A 1999-10-01 2000-09-29 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置 Expired - Lifetime JP4126178B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/410,413 1999-10-01
US09/410,413 US6442734B1 (en) 1998-07-08 1999-10-01 Method and apparatus for detecting the type of interface to which a peripheral device is connected
PCT/US2000/027001 WO2001025943A1 (en) 1999-10-01 2000-09-29 Method and apparatus for detecting the type of interface to which a peripheral device is connected

Publications (3)

Publication Number Publication Date
JP2003511757A true JP2003511757A (ja) 2003-03-25
JP2003511757A5 JP2003511757A5 (ja) 2006-03-23
JP4126178B2 JP4126178B2 (ja) 2008-07-30

Family

ID=23624614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001528835A Expired - Lifetime JP4126178B2 (ja) 1999-10-01 2000-09-29 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置

Country Status (7)

Country Link
US (1) US6442734B1 (ja)
EP (1) EP1224559B1 (ja)
JP (1) JP4126178B2 (ja)
CN (1) CN1168022C (ja)
AU (1) AU1072201A (ja)
TW (1) TW546568B (ja)
WO (1) WO2001025943A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515144A (ja) * 2003-12-19 2007-06-07 モトローラ・インコーポレイテッド 携帯機器のための割り込み駆動の拡張型オプション選択インタフェース
JP2007241994A (ja) * 2006-01-05 2007-09-20 Telechips Inc オーディオシステム、そのためのｕｓｂ／ｕａｒｔ共用通信システム
WO2011099407A1 (ja) * 2010-02-12 2011-08-18 ソニー株式会社 電子機器および接続外部機器のデジタルインタフェース判別方法
JP2017500618A (ja) * 2013-10-07 2017-01-05 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 自動構成を伴う集積デバイス

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6460094B1 (en) * 1998-07-08 2002-10-01 Microsoft Corporation Peripheral device configured to detect the type of interface to which it is connected and configuring itself accordingly
US6813650B1 (en) * 1999-10-26 2004-11-02 International Business Machines Corporation Multimode non-standard universal serial bus computer input device
US6725318B1 (en) 2000-02-29 2004-04-20 Microsoft Corporation Automated selection between a USB and PS/2 interface for connecting a keyboard to a computer
US6691201B1 (en) * 2000-06-21 2004-02-10 Cypress Semiconductor Corp. Dual mode USB-PS/2 device
US7295443B2 (en) 2000-07-06 2007-11-13 Onspec Electronic, Inc. Smartconnect universal flash media card adapters
US6438638B1 (en) 2000-07-06 2002-08-20 Onspec Electronic, Inc. Flashtoaster for reading several types of flash-memory cards with or without a PC
DE10042633C2 (de) * 2000-08-30 2002-06-20 Infineon Technologies Ag Erkennung eines Geräte-Anschlußzustands beim USB
US7007117B2 (en) * 2000-11-29 2006-02-28 Palmone, Incorporated Identifying a type of connection and selecting a corresponding form of an application
GB2375273B (en) * 2001-04-30 2004-07-07 Nokia Mobile Phones Ltd Communication interface for an electronic device
TWI243986B (en) * 2001-06-01 2005-11-21 Winbond Electronics Corp Data transmission method
JP2003058488A (ja) * 2001-08-20 2003-02-28 Teac Corp 周辺装置
US7689724B1 (en) 2002-08-16 2010-03-30 Cypress Semiconductor Corporation Apparatus, system and method for sharing data from a device between multiple computers
US7293118B1 (en) 2002-09-27 2007-11-06 Cypress Semiconductor Corporation Apparatus and method for dynamically providing hub or host operations
US6903727B2 (en) * 2002-10-04 2005-06-07 Onspec Electronic Inc. Integrated virtual hub chip
KR20040074491A (ko) * 2003-02-19 2004-08-25 삼성전자주식회사 핫 플러그 신호 생성장치 및 생성방법
DE10344852B4 (de) * 2003-09-26 2007-12-13 Infineon Technologies Ag Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte
US7380145B2 (en) 2003-11-25 2008-05-27 Microsoft Corporation Modifying a power management algorithm based on wireless communication parameters
US7191263B2 (en) * 2004-03-31 2007-03-13 Microsoft Corporation Enhanced input using packet switching over a PS/2 or other interface
US7653123B1 (en) 2004-09-24 2010-01-26 Cypress Semiconductor Corporation Dynamic data rate using multiplicative PN-codes
JP4463658B2 (ja) * 2004-10-28 2010-05-19 日本電産サンキョー株式会社 情報処理システムの下位装置、下位装置用動作制御プログラムおよび下位装置用動作制御方法
US20060176290A1 (en) * 2005-02-09 2006-08-10 Dell Products L.P. Display device featuring a reduced amount of time for detecting video input signals
TWI266193B (en) * 2005-06-03 2006-11-11 Transpacific Plasm Llc Peripheral equipment of computer system
TWI296376B (en) * 2005-10-06 2008-05-01 Holtek Semiconductor Inc Method and apparatus for detecting the type of interface to which a peripheral device is connetced
CN100397379C (zh) * 2005-10-12 2008-06-25 盛群半导体股份有限公司 计算机外设装置接口形式的连接判断方法及装置
US8024491B1 (en) 2007-08-20 2011-09-20 Cypress Semiconductor Corporation Detecting a connection to an unpowered host
JP4999738B2 (ja) * 2008-03-14 2012-08-15 株式会社リコー 電子機器、プログラム及び記録媒体
CN101547123B (zh) * 2008-03-24 2013-08-14 戴尔产品有限公司 用于在信息处理系统内启用网络通信的网络接口和检测模块
TWI459204B (zh) * 2009-03-03 2014-11-01 Htc Corp 電子裝置、電子系統以及周邊裝置自動偵測與辨識方法
US20110054058A1 (en) * 2009-08-31 2011-03-03 William Crooker Emulsified polyol and resultant foam therefrom
CN102098475A (zh) * 2009-12-11 2011-06-15 鸿富锦精密工业（深圳）有限公司 电子设备及其获知接口与外部设备连接关系的方法
TWI410807B (zh) * 2010-05-20 2013-10-01 Mstar Semiconductor Inc 資料傳輸介面、資料傳輸方法以及使用此資料傳輸介面的電子裝置
CN102479133B (zh) * 2010-11-24 2014-02-12 炬力集成电路设计有限公司 一种usb设备及其检测方法
CN102034403A (zh) * 2010-12-21 2011-04-27 鸿富锦精密工业（深圳）有限公司 电子阅读设备的遥控装置及其遥控方法
US9094767B2 (en) 2011-08-18 2015-07-28 Logitech Europe S.A. Headset plug universal auto switcher
US11755510B2 (en) 2011-11-08 2023-09-12 Seagate Technology Llc Data detection and device optimization
TW201329731A (zh) * 2012-01-06 2013-07-16 Ite Tech Inc 用於識別通用串列匯流排（ｕｓｂ）和移動高解析度鏈接（ｍｈｌ）設備的一種裝置和其方法
US8850097B2 (en) * 2012-07-16 2014-09-30 Verifone, Inc. USB apparatus and embedded system incorporating same
US10111099B2 (en) 2014-05-12 2018-10-23 Microsoft Technology Licensing, Llc Distributing content in managed wireless distribution networks
US9874914B2 (en) 2014-05-19 2018-01-23 Microsoft Technology Licensing, Llc Power management contracts for accessory devices
US10037202B2 (en) 2014-06-03 2018-07-31 Microsoft Technology Licensing, Llc Techniques to isolating a portion of an online computing service
US9367490B2 (en) 2014-06-13 2016-06-14 Microsoft Technology Licensing, Llc Reversible connector for accessory devices
US9717006B2 (en) 2014-06-23 2017-07-25 Microsoft Technology Licensing, Llc Device quarantine in a wireless network
CN106068596B (zh) 2015-05-13 2018-06-12 广东欧珀移动通信有限公司 快速充电方法、电源适配器和移动终端
TWI571746B (zh) * 2015-05-13 2017-02-21 聯陽半導體股份有限公司 資料傳輸系統及其傳輸方法
US11372462B2 (en) * 2020-03-24 2022-06-28 Hitachi Energy Switzerland Ag Protected power and data bus connection of peripheral device and host device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0273444A (ja) * 1988-09-09 1990-03-13 Canon Inc コンピュータ装置
JPH0651881A (ja) * 1992-07-28 1994-02-25 Matsushita Electric Works Ltd 通信ユニット
JPH06224977A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd 外部インターフェイス選択装置
JPH09282058A (ja) * 1996-04-10 1997-10-31 Fuji Xerox Co Ltd インタフェース装置
JPH10301899A (ja) * 1997-04-23 1998-11-13 Casio Comput Co Ltd 電子機器及びインタフェース回路
WO1999008422A2 (en) * 1997-08-12 1999-02-18 Koninklijke Philips Electronics N.V. Bus communication system
JPH11119878A (ja) * 1997-07-08 1999-04-30 Shuttle Technol Ltd コンピュータ・インターフェイス装置
US5935224A (en) * 1997-04-24 1999-08-10 Microsoft Corporation Method and apparatus for adaptively coupling an external peripheral device to either a universal serial bus port on a computer or hub or a game port on a computer
JPH11237936A (ja) * 1998-02-19 1999-08-31 Canon Inc インターフェース制御装置と方法及び印刷装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500933A (en) * 1982-04-02 1985-02-19 Ampex Corporation Universal interface unit
US4785469A (en) * 1987-02-12 1988-11-15 Advanced Micro Devices, Inc. Processor to peripheral interface for asynchronous or synchronous applications
US5043938A (en) * 1988-12-29 1991-08-27 Intel Corporation Node controller for a local area network
EP0563277B1 (en) * 1990-12-17 2002-03-27 Codex Corporation Communication apparatus operative to switch dynamically between different communication configurations
US5857112A (en) * 1992-09-09 1999-01-05 Hashemi; Ebrahim System for achieving enhanced performance and data availability in a unified redundant array of disk drives by using user defined partitioning and level of redundancy
US5473264A (en) * 1992-11-13 1995-12-05 Apple Computer, Inc. Methods and apparatus for electrically terminating a high speed communications pathway
US5548782A (en) * 1993-05-07 1996-08-20 National Semiconductor Corporation Apparatus for preventing transferring of data with peripheral device for period of time in response to connection or disconnection of the device with the apparatus
US5644790A (en) * 1994-02-16 1997-07-01 Ati Technologies, Inc. Universal CD ROM interface using single interface connection
US5577213A (en) * 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer
US5612634A (en) 1994-09-26 1997-03-18 Zilog, Inc. Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board
JP3115820B2 (ja) * 1995-05-17 2000-12-11 松下電器産業株式会社 インターフェース装置、及びこれを用いたコンピュータ装置
SE9503972L (sv) 1995-11-10 1996-11-25 Perstorp Ab Ytbeläggningsförfarande
US5828905A (en) * 1995-11-13 1998-10-27 Mitsubishi Chemical America, Inc. Adapter and method of connecting devices associated with at least three different protocols
US5754890A (en) * 1996-02-01 1998-05-19 Microsoft Corporation System for automatic identification of a computer data entry device interface type using a transistor to sense the voltage generated by the interface and output a matching voltage level
US5832244A (en) 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US5920731A (en) 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
US6006295A (en) * 1997-06-05 1999-12-21 On Spec Electronic, Inc. Translator with selectable FIFO for universal hub cables for connecting a PC's PCMCIA or parallel ports to various peripherals using IDE/ATAPI, SCSI, or general I/O
US5978861A (en) * 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
US5928347A (en) * 1997-11-18 1999-07-27 Shuttle Technology Group Ltd. Universal memory card interface apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0273444A (ja) * 1988-09-09 1990-03-13 Canon Inc コンピュータ装置
JPH0651881A (ja) * 1992-07-28 1994-02-25 Matsushita Electric Works Ltd 通信ユニット
JPH06224977A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd 外部インターフェイス選択装置
JPH09282058A (ja) * 1996-04-10 1997-10-31 Fuji Xerox Co Ltd インタフェース装置
JPH10301899A (ja) * 1997-04-23 1998-11-13 Casio Comput Co Ltd 電子機器及びインタフェース回路
US5935224A (en) * 1997-04-24 1999-08-10 Microsoft Corporation Method and apparatus for adaptively coupling an external peripheral device to either a universal serial bus port on a computer or hub or a game port on a computer
JPH11119878A (ja) * 1997-07-08 1999-04-30 Shuttle Technol Ltd コンピュータ・インターフェイス装置
WO1999008422A2 (en) * 1997-08-12 1999-02-18 Koninklijke Philips Electronics N.V. Bus communication system
JPH11237936A (ja) * 1998-02-19 1999-08-31 Canon Inc インターフェース制御装置と方法及び印刷装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515144A (ja) * 2003-12-19 2007-06-07 モトローラ・インコーポレイテッド 携帯機器のための割り込み駆動の拡張型オプション選択インタフェース
JP2007241994A (ja) * 2006-01-05 2007-09-20 Telechips Inc オーディオシステム、そのためのｕｓｂ／ｕａｒｔ共用通信システム
JP4496228B2 (ja) * 2006-01-05 2010-07-07 テレチップス インコーポレイテッド オーディオシステム、そのためのｕｓｂ／ｕａｒｔ共用通信システム
WO2011099407A1 (ja) * 2010-02-12 2011-08-18 ソニー株式会社 電子機器および接続外部機器のデジタルインタフェース判別方法
KR20120130121A (ko) * 2010-02-12 2012-11-29 소니 주식회사 전자 기기 및 접속 외부 기기의 디지털 인터페이스 판별 방법
US8862791B2 (en) 2010-02-12 2014-10-14 Sony Corporation Electronic device and digital interface determining method of connected external device
KR101661787B1 (ko) * 2010-02-12 2016-09-30 소니 주식회사 전자 기기 및 접속 외부 기기의 디지털 인터페이스 판별 방법
JP2017500618A (ja) * 2013-10-07 2017-01-05 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 自動構成を伴う集積デバイス

Also Published As

Publication number Publication date
EP1224559B1 (en) 2003-07-02
JP4126178B2 (ja) 2008-07-30
WO2001025943A8 (en) 2001-07-19
TW546568B (en) 2003-08-11
CN1168022C (zh) 2004-09-22
WO2001025943A1 (en) 2001-04-12
AU1072201A (en) 2001-05-10
CN1402850A (zh) 2003-03-12
EP1224559A1 (en) 2002-07-24
US6442734B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
JP2003511757A (ja) 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置
US8296474B2 (en) Method and apparatus for detecting the type of interface to which a peripheral device is connected
JP3418128B2 (ja) Ｕｓｂシステム用のｅｍｓエンハンスメント回路
US7293118B1 (en) Apparatus and method for dynamically providing hub or host operations
US6625790B1 (en) Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6691201B1 (en) Dual mode USB-PS/2 device
JP3610424B2 (ja) 電子機器及びインタフェース回路
US5758101A (en) Method and apparatus for connecting and disconnecting peripheral devices to a powered bus
EP0698240A1 (en) Apparatus and method for automatic recognition and configuration of a peripheral device
US6076119A (en) Operation mode transfer system and method
US10565145B2 (en) Felxconnect disconnect detection
WO2010102050A1 (en) Smart card reader
US20090283600A1 (en) Automatic detection of an enabled interface of a card reader
JP2002540521A (ja) 自動バス・パワーライン選択回路を備えたアドオン・カード
US6647436B1 (en) Selection apparatus and method
US20140157012A1 (en) Information processing apparatus and power supplying method
US6892263B1 (en) System and method for hot swapping daughtercards in high availability computer systems
CN106354530B (zh) 一种基于龙芯处理器的主板固件快速烧录方法及装置
JP2001222359A (ja) インタフェース識別装置
JP2001177543A (ja) バス接続機器および機器接続システム
US6026469A (en) Connected module type distinguishing apparatus and method
JP5492844B2 (ja) インターフェースの接続方法およびコンピュータ
CN109344016B (zh) 可在主机和设备模式之间切换的usb设备及切换的方法
JP2001144772A (ja) Ｕｓｂデバイス
KR20050029454A (ko) 개인용 정보 단말기에서의 유에스비 디바이스 인터페이스제어장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080512

R150 Certificate of patent or registration of utility model

Ref document number: 4126178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250