DE10344852B4 - Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte - Google Patents

Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte Download PDF

Info

Publication number
DE10344852B4
DE10344852B4 DE10344852A DE10344852A DE10344852B4 DE 10344852 B4 DE10344852 B4 DE 10344852B4 DE 10344852 A DE10344852 A DE 10344852A DE 10344852 A DE10344852 A DE 10344852A DE 10344852 B4 DE10344852 B4 DE 10344852B4
Authority
DE
Germany
Prior art keywords
card
usb
standard
lines
assignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10344852A
Other languages
English (en)
Other versions
DE10344852A1 (de
Inventor
Kalman Dr. Cinkler
Stefan Dr. Rüping
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10344852A priority Critical patent/DE10344852B4/de
Priority to FR0409954A priority patent/FR2860314B1/fr
Priority to US10/952,472 priority patent/US20050097237A1/en
Publication of DE10344852A1 publication Critical patent/DE10344852A1/de
Application granted granted Critical
Publication of DE10344852B4 publication Critical patent/DE10344852B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung (3) zwischen einem Kartenlesegerät und einer Chipkarte im ISO- und USB-Standard, bei dem nach einem Kontaktieren zwischen dem Kartenlesegerät und der Chipkarte, die Chipkarte zunächst auf zwei vorbestimmten Leitungen das Anliegen einer vom Kartenlesegerät zur Verfügung gestellten Betriebsspannung feststellt und dann über Überwachung einer Rücksetzsignalleitung aus dem zeitlichen Auftreten des Rücksetzsignals ermittelt für welchen Standard das Kartenlesegerät vorgesehen ist,
wobei dann, wenn eine Signaländerung auf der Rücksetzsignalleitung über eine vorbestimmte Schwelle festgestellt wird bevor ein internes Rücksetzen in der Karte erfolgt, der USB-Standard erkannt wird;
danach aus mehreren zur Verfügung stehenden Datenleitungen durch Ermittlung des Abschlusswiderstandes mittels der Detektoreinrichtung (8) die beiden USB-Datenleitungen D+ und D– bestimmt werden; und
durch kartenseitige Beschaltung einer der beiden Leitungen mit einem Widerstand eine willkürliche Zuordnung zu D+ und D– mittels der Einstelleinrichtung (6) vorgenommen wird, anschließend die Übereinstimmung der kartenseitigen Zuordnung mit der...

Description

  • Die Erfindung betrifft ein Verfahren zum Betreiben einer solchen leitungsgebundenen Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte.
  • In vielen Gebieten der Technik haben sich mittlerweile spezielle Schnittstellenstandards ausgebildet, damit elektronische Geräte untereinander oder mit anderen Geräten kommunizieren können. Hierbei sind aus der PC-Technik beispielsweise der V.24, RS232, für den Anschluß von Druckern und externen Geräten an einen PC beziehungsweise zum Beispiel der SCSI-Standard als Schnittstelle, um zusätzliche Einsteckkarten in einem PC zu installieren. Einer der neuesten Standards in der PC-Technik, der mittlerweile sehr weit verbreitet ist, ist der USB-Standard, der es ermöglicht, mittels einer seriellen Datenübertragung externe Geräte mit einem Host mit verhältnismäßig hoher Übertragungsrate kommunizieren zu lassen, wobei gemäß diesem Standard die Verbindung im eingeschalteten Betrieb des Host aufgenommen werden kann. Auf dem Gebiet der Chipkarten-Technik hat sich die Schnittstelle u.a. nach ISO 7816 durchgesetzt. Diese wird für verschiedenste kontaktbehaftete Chipkarten verwendet, sowohl für die seit sehr langer Zeit bekannte Telefonkarte, die weitverbreitete Krankenkassenkarte als auch die im zunehmende Maße eingesetzte Geldkarte.
  • Wenn auch die Kosten der Anschaffung von Chipkarten im einzelnen im Verhältnis zu sonstigen elektronischen Geräten verhältnismäßig gering sind, so bestehen mit den inzwischen sehr weit verbreiteten Kartenlesegeräten, den sogenannten "Termi- nals" bedeutende Werte die man nicht unbedingt durch andere Geräte schnell ersetzen möchte. Im Bereich der Chipkarten besteht nunmehr der Wunsch, daß der Datenaustausch mit diesen mit einer höheren als der nach dem derzeit üblichen ISO-Standard vorzusehen. Hierzu würde sich grundsätzlich zum Beispiel eine Datenübertragung gemäß dem USB-Standard anbieten. Um nicht alle bisherigen Terminals durch neue Terminals zu ersetzen, bietet sich an, entweder durch Nachrüsten vorzusehen, daß die Terminals sowohl nach dem ISO 7816-Standard als auch nach dem USB-Standard arbeiten. Weiterhin kann vorgesehen werden, daß zukünftig Chipkarten durch einen rein passiven Adapter direkt an die USB-Schnittstelle angeschlossen werden, was nicht nur einen Vorteil bezüglich der Anschaffungskosten bedeuten kann.
  • Das nunmehr für den Bereich der Chipkarten aufgezeigte Problem stellt sich allerdings in grundsätzlicher Weise auch für andere elektronische Geräte dar, die gemäß einem festgelegten Standard mit der Umwelt kommunizieren, und für die gewünscht ist, daß diese, ohne eine weitere Schnittstelle mit zusätzlichen Kontakten oder ähnlichen vorgesehen wird, nach zumindest einem weiteren Standard betreibbar sind. D.h., es sollen zwar die mechanischen Ausgestaltungen beibehalten werden und von dem zusätzlichen Standard die Spezifikationen bezüglich Protokoll und elektrischer Parameter gelten. Eine erste Lösung auf diesem Gebiet ist aus der WO 00/16255 A1 bekannt. In dieser ist vorgeschlagen, die Kontakte C4 und C5 des achtkontaktigen Chipkartenkontaktes gemäß ISO 7816, der für zusätzliche Dienste freigehalten wird, für die Leitungen D+ und D– gemäß dem USB-Standard vorzusehen. Für den sechskontaktigen ISO-Anschluß sind die Kontakte C3 und C7 für die USB-Datenleitungen D+ und D– vorgesehen. Die hier vorgestellte Lösung weist den Nachteil auf, daß von vorne herein festgelegt ist, daß das Terminal für den USB-Standard vorgesehen ist, und daß genau die Verwendung der Kontakte vorgeschrieben ist.
  • Aus der US 6,439,464 B1 ist ein Verfahren bekannt, bei dem eine Chipkarte für den kontaktbehafteten Datenaustausch, die in einem Betriebsmodus nach dem ISO 7817 Standard und dem USB Standard betreibbarist, an Hand der an den vorbestimmten USB-Anschlüssen detektierbaren Spannung, bzw. an dem am Reset-Anschluß anliegendem Signal, den jeweiligen Modus des Lesegerätes bestimmt wird und die Chipkarte entsprechend eingestellt wird.
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zum Betreiben einer Chipkarten-Schnittstellenanordnung mit leitungsgebundenen Schnittstellen vorzusehen, bei dem mit geringem Aufwand und hoher Flexibilität der Betrieb nach zumindest zwei Standards möglich ist.
  • Diese Aufgabe wird erfindungsgemäß mit dem im Patentanspruch 1 vorgesehenen Maßnahmen gelöst.
  • Es ist ein Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte im ISO- und USB-Standard vorgesehen, bei dem nach einem Kontaktieren zwischen dem Kartenlesegerät und der Chipkarte, die Chipkarte zunächst auf zwei vorbestimmten Leitungen das Anliegen einer vom Kartenlesegerät zur Verfügung gestellten Betriebsspannung feststellt und dann über Überwachung einer Rücksetzsignalleitung aus dem zeitlichen Auftreten des Rücksetzsignals ermittelt für welchen Standard das Kartenlesegerät vorgesehen ist,
    wobei dann, wenn eine Signaländerung auf der Rücksetzsignalleitung über eine vorbestimmte Schwelle festgestellt wird bevor ein internes Rücksetzen in der Karte erfolgt, der USB-Standard erkannt wird;
    danach aus mehreren zur Verfügung stehenden Datenleitungen durch Ermittlung des Abschlusswiderstandes mittels der Detektoreinrichtung die beiden USB-Datenleitungen D+ und D– bestimmt werden; und
    durch kartenseitige Beschaltung einer der beiden Leitungen mit einem Widerstand eine willkürliche Zuordnung zu D+ und D– mittels der Einstelleinrichtung vorgenommen wird, anschließend die Übereinstimmung der kartenseitigen Zuordnung mit der lesegeräteseitigen Zuordnung anhand des USB-Protokolls überprüft wird und bei fehlender Übereinstimmung die Beschaltung mittels der Einstelleinrichtung kartenseitig vertauscht wird.
  • Durch die angegebenen Maßnahmen ist in bevorzugter Weise ein wahlweiser Betrieb nach dem chipkartenüblichen ISO-Standard und dem USB-Standard möglich.
  • Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung im einzelnen beschrieben.
  • Es zeigen:
  • 1 eine Prinzipherstellung der Schnittstellenanordnung,
  • 2 Einzelheiten der in Figur dargestellten Schnittstellenanordnung,
  • 3 typische Signalverläufe auf den Schnittstellenleitungen beim ISO-Standard,
  • 4 typische Signalverläufe der Schnittstellenleitung bei Verwendung des USB-Standards eines ISO und USB-fähigen Hostes,
  • 5 Signale auf den Schnittstellenleitungen eines nur USB-fähigen Hostes,
  • 6a und 6b Chipkartenkontakte gemäß ISO 7816,
  • 7 hostseitige und deviceseitige Signalleitungsabschlüsse im USB-Low-Speedmodus,
  • 8 hostseitige und deviceseitige Signalleitungsabschlüsse im Full-Speedmodus und
  • 9 hostseitige und deviceseitige Signalleitungsabschlüsse im USB-High-Speedmodus.
  • In 1 ist ein hostseitiger Schnittstellenanordnungsteil H und ein deviceseitiger Schnittstellenanordnungsteil D dargestellt. Es sind Schnittstellenleitungen 4 und 5 dargestellt, wobei mehrere Betriebsspannungsleitungen 4 und mehrere Signalleitungen 5 vorgesehen sind. Dabei sind sowohl für die Betriebsspannungsleitungen 4 Betriebsspannungskontakte 1 als auch für die Signalleitungen 5 Signalleitungskontakte 2 vorgesehen und mit entsprechenden Kontakten verbunden, die mit deviceseitigen Leitungen verbunden sind. Die einzelnen Kontakte sind in einer Kontaktanordnung K zusammengefaßt. Deviceseitig sind sowohl die Betriebsspannungsleitungen 4 als auch die Signalleitungen 5 einer Schnittstellenschaltungsanordnung 3 zugeführt. Deviceseitig ist weiterhin ein Devicebus 11 vorgesehen, der zumindest eine CPU, ein RAM und ein ROM miteinander verbindet und ebenfalls an einer Schnittstellensteuerung 7 angeschlossen ist. Die Schnittstellenanordnung sorgt dafür, daß eine korrekte Zuordnung der Schnittstellenleitungen gemäß dem Standard vorgesehen ist. Die Schnittstellenansteuerung 7 paßt die Funktionalität des Device D, hier eine Chipkarte an den eingestellten Schnittstellenstandard an.
  • Gemäß 2 ist zunächst einmal angenommen, daß sowohl hostseitig als auch deviceseitig ein Betrieb gemäß zweier Standards vorgesehen ist. Dies bedeutet im einzelnen, wenn deviceseitig gemäß eines Ausführungsbeispiels eine Chipkarte vorgesehen ist und hostseitig ein Chipkartenlesegerät, ein sogenanntes Terminal, vorgesehen ist, daß beide gemäß dem bisher üblichen ISO-Standard für Chipkarten betreibbar sind. Gleichzeitig ist angenommen, daß beide Seiten gemäß dem USB-Standard arbeiten. Hierzu müssen zwei der Betriebsspannungsleitungen 4 eine Betriebsspannung übertragen, das heißt, daß eine Leitung für ein erstes Betriebsspannungspotential und eine zweite Leitung für ein zweites Betriebsspannungspotential vorgesehen ist.
  • Weiterhin sind zwei Signalleitungen 5 gemäß USB-Standard vorgesehen, die Signalleitungen D+ und D– darstellen. Da gemäß dem Ausführungsbeispiel hostseitig ein Terminal sowohl im ISO-Chipkartenmodus, als auch im USB-Modus betreibbar sein soll, ist eine Signalleitung 5R der Signalleitungen 5 zur Übertragung eines Reset-Signals vorgesehen. Weiterhin ist eine Signalleitung 5D+ und eine Signalleitung 5D– vorgesehen, die die Datenübertragung gemäß USB-Standard ermöglichen. Die Signalleitungen 5D+ und 5D– und eine nicht weiter benutzte Signalleitung 5N sind mit einer hostseitigen Schalteinrichtung S verbunden. Die Schalteinrichtung S verbindet Widerstände R3 und R4, die am Masse- oder an Betriebspotential angeschlossen sind, gemäß dem jeweilig gewählten Betriebsmodus des USB-Standards mit den hierfür vorgesehenen Signalleitun gen D+ und D–. Dies wird später unter Bezugnahme auf die 7 bis 9 noch im einzelnen erläutert. Entsprechend sind deviceseitig Signalleitungen vorgesehen, die in einen internen Schnittstellenbus 10 umgesetzt werden.
  • Eine Detektorschaltung 8 ist mit den Signalleitungen 5 verbunden und ermittelt, unter der Voraussetzung, daß ein Betrieb nach dem USB-Standard vorgesehen ist, welche der Signalleitungen die Leitungen D+ und D– nach dem USB-Standard sind.
  • Zur ERläuterung werden die 7 bis 9 betrachtet. In 7 ist dargestellt, daß nach dem USB-Standard im "Low-Speedmodus" die Leitungen D+ und D– mit dem Widerstand R3 gegen Masse verbunden sind. Der Wert des Widerstandes R3 beträgt dabei cirka 15 kOhm ± der im USB-Standardspezifikation angegebene Toleranz.
  • Gemäß 2 ermittelt somit die Detektorschaltung 8, welche der Signalleitungen 5 mit den Widerständen R3, das heißt mit cirka 15 kOhm abgeschlossen sind. Wie der 8 zu entnehmen ist, sind im sogenannten "Full-Speedmodus" die gleichen Widerstände mit den Signalleitungen D+ und D– gemäß der Spezifikation des USB-Standards abgeschlossen. Wenn die Detektorschaltung folglich die beiden Leitungen D+ und D– gemäß dem USB-Standard, was die Leitungen 5D+ und 5D– gemäß 2 sind, ermittelt hat, stellt sich für sie zunächst kein Unterschied dar, ob im "Low-Speedmodus" oder im "Full-Speedmodus" gearbeitet wird. Gemäß dem hier beschriebenen Ausführungsbeispiel unterstellt die Detektorschaltung 8 zunächst einmal einer der beiden Leitungen 5D+ und 5D–, daß sie die D+-Leitung gemäß dem USB-Standard ist. Wird von der Detektorschaltung 8 nun ebenfalls der "Low-Speedmodus" unterstellt, so wird der angenommenen D–-Leitung, das ist im Ausführungsbeispiel gemäß 2 die Leitung 5D– mittels einer eviceseitigen Schalteinrichtung 6 ein Widerstand R2 zugeschaltet, der mit der Betriebsspannung VCC verbunden ist. Die Detektorschaltung 8 versucht somit eine Anordnung, wie sie in 7 dargestellt ist zu erzeugen.
  • Stellt nunmehr die Schnittstellensteuerung 7 fest, daß das erwartete Protokoll nicht mit dem übereinstimmt, was empfangen wurde, bedeutet dies, daß die Annahme über D+ und D– falsch vorgenommen ist. Gemäß dem beschriebenen Ausführungsbeispiel wird die USB-Verbindung unterbrochen und die Detektorschaltung 8 veranlaßt nun die deviceseitige Schalteinrichtung 6, daß die andere Signalleitung mit dem Widerstand R2 beschaltet wird. weiterhin kann vorgesehen werden, daß alle übrigen Signalleitungen mittels der Schalteinrichtung 6 unterbunden, das heißt nicht weitergeführt werden.
  • Wird von der Detektorschaltung 8 ein "Full-Speedmodus" gemäß dem USB-Standard unterstellt, so wird sie die deviceseitige Schalteinrichtung 6 veranlassen, eine Anordnung herzustellen, wie sie in 8 dargestellt ist. In 9 sind die gemäß dem USB-Standard vorgesehenen Verhältnisse für einen "High-Speedmodus" dargestellt. Das bedeutet, hostseitig muß mit der D–-Leitung ein 15 kOhm Widerstand, daß heißt R3, gegen Masse verbunden sein und die Signalleitung D+ muß mit einem 1,5 kOhm Widerstand gegen die Betriebsspannung VCC verbunden sein. Deviceseitig ist vorgesehen, daß ein 15 kOhm Widerstand, daß heißt R1, gegen Masse verbunden ist. Da eine möglichst hohe Flexibilität gewährleistet werden soll, muß die deviceseitige Schalteinrichtung folglich so ausgebildet sein, daß sie jede der Signalleitungen 5 entweder mit einem Widerstand R1 gegen Masse oder einem Widerstand R2 gegen VCC beschalten kann, um deviceseitig für einen USB-Betrieb einen der drei in den 7 bis 9 dargestellten Modus darstellen zu können. Umgekehrt muß hostseitig, das heißt auf Seiten eines Terminals, wenn es alle drei gemäß USB-Standard vorgesehenen Modi ermöglicht werden soll, ebenfalls mit der Schalteinrichtung S jeder Leitung 5, entweder der Widerstand R4 oder der Widerstand R3, die jeweils entweder mit der Be triebsspannung oder mit Masse verbunden sind, zugeschaltet werden können.
  • Zum besseren Verständnis noch einmal zusammengefaßt, wenn der USB-Modus vorgesehen ist, werden mittels der Detektorschaltung 8 und der deviceseitigen Schalteinrichtung 6 die beiden Leitungen D+ und D–, die an den Schnittstellenkontakten 2 zugeführt werden ermittelt und funktionell weitergeführt. Danach legt die Detektorschaltung 8 zunächst deviceseitig fest, welche der Leitungen D+ und welche D– ist und läßt die deviceseitige Schalteinrichtung die passende Beschaltung vornehmen. Ist die vorgesehene Beschaltung falsch, daß heißt das Protokoll ist nicht wie erwartet, so wird der USB-Betrieb unterbrochen, die Beschaltung über die deviceseitige Schalteinrichtung 6 vertauscht und der Betrieb erneut aufgenommen. Ist im USB-Betrieb der "High-Speedmodus" gewünscht, so muß zuvor der "Full-Speedmodus" eingenommen werden. Das heißt ist der "Full-Speedmodus" ausgebildet, so stimmen Device und Host ab, daß ein Übergang in den "High-Speedmodus" erfolgen soll. Dies erfolgt gemäß dem USB-Protokoll und sowohl Host als auch Device veranlassen, daß über die Schalteinrichtung S hostseitig und deviceseitige Schalteinrichtung 6 jeweils die Beschaltung gemäß 9 erfolgt.
  • Nunmehr war zuvor angenommen, daß gemäß 1 und 2 dargestellten Ausführungsbeispiel hostseitig ein Terminal sowohl für den Betrieb gemäß ISO-Chipkartenstandard als auch gemäß dem USB-Standard vorgesehen ist. Deviceseitig sollen ebenfalls beide Betriebsarten möglich sein. Üblicherweise erkennen Terminals, die für den Chipkartenbetrieb nach dem ISO-Standard vorgesehen sind, daß eine Karte in das Terminal eingelesen wird. Wird dies terminalseitig festgestellt, werden zunächst die Potentiale für die vorgesehene Betriebsspannung an die Kontakte gemäß dem ISO-Standard angelegt. Dies bedeutet, daß festgelegt ist, an welchen Kontakten die Betriebsspannung übertragen wird. Entsprechend ist gemäß dem in 2 dargestellten Ausführungsbeispiel die Detektorschaltung 8 ebenfalls mit den dargestellten beiden Betriebsspannungsleitungen 4 verbunden, die gemäß, wie in 6a und 6b dargestellt ist, für eine Chipkarte mit den Kontakten C1 und C5 kontaktiert werden. Mit dem Einschieben einer Karte in das Kartenterminal erfolgt ein Anlegen der Betriebsspannung hostseitig, das heißt terminalseitig an den Kontakten C1 und C5, das heißt die Betriebsspannung wird eingeschaltet. Dies ist sowohl in 3, 4 und 5 dargestellt.
  • In 3 ist nunmehr dargestellt, daß ein in den beiden gemäß dem Ausführungsbeispiel beschriebenen Modi arbeitendes, sogenanntes Dual-Terminal vorgesehen ist, das zunächst in einem Chipkartenbetriebsmodus nach dem ISO-Standard den Betrieb aufnimmt. Das bedeutet, über den Chipkartenkontakt C2 (siehe 6a, 6b) wird seitens des Hostes, das heißt des Terminals, ein Resetsignal RST über die Leitung 5R in 2, das bedeutet, einen der Schnittstellensignalkontakte 2 in 1, übertragen.
  • Nach einem Ansteigen der Betriebsspannung wird deviceseitig, gemäß dem ISO-Standard für Chipkarten im Chip der Chipkarte ein sogenannter "interner Poweronreset" PORINT durchgeführt. Das heißt innerhalb des Chipkartenchips wird ein hierfür notwendiges Signal von 0 auf 1 gesetzt. Ist dies erfolgt, bevor von Seiten des Terminals das Resetsignal RST übermittelt wird, so erkennt das Device, das heißt der Chipkartenchip, daß der Chipkartenmodus nach dem ISO-Standard von Seiten des Hostes, daß heißt dem Terminal, vorgegeben ist. Im Detail wird das daran erkannt, daß mit dem Ansteigen des „Poweronreset-Signals" PORINT von 0 auf 1 ein internes Signal IRES ebenfalls von 0 auf 1 gesetzt wird und mit dem Empfang des Resetsignales RST vom Terminal von 1 auf 0 zurückgesetzt wird. Dies bedeutet, wenn der Chip einen Signalverlauf IRES zwischen den Zeitpunkten TP und TR, ermittelt, wie er in 3 für IRES dargestellt ist, ist festgelegt, daß ein Chipkartenmodus nach dem ISO-Standard zunächst vorgesehen ist. Kommt das Resetsignal RST von Seiten des Terminals bevor der „Poweronreset" PORINT erfolgt, so ergibt sich ein interner Verlauf des Signales IRES, wie er in 4 dargestellt st. Das bedeutet, der Zeitpunkt TR liegt vor dem Zeitpunkt TP was dem Chip der Detektorschaltung signalisiert, daß seitens des Terminals ein USB-Betrieb vorgesehen ist. Ist diese Feststellung erfolgt, wird anschließend von Detektorschaltung 8 die entsprechenden Leitungen D+ und D– ermittelt und über die Schalteinrichtung 6 festgelegt, daß die für den jeweiligen Geschwindigkeitsmodus geeignete Beschaltung vorgesehen ist.
  • Gemäß 5 ist eine gemäß der 3 und 4 entsprechende Darstellung gezeigt, die sich ergibt, wenn hostseitig ein Gerät vorgesehen ist, das nur für den USB-Betrieb vorgesehen ist. Gemäß dem USB-Standard ist kein Resetsignal vorgesehen. In einem solchen Fall würde das Terminal, bzw. der Host kein Resetsignal abgeben, das heißt, die mit dem Kontakt C2 Signalkontakte 2 verbundene deviceseitige Signalleitung 5 bleibt durch den kartenseitig an diesem Kontakt angeschlossenem Pull-up-Widerstand auf einem hohen Pegel und es ist das Nichtvorhandensein des Resetsignals explizit detektierbar. Deviceseitig wird nach dem Feststellen des Ansteuerns einer Betriebsspannung ein „Poweronreset" PORINT durchgeführt. An dem Fehlen des Resetsignalserkennt die Detektorschaltung, daß das Terminal nur im USB-Modus arbeitet.
  • Gemäß der zuvor erfolgten Beschreibung erkennt man, daß für einen Zweimodibetrieb nur die Kontakte nach dem ISO-Standard C1, C5 und C2 für die Übertragung der Betriebsspannung und des Resetsignals notwendig sind. Bei einen achtkontaktigen Chipkartenkontaktfeld, wie es in 6a dargestellt ist, stehen die restlichen Kontakte zumindest als Signalleitungen beziehungsweise als Schnittstellensignalkontakte zur Verfügung. Optional stünde auch des KOntakt C6 zur Verfügung. Dieses ist gemäß dem ISO-Standard für die Übertragung eines Programmierpotentials vorgesehen. Deshalb ist dieser Kontakt gemäß 6a auch mit dem Bezugszeichen 1' versehen. Da im heute üblichen Betrieb jedoch die Programmierspannung auf dem Chip selber intern erzeugt wird, und daher die Übertragung eines Programmierpotentiales in der Regel nicht notwendig ist, könnte letztendlich auch der Kontakt C6 für die Signalleitung zur Verfügung stehen. Entsprechend sind bei einem sechskontaktigen Chipkartenkontaktfeld, wie es in 6b dargestellt ist, die Felder C3, C7 und gegebenenfalls C6 zur Auswahl bereit.
  • Dies bedeutet, daß gemäß der Anordnung nach 1 beziehungsweise 2 die Detektorschaltung 8 alle Signalleitungen 5, die zu den Schnittstellensignalkontakten 2 führen, die die Kontakte C3, C4, C7, C8 gegebenenfalls C6 (C3, C6, C7 gemäß 6b) repräsentieren, überprüft, welche Beschaltung hostseitig vorgesehen ist. Ist dies erfolgt, wird eine entsprechende Beschaltung, über die interne Schalteinrichtung 6, wie zuvor beschrieben, durchgeführt.
  • In dem zuvor erläuterten Ausführungsbeispiel ist der Betrieb unter Verwendung der Kontakte für Chipkarten gemäß dem ISO-Standard sowohl in dem für die Chipkarten üblichen ISO-Modus als auch in dem schnelleren USB-Modus beschrieben.
  • Im Rahmen der Erfindung ist jedoch auch umfaßt, daß andere mechanische Kontakte und andere Datenübertragungsprotokolle, auf die der allgemeine Gedanke übertragbar ist, unter die Erfindung fallen.
  • 1
    Schnittenstellenspannungskontakte
    2
    Schnittstellensignalkontakte
    K
    Kontaktanordnung
    3
    Schnittstellenschaltungsanordnung
    4
    Betriebsspannungsleitung
    5
    Signalleitung
    6
    Schalteinrichtung (Device)
    7
    Schnittstellensteuerung
    8
    Detektorschaltung
    10
    Interner Schnittstellenbus
    11
    Devicebus
    S
    Schalteinrichtung (hostseitig)

Claims (2)

  1. Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung (3) zwischen einem Kartenlesegerät und einer Chipkarte im ISO- und USB-Standard, bei dem nach einem Kontaktieren zwischen dem Kartenlesegerät und der Chipkarte, die Chipkarte zunächst auf zwei vorbestimmten Leitungen das Anliegen einer vom Kartenlesegerät zur Verfügung gestellten Betriebsspannung feststellt und dann über Überwachung einer Rücksetzsignalleitung aus dem zeitlichen Auftreten des Rücksetzsignals ermittelt für welchen Standard das Kartenlesegerät vorgesehen ist, wobei dann, wenn eine Signaländerung auf der Rücksetzsignalleitung über eine vorbestimmte Schwelle festgestellt wird bevor ein internes Rücksetzen in der Karte erfolgt, der USB-Standard erkannt wird; danach aus mehreren zur Verfügung stehenden Datenleitungen durch Ermittlung des Abschlusswiderstandes mittels der Detektoreinrichtung (8) die beiden USB-Datenleitungen D+ und D– bestimmt werden; und durch kartenseitige Beschaltung einer der beiden Leitungen mit einem Widerstand eine willkürliche Zuordnung zu D+ und D– mittels der Einstelleinrichtung (6) vorgenommen wird, anschließend die Übereinstimmung der kartenseitigen Zuordnung mit der lesegeräteseitigen Zuordnung anhand des USB-Protokolls überprüft wird und bei fehlender Übereinstimmung die Beschaltung mittels der Einstelleinrichtung (6) kartenseitig vertauscht wird.
  2. Verfahren nach Anspruch 1, bei dem nach einer funktionellen Zuordnung zweier Datenleitungen eine funktionell genauere Zuordnung vermutet wird und bei Zutreffen beibehalten und bei Nichtzutreffen durch vertauschen der beiden Datenleitungen geändert wird.
DE10344852A 2003-09-26 2003-09-26 Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte Expired - Fee Related DE10344852B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10344852A DE10344852B4 (de) 2003-09-26 2003-09-26 Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte
FR0409954A FR2860314B1 (fr) 2003-09-26 2004-09-21 Dispositif d'interface a lignes et procede pour faire fonctionner un dispositif de ce genre entre un hote et un dispositif
US10/952,472 US20050097237A1 (en) 2003-09-26 2004-09-27 Line-conducted interface arrangement and a method for operating a line-conducted interface arrangement between a host and a device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10344852A DE10344852B4 (de) 2003-09-26 2003-09-26 Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte

Publications (2)

Publication Number Publication Date
DE10344852A1 DE10344852A1 (de) 2005-05-04
DE10344852B4 true DE10344852B4 (de) 2007-12-13

Family

ID=34306116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10344852A Expired - Fee Related DE10344852B4 (de) 2003-09-26 2003-09-26 Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte

Country Status (3)

Country Link
US (1) US20050097237A1 (de)
DE (1) DE10344852B4 (de)
FR (1) FR2860314B1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268306A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 半導体装置及びその接続処理方法
KR100690431B1 (ko) * 2005-07-28 2007-03-09 삼성전자주식회사 스마트 카드를 위한 통신 보안 방법 및 이를 위한 통신장치
EP1833006B1 (de) * 2006-03-10 2014-01-08 LG Electronics Inc. Verfahren und Vorrichtung für Protokollauswahl auf ICC
DE102011112031A1 (de) 2011-05-11 2012-11-15 Giesecke & Devrient Gmbh Verfahren zum Datenaustausch zwischen Endgerät und Chipkarte
DE102011103281A1 (de) 2011-05-26 2012-11-29 Giesecke & Devrient Gmbh Tragbarer Datenträger zum kontaktbehafteten Datenaustausch mit einem Endgerät

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151647A (en) * 1998-03-26 2000-11-21 Gemplus Versatile interface smart card
US6439464B1 (en) * 2000-10-11 2002-08-27 Stmicroelectronics, Inc. Dual mode smart card and associated methods
US6557754B2 (en) * 1998-10-21 2003-05-06 Litronic, Inc. Apparatus and method of providing a dual mode card and reader
DE10317289A1 (de) * 2002-05-03 2003-11-27 Samsung Electronics Co Ltd Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3336245A1 (de) * 1983-10-05 1985-04-25 Kraftwerk Union AG, 4330 Mülheim Verfahren zum ermitteln einer leckstelle an druckfuehrenden behaeltern und einrichtung dazu
US4960079A (en) * 1989-08-03 1990-10-02 Marziale Michael L Acoustic leak detection system
JP2930257B2 (ja) * 1991-04-22 1999-08-03 株式会社東芝 携帯可能電子装置
US5495594A (en) * 1991-07-12 1996-02-27 Zilog, Inc. Technique for automatically adapting a peripheral integrated circuit for operation with a variety of microprocessor control signal protocols
US5363693A (en) * 1992-08-19 1994-11-15 Union Camp Corporation Recovery boiler leak detection system and method
JP3540414B2 (ja) * 1995-02-20 2004-07-07 株式会社東芝 Icカードリーダライタ
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
US6192352B1 (en) * 1998-02-20 2001-02-20 Tennessee Valley Authority Artificial neural network and fuzzy logic based boiler tube leak detection systems
US6442734B1 (en) * 1998-07-08 2002-08-27 Microsoft Corporation Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6883715B1 (en) * 2000-10-11 2005-04-26 Stmicroelectronics, Inc. Multi-mode smart card, system and associated methods
US6886052B2 (en) * 2002-01-16 2005-04-26 Elan Microelectronics Corporation Apparatus and method for automatically identifying between USB and PS/2 interface
US6725291B2 (en) * 2002-01-18 2004-04-20 Key Technology Corporation Detection method used in adaptor capable of inserting various kinds of memory cards
US6913196B2 (en) * 2002-02-20 2005-07-05 O2Micro International Limited Dual mode controller for ISO7816 and USB enabled smart cards

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151647A (en) * 1998-03-26 2000-11-21 Gemplus Versatile interface smart card
US6557754B2 (en) * 1998-10-21 2003-05-06 Litronic, Inc. Apparatus and method of providing a dual mode card and reader
US6439464B1 (en) * 2000-10-11 2002-08-27 Stmicroelectronics, Inc. Dual mode smart card and associated methods
DE10317289A1 (de) * 2002-05-03 2003-11-27 Samsung Electronics Co Ltd Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren

Also Published As

Publication number Publication date
DE10344852A1 (de) 2005-05-04
FR2860314A1 (fr) 2005-04-01
FR2860314B1 (fr) 2008-06-13
US20050097237A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
DE69913166T2 (de) Verfahren zur datenübertragung und karte für eine solche übertragung
DE60124273T2 (de) Verfahren und vorrichtung zum signalisieren vom datentransfer zwischen einem usb-port und einem usb-chipkartenmodul
DE19819265C1 (de) Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
DE69534910T2 (de) Pc-karte zur pcmcia-selbstkonfiguration
DE4017902C2 (de)
EP1428225B1 (de) Konzept zur sicheren datenkommunikation zwischen elektronischen bausteinen
EP0583690B1 (de) Chip-Karte mit Feldstärkedetektor
EP0748485A1 (de) Chipkarte mit mehreren mikrokontrollern
DE10317289A1 (de) Integrierte Schaltung mit mehreren Kommunikationsmodi und zugehöriges Betriebsverfahren
DE102007032373A1 (de) Smartcard, System und Kommunikationsverfahren einer Smartcard
EP2092458A1 (de) Tragbarer datenträger
DE102010061188A1 (de) Abschlussschaltung für einen aktiven Bus eines Controller Area Networks
EP1314095B1 (de) Erkennung eines geräte-anschlusszustands beim usb
DE10344852B4 (de) Verfahren zum Betreiben einer leitungsgebundenen Chipkarten-Schnittstellenanordnung zwischen einem Kartenlesegerät und einer Chipkarte
DE10134584A1 (de) Bussystem und Verfahren zum Austausch von Daten
EP0866756B1 (de) Anordnung zum auslösen eines rückhaltemittels in einem kraftfahrzeug
DE102005057309A1 (de) Steuergerät zur Datenübertragung in Datenbussen und Verfahren zu dessen Betrieb
DE4394368C2 (de) Datenübertragungsverfahren und Vorrichtung mit Zweifrequenzbetrieb
EP1498836A1 (de) Verfahren zur Datenübertragung zwischen RFID Schreib/Lese-Station und dessen Funktionseinheit, Schreib/Lese-Station und Funktionseinheit
DE19838178B4 (de) Leiterplatte bei einem programmierbaren Steuerungssystem, wobei eine Energieversorgungseinheit und eine Zentraleinheit an der Leiterplatte angebracht sind
EP2092467A1 (de) Kontaktbelegung eines tragbaren datenträgers
DE60126574T2 (de) System und Verfahren zur Identifizierung von Karten für eine Eingabe/Ausgabeschnittstelle
EP1665059B1 (de) Schaltungsanordnung als schnittstelle zwischen sim-karte und gsm-modem
DE4429048C2 (de) Elektrisches Gerät und Verfahren zum Betreiben eines elektrischen Gerätes
DE102004024158B4 (de) Kommunikationssystem und Verfahren zum Datenaustausch

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee