JP2003502791A - 相変化記憶要素をプログラミングする方法 - Google Patents
相変化記憶要素をプログラミングする方法Info
- Publication number
- JP2003502791A JP2003502791A JP2001505018A JP2001505018A JP2003502791A JP 2003502791 A JP2003502791 A JP 2003502791A JP 2001505018 A JP2001505018 A JP 2001505018A JP 2001505018 A JP2001505018 A JP 2001505018A JP 2003502791 A JP2003502791 A JP 2003502791A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- resistance state
- state
- energy
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
変化記憶要素をプログラミングする方法に関する。
電子記憶デバイスである。その利点は、データの不揮発性記憶、高ビット密度の
可能性、並びに、結果としての、小さい立地面積で且簡単な二端子デバイス構造
、長い再プログラミング繰り返し寿命、低いプログラミング・エネルギー、及び
高速度に起因する低コストを含んでいる。オボニックEEPROMは、アナログ及びデ
ジタル形式の両方の情報記憶が可能である。デジタル記憶は、バイナリー(記憶
素子当たり一ビット)又は多重状態(素子当たり多重ビット)の何れでもあり得
る。
状態との間、又は結晶性形態における異なった抵抗状態の間を、電気的に切り換
えることが出来る材料)を電子記憶応用に用いることは、この技術分野において
よく知られており、例えば共通譲渡された米国特許番号第5,166,758号に開示さ
れていて、その開示内容は此処に参考にして取り入れてある。電気的相変化材料
及び記憶要素のその他の例は、共通譲渡された米国特許番号第5,296,716、5,414
,271、5,359,205、5,341,328、5,536,947、5,534,712、5,687,112、及び5,825,0
46号において提供されており、その開示内容はすべて此処に参考にして取り入れ
てある。相変化記憶要素の更にもう一つの例は、共通譲渡された米国特許出願番
号09/276,273において提供されており、その開示内容は参考にして此処に取り入
れてある。
ぼ結晶性の局所的規則性である第二構造状態の間で切り換えられることが出来る
。此処で用いられている「非晶質」という用語は、比較的に構造上、単結晶より
規則性が少ないか又はより不規則化されており、且高い電気固有抵抗などの検出
可能な特性を有する状態を意味する。此処で用いられている「結晶性」という用
語は、比較的に構造上、非晶質よりもより規則化されており、且非晶質状態より
も低い電気固有抵抗を有する状態を意味する。
て、局所的規則性の相異なる検出可能な状態の間で電気的に切り換えられること
もある。即ち、このような材料の切り換えは、完全に非晶質及び完全に結晶性状
態の間で起こる必要はなく、むしろ(1)局所的規則性の変化、又は(2)完全に
非晶質及び完全に結晶性状態の間のスペクトルに拡がる、局所的規則性状態の多
重性によって表される「グレー・スケール」を与えるような、相異なる局所的規
則性を有する二つ以上の材料の容積変化、を反映した漸増的段階毎に切り換える
ことが出来る。
より一層規則化された状態においては、非晶質で規則性がより少ない状態よりも
、材料は低い電気固有抵抗を示す。相変化材料の容積は、より多く規則化された
低い抵抗状態と、規則化がより少なく高い抵抗状態との間で、切り換えられるこ
とが出来る。低抵抗状態は、高抵抗状態の抵抗値より小さい抵抗値を有する。更
に、高及び低抵抗状態の抵抗値は、検出可能な程度に全く異なっている。
ルスが材料に印加されると、高抵抗状態から低抵抗状態へと変換され得る。理論
によって縛られることは望んでいないが、記憶材料の該容積への設定パルスの印
加が、材料の該容積の少なくとも一部分で局所規則性を変化させると信じられて
いる。特に、印加されたエネルギーは、ある量の結晶化(即ち、核生成及び/又
は成長)を生じさせることにより、記憶材料の該容積の少なくとも一部分を、規
則化のより少ない「非晶質」状態からより多く規則化された「結晶質」状態へと変化
させる。
進する。連続した設定パルスが印加されると、新しい核生成のサイトが形成され
、且存在する微結晶の寸法が増大する。微結晶寸法の増大は、記憶材料とそれ以
外の記憶要素の層との間(例えば、記憶材料と接合層材料との間)の境界で応力
を発生させ、それによって記憶要素の層間剥離の傾向を増大させる。
るような、記憶要素をプログラミングする方法に対する必要性が存在する。
を保証するような、相変化記憶要素をプログラミングする方法を提供することで
ある。本発明のもう一つの目的は、相変化記憶要素の繰り返し寿命を増大するこ
とである。 これ及びその他の目的は、電気的にプログラミング可能な相変化記憶要素を低
抵抗状態にプログラミングする方法により満足されるが、記憶要素は、低抵抗状
態、及びそれと検出可能な程度に全く異なった高抵抗状態を少なくとも具備する
、ある容積の相変化記憶材料を含み、該方法は以下の工程から成る: 記憶材料に
エネルギーの第一パルスを印加すること、第一パルスは記憶材料を低抵抗状態か
ら高抵抗状態へ変換するのに十分ものである; 及び記憶材料にエネルギーの第二
パルスを第一パルスに引き続いて印加すること、第二パルスは記憶材料を高抵抗
状態から低抵抗状態へ変換するのに十分なものである。
なった高抵抗状態を少なくとも具備する、電気的にプログラミング可能な相変化
記憶要素を設定する方法によっても満足されるが、該方法は以下の工程から成る
: 記憶材料にエネルギーの第一パルスを印加すること、第一パルスは記憶材料を
低抵抗状態から高抵抗状態へ変換するのに十分なものである; 及び記憶材料にエ
ネルギーの第二パルスを第一パルスに引き続いて印加すること、第二パルスは記
憶材料を高抵抗状態から低抵抗状態へ変換するのに十分なものである。
望ましい状態にプログラミングする方法によっても満足されるが、記憶要素は、
低抵抗状態及びそれと検出可能な程度に全く異なった高抵抗状態を少なくとも具
備する、ある容積の相変化記憶材料を含み、該方法は以下の工程から成る: 前記
記憶要素の現在の状態を読取ること;現在の状態が前記望ましい状態に等しいか
どうかを決定すること; 及び等しくない場合、前記記憶要素を現在の状態から望
ましい状態にプログラミングすること。
である。記憶要素は、少なくとも高抵抗状態及び低抵抗状態を具備する、ある容
積の相変化記憶材料から成る。高抵抗状態は高い電気抵抗値によって特徴づけら
れ、低抵抗状態は低い電気抵抗値によって特徴づけられている。高い電気抵抗値
は低い電気抵抗値より大である。高い電気抵抗値は、低い電気抵抗値とは検出可
能な程度に全く異なっている。高抵抗状態は、記憶材料の該容積が増大した非晶
質性を有するような、規則化がより少ない状態である。低抵抗状態は、記憶材料
の該容積が増大した結晶性を有するような、より多く規則化された状態である。
此処で用いられているように、記憶材料の対応する容積が高抵抗状態(即ち、規
則化がより少なく、高い抵抗値を有する)にあるとき、記憶要素は高い抵抗状態
にある。同様に、記憶材料の対応する容積が低抵抗状態(即ち、規則化がより多
く、低い抵抗値を有する)にあるとき、記憶要素は低い抵抗状態にある。
エネルギーの単一パルスの入力に対応して、高抵抗状態から低抵抗状態へ変換さ
れることが出来る。設定パルスは、記憶材料の該容積を高抵抗状態から低抵抗状
態へ変換するのに十分なものである。記憶材料の該容積を高抵抗状態から低抵抗
状態へ変換する行為は、此処では記憶要素を「設定する」と表現する。記憶材料の
該容積に設定パルスを印加することは、記憶材料の該容積の少なくとも一部分の
、局所的規則性を変化させると信じられている。特に、設定パルスは、記憶材料
の該容積の少なくとも一部分を、規則化がより少ない非晶質状態からより多く規
則化された結晶性状態へ変化させるのに、十分であると信じられている。
ルスの入力に対応して、低抵抗状態から高抵抗状態へ変換されることも出来る。
再設定パルスは、記憶材料の該容積を低抵抗状態から高抵抗状態へ変換するのに
十分なものである。記憶材料の該容積を低抵抗状態から高抵抗状態へ変換する行
為は、此処では記憶要素を「再設定する」と表現する。理論によって縛られること
を望んでいるわけではないが、記憶材料の該容積に再設定パルスを印加すること
は、記憶材料の該容積の少なくとも一部分の、局所的規則性を変化させると信じ
られている。特に、再設定パルスは、記憶材料の該容積の少なくとも一部分を、
より多く規則化された結晶性状態から規則化がより少ない非晶質状態へ変化させ
るのに、十分であると信じられている。
プログラミングする、新規な方法である。記憶要素は、高抵抗状態から低抵抗状
態へプログラミングされることがある。代って、記憶要素は、低抵抗状態から低
抵抗状態へプログラミングされることがある(即ち、既に低抵抗状態にある記憶
要素が、その低抵抗状態に留まるようにプログラミングされることがある)。こ
のことは、記憶要素を低抵抗状態にプログラミングするように設計されたデータ
が、既に低抵抗状態に在る記憶要素に書き込まれる場合(例えば、論理0のデー
タが、既に論理0状態に在る記憶要素に書き込まれることがあり、又論理1のデー
タが、既に論理1状態に在る記憶要素に書き込まれることがある)に発生する。
表1は、(高抵抗状態と低抵抗状態を有する)記憶要素を低抵抗状態にプログラ
ミングすることに対する、二つの可能な「現在の状態」から「次なる状態」への遷移
を示す。
抵抗状態から低抵抗状態へプログラミングされることがある。エネルギーの二つ
のパルスは、エネルギーの第一パルスとそれに続くエネルギーの第二パルスから
成る。第一パルスのエネルギーは、記憶材料の該容積をそれの低抵抗状態から高
抵抗状態へ変換するのに十分なものである。特に、第一パルスは、記憶材料の該
容積を低抵抗状態から高抵抗状態へ変換するのに十分な、振幅、継続時間、立上
時間及び降下時間によって特徴づけられる。第一パルスによって印加されネエネ
ルギーは、記憶材料の該容積の少なくとも一部分を、より多く規則化された結晶
性状態から規則化がより少ない非晶質状態へ変換するのに十分なものである。エ
ネルギーの第一パルスは、上で述べたように再設定パルスである。
る。第二パルスのエネルギーは、記憶材料の該容積をそれの高抵抗状態から低抵
抗状態へ変換するのに十分なものである。特に、第二パルスは、記憶材料の該容
積を高抵抗状態から低抵抗状態へ変換するのに十分な、振幅、継続時間、立上時
間及び降下時間によって特徴づけられる。第二パルスによって印加されネエネル
ギーは、記憶材料の該容積の少なくとも一部分を、規則化がより少ない「非晶質」
状態からより多く規則化された「結晶性」状態へ変換するのに十分なものである。
エネルギーの第二パルスは、上で述べたように設定パルスである。従って、記憶
要素は、再設定パルスとそれに続く設定パルスを印加することにより、高抵抗状
態から低抵抗状態へプログラミングされるであろう。
)の振幅より大である。亦、第一パルスの継続時間は、第二パルスの継続時間よ
り小さいことが好ましい。第一及び第二パルスに対して選択される、実際の振幅
、継続時間、立上時間及び降下時間は、記憶材料の該容積の大きさ、用いられる
記憶材料、用いられるエネルギーの種類、並びに記憶材料に前記エネルギーを印
加する手段、などを含むがそれらに限定されない特定の諸要因に依存する。
ようにプログラミングされることがある。記憶要素は、記憶材料の該容積に再設
定パルスとそれに続いて設定パルスを印加することによって、元の低抵抗状態か
ら低抵抗状態へとプログラミングされるであろう。
パルスとそれに続く設定パルスを印加することにより、高抵抗状態から低抵抗状
態へとプログラミングされることがある。記憶要素は、亦、再設定パルスとそれ
に続いて設定パルスを印加することにより、低抵抗状態から低抵抗状態へとプロ
グラミングされることがある。
する方法を説明している。記憶要素は、勿論、元の低抵抗状態又は元の高抵抗状
態の何れかから、高抵抗状態へとプログラミングされることもある。高抵抗状態
への状態遷移は、表2に示されている。
へとそれ以外の状態からプログラミングすることが出来る。特に、表3に示した
状態遷移のどちらも、記憶材料に単一再設定パルスを印加することによって達成
されるであろう。従って、記憶要素は、記憶材料に再設定パルスを印加すること
により、低抵抗状態から高抵抗状態へ、又は高抵抗状態から高抵抗状態へプログ
ラミングされるであろう。
からその他の状態へ記憶要素をプログラミングするのに用いられるパルスの順序
が、表3に要約されている。
へプログラミングする方法は、記憶材料の該容積に二つの連続した設定パルスが
印加されることはない、ということを保証する。このことは、データが記憶要素
に書き込まれる、及び/又は消去される時に、記憶材料の過剰な結晶化は生じな
いことを保証する。従って、層間剥離の問題は避けられる。
二重パルス法を開示していることが特筆される。本発明とは対照的に、’713特
許で開示された二重パルス法においては、第一パルスは記憶デバイスを高抵抗状
態から低抵抗状態へ切り換え、第一パルスに引き続く第二パルスは記憶材料の一
部分を液体状態に至らせる。これは本発明により記述された方法と全く異なって
いる。
ー、粒子線エネルギー、熱エネルギー、電磁エネルギー、音響エネルギー及び圧
力エネルギーを含む、如何なる形態のものであってもよいであろう。好ましくは
、記憶材料に印加されるエネルギーは電気エネルギーである。より好ましくは、
電気エネルギーは電流パルス(即ち、電流が制御される電気パルス)の形態で印
加される。従って、設定及び再設定パルスと同様、エネルギーの第一及び第二パ
ルスは全て電流パルスであることが好ましい。代りに、電気エネルギーは、電圧
パルス(即ち、電圧が制御される電気パルス)の形態で印加されることがある。
、前の方法と同様、記憶要素にデータを書き込み及び/又はデータを消去する時
に、二つ以上の連続した設定パルスが印加されることはないことを保証するもの
である。記憶要素をプログラミングする第二の方法は、記憶要素の現在の状態を
読み取る工程; 現在の状態が望ましい状態に等しいかどうかを決定する工程; 及
び等しくない場合、記憶要素を望ましい状態にプログラミングする工程から成る
。
工程である。これは、記憶材料の該容積に、エネルギーの「読み取り」パルスを
印加することによって為される。一般に、読み取りパルスのエネルギーは如何な
る形態のものでもよい。エネルギーの形態の実例は、電気エネルギー、粒子線エ
ネルギー、熱エネルギー、電磁エネルギー、音響エネルギー及び圧力エネルギー
を含む。好ましくは、エネルギーは電気エネルギーの形態である。より好ましく
は、読み取りパルスは電圧パルス(即ち、電気信号の電圧が制御される)として
印加されるのが好ましい。読み取り電圧パルスは、記憶要素の抵抗を読み取るの
には十分であるが、記憶要素を一つの抵抗状態からそれと異なる抵抗状態へプロ
グラミングするには不十分な、振幅を有することが好ましい。
する電流が記憶要素の抵抗状態を決定するのに用いられるであろう。記憶要素が
高抵抗状態に在るならば、記憶材料を貫通する電流は低くなる。代って、記憶要
素が低抵抗状態に在るならば、記憶材料を貫通する電流は高くなる。現在の抵抗
状態はレジスター中に記憶されるであろう。
い」状態に等しいか否かを決定することである。望ましい状態は、記憶要素がプ
ログラミングされることになる次なる抵抗状態である。該決定する工程は、現在
の抵抗状態の抵抗値を望ましい状態のそれと比較することにより達成されるであ
ろう。もしも、記憶要素の現在の抵抗状態が望ましい状態に等しいならば、何も
それ以上為される必要がない(プログラミング・パルスは、記憶材料の該容積に
印加されない)。しかし、記憶要素の現在の抵抗状態が望ましい状態のそれに等
しくないならば、記憶要素を現在の抵抗状態から望ましい状態に変換するために
、プログラミング・パルスが次いで記憶要素に印加される。
(例えば、設定又は再設定プログラミング・パルス)が、記憶要素の状態を変更
することが必要な時だけに、記憶材料に印加されるということが特筆される。特
に、プログラミング・パルスは、記憶要素の状態が高抵抗から低抵抗状態へ、又
は低抵抗から高抵抗状態へ変更することが必要な時にのみ印加される。
材料の該容積に印加することにより、高抵抗状態から低抵抗状態へとプログラミ
ングされるであろう。亦、記憶要素は、単一の再設定パルスを記憶材料の該容積
に印加することにより、低抵抗状態から高抵抗状態へとプログラミングされるで
あろう。
されることはない、ということを保証する。このことは、記憶要素がプログラミ
ングされる時に、記憶材料の過剰な結晶化が生じないことを保証する。
、相変化材料は、Te、Se、Ge、Sb、Bi、Pb、Sn、As、S、Si、P、O及びそれらの
混合物又は合金から成る群から選ばれた、一つ以上の元素を含む。相変化材料は
少なくとも一つのカルコゲン元素を含有することが好ましい。好ましくは、該少
なくとも一つのカルコゲン元素は、Te、Se及びそれらの混合物又は合金から成る
群から選ばれる。該少なくとも一つのカルコゲン元素は、Te及びSeの混合物であ
ることもある。
ままの材料中のTe平均濃度が、好ましくは約70%未満で、更により好ましくは約4
0%と約60%の間であるような組成物である。材料中のGe濃度は、約5%より大であ
ることが好ましく、より好ましくは約8%と約50%の間、最も好ましいのは約10%と
約44%の間である。主成分元素の残りはSbである。与えられた百分率は原子百分
率で、総計で成分元素の原子の100%になることが好ましい。従って、この組成は
、TeaGebSb100−( a + b )と見なされる。これらの三元Te-Ge-Sb合金は、より良
い電気特性を有する更なる相変化材料開発のための、有用な出発材料である。
用いられている「遷移金属」という用語は、元素21から30、39から48、57及び72か
ら80を含む。好ましくは、遷移金属元素は、Cr、Fe、Ni、Nb、Pd、Pt及びそれら
の混合物又は合金から成る群から選ばれる。最も好ましくは、遷移金属はNiであ
る。このような多元素系の特別な実例が、Ni及び/又はSeを含む又は含まないTe:
Ge:Sb系に関して、以下に述べられている。遷移金属を含む相変化材料は、Te-Ge
-Sb三元系の相変化材料の基本的な修正形態である。即ち、基本的な修正相変化
材料が、Te-Ge-Sb相変化合金の修正形態を構成する。この基本的修正は、Seのよ
うなカルコゲン元素の添加有り又は無しの場合において、基礎的Te-Ge-Sb三元系
の中に遷移金属を取り込むことにより達成される。
の割合で、Te、Ge、Sb、及び遷移金属を含む相変化材料であり、ここで下付文字
は合計が成分元素の100%になる原子百分率であり、ここにおいてTMは一つ以上の
遷移金属であって、a及びbは基礎的なTe-Ge-Sb三元系について此処で上に述べた
通りであり、cは約90%と約99.99%の間であることが好ましい。遷移金属はCr、Fe
、Ni、Nb、Pd、Pt及びそれらの混合物又は合金を含むことが好ましい。
で下付文字は合計が成分元素の100%になる原子百分率であり、TMは一つ以上の遷
移金属であって、a及びbは基礎的なTe-Ge-Sb三元系について此処で上に述べた通
りであり、cは約90%と約99.5%の間であることが好ましく、dは約0.01%と10%の間
であることが好ましい。遷移金属はCr、Fe、Ni、Pd、Pt、Nb及びそれらの混合物
又は合金を含むことが好ましい。
ネルギーが電気エネルギーである場合、記憶要素は、記憶材料の該容積に電圧又
は電流を供給するための電気的接合部を備えているであろう。接合部の形状は、
記憶材料の該容積に対する接合部の相対的位置付けと同じく、種々の形態をとっ
て異なったデバイス構造を形成する。実例として、電気接合部は、記憶材料に隣
接して配置された第一及び第二接合から成ることがある。
明された、詳細な実施態様の形態において呈示されていること、及びこのような
詳細事項は、添付した特許請求の範囲に述べられ且定義された、本発明の真の範
囲を制限していると解釈されるべきでないこと、が理解されるべきである。
Claims (18)
- 【請求項1】 電気的にプログラミング可能な相変化記憶要素を低抵抗状態
にプログラミングする方法であって、 前記記憶要素は、前記低抵抗状態と検出可能なそれと異なった高抵抗状態とを
少なくとも具備する、ある容積の相変化記憶材料を含み、 以下の工程から成る前記方法。 前記記憶材料にエネルギーの第一パルスを印加すること、前記第一パルスは、
前記記憶材料を前記低抵抗状態から前記高抵抗状態へ変換するのに十分なもので
ある; 及び 前記記憶材料にエネルギーの第二パルスを前記第一パルスに引き続いて印加す
ること、前記第二パルスは、前記記憶材料を前記高抵抗状態から前記低抵抗状態
へ変換するのに十分なものである。 - 【請求項2】 前記第一パルス及び前記第二パルスのエネルギーが、電気エ
ネルギーであることを特徴とする、請求項1の方法。 - 【請求項3】 前記第一パルス及び前記第二パルスが、電流パルスであるこ
とを特徴とする、請求項1の方法。 - 【請求項4】 前記第一パルスの継続時間が、前記第二パルスの継続時間よ
り小さいことを特徴とする、請求項1の方法。 - 【請求項5】 前記第一パルスの振幅が、前記第二パルスの振幅より大きい
ことを特徴とする、請求項1の方法。 - 【請求項6】 前記相変化材料が、少なくとも一つのカルコゲン元素を含む
ことを特徴とする、請求項1の方法。 - 【請求項7】 低抵抗状態と検出可能なそれと異なった高抵抗状態とを少な
くとも具備する、電気的にプログラミング可能な相変化記憶要素を設定する方法
であって、以下の工程から成る当該方法。 前記記憶材料にエネルギーの第一パルスを印加すること、前記第一パルスは、
前記記憶材料を前記低抵抗状態から前記高抵抗状態へ変換するのに十分なもので
ある; 及び 前記記憶材料にエネルギーの第二パルスを前記第一パルスに引き続いて印加す
ること、前記第二パルスは、前記記憶材料を前記高抵抗状態から前記低抵抗状態
へ変換するのに十分である。 - 【請求項8】 前記第一パルス及び前記第二パルスのエネルギーが、電気エ
ネルギーであることを特徴とする、請求項7の方法。 - 【請求項9】 前記第一パルス及び前記第二パルスが、電流パルスであるこ
とを特徴とする、請求項7の方法。 - 【請求項10】 前記第一パルスの継続時間が、前記第二パルスの継続時間 より小さいことを特徴とする、請求項7の方法。
- 【請求項11】 前記第一パルスの振幅が、前記第二パルスの振幅より大き いことを特徴とする、請求項7の方法。
- 【請求項12】 前記相変化材料が、少なくとも一つのカルコゲン元素を含 むことを特徴とする、請求項7の方法。
- 【請求項13】 電気的にプログラミング可能な相変化記憶要素を望ましい 状態にプログラミングする方法であって、 前記記憶要素は、低抵抗状態と検出可能なそれと異なった高抵抗状態を少なく
とも具備する、ある容積の相変化記憶材料を含み、 以下の工程から成る当該方法。 前記記憶要素の現在の状態を読取ること; 現在の状態が前記望ましい状態に等しいかどうかを決定すること; 及び等しく
ない場合、 前記記憶要素を現在の状態から望ましい状態にプログラミングすること。 - 【請求項14】 前記読取る工程が以下の工程から成ることを特徴とする、 請求項13の方法。 前記記憶材料にエネルギーの読取パルスを印加すること; 及び 前記記憶材料の抵抗を決定すること。
- 【請求項15】 前記決定する工程が、前記記憶材料の現在の抵抗を前記望 ましい抵抗状態と比較する工程から成ることを特徴とする、請求項13の方 法。
- 【請求項16】 前記相変化材料がカルコゲン元素を含むことを特徴とする 請求項13の方法。
- 【請求項17】 前記エネルギーが電気エネルギーであることを特徴とする 、請求項14の方法。
- 【請求項18】 前記読取パルスが電圧パルスであることを特徴とする、請 求項14の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/337,778 | 1999-06-22 | ||
US09/337,778 US6075719A (en) | 1999-06-22 | 1999-06-22 | Method of programming phase-change memory element |
PCT/US2000/016226 WO2000079539A1 (en) | 1999-06-22 | 2000-06-13 | Method of programming phase-change memory element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003502791A true JP2003502791A (ja) | 2003-01-21 |
JP4641692B2 JP4641692B2 (ja) | 2011-03-02 |
Family
ID=23321969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001505018A Expired - Fee Related JP4641692B2 (ja) | 1999-06-22 | 2000-06-13 | 相変化記憶要素をプログラミングする方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6075719A (ja) |
EP (1) | EP1196924A4 (ja) |
JP (1) | JP4641692B2 (ja) |
AU (1) | AU5485700A (ja) |
TW (1) | TW472256B (ja) |
WO (1) | WO2000079539A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005108395A (ja) * | 2003-09-12 | 2005-04-21 | Renesas Technology Corp | 記憶装置 |
US8139404B2 (en) | 2009-04-03 | 2012-03-20 | Elpida Memory, Inc. | Semiconductor memory device |
Families Citing this family (135)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
EP1312120A1 (en) | 2000-08-14 | 2003-05-21 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
US6570784B2 (en) * | 2001-06-29 | 2003-05-27 | Ovonyx, Inc. | Programming a phase-change material memory |
US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
US6545903B1 (en) | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
US6579760B1 (en) | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
US20040052117A1 (en) * | 2002-07-05 | 2004-03-18 | Hai Jiang | Fabrication of ultra-small memory elements |
US6768665B2 (en) * | 2002-08-05 | 2004-07-27 | Intel Corporation | Refreshing memory cells of a phase change material memory device |
US6864503B2 (en) | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
WO2004025659A1 (en) * | 2002-09-11 | 2004-03-25 | Ovonyx, Inc. | Programming a phase-change material memory |
US6985377B2 (en) * | 2002-10-15 | 2006-01-10 | Nanochip, Inc. | Phase change media for high density data storage |
US6813177B2 (en) * | 2002-12-13 | 2004-11-02 | Ovoynx, Inc. | Method and system to store information |
DE10310573A1 (de) * | 2003-03-11 | 2004-09-30 | Infineon Technologies Ag | Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle |
KR100546322B1 (ko) * | 2003-03-27 | 2006-01-26 | 삼성전자주식회사 | 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법 |
JP4285082B2 (ja) * | 2003-05-27 | 2009-06-24 | ソニー株式会社 | 記憶装置 |
US7085154B2 (en) * | 2003-06-03 | 2006-08-01 | Samsung Electronics Co., Ltd. | Device and method for pulse width control in a phase change memory device |
KR100505701B1 (ko) * | 2003-08-13 | 2005-08-03 | 삼성전자주식회사 | 상 변화 메모리의 셋(set) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로 |
DE102004039977B4 (de) * | 2003-08-13 | 2008-09-11 | Samsung Electronics Co., Ltd., Suwon | Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle |
DE10340405B3 (de) * | 2003-09-02 | 2004-12-23 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
US7529123B2 (en) * | 2003-09-08 | 2009-05-05 | Ovonyx, Inc. | Method of operating a multi-terminal electronic device |
KR100564602B1 (ko) * | 2003-12-30 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 |
KR100733147B1 (ko) * | 2004-02-25 | 2007-06-27 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
ATE486369T1 (de) * | 2004-03-26 | 2010-11-15 | Nxp Bv | Elektrische einrichtung mit einem phasenänderungsmaterial |
US7301887B2 (en) * | 2004-04-16 | 2007-11-27 | Nanochip, Inc. | Methods for erasing bit cells in a high density data storage device |
US20050232061A1 (en) * | 2004-04-16 | 2005-10-20 | Rust Thomas F | Systems for writing and reading highly resolved domains for high density data storage |
KR100587702B1 (ko) * | 2004-07-09 | 2006-06-08 | 삼성전자주식회사 | 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법 |
EP1820226B1 (en) * | 2004-11-30 | 2011-01-26 | Nxp B.V. | Dielectric antifuse for electro-thermally programmable device |
US7709334B2 (en) | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
US7696503B2 (en) | 2005-06-17 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level memory cell having phase change element and asymmetrical thermal boundary |
US8237140B2 (en) | 2005-06-17 | 2012-08-07 | Macronix International Co., Ltd. | Self-aligned, embedded phase change RAM |
US7514288B2 (en) | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Manufacturing methods for thin film fuse phase change ram |
US7367119B2 (en) * | 2005-06-24 | 2008-05-06 | Nanochip, Inc. | Method for forming a reinforced tip for a probe storage device |
US7309630B2 (en) * | 2005-07-08 | 2007-12-18 | Nanochip, Inc. | Method for forming patterned media for a high density data storage device |
US7372725B2 (en) * | 2005-08-15 | 2008-05-13 | Infineon Technologies Ag | Integrated circuit having resistive memory |
US7394088B2 (en) | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
US7635855B2 (en) | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
US7479649B2 (en) | 2005-11-21 | 2009-01-20 | Macronix International Co., Ltd. | Vacuum jacketed electrode for phase change memory element |
US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
US7829876B2 (en) | 2005-11-21 | 2010-11-09 | Macronix International Co., Ltd. | Vacuum cell thermal isolation for a phase change memory device |
CN100524878C (zh) | 2005-11-21 | 2009-08-05 | 旺宏电子股份有限公司 | 具有空气绝热单元的可编程电阻材料存储阵列 |
US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7605079B2 (en) | 2005-12-05 | 2009-10-20 | Macronix International Co., Ltd. | Manufacturing method for phase change RAM with electrode layer process |
US7642539B2 (en) | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
GB2433647B (en) | 2005-12-20 | 2008-05-28 | Univ Southampton | Phase change memory materials, devices and methods |
US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
US7292466B2 (en) * | 2006-01-03 | 2007-11-06 | Infineon Technologies Ag | Integrated circuit having a resistive memory |
US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US7825396B2 (en) | 2006-01-11 | 2010-11-02 | Macronix International Co., Ltd. | Self-align planerized bottom electrode phase change memory and manufacturing method |
US7692272B2 (en) * | 2006-01-19 | 2010-04-06 | Elpida Memory, Inc. | Electrically rewritable non-volatile memory element and method of manufacturing the same |
US7456421B2 (en) | 2006-01-30 | 2008-11-25 | Macronix International Co., Ltd. | Vertical side wall active pin structures in a phase change memory and manufacturing methods |
US7956358B2 (en) | 2006-02-07 | 2011-06-07 | Macronix International Co., Ltd. | I-shaped phase change memory cell with thermal isolation |
US7423901B2 (en) * | 2006-03-03 | 2008-09-09 | Marvell World Trade, Ltd. | Calibration system for writing and reading multiple states into phase change memory |
US7910907B2 (en) | 2006-03-15 | 2011-03-22 | Macronix International Co., Ltd. | Manufacturing method for pipe-shaped electrode phase change memory |
US7498655B2 (en) * | 2006-03-28 | 2009-03-03 | Intel Corporation | Probe-based memory |
KR100764738B1 (ko) * | 2006-04-06 | 2007-10-09 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템 |
US8134866B2 (en) * | 2006-04-06 | 2012-03-13 | Samsung Electronics Co., Ltd. | Phase change memory devices and systems, and related programming methods |
US7928421B2 (en) | 2006-04-21 | 2011-04-19 | Macronix International Co., Ltd. | Phase change memory cell with vacuum spacer |
US8129706B2 (en) | 2006-05-05 | 2012-03-06 | Macronix International Co., Ltd. | Structures and methods of a bistable resistive random access memory |
US7732800B2 (en) | 2006-05-30 | 2010-06-08 | Macronix International Co., Ltd. | Resistor random access memory cell with L-shaped electrode |
US7820997B2 (en) | 2006-05-30 | 2010-10-26 | Macronix International Co., Ltd. | Resistor random access memory cell with reduced active area and reduced contact areas |
US7626858B2 (en) * | 2006-06-09 | 2009-12-01 | Qimonda North America Corp. | Integrated circuit having a precharging circuit |
US7457146B2 (en) * | 2006-06-19 | 2008-11-25 | Qimonda North America Corp. | Memory cell programmed using a temperature controlled set pulse |
US7696506B2 (en) | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
US20080025080A1 (en) * | 2006-07-27 | 2008-01-31 | Cswitch Corporation | Method and apparatus for programming phase change devices |
US7772581B2 (en) | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
KR100819106B1 (ko) * | 2006-09-27 | 2008-04-02 | 삼성전자주식회사 | 상변화 메모리 장치에서의 라이트 동작방법 |
US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
KR100781550B1 (ko) * | 2006-11-08 | 2007-12-03 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 파이어링 방법 |
US8067762B2 (en) | 2006-11-16 | 2011-11-29 | Macronix International Co., Ltd. | Resistance random access memory structure for enhanced retention |
US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
US7682868B2 (en) | 2006-12-06 | 2010-03-23 | Macronix International Co., Ltd. | Method for making a keyhole opening during the manufacture of a memory cell |
US7697316B2 (en) | 2006-12-07 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level cell resistance random access memory with metal oxides |
US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
US8344347B2 (en) | 2006-12-15 | 2013-01-01 | Macronix International Co., Ltd. | Multi-layer electrode structure |
US7718989B2 (en) | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
US7701759B2 (en) | 2007-02-05 | 2010-04-20 | Macronix International Co., Ltd. | Memory cell device and programming methods |
US7884343B2 (en) | 2007-02-14 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
US8008643B2 (en) | 2007-02-21 | 2011-08-30 | Macronix International Co., Ltd. | Phase change memory cell with heater and method for fabricating the same |
US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
US7755076B2 (en) | 2007-04-17 | 2010-07-13 | Macronix International Co., Ltd. | 4F2 self align side wall active phase change memory |
JP4496238B2 (ja) * | 2007-06-04 | 2010-07-07 | 株式会社東芝 | 不揮発性メモリ装置 |
US7571901B2 (en) * | 2007-06-21 | 2009-08-11 | Qimonda North America Corp. | Circuit for programming a memory element |
US7729161B2 (en) * | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
US9018615B2 (en) | 2007-08-03 | 2015-04-28 | Macronix International Co., Ltd. | Resistor random access memory structure having a defined small area of electrical contact |
US8178386B2 (en) | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
US7593255B2 (en) | 2007-12-07 | 2009-09-22 | Qimonda North America Corp. | Integrated circuit for programming a memory element |
US7879643B2 (en) | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
US7879645B2 (en) | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
US20100067290A1 (en) * | 2008-09-15 | 2010-03-18 | Savransky Semyon D | Method of programming of phase-change memory and associated devices and materials |
US8907316B2 (en) | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
US8064247B2 (en) * | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
US8406033B2 (en) * | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
US8363463B2 (en) * | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
US8238149B2 (en) * | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US8110822B2 (en) * | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
US7894254B2 (en) * | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
US20110049456A1 (en) * | 2009-09-03 | 2011-03-03 | Macronix International Co., Ltd. | Phase change structure with composite doping for phase change memory |
JP2011060388A (ja) * | 2009-09-11 | 2011-03-24 | Toshiba Corp | 不揮発性メモリ装置 |
US8064248B2 (en) * | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
US8178387B2 (en) * | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
US20120311262A1 (en) | 2011-06-01 | 2012-12-06 | International Business Machines Corporation | Memory cell presetting for improved memory performance |
JP5209151B1 (ja) | 2011-08-11 | 2013-06-12 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法 |
US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
US9159412B1 (en) | 2014-07-15 | 2015-10-13 | Macronix International Co., Ltd. | Staggered write and verify for phase change memory |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521740A (ja) * | 1991-01-18 | 1993-01-29 | Energy Conversion Devices Inc | 電気的消去可能型相転移メモリ |
JPH08306192A (ja) * | 1995-05-10 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ書き込み装置 |
JP2002541613A (ja) * | 1999-04-12 | 2002-12-03 | エナージー コンバーション デバイセス インコーポレイテッド | ユニバーサルメモリ素子を使用するシステムを有するユニバーサルメモリ素子と、同メモリ素子を読み取り、書き込み、またプログラムするための装置と方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1372414A (en) * | 1971-11-26 | 1974-10-30 | Marconi Co Ltd | Semiconductor memory device arrangements |
US3846767A (en) * | 1973-10-24 | 1974-11-05 | Energy Conversion Devices Inc | Method and means for resetting filament-forming memory semiconductor device |
US4228524A (en) * | 1979-01-24 | 1980-10-14 | Harris Corporation | Multilevel sequence of erase pulses for amorphous memory devices |
US4389713A (en) * | 1981-06-10 | 1983-06-21 | Harris Corporation | Dual pulse method of writing amorphous memory devices |
US4763305A (en) * | 1985-11-27 | 1988-08-09 | Motorola, Inc. | Intelligent write in an EEPROM with data and erase check |
DE4014151A1 (de) * | 1990-05-02 | 1991-11-07 | Detecon Gmbh | Verfahren zur verlaengerung der benutzungsdauer von informationstraegern mit eeprom |
US5359205A (en) * | 1991-11-07 | 1994-10-25 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
GB9401227D0 (en) * | 1994-01-22 | 1994-03-16 | Deas Alexander R | Non-volatile digital memory device with multi-level storage cells |
US5933365A (en) * | 1997-06-19 | 1999-08-03 | Energy Conversion Devices, Inc. | Memory element with energy control mechanism |
-
1999
- 1999-06-22 US US09/337,778 patent/US6075719A/en not_active Expired - Lifetime
-
2000
- 2000-06-13 EP EP00939838A patent/EP1196924A4/en not_active Withdrawn
- 2000-06-13 WO PCT/US2000/016226 patent/WO2000079539A1/en not_active Application Discontinuation
- 2000-06-13 AU AU54857/00A patent/AU5485700A/en not_active Abandoned
- 2000-06-13 JP JP2001505018A patent/JP4641692B2/ja not_active Expired - Fee Related
- 2000-06-16 TW TW089111778A patent/TW472256B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521740A (ja) * | 1991-01-18 | 1993-01-29 | Energy Conversion Devices Inc | 電気的消去可能型相転移メモリ |
JPH08306192A (ja) * | 1995-05-10 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ書き込み装置 |
JP2002541613A (ja) * | 1999-04-12 | 2002-12-03 | エナージー コンバーション デバイセス インコーポレイテッド | ユニバーサルメモリ素子を使用するシステムを有するユニバーサルメモリ素子と、同メモリ素子を読み取り、書き込み、またプログラムするための装置と方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005108395A (ja) * | 2003-09-12 | 2005-04-21 | Renesas Technology Corp | 記憶装置 |
JP4540352B2 (ja) * | 2003-09-12 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
US8139404B2 (en) | 2009-04-03 | 2012-03-20 | Elpida Memory, Inc. | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US6075719A (en) | 2000-06-13 |
WO2000079539A1 (en) | 2000-12-28 |
TW472256B (en) | 2002-01-11 |
JP4641692B2 (ja) | 2011-03-02 |
AU5485700A (en) | 2001-01-09 |
EP1196924A4 (en) | 2005-12-07 |
EP1196924A1 (en) | 2002-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4641692B2 (ja) | 相変化記憶要素をプログラミングする方法 | |
JP4025527B2 (ja) | メモリ、書き込み装置、読み出し装置およびその方法 | |
JP4933687B2 (ja) | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 | |
US6809401B2 (en) | Memory, writing apparatus, reading apparatus, writing method, and reading method | |
US20080117663A1 (en) | Resistive memory including refresh operation | |
JP4303316B2 (ja) | 単一セル記憶素子 | |
US5687112A (en) | Multibit single cell memory element having tapered contact | |
US7304885B2 (en) | Phase change memories and/or methods of programming phase change memories using sequential reset control | |
EP2048668A1 (en) | Integrated circuit including a memory having a data inversion circuit | |
US20080165571A1 (en) | Method, Apparatus and Computer Program Product for Read Before Programming Process on Multiple Programmable Resistive Memory Cell | |
US20080165572A1 (en) | Method, Apparatus and Computer Program Product for Stepped Reset Programming Process on Programmable Resistive Memory Cell | |
EP1965426A1 (en) | Electric element, memory device and semiconductor integrated circuit | |
US7564710B2 (en) | Circuit for programming a memory element | |
US7903447B2 (en) | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell | |
US20180308547A1 (en) | Multi-level phase change device | |
US20080068878A1 (en) | Resistive memory having shunted memory cells | |
US7551476B2 (en) | Resistive memory having shunted memory cells | |
US20090168494A1 (en) | Semiconductor device having resistance based memory array, method of operation, and systems associated therewith | |
US20090067214A1 (en) | Electric element, memory device, and semiconductor integrated circuit | |
WO2005031752A1 (ja) | 多値メモリおよびそのための相変化型記録媒体への記録方法 | |
KR20060099158A (ko) | 복합 상변화 메모리 재료 | |
US20200152264A1 (en) | Memory device, memory cell and method for programming memory cell | |
MXPA99003984A (en) | Composite memory material comprising a mixture of phase-change memory material and dielectric material | |
MXPA98000692A (en) | Elements of memory of celda unica of multiples bits, with electric determination and direct over-writing and arrangements manufactured of the |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |