JP2003332393A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003332393A
JP2003332393A JP2002141774A JP2002141774A JP2003332393A JP 2003332393 A JP2003332393 A JP 2003332393A JP 2002141774 A JP2002141774 A JP 2002141774A JP 2002141774 A JP2002141774 A JP 2002141774A JP 2003332393 A JP2003332393 A JP 2003332393A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive plate
solder
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002141774A
Other languages
English (en)
Other versions
JP3869755B2 (ja
Inventor
Hirokazu Fukuda
浩和 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002141774A priority Critical patent/JP3869755B2/ja
Publication of JP2003332393A publication Critical patent/JP2003332393A/ja
Application granted granted Critical
Publication of JP3869755B2 publication Critical patent/JP3869755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 従来における半導体装置では、半導体素子か
ら発生する熱に対して個々の構成部材の線膨張係数の相
違により、表面電極と導電板とを固着する半田に熱応力
が集中し、半導体装置が故障するという問題があった。 【解決手段】 本発明における半導体装置では、半導体
素子２１上に半田３６を半田３６と半導体素子２１との
角度θ１を鈍角となるように形成していることに特徴が
ある。つまり、導電板２５の所望の領域にＡｇメッキ領
域３７を形成することで、または、Ａｇメッキ領域３７
の端部領域に溝部３８を形成することで、より精度良く
半田３６を半田３６と半導体素子２１との角度θ１を鈍
角となるように形成することができる。そのことで、個
々の構成要素の線膨張係数の相違による熱応力を緩和す
る構造を実現することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置のワイヤ
レス構造において、絶縁性樹脂に被覆された構成部材の
線膨張係数の違いによる熱応力により半田等への応力集
中を緩和する構造に関する。
【０００２】
【従来の技術】従来の電力用半導体チップの実装構造、
中でもチップの表面電極と外部電極との接続方法として
はワイヤボンディング法がある。しかし、ワイヤボンデ
ィング法による接続では、個々の金属細線の断面積が小
さい為に電流容量に制限があり、また、電気抵抗も大き
く、電流容量の確保、電気抵抗の低減が達成できないと
いう問題があった。
【０００３】そこで、最近での電力用半導体チップの実
装構造では、チップの表面電極と外部電極との接続方法
としては導電板を半田により接続する方法が用いられて
いる。そして、この方法により形成される構造の一例と
して、図６および図７に示す構造がある。以下に、図６
および図７を参照にして構造を説明する。
【０００４】図示の如く、例えば、Ｃｕフレームのアイ
ランド１上に導電ペースト（図示せず）等を介して半導
体素子２が固着されている。この半導体素子２表面には
周端部を覆うシリコン窒化膜（ＳｉＮ）３より内側に、
例えば、ゲート電極４およびソース電極５が形成されて
いる。そして、このソース電極５には、例えば、銅板か
ら成る導電板６によりソース電極５とＣｕフレームのポ
スト７とを電気的に接続している。一方、ゲート電極４
には、例えば、金属細線８によりゲート電極４とＣｕフ
レームのポスト９とを電気的に接続している。そして、
本発明で説明する図１の構造と同様に、半導体素子２等
は絶縁性樹脂によりモールドされ完成する。
【０００５】そして、従来における構造では、図７
（Ｂ）に示す如く導電板６を使用し、図７（Ａ）に示す
如く、半導体素子２表面に形成されたソース電極５パッ
ド上に導電板６を配置し半田１０を介して接続する。こ
のとき、半田１０はソース電極５と導電板６と固着する
が、半導体素子２表面と半田１０の側面とがθ２の角度
を有するように構成している。具体的には、θ２は直角
以下の鋭角となるように形成されている。
【０００６】
【発明が解決しようとする課題】上述したように、従来
での半導体装置では、図６に示すように、Ｃｕフレーム
からなるアイランド１上半導体素子２を固着し、Ｃｕフ
レームからなるポスト７に導電板６を固着していた。つ
まり、従来の半導体装置では種々の材料から成る構成要
素が一体となるため、例えば、その製造工程時に高温が
加えられると種々の線膨張係数の相違により熱応力が発
生していた。
【０００７】また、半導体素子２等を絶縁性樹脂でモー
ルドすることで樹脂封止体（図示せず）を形成し、樹脂
封止体からはＣｕフレームからなるドレイン端子１１、
ソース端子１２、ゲート端子１３を露出する。そして、
半導体装置はこれら端子を介して実装基板上に固着さ
れ、半導体装置として駆動する。このとき、半導体装置
として駆動する際、半導体素子２は発熱し、この熱は半
導体素子２周辺に位置する絶縁性樹脂、導電板６、Ｃｕ
フレーム、半田１０にも伝わる。そのことで、この場合
も、種々の線膨張係数の相違による熱応力が発生してい
た。
【０００８】そして、従来の半導体装置では、製造工程
時の加熱、半導体素子が駆動することでの発熱等によ
り、半導体素子２と導電板６との固着する半田１０に、
特に、熱応力が集中するという問題が発生していた。ま
た、半田１０において、図７（Ａ）に示す如く、半導体
素子２表面と半田１０の側面とがθ２の角度を有するよ
うに形成されることで、丸印１４で示した領域に熱応力
が集中していた。そのため、上述したように熱応力が繰
り返し加えられることで、丸印１４で示した領域での半
田１０端部では半田１０が破損したり、半田１０と半導
体素子２とが剥離したりする現象が起こっていた。そし
て、この領域に電流が流れることで半田にクラックが発
生したり、この部分と隣接する半導体素子２表面が焼け
溶け、半導体装置が故障するという問題が発生してい
た。更に、図７（Ｂ）に示す如く、ソース電極５上に位
置する導電板６のコーナー部にも、上述のように熱応力
が集中し同様な問題が発生していた。
【０００９】
【課題を解決するための手段】上記した各事情に鑑みて
成されたものであり、本発明の半導体装置は、少なくと
も１つの主表面を有し、前記主表面には絶縁層を有し前
記絶縁層に少なくとも２つ設けられた孔から一部を露出
する電流通過電極および制御電極とを有する半導体素子
と、前記電流通過電極と導電材を介して電気的に接続す
る導電板と、前記半導体素子、前記導電板および前記導
電材を被覆する樹脂封止体とを具備し、前記導電板は前
記電流通過電極と導電材を介して接続する接続領域を有
し、前記電流通過電極上に固着される前記接続領域のコ
ーナー部は切り欠き形状であることを特徴とする。
【００１０】また、上記した課題を解決するために、本
発明の半導体装置は、少なくとも１つの主表面を有し、
前記主表面には絶縁層を有し前記絶縁層に少なくとも２
つ設けられた孔から一部を露出する電流通過電極および
制御電極とを有する半導体素子と、前記電流通過電極と
導電材を介して電気的に接続する導電板と、前記半導体
素子、前記導電板および前記導電材を被覆する樹脂封止
体とを具備し、前記導電板は前記主表面の電流通過電極
と接続する接続領域とを有し、前記接続領域は前記絶縁
層に設けられた前記電流通過電極の孔の領域内に位置す
ることを特徴とする。
【００１１】
【発明の実施の形態】以下に、本発明の半導体装置であ
る電力用半導体素子の実装構造について、図１〜図５を
参照にして詳細に説明する。
【００１２】図１（Ａ）は本発明の第１の実施の形態で
ある半導体装置の断面図であり、図１（Ｂ）は本発明の
第２の実施の形態である半導体装置の断面図である。図
２は、図１に示した半導体装置の内部構造を示す斜視図
である。図示の如く、本発明の半導体装置では、例え
ば、半導体素子２１としてＭＯＳＦＥＴ（ＭｅｔａｌＯ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）が用いられた場
合について説明する。尚、以下の説明では、図１（Ａ）
に示した第１の実施の形態の構造について説明する。
【００１３】先ず、図２を参照にして半導体装置の内部
構造について説明する。図示の如く、例えば、Ｃｕフレ
ームのアイランド２７上に、例えば、半田等の導電ペー
スト（図示せず）を介して半導体素子２１が固着されて
いる。半導体素子２１表面には絶縁層としてシリコン酸
化膜層（図示せず）、シリコン窒化膜（ＳｉＮ）層２３
等が形成されている。本実施の形態では、例えば、アル
ミニウム（Ａｌ）から成るゲート電極２２、ソース電極
２４の酸化防止、耐湿性向上等が考慮され、電極２２、
２４上にはＳｉＮ層２３が形成されている。そして、こ
のＳｉＮ層２３には２つの孔２８、２９が形成され、孔
２８を介してソース電極２４が露出し、孔２９を介して
ゲート電極２２が露出している。
【００１４】そして、本実施の形態では、ゲート電極２
２では、例えば、金属細線２６によりゲート電極２２と
Ｃｕフレームのポスト３１とを電気的に接続している。
一方、ソース電極２４側は、例えば、銅板から成る導電
板２５によりソース電極２４とＣｕフレームのポスト３
０とを、例えば、半田を介して電気的に接続している。
そのため、図示はしていないが、本実施の形態では、ソ
ース電極２４表面には、例えば、チタン（Ｔｉ）、ニッ
ケル（Ｎｉ）および金（Ａｕ）の３層の表面層が形成さ
れている。尚、このソース電極２４の表面構造はその１
例であり、この構造に限定するものではなく、その他、
半田との接着性等を考慮して種々の表面構造が可能であ
る。
【００１５】また、図示の如く、Ｃｕフレームのアイラ
ンド２７からはドレイン端子３２が形成され、Ｃｕフレ
ームのポスト３０、３１からはそれぞれソース端子３
３、ゲート端子３４が形成されている。そして、図１
（Ａ）に示す如く、上述した半導体素子２１等は絶縁性
樹脂によりモールドされ、樹脂封止体３５内に位置する
こととなる。このとき、ドレイン端子３２、ソース端子
３３およびゲート端子３４は樹脂封止体３５から外部リ
ードとして導出する。
【００１６】そして、本発明での解決する課題で説明し
たように、本発明の半導体装置では、個々の構成部材の
線膨張係数の違いによる熱応力から半導体装置の故障を
抑制することを目的としている。特に、半導体素子２１
上に導電板２５を固着する半田３６への熱応力による半
田の破損等を抑制することを目的としている。そして、
本発明の半導体装置を構成する個々の構成要素の線膨張
係数は以下の通りである。アイランド２７および導電板
２５はＣｕから形成されており、Ｃｕの線膨張係数は１
７．３Ｅ−６（／℃）である。半導体素子２１の線膨張
係数は３．６Ｅ−６（／℃）であり、半田３６の線膨張
係数は２７．０Ｅ−６（／℃）である。そして、本実施
の形態の樹脂封止体３５を形成する樹脂のガラス転移点
温度Ｔｇは１３３℃である。そして、この樹脂の線膨張
係数は、Ｔｇ≧１３３℃の状態では５５．０Ｅ−６（／
℃）であり、Ｔｇ＜１３３℃の状態では１４．０Ｅ−６
（／℃）である。つまり、樹脂モールド時および素子の
発熱によりＴｇ≧１３３℃の状態では、周囲に位置する
他の構成要素に対して多大な熱応力による影響を与える
こととなる。以下に、本発明の半導体装置の特徴につい
て説明する。
【００１７】先ず、本発明の半導体装置の第１の特徴
は、図３および図４に示す如く、半導体素子２１のソー
ス電極２４と導電板２５とを固着する半田３６と半導体
素子２１との角度θ１を鈍角となるように形成すること
である。つまり、熱応力が集中する半田３６とソース電
極２４との接続端部における半田フィレットの角度を鋭
角にすることで、その領域での半田への熱応力の集中を
緩和することである。
【００１８】具体的には、図３（Ａ）は角度θ１を鈍角
とするための導電板２５の固着部での第１の実施の形態
を示す断面図であり、図３（Ｂ）は角度θ１を鈍角とす
るための導電板２５の固着部での第２の実施の形態を示
す断面図である。図３（Ａ）に示す如く、第１の実施の
形態では、ソース電極２４上に固着される導電板２５の
所望の領域に半田の濡れ性を向上させる銀（Ａｇ）メッ
キを予め施しておくことに特徴を有する。図７（Ａ）で
図示したように、従来の半導体装置では、半導体素子２
上に導電板６を固着する際、供給される半田量にも関係
するが、通常、半田１０と半導体素子２表面との角度θ
２は鋭角、９０度以下となるように形成されていた。
【００１９】しかし、本発明の半導体装置では、上述の
如く、ソース電極２４上への導電板２５の設置位置、供
給される半田量等を考慮し、導電板２５にＡｇメッキを
施している。そして、ハッチングで示したＡｇメッキ領
域３７は、半田３６と半導体素子２１との角度θ１を鈍
角、９０度より大きくなるように形成するため、少なく
ともソース電極２４領域内に位置する導電板２５に形成
される。つまり、Ａｇメッキの半田に対する濡れ性とＣ
ｕ板の半田に対する濡れ性との相違を利用する。そし
て、導電板２５と半田３６との固着領域を予め決めてお
くことで、角度θ１を鈍角とすることを実現している。
そのため、Ａｇメッキ領域３７は、少なくとも導電板２
５の固着面となる裏面にのみ形成していれば良いことと
なるが、導電板２５の側面、表面にも同様にＡｇメッキ
を施しても良い。尚、ソース電極２４領域上全てに半田
３６が形成されない場合でも、ソース電極２４上の半田
３６の端部から角度θ１を鈍角とする位置にＡｇメッキ
領域３７を形成することで対処することができる。ま
た、本実施の形態では、導電板２５のＡｇメッキ領域３
７が施され、半田と固着される領域を請求項に記載した
接続領域と規定する。
【００２０】また、図３（Ｂ）に示す如く、第２の実施
の形態では、第１の実施の形態と同様にソース電極２４
上への導電板２５の設置位置、供給される半田量等を考
慮し、導電板２５にＡｇメッキ領域３７が形成されてい
る。そのことで、半田３６は、半田３６と半導体素子２
１との角度θ１を鈍角、９０度より大きくなるように形
成されている。更に、第２の実施の形態では、導電板２
５の固着面となる裏面に、かつ、導電板２５に形成され
たＡｇメッキ領域３７の端部領域に溝部３８が少なくと
も１つ形成されている。そのことで、第１の実施の形態
で上述したように、ＡｇメッキとＣｕ板との半田に対す
る濡れ性の相違に加えて、この溝部３８を利用すること
ができる。その結果、半田３６が導電板２５と固着する
領域をより確実に調整することができ、半田３６と半導
体素子２１との角度θ１を鈍角とすることの精度も向上
させることができる。尚、本実施の形態では、Ａｇメッ
キ領域３７と溝部３８とを併用する形態であるが特に限
定する必要もなく、それぞれ別個に使用することもでき
る。
【００２１】次に、図４では、図３に示す構造を実現す
ることで、本発明の目的である熱応力の緩和状況につい
て説明する。図４（Ａ）は本発明である半導体装置での
樹脂モールド前での熱応力分布を示す側面図であり、図
４（Ｂ）は従来の半導体装置での熱応力分布を示す側面
図である。
【００２２】上述したように、本発明の半導体装置を構
成する個々の構成要素はその材料の相違より、それぞれ
の線膨張係数を有している。アイランド２７の線膨張係
数は１７．３Ｅ−６（／℃）であり、半導体素子２１の
線膨張係数は３．６Ｅ−６（／℃）であり、半田３６の
線膨張係数は２７．０Ｅ−６（／℃）であり、導電板２
５の線膨張係数は１７．３Ｅ−６（／℃）である。そし
て、図４には樹脂封止体３５を示していないが、本実施
の形態で用いる絶縁性樹脂の線膨張係数はＴｇ≧１３３
℃の状態では５５．０Ｅ−６（／℃）であり、Ｔｇ＜１
３３℃の状態では１４．０Ｅ−６（／℃）である。この
ように、半導体装置の温度が１３３℃より小さい状態で
は半田３６の線膨張係数が最も大きい値となり、半導体
装置の温度が１３３℃以上では絶縁性樹脂の線膨張係数
が最も大きい値となる。そして、半導体装置の温度変化
の要因としては半導体素子２１からの発熱であり、この
発熱による熱応力が半導体装置の種々の故障の原因とな
る。また、半導体装置の製造工程では、半田による実装
時に、例えば、３００℃程度の熱が半導体装置に加えら
れ、樹脂モールド時に、例えば、１７５℃程度の熱が半
導体装置に加えられる。そして、半導体装置ではこれら
の加熱後には室温まで温度は低下するので、この段階に
おける温度差に起因する熱応力により半導体装置に種々
の故障が発生する。
【００２３】具体的には、図４（Ａ）では、半導体素子
２１上に半田３６を介して導電板２５を固着し、３００
℃から室温（例えば、２５℃）まで半導体装置の温度を
低下させた時の熱応力分布状況を示している。図４
（Ｂ）では、同様な条件下で、従来の構造と同様に、半
田３６と半導体素子２１との角度θ２を鋭角に形成した
状態での熱応力分布状況を示している。そして、特に、
本発明では丸印３９の領域での熱応力を緩和することを
目的としており、この工程での温度変化による熱応力に
より半田３６にクラック等が発生したり、半田３６とソ
ース電極２４とが剥離したりする等の問題が発生する。
【００２４】先ず、図４（Ｂ）に示す如く、従来の半導
体装置の構造では、実線で囲み網目状のハッチングをし
た領域４１が熱応力の最も集中する領域である。一点鎖
線で囲まれた砂状のハッチングをした領域４１はある程
度の熱応力は集中するが、特に問題とならない領域であ
る。そして、この実線で囲まれた領域４１は半田３６と
半導体素子２１との接続面の近傍領域に集中して見られ
ることが分かる。特に、本発明で熱応力の緩和を目的と
している丸印４０で示した領域では、半田３６の端部領
域で、かつ、半田３６と半導体素子２１との固着面近傍
の両者に熱応力が集中していることが分かる。これは、
上述したように、半田３６の線膨張係数２７．０Ｅ−６
（／℃）であり、半導体素子２１の線膨張係数は３．６
Ｅ−６（／℃）と相違することによるものと考えられ
る。そして、半田３６は導電板２５と半導体素子２１と
を固着することで、半田３６と半導体素子２１とは固定
され自在性を失っている。そのため、丸印４０の領域で
は半田３６と半導体素子２１との固着部の端部領域であ
り、半導体素子２１と半田３６との温度変化による伸縮
量の相違がこの領域に集中するものと考えられる。
【００２５】そして、丸印４０で示した領域では、実線
で囲んだ領域４１に熱応力が集中して加わることで、半
田３６の破断、半田３６と半導体素子２１との剥離等の
問題を発生する。この状態において、半導体装置を駆動
させ電流を流すことで、剥離部等での半導体素子２１表
面が溶けたり、更に、半田３６にクラックが発生し、半
導体装置が故障していた。
【００２６】しかし、図４（Ａ）に示す如く、本発明の
半導体装置では、上述の如く、丸印３９で示した領域に
おいて、半田３６と半導体素子２１との角度θ１を鈍角
として形成している点で、図４（Ｂ）に示した従来の構
造と相違する。そして、図４（Ｂ）と同様な条件におけ
る熱応力分布を図４（Ａ）に示すように、丸印３９が示
す領域では、熱応力が最も集中する領域４１が形成され
ないことが示されている。つまり、ある一定量の半田３
６を有し、線膨張係数の相違する３種類の部材、半導体
素子２１、半田３６および導電板２５が重なる丸印３９
が示す領域では、特に、線膨張係数の相違による熱応力
が集中する。しかし、半田３６の端部領域において、半
田３６と半導体素子２１との角度θ１を鈍角で形成する
ことで、半田３６端部領域およびその領域での半導体素
子２１表面への熱応力の集中を緩和することができる。
そのことで、従来の構造での問題点であった半導体素子
２１表面が溶けたり、半田３６にクラックが発生したり
する等の問題を解決することができる。
【００２７】また、上述したように、後工程である樹脂
封止体３５を形成する時には、例えば、１７５℃程度の
熱が加えられ、半導体装置として駆動させる時にも半導
体素子２１から発熱により熱が加わる。このとき、同様
に半導体装置の個々の構成要素に対しても熱が加わり、
それぞれの線膨張係数の相違より熱応力が発生する。そ
して、これらの場合においても、図４（Ａ）に示すよう
な熱応力分布を成し、特に、それぞれ拘束された線膨張
係数の異なる部材の端部に熱応力が集中すると考えられ
る。更に、後工程では、前工程での熱応力による半田３
６の破損、半田３６と半導体素子２１との剥離等が生じ
た箇所が熱応力により、更に破損等するものと考えられ
る。特に、本実施の形態では、使用する絶縁性樹脂はＴ
ｇ≧１３３℃の状態では、線膨張係数が５５．０Ｅ−６
（／℃）となるため、この影響を受ける領域では熱応力
の集中を緩和する構造が必要となる。
【００２８】このとき、本発明の半導体装置では、最も
温度差が加わり線膨張係数の相違により熱応力が問題と
なる導電板２５と半導体素子２１との固着後において、
丸印３９が示す領域での熱応力の集中を緩和することを
実現している。そして、この構造により、後工程におい
て熱を加えることで熱応力が発生しても、本発明の目的
である丸印３９が示す領域およびその他の領域において
も熱応力の集中を緩和することができる。
【００２９】次に、本発明の半導体装置の第２の特徴と
しては、図５に示す如く、導電板２５のコーナー部を角
状に切り欠くことで、または曲状に切り欠くことでコー
ナー部での熱応力の集中を緩和することである。つま
り、第２の特徴としては、導電板２５のコーナー部の形
状を加工することで、その領域に集中する熱応力を緩和
することである。
【００３０】具体的には、図５（Ａ）〜図５（Ｄ）は本
実施の形態における導電板２５の実施の形状を示してい
る。図５（Ａ）および図５（Ｃ）では導電板２５のコー
ナー部を角状切り欠き部４３に形成することに特徴があ
る。そして、図５（Ａ）では、導電板２５の端部のみの
２つのコーナー部を角状切り欠き部４３に形成してい
る。一方、図５（Ｃ）では、導電板２５の屈折部におけ
るコーナー部でも角状切り欠き部４３に形成している。
つまり、導電板２５の４つのコーナー部において角状切
り欠き部４３を形成している。
【００３１】また、図５（Ｂ）および図５（Ｄ）では導
電板２５のコーナー部を曲状切り欠き部４４に形成する
ことに特徴がある。そして、図５（Ｂ）では、導電板２
５の端部のみの２つのコーナー部を曲状切り欠き部４４
に形成している。一方、図５（Ｃ）では、導電板２５の
屈折部におけるコーナー部でも曲状切り欠き部４４に形
成している。つまり、導電板２５の４つのコーナー部に
おいて曲状切り欠き部４４を形成している。
【００３２】図示の如く、半導体素子２１のソース電極
２４と固着する導電板２５のコーナー部を角状切り欠き
部４３または曲状切り欠き部４４に形成しているのは、
図４（Ａ）にも示す如く、導電板２５のコーナー部に集
中する熱応力を緩和するためである。図示の如く、導電
板２５のコーナー部およびその近傍領域には、最も熱応
力が集中する実線で囲んだ領域４１が形成されている。
これは、上述の如く、それぞれの部材による線膨張係数
の相違による熱応力が端部に集中するためと考えられ
る。そこで、本発明では、導電板２５のコーナー部を切
り欠くことで、その熱応力の集中を緩和する構造を実現
することができる。尚、本実施の形態では、導電板２５
のコーナー部を曲状に切り欠いた方がより熱応力の緩和
が図れるため、図５（Ｂ）に示す如く、曲状切り欠き部
４４を採用している。
【００３３】本実施の形態では、本発明の半導体装置で
の第１の特徴と第２の特徴とを別々の実施の形態として
説明したが、２つの特徴を組み合わせることでより優れ
た効果を得ることができる。また、本実施の形態では、
半導体素子としてＭＯＳＦＥＴを用いた場合について説
明したが、ダイオード素子、ＩＧＢＴ素子等の表面電極
構造を有する素子においても、同様な構造を形成するこ
とができる。更に、本実施の形態では、図１（Ａ）を用
いて導電板とリード端子とを別個の部材として形成した
場合について説明したが、特に限定する必要はない。図
１（Ｂ）に示す如く、導電板とリード端子とを一枚のＣ
ｕフレームから一体に形成した場合についても、上述の
如く、同様な効果を得ることができる。その他、本発明
の要旨を逸脱しない範囲で、種々の変更が可能である。
【００３４】
【発明の効果】上述したように、第１に、本発明の半導
体装置では、半導体素子の表面電極と半田を介して電気
的に接続する導電板の固着部にＡｇメッキ領域を形成す
ることに特徴を有する。そのことで、Ａｇメッキの半田
の濡れ性とＣｕからなる導電板との半田の濡れ性との相
違を利用し、半田側面と半導体素子表面とのなす角度が
鈍角となるように半田形状を形成することができる。そ
の結果、個々の線膨張係数の相違による熱応力が、半導
体素子表面に形成された半田端部に集中することを緩和
する構造を実現することができる。
【００３５】第２に、本発明の半導体装置では、第１の
発明の効果と併せて、導電板のＡｇメッキ領域の端部
に、溝部を少なくとも１つ形成することに特徴を有す
る。そのことで、半田側面と半導体素子表面とのなす角
度が鈍角となるように半田形状を形成することが、より
精度良く行うことができる。その結果、半導体装置を構
成する個々の部材の線膨張係数の相違による熱応力が、
半導体素子表面に形成された半田端部に集中することを
緩和する構造を実現することができる。
【００３６】第３に、本発明の半導体装置では、半導体
素子上の固着する導電板のコーナー部を角状または曲状
に切り欠いて形成することに特徴を有する。そのこと
で、半導体装置を構成する個々の部材の線膨張係数の相
違による熱応力が集中するコーナー部での集中を緩和す
る構造を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１および第２の実施の
形態を説明するための（Ａ）断面図（Ｂ）断面図であ
る。
【図２】本発明の半導体装置の内部構造を説明するため
の斜視図である。
【図３】本発明の半導体装置の特徴部分である導電板の
固着状況を説明する（Ａ）断面図（Ｂ）断面図である。
【図４】半導体装置の内部構造における熱応力分布を説
明する（Ａ）本発明の側面図（Ｂ）従来の側面図であ
る。
【図５】本発明の半導体装置に用いる導電板を説明する
（Ａ）斜視図（Ｂ）斜視図（Ｃ）斜視図（Ｄ）斜視図で
ある。
【図６】従来の半導体装置の内部構造を説明するための
斜視図である。
【図７】従来の半導体装置の（Ａ）導電板の固着状況を
説明する断面図（Ｂ）導電板の斜視図である。
【符号の説明】
２１ 半導体素子 ２４ ソース電極 ２５ 導電板 ３０ ポスト ３７ Ａｇメッキ領域 ３８ 溝部 ４０ 角状切り欠き部 ４１ 曲状切り欠き部

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの主表面を有し、前記主
    表面には絶縁層を有し前記絶縁層に少なくとも２つ設け
    られた孔から一部を露出する電流通過電極および制御電
    極とを有する半導体素子と、 前記電流通過電極と導電材を介して電気的に接続する導
    電板と、 前記半導体素子、前記導電板および前記導電材を被覆す
    る樹脂封止体とを具備し、 前記導電板は前記電流通過電極と導電材を介して接続す
    る接続領域を有し、前記電流通過電極上に固着される前
    記接続領域のコーナー部は切り欠き形状であることを特
    徴とする半導体装置。
  2. 【請求項２】 前記切り欠き形状は曲形状であることを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記導電材は半田であることを特徴とす
    る請求項１または請求項２記載の半導体装置。
  4. 【請求項４】 前記導電板は銅板であることを特徴とす
    る請求項１から請求項３のいずれかに記載の半導体装
    置。
  5. 【請求項５】 少なくとも１つの主表面を有し、前記主
    表面には絶縁層を有し前記絶縁層に少なくとも２つ設け
    られた孔から一部を露出する電流通過電極および制御電
    極とを有する半導体素子と、 前記電流通過電極と導電材を介して電気的に接続する導
    電板と、 前記半導体素子、前記導電板および前記導電材を被覆す
    る樹脂封止体とを具備し、 前記導電板は前記主表面の電流通過電極と接続する接続
    領域とを有し、前記接続領域は前記絶縁層に設けられた
    前記電流通過電極の孔の領域内に位置することを特徴と
    する半導体装置。
  6. 【請求項６】 前記導電板と前記電流通過電極とを固着
    する前記導電材の側面と前記絶縁層表面が位置する面と
    の成す角は、９０度より大きく１８０度以下であること
    を特徴とする請求項５記載の半導体装置。
  7. 【請求項７】 前記接続領域の少なくとも固着面には銀
    メッキが施されていることを特徴とする請求項５または
    請求項６記載の半導体装置。
  8. 【請求項８】 前記導電板の前記接続領域の端部の固着
    面には少なくとも１つの溝が形成されていることを特徴
    とする請求項５または請求項７記載の半導体装置。
  9. 【請求項９】 前記導電材は半田であることを特徴とす
    る請求項８記載の半導体装置。
  10. 【請求項１０】 前記導電板は前記樹脂封止体から露出
    するリード端子と一体に形成されていることを特徴とす
    る請求項９記載の半導体装置。
  11. 【請求項１１】 前記導電板は銅板であることを特徴と
    する請求項５から請求項１０のいずれかに記載の半導体
    装置。
JP2002141774A 2002-05-16 2002-05-16 半導体装置 Expired - Fee Related JP3869755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002141774A JP3869755B2 (ja) 2002-05-16 2002-05-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002141774A JP3869755B2 (ja) 2002-05-16 2002-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2003332393A true JP2003332393A (ja) 2003-11-21
JP3869755B2 JP3869755B2 (ja) 2007-01-17

Family

ID=29702266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002141774A Expired - Fee Related JP3869755B2 (ja) 2002-05-16 2002-05-16 半導体装置

Country Status (1)

Country Link
JP (1) JP3869755B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005071733A1 (ja) * 2004-01-26 2005-08-04 Hitachi, Ltd. 半導体装置、それを用いた電力変換装置、それを用いたモータ、それを用いたハイブリッド自動車及びそれを用いたモータ駆動システム
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
JP2009176979A (ja) * 2008-01-25 2009-08-06 Shindengen Electric Mfg Co Ltd 接続子の接続方法および該接続方法を用いた接続子の接続構造
JP2017191846A (ja) * 2016-04-13 2017-10-19 三菱電機株式会社 半導体装置
WO2019215806A1 (ja) * 2018-05-08 2019-11-14 三菱電機株式会社 配線部材及びこれを備えた半導体モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005071733A1 (ja) * 2004-01-26 2005-08-04 Hitachi, Ltd. 半導体装置、それを用いた電力変換装置、それを用いたモータ、それを用いたハイブリッド自動車及びそれを用いたモータ駆動システム
JP2006179704A (ja) * 2004-12-22 2006-07-06 Sumitomo Electric Ind Ltd 半導体装置
JP2009176979A (ja) * 2008-01-25 2009-08-06 Shindengen Electric Mfg Co Ltd 接続子の接続方法および該接続方法を用いた接続子の接続構造
JP2017191846A (ja) * 2016-04-13 2017-10-19 三菱電機株式会社 半導体装置
WO2019215806A1 (ja) * 2018-05-08 2019-11-14 三菱電機株式会社 配線部材及びこれを備えた半導体モジュール
JPWO2019215806A1 (ja) * 2018-05-08 2021-02-12 三菱電機株式会社 配線部材及びこれを備えた半導体モジュール
EP3792961A4 (en) * 2018-05-08 2021-04-07 Mitsubishi Electric Corporation WIRING ELEMENT AND SEMICONDUCTOR MODULE INCLUDING IT
JP7065953B2 (ja) 2018-05-08 2022-05-12 三菱電機株式会社 配線部材及びこれを備えた半導体モジュール
US11476224B2 (en) 2018-05-08 2022-10-18 Mitsubishi Electric Corporation Wiring member and semiconductor module including same

Also Published As

Publication number Publication date
JP3869755B2 (ja) 2007-01-17

Similar Documents

Publication Publication Date Title
JP4343158B2 (ja) 半導体デバイスのパッケージ製造方法
US7390698B2 (en) Packaged semiconductor device and method of manufacture using shaped die
US7659611B2 (en) Vertical power semiconductor component, semiconductor device and methods for the production thereof
KR101024474B1 (ko) 전극 구조 및 반도체 장치
JP4195380B2 (ja) 冷却を改善した半導体デバイスのパッケージ
JPH0864634A (ja) 半導体装置およびその製造方法
US8354692B2 (en) Vertical semiconductor power switch, electronic component and methods of producing the same
JP6816776B2 (ja) 半導体装置
WO2007007445A1 (ja) 半導体装置及びその製法
JP2003318344A (ja) 半導体装置
JP2007005368A (ja) 半導体装置の製造方法
KR102199360B1 (ko) 반도체 패키지
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2021007182A (ja) 半導体装置及びその製造方法
JP3869755B2 (ja) 半導体装置
JP3685659B2 (ja) 半導体装置の製造方法
JP4190250B2 (ja) 半導体装置
WO2021215472A1 (ja) 半導体装置
JP4450800B2 (ja) 半導体装置の製造方法
JP4047572B2 (ja) 電力用半導体装置
KR102332716B1 (ko) 반도체 패키지
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP2000100864A (ja) 半導体装置及びその組立体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061013

R151 Written notification of patent or utility model registration

Ref document number: 3869755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees