JP2003332356A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003332356A
JP2003332356A JP2002142410A JP2002142410A JP2003332356A JP 2003332356 A JP2003332356 A JP 2003332356A JP 2002142410 A JP2002142410 A JP 2002142410A JP 2002142410 A JP2002142410 A JP 2002142410A JP 2003332356 A JP2003332356 A JP 2003332356A
Authority
JP
Japan
Prior art keywords
layer
electrode
oxide
metal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002142410A
Other languages
English (en)
Other versions
JP3986887B2 (ja
Inventor
Yutaka Hirose
裕 廣瀬
Kaoru Inoue
薫 井上
Yoshito Ikeda
義人 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002142410A priority Critical patent/JP3986887B2/ja
Priority to US10/417,138 priority patent/US20030213975A1/en
Publication of JP2003332356A publication Critical patent/JP2003332356A/ja
Application granted granted Critical
Publication of JP3986887B2 publication Critical patent/JP3986887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

(57)【要約】 【課題】 窒化物半導体が酸化されてなるゲート絶縁膜
を有する半導体装置において、電極・絶縁膜界面の電気
的特性を安定化させると共にゲートリーク電流の発生を
防止する。 【解決手段】 基板11上に、バッファ層12、チャネ
ル層13及びキャリア供給層14が順次形成されてい
る。キャリア供給層14の上に、窒化物半導体が酸化さ
れてなる絶縁性酸化物層16が形成されている。絶縁性
酸化物層16の上に、例えば錫をドープしたインジウム
酸化物よりなる金属酸化物電極17が形成されている。
金属酸化物電極17の上に、白金層と金層との積層体か
らなる金属電極18が形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、能動層に窒化物半
導体を用い且つ絶縁ゲートを有する半導体装置に関す
る。
【0002】
【従来の技術】図10は、従来の半導体装置、具体的に
は、能動層に III族窒化物半導体を用いたMOS型電界
効果トランジスタ(MOSFET)の断面構成を示して
いる。
【0003】図10に示すように、サファイアからなる
基板1上に、窒化アルミニウム(AlN)からなるバッ
ファ層2、窒化ガリウム(GaN)からなるチャネル層
3、及びn型の窒化アルミニウムガリウム(AlGa
N)からなるキャリア供給層4が順次形成されている。
また、バッファ層2、チャネル層3及びキャリア供給層
4が形成された基板1上には素子分離絶縁膜5が形成さ
れており、それによってトランジスタ領域が区画されて
いる。トランジスタ領域のキャリア供給層4の上には、
窒化物半導体が酸化されてなる絶縁性酸化物層6が形成
されていると共に、絶縁性酸化物層6の上に金属ゲート
電極7が形成されている。また、キャリア供給層4上に
おける金属ゲート電極7の両側には、キャリア供給層4
とオーミック接触するソース・ドレイン電極8が形成さ
れている。
【0004】ここで、チャネル層3の上部におけるキャ
リア供給層4とのヘテロ界面の近傍には、ポテンシャル
井戸からなり且つ電子移動度が極めて大きい2次元電子
ガス層が形成される。これにより、図10に示すMOS
FETは、高速トランジスタ特性を有する高電子移動度
トランジスタ(HEMT)となる。
【0005】
【発明が解決しようとする課題】しかしながら、前述の
従来のMOSFETにおいては、窒化物半導体自体を酸
化することにより形成された絶縁性酸化物層6上に金属
膜を直接堆積して金属ゲート電極7を形成しているた
め、次のような問題が生じる。すなわち、金属ゲート電
極7と絶縁性酸化物層6との間で酸化還元反応が起きる
ため、金属ゲート電極7が酸化されると共に絶縁性酸化
物層6つまりゲート絶縁膜が還元される。その結果、ゲ
ート絶縁膜中に酸素空孔(酸素の脱離によって生じた空
孔)が発生するので、電極・絶縁膜界面の電気的特性が
不安定になると共にゲートリーク電流が増大するという
問題が起きる。
【0006】前記に鑑み、本発明は、窒化物半導体が酸
化されてなるゲート絶縁膜を有する半導体装置におい
て、電極・絶縁膜界面の電気的特性を安定化させると共
にゲートリーク電流の発生を防止することを目的とす
る。
【0007】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る半導体装置は、窒化物半導体が酸化
されてなる絶縁性酸化物層と、絶縁性酸化物層の上に形
成されており、導電性金属酸化物よりなる電極とを備え
ている。
【0008】本発明の半導体装置によると、窒化物半導
体自体を酸化することにより形成された絶縁性酸化物層
をゲート絶縁膜として用いた絶縁ゲート構造において、
ゲート電極を導電性金属酸化物により構成する。すなわ
ち、ゲート電極中の金属は既に酸化物となっているた
め、ゲート絶縁膜を構成する金属酸化物(Ga酸化物又
はAl酸化物等)が電極材料によって還元されることを
防止できる。その結果、ゲート絶縁膜となる絶縁性酸化
物層、つまりゲート絶縁酸化膜上に金属膜を直接堆積す
る場合に生じるようなゲート絶縁膜内の欠陥、例えば酸
素空孔等が生じることがない。従って、このような欠陥
に起因するリーク電流の発生を防止できると共に、電極
・絶縁膜界面の電気的特性を安定化させることができ、
それによりゲート絶縁膜の信頼性を向上させることがで
きる。
【0009】本発明の半導体装置において、導電性金属
酸化物は、インジウム酸化物、インジウムと錫との合金
の酸化物、又はロジウム酸化物のいずれかであることが
好ましい。すなわち、これらの各金属酸化物は導電性で
あるため、電極材料として使用可能であると共に、金属
酸化物に含有されている金属は既に酸化されているた
め、ゲート電極の形成時にゲート絶縁酸化膜を還元する
ことがない。さらに、これらの金属酸化物内の金属の酸
化状態(酸化数)は、ゲート絶縁酸化膜内の金属(A
l、Ga又はIn等)と同じであるため、これらの金属
酸化物における結晶の単位セル構造もゲート絶縁酸化膜
と同じである。従って、これらの金属酸化物よりなるゲ
ート電極つまり金属酸化物電極とゲート絶縁酸化膜との
化学的親和性及び構造的親和性が高くなるため、ゲート
絶縁膜におけるゲート電極との界面近傍に酸素空孔又は
格子間金属原子等が発生しないので、化学的に安定であ
り、信頼性が高く、且つ、リーク電流の低いゲート構造
を実現できる。
【0010】本発明の半導体装置において、導電性金属
酸化物は、イリジウム酸化物、ルテニウム酸化物、又は
錫酸化物のいずれかであることが好ましい。すなわち、
これらの各金属酸化物は導電性であるため、電極材料と
して使用可能であると共に、金属酸化物に含有されてい
る金属は既に酸化されているため、ゲート電極の形成時
にゲート絶縁酸化膜を還元することがない。尚、これら
の金属酸化物内の金属の酸化状態(酸化数)は、ゲート
絶縁酸化膜内の金属(Al、Ga又はIn等)と異なっ
ていると共に、これらの金属酸化物における結晶の単位
セル構造もゲート絶縁酸化膜と異なる。しかしながら、
これらの金属酸化物よりなるゲート電極は、耐酸化性に
優れていると共に、ゲート絶縁膜におけるゲート電極と
の界面近傍に発生しうる格子間金属原子に対する拡散障
壁として作用する。そのため、仮にゲート絶縁酸化膜内
で還元反応により格子間金属原子が生じた場合にも、該
金属原子は拡散することなくゲート絶縁酸化膜内にとど
まり、最終的に再酸化されるので、化学的に安定であ
り、信頼性が高く、且つ、リーク電流の低いゲート構造
を実現できる。
【0011】本発明の半導体装置において、電極上に形
成された金属層をさらに備えていてもよい。このとき、
該金属層が、プラチナ、パラジウム、イリジウム、ルテ
ニウム又はロジウム等の貴金属よりなると、次のような
効果が得られる。すなわち、これらの貴金属は耐酸化性
を有するため、金属層つまり金属電極の形成時に、金属
電極と金属酸化物電極との間で酸化還元反応が起きるこ
とを防止できるので、両電極間に良好な界面が形成され
る。このため、金属酸化物電極が金属電極によって還元
され、その結果、還元された金属酸化物電極がゲート絶
縁酸化膜によって再び酸化されてしまう事態、つまり、
ゲート絶縁酸化膜が金属酸化物電極によって還元されて
しまう事態を回避できるので、リーク電流が小さく且つ
信頼性の高い積層ゲート構造を実現できる。
【0012】尚、本発明の半導体装置において、第1の
窒化物半導体層上に形成されており且つ第1の窒化物半
導体層と比べて酸化速度の大きい第2の窒化物半導体層
を酸化することによって絶縁性酸化物層を形成すること
が好ましい。このようにすると、第1の窒化物半導体層
上に、第2の窒化物半導体層自体の酸化によって絶縁性
酸化物層が形成されるため、絶縁性酸化物層つまりゲー
ト絶縁膜の膜質が良好になると共に、絶縁性酸化物層と
その下側の第1の窒化物半導体層との接触界面も極めて
清浄になる。また、ゲート絶縁酸化膜となる第2の窒化
物半導体層の酸化速度が、第2の窒化物半導体層の下側
に形成されている第1の窒化物半導体層の酸化速度より
も大きいため、言い換えると、第1の窒化物半導体層の
酸化速度が第2の窒化物半導体層よりも小さいため、第
2の窒化物半導体層の酸化時に第1の窒化物半導体層が
酸化されにくくなるので、絶縁性酸化物層を形成する際
に第2の窒化物半導体層のみを選択的に酸化することが
容易になる。
【0013】また、第1の窒化物半導体層はアルミニウ
ム(Al)を含むことが好ましい。例えば、典型的な窒
化物半導体材料である窒化ガリウム(GaN)にアルミ
ニウムを添加した窒化アルミニウムガリウム(AlGa
N)は、その酸化速度が窒化ガリウムよりも小さい。そ
こで、第1の窒化物半導体層の材料としてAlGaNを
用いると共に第2の窒化物半導体層の材料としてGaN
を用いた場合、絶縁性酸化物層の形成時に第1の窒化物
半導体層が酸化されにくくなる。また、AlGaNのエ
ネルギーギャップがGaNよりも大きいため、第1の窒
化物半導体層をポテンシャル障壁層として機能させるこ
とができる。
【0014】また、第1の窒化物半導体層の下側、つま
り基板と第1の窒化物半導体層との間に、エネルギーギ
ャップが第1の窒化物半導体層よりも小さい第3の窒化
物半導体層をさらに備えていることが好ましい。このよ
うにすると、第1の窒化物半導体層がキャリア供給層と
なると共に第3の窒化物半導体層がチャネル層となるの
で、高電流駆動能力を持つ高耐圧の高電子移動度トラン
ジスタ(HEMT)を確実に実現できる。
【0015】また、第1の窒化物半導体層と絶縁性酸化
物層(つまり第2の窒化物半導体層)との間に、酸化速
度が第2の窒化物半導体層よりも小さい第4の窒化物半
導体層をさらに備えていることことが好ましい。このよ
うにすると、第2の窒化物半導体層を酸化して絶縁性酸
化物層を形成する際に、第4の窒化物半導体層によって
酸化が実質的に停止するため、言い換えると、第4の窒
化物半導体層が酸化防止層として機能するため、ゲート
絶縁膜となる絶縁性酸化物層の膜厚の制御が容易にな
る。この場合、第4の窒化物半導体層の材料として、例
えば窒化アルミニウム等を用いてもよい。
【0016】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体装置及びその製造方法に
ついて図面を参照しながら説明する。
【0017】図1は、第1の実施形態に係る半導体装
置、具体的には、能動層に III族窒化物半導体を用いた
絶縁ゲート型の高電子移動度トランジスタ(HEMT)
の断面構成を示している。
【0018】図1に示すように、例えば炭化ケイ素(S
iC)からなる基板11上に、基板11と該基板11上
に成長するエピタキシャル層との格子不整合を緩和する
ために、例えば窒化アルミニウム(AlN)からなるバ
ッファ層12が形成されている。また、基板11上にバ
ッファ層12を介して、例えば窒化ガリウム(GaN)
からなるチャネル層13、及び例えばn型の窒化アルミ
ニウムガリウム(AlGaN)からなるキャリア供給層
14が順次形成されている。ここで、チャネル層13の
上部におけるキャリア供給層14とのヘテロ界面の近傍
には2次元電子ガス層が形成される。また、キャリア供
給層14はチャネル層13にキャリア(電子)を供給す
る。
【0019】また、バッファ層12、チャネル層13及
びキャリア供給層14が形成された基板11上に、バッ
ファ層12にまで達する素子分離絶縁膜15が形成され
ており、それによってトランジスタ領域が区画されてい
る。トランジスタ領域のキャリア供給層14の上に、窒
化物半導体が酸化されてなる絶縁性酸化物層16が選択
的に形成されている。具体的には、絶縁性酸化物層16
は、キャリア供給層14上に成長した窒化物半導体層、
例えば窒化ガリウム層を酸化することにより形成されて
いる。すなわち、絶縁性酸化物層16はガリウム酸化物
(Ga23)よりなる。
【0020】第1の実施形態の特徴として、絶縁性酸化
物層16の上に、例えば錫をドープしたインジウム酸化
物よりなる金属酸化物電極17が形成されている。これ
により、絶縁性酸化物層16における金属酸化物電極1
7との界面近傍が還元されることを防止できるので、電
極・絶縁膜界面の安定性を保つことができると共に、絶
縁性酸化物層16の絶縁性を良好に保つことができる。
また、金属酸化物電極17の上に、例えば下層の白金
(Pt)層と上層の金(Au)層との積層体からなる金
属電極18が形成されている。第1の実施形態において
は、金属酸化物電極17と金属電極18とからゲート電
極が構成されている。さらに、キャリア供給層14上に
おけるゲート電極のゲート長方向の両側に、キャリア供
給層14とオーミック接触する一対のソース・ドレイン
電極19が形成されている。ソース・ドレイン電極19
は、例えば下層のチタン(Ti)層と上層のアルミニウ
ム(Al)層との積層体からなる。
【0021】このように、第1の実施形態に係る半導体
装置(HEMT)によると、キャリア供給層14上に成
長した窒化物半導体層が酸化されてなる絶縁性酸化物層
16、つまりゲート絶縁膜の上に、錫をドープしたイン
ジウム酸化物よりなる金属酸化物電極17が形成されて
いる。ここで、錫をドープしたインジウム酸化物は導電
性であるため、電極材料として使用可能である。また、
ゲート電極となる金属酸化物電極17内の金属(In及
びSn)は既に酸化されているので、絶縁性酸化物層1
6内の金属(Ga)を還元することはない。さらに、金
属酸化物電極17の主成分であるインジウム酸化物(I
23)におけるInの酸化状態は、絶縁性酸化物層1
6を構成するガリウム酸化物(Ga23)におけるGa
の酸化状態と同じであると共に、インジウム酸化物の結
晶の基本単位セル構造はガリウム酸化物の結晶の基本単
位セル構造と同じである。従って、金属酸化物電極17
と絶縁性酸化物層16との化学的親和性及び構造的親和
性が高くなるため、金属酸化物電極17の形成時に、絶
縁性酸化物層16における金属酸化物電極17との界面
近傍に酸素空孔等の欠陥が発生しにくくなる。その結
果、該欠陥に起因するリーク電流が減少すると共に、電
極・絶縁膜界面が化学的に安定し、それにより信頼性が
高いゲート構造を実現できる。
【0022】図2は第1の実施形態に係るHEMTの電
流電圧特性を示している。ここで、ゲート電圧値(ゲー
ト・ソース間電圧値)VGSとして、順方向に(ゲート側
が正電位になるように)0V、+2V、+4V、逆方向
に(ゲート側が負電位になるように)ー2V、ー4V、
ー6V、ー8V、ー10V、ー12Vを印加した。ま
た、図2において、横軸にはドレイン電圧値(ソース・
ドレイン間電圧値)VDSを示しており、縦軸には単位ゲ
ート幅当たりのドレイン電流値(ソース・ドレイン間電
流値)IDSを示している。前述のように、第1の実施形
態に係るHEMTは、ゲート絶縁膜となる絶縁性酸化物
層16の絶縁特性が優れていると共に、金属酸化物電極
17と絶縁性酸化物層16との界面における電気的特性
及び化学的安定性が優れているため、図2に示すよう
に、ドレイン耐圧は200V以上にも達する。また、順
方向に4V以上のゲート・ソース間電圧VGSを印加した
場合にも、金属酸化物電極17つまりゲート電極からの
リーク電流は発生しておらず、良好な電流電圧特性が得
られていることが分かる。
【0023】図3は、第1の実施形態に係るHEMT
(本発明のHEMT)のゲートリーク電流と、図10に
示す従来のMOSFET(ゲート絶縁膜上に直接金属電
極が形成されているMOSFET)のゲートリーク電流
とを、ゲートサイズ等を同一条件に揃えて比較した結果
を示している。図3において、横軸にはゲート電圧値
(ゲート・ソース間電圧値)VGSを示しており、縦軸に
はゲートリーク電流(任意単位)を示している。また、
図3において、本発明のHEMTのゲートリーク電流を
実線で示していると共に、従来のMOSFETのゲート
リーク電流を破線で示している。図3から明らかなよう
に、第1の実施形態に係るHEMTにおいては、ゲート
リーク電流が極めて低く抑制されている。
【0024】以下、第1の実施形態に係る半導体装置の
製造方法について図面を参照しながら説明する。
【0025】図4(a)〜(c)及び図5(a)、
(b)は、第1の実施形態に係る半導体装置の製造方
法、具体的には、図1に示す、絶縁ゲート型のHEMT
の製造方法の各工程を示す断面図である。
【0026】まず、図4(a)に示すように、有機金属
CVD(MOCVD:Metal Organic Chemical Vapor D
eposition )法を用いて、例えば炭化ケイ素からなる基
板11上に、例えば窒化アルミニウムからなる厚さ10
0nm程度のバッファ層12と、例えば窒化ガリウムか
らなる厚さ3μm(3000nm)程度のチャネル層1
3と、例えばシリコン(Si)をドーパントとするn型
の窒化アルミニウムガリウムからなる厚さ15nm程度
のキャリア供給層14と、例えば窒化ガリウムからなる
厚さ50〜100nm程度の絶縁膜形成層16Aとを順
次成長させる。すなわち、基板11上に、窒化物半導体
よりなるエピタキシャル積層体を形成する。
【0027】次に、リソグラフィ法を用いて、トランジ
スタ領域をマスクする、シリコンよりなる保護膜(図示
省略)を形成した後、酸化雰囲気中で基板11に対して
1〜2時間程度の熱酸化処理を行なうことにより、図4
(b)に示すように、エピタキシャル積層体が形成され
た基板11上に素子分離絶縁膜15を選択的に形成す
る。
【0028】次に、前述の保護膜を除去した後、酸化雰
囲気中で基板11に対して数分間程度の熱酸化処理を行
なうことにより、図4(c)に示すように、エピタキシ
ャル積層体の上部にある絶縁膜形成層16Aから絶縁性
酸化物層16を形成する。
【0029】次に、例えばスパッタ法を用いて、絶縁性
酸化物層16の上に、錫をドープしたインジウム酸化物
よりなる厚さ20nm程度の導電性金属酸化物膜を堆積
し、引き続いて、該導電性金属酸化物膜の上に、厚さ5
0nm程度の白金層と厚さ200nm程度の金層とから
構成される積層金属膜を堆積する。その後、リソグラフ
ィ法及びドライエッチング法を用いて、堆積された積層
金属膜及び導電性金属酸化物膜、つまりゲート電極形成
用導電膜をパターニングすることにより、図5(a)に
示すように、絶縁性酸化物層16の上に金属酸化物電極
17を形成すると共に金属酸化物電極17の上に金属電
極18を形成する。ここで、金属酸化物電極17と金属
電極18との積層構造からゲート電極が構成される。そ
の後、絶縁性酸化物層16におけるゲート電極のゲート
長方向の両側に対して選択的にエッチングを行なうこと
により、絶縁性酸化物層16に一対の開口部を設けて該
一対の開口部からキャリア供給層14を露出させた後、
キャリア供給層14における該一対の開口部からの露出
部分の上に、例えばスパッタ法を用いて、厚さ20nm
程度のチタン層と厚さ200nm程度のアルミニウム層
とからなる積層金属膜を堆積する。続いて、リソグラフ
ィ法及びドライエッチング法を用いて、堆積された積層
金属膜をパターニングすることにより、図5(b)に示
すように、キャリア供給層14と接続する一対のソース
・ドレイン電極19を形成する。
【0030】このように、第1の実施形態に係るHEM
Tの製造方法においては、窒化ガリウムからなる絶縁膜
形成層16Aを熱酸化することにより、基板11上のエ
ピタキシャル積層体の上面に絶縁性酸化物層16を形成
した後、絶縁性酸化物層16つまりゲート絶縁膜の直上
に、インジウムと錫との合金の酸化物よりなる金属酸化
物電極17を形成し、その後、金属酸化物電極17の上
に金属電極18を形成する。
【0031】すなわち、第1の実施形態によると、窒化
物半導体自体を酸化することにより形成された絶縁性酸
化物層16をゲート絶縁膜として用いていると共に、金
属酸化物電極17をゲート電極(正確にはその下層部
分)として用いている。すなわち、金属酸化物電極17
中の金属は既に酸化物となっているため、ゲート絶縁膜
となる絶縁性酸化物層16を構成する金属酸化物(Ga
酸化物)が電極材料によって還元されることを防止でき
る。その結果、絶縁性酸化物層16つまりゲート絶縁膜
上に金属膜を直接堆積する場合に生じるようなゲート絶
縁膜内の欠陥、例えば酸素空孔等が生じることがない。
従って、このような欠陥に起因するリーク電流の発生を
防止できると共に、電極・絶縁膜界面の電気的特性を安
定化させることができ、それによりゲート絶縁膜の信頼
性を向上させることができる。
【0032】尚、第1の実施形態において、金属酸化物
電極17におけるインジウムと錫との組成比を調整する
ことによって、金属酸化物電極17つまりゲート電極の
導電率を所望値に設定することができる。
【0033】また、第1の実施形態において、金属酸化
物電極17の構成材料として、錫をドープしたインジウ
ム酸化物を用いたが、これに代えて、インジウム酸化
物、インジウムと錫との合金の酸化物、又はロジウム酸
化物等を用いても同様の効果が得られる。例えばロジウ
ム酸化物の主成分である三酸化二ロジウム(Rh23
におけるRhの酸化状態は、ガリウム酸化物(Ga
23)におけるGaの酸化状態と同じであると共に、三
酸化二ロジウム結晶の基本単位セル構造はガリウム酸化
物の結晶の基本単位セル構造と同じである。従って、金
属酸化物電極17の構成材料としてロジウム酸化物を用
いた場合も、インジウム酸化物を用いた本実施形態と同
様に、金属酸化物電極17と絶縁性酸化物層16との間
の化学的親和性及び構造的親和性が高くなるため、電気
的及び化学的に安定な電極・絶縁膜界面を実現できる。
【0034】また、第1の実施形態において、図4
(c)に示す工程で、基板11に対して熱酸化処理を行
なう時間、つまり絶縁膜形成層16Aを加熱する時間の
調節によって、絶縁性酸化物層16の厚さを調節するこ
とができる。例えば厚さ50〜100nm程度の絶縁膜
形成層16Aを全て酸化して、同程度の厚さを有する絶
縁性酸化物層16を形成してもよい。或いは、絶縁膜形
成層16Aの上部のみを酸化して絶縁性酸化物層16を
形成すると共に絶縁性酸化物層16の下側に未酸化の絶
縁膜形成層16A(つまり窒化ガリウム層)を残存させ
てもよい。或いは、絶縁膜形成層16Aの厚さを例えば
5〜10nm程度まで薄くし、該薄膜の絶縁膜形成層1
6Aを全て酸化して、同程度の厚さを有する絶縁性酸化
物層16を形成してもよい。いずれの場合であっても、
キャリア供給層14上に、絶縁膜形成層16Aの酸化に
よって絶縁性酸化物層16が形成されるため、絶縁性酸
化物層16つまりゲート絶縁膜の膜質が良好になると共
に、絶縁性酸化物層16とその下側のキャリア供給層1
4(又は未酸化の絶縁膜形成層16A)との接触界面も
極めて清浄になる。
【0035】ところで、前述の熱酸化処理において、窒
化ガリウム(GaN)からなる絶縁膜形成層16Aの酸
化速度と、窒化アルミニウムガリウム(AlGaN)か
らなるキャリア供給層14の酸化速度とを比較すると、
窒化アルミニウムガリウムにおけるAlの組成が0.3
である場合、窒化ガリウムの酸化速度は窒化アルミニウ
ムガリウムの酸化速度と比べて2倍程度大きくなる。こ
れにより、絶縁性酸化物層16の下側に位置するキャリ
ア供給層14の酸化を抑制しながら、絶縁膜形成層16
Aを選択的に酸化して絶縁性酸化物層16を形成するこ
とができる。また、窒化アルミニウムガリウムのエネル
ギーギャップが窒化ガリウムよりも大きいため、キャリ
ア供給層14をポテンシャル障壁層として機能させるこ
とができる。
【0036】また、第1の実施形態において、絶縁性酸
化物層16を形成するための絶縁膜形成層16Aつまり
被酸化層の材料として、窒化ガリウム(GaN)を用い
たが、これに限られず、良質な絶縁性酸化物層を形成で
きる他の窒化ガリウム系半導体、例えば窒化アルミニウ
ムガリウム、窒化インジウムガリウム(InGaN)又
は窒化インジウムアルミニウムガリウム(InAlGa
N)等を用いてもよい。
【0037】また、第1の実施形態において、絶縁膜形
成層16Aに対して熱酸化を行なうことにより絶縁性酸
化物層16を形成したが、これに代えて、絶縁性に優れ
た良質な酸化膜を形成できる他の方法、例えばイオン注
入法又はプラズマドーピング法等を絶縁膜形成層16A
に対して用いることにより絶縁性酸化物層16を形成し
てもよい。
【0038】また、第1の実施形態において、絶縁ゲー
トを有する半導体装置として、窒化ガリウムよりなるチ
ャネル層13と、n型の窒化アルミニウムガリウムより
なるキャリア供給層14とを備えたHEMTを形成した
が、これに限られず、能動層に、例えば窒化ガリウム、
窒化アルミニウムガリウム、窒化インジウムガリウム又
は窒化インジウムアルミニウムガリウム等を用いたHE
MT又はFETを形成してもよい。但し、HEMTを形
成する場合、通常、キャリア供給層14のエネルギーギ
ャップがチャネル層13のエネルギーギャップよりも大
きくなるように、チャネル層13及びキャリア供給層1
4のそれぞれを構成する材料を選択する必要がある。
【0039】また、第1の実施形態において、基板11
を構成する材料として炭化ケイ素を用いたが、これに代
えて、チャネル層13等の III族窒化物半導体層をエピ
タキシャル成長させることができる他の基板材料、例え
ば窒化ガリウム又はサファイア(Al23)等を用いて
もよい。
【0040】また、第1の実施形態において、金属電極
18を構成する金属材料、及びソース・ドレイン電極1
9を構成する金属材料はそれぞれ特に限定されるもので
はない。但し、金属酸化物電極17上に形成される金属
電極18が、本実施形態の様に、プラチナ、パラジウ
ム、イリジウム、ルテニウム又はロジウム等の貴金属よ
りなると、次のような効果が得られる(本実施形態で
は、白金層と金層との積層体からなる金属電極18を用
いている)。すなわち、これらの貴金属は耐酸化性を有
するため、金属電極18の形成時に、金属電極18と金
属酸化物電極17との間で酸化還元反応が起きることを
防止できるので、両電極間に良好な界面が形成される。
このため、金属酸化物電極17が金属電極18によって
還元され、その結果、還元された金属酸化物電極17が
絶縁性酸化物層16によって再び酸化されてしまう事
態、つまり、ゲート絶縁膜となる絶縁性酸化物層16が
金属酸化物電極17によって還元されてしまう事態を回
避できるので、リーク電流が小さく且つ信頼性の高い積
層ゲート構造を実現できる。
【0041】また、第1の実施形態において、絶縁性酸
化物層16上に金属酸化物電極17及び金属電極18を
積層して形成した後、絶縁性酸化物層16に開口部を設
けてキャリア供給層14上にソース・ドレイン電極19
を設けたが、これに代えて、ソース・ドレイン電極19
を金属酸化物電極17及び金属電極18よりも先に形成
してもよい。
【0042】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置及びその製造方法について図
面を参照しながら説明する。
【0043】図6は、第2の実施形態に係る半導体装
置、具体的には、能動層に III族窒化物半導体を用いた
絶縁ゲート型のHEMTの断面構成を示している。尚、
図6において、図1に示す、第1の実施形態に係る半導
体装置と同一の構成部材には同一の符号を付している。
【0044】図6に示すように、例えば炭化ケイ素から
なる基板11上に、例えば窒化アルミニウムからなるバ
ッファ層12、例えば窒化ガリウムからなるチャネル層
13、例えばn型の窒化アルミニウムガリウムからなり
且つチャネル層13にキャリア(電子)を供給するキャ
リア供給層14、及び、窒化アルミニウムからなる酸化
防止層20が順次形成されている。
【0045】また、バッファ層12、チャネル層13、
キャリア供給層14及び酸化防止層20が形成された基
板11上に、バッファ層12にまで達する素子分離絶縁
膜15が形成されており、それによってトランジスタ領
域が区画されている。トランジスタ領域の酸化防止層2
0の上に、窒化物半導体が酸化されてなる絶縁性酸化物
層16が選択的に形成されている。具体的には、絶縁性
酸化物層16は、酸化防止層20上に成長した窒化物半
導体層、例えば窒化ガリウム層を酸化することにより形
成されている。すなわち、絶縁性酸化物層16はガリウ
ム酸化物(Ga 23)よりなる。
【0046】第2の実施形態の特徴として、絶縁性酸化
物層16の上に、例えばイリジウム酸化物よりなる金属
酸化物電極17が形成されている。これにより、絶縁性
酸化物層16における金属酸化物電極17との界面近傍
が還元されることを防止できるので、電極・絶縁膜界面
の安定性を保つことができると共に、絶縁性酸化物層1
6の絶縁性を良好に保つことができる。また、金属酸化
物電極17の上に、例えば下層の白金層と上層の金層と
の積層体からなる金属電極18が形成されている。第2
の実施形態においては、金属酸化物電極17と金属電極
18とからゲート電極が構成されている。さらに、酸化
防止層20上におけるゲート電極のゲート長方向の両側
に、酸化防止層20とオーミック接触する一対のソース
・ドレイン電極19が形成されている。ソース・ドレイ
ン電極19は、例えば下層のチタン層と上層のアルミニ
ウム層との積層体からなる。
【0047】このように、第2の実施形態に係るHEM
Tによると、窒化アルミニウムよりなる酸化防止層20
上に成長した窒化物半導体層が酸化されてなる絶縁性酸
化物層16、つまりゲート絶縁膜の上に、イリジウム酸
化物よりなる金属酸化物電極17が形成されている。こ
こで、イリジウム酸化物は導電性であるため、電極材料
として使用可能である。また、ゲート電極となる金属酸
化物電極17内の金属(Ir)は既に酸化されているの
で、絶縁性酸化物層16内の金属(Ga)を還元するこ
とはない。
【0048】ところで、金属酸化物電極17内の金属I
rの酸化状態(酸化数)は、絶縁性酸化物層16内の金
属Gaの酸化状態と異なっていると共に、イリジウム酸
化物の結晶の基本単位セル構造はガリウム酸化物の結晶
の基本単位セル構造と異なる。このため、金属酸化物電
極17と絶縁性酸化物層16との構造的親和性は、第1
の実施形態の様に金属酸化物電極17の主成分としてイ
ンジウム酸化物又はロジウム酸化物等を用いた場合と比
べて劣るので、絶縁性酸化物層16内に、例えば酸素空
孔に起因する格子間ガリウム原子等の欠陥が発生する可
能性がある。
【0049】しかしながら、本実施形態で金属酸化物電
極17の材料として用いるイリジウム酸化物は、耐酸化
性に優れていると共に、格子間ガリウム原子に対する拡
散障壁として作用する。そのため、仮にゲート絶縁膜と
なる絶縁性酸化物層16内で還元反応により格子間ガリ
ウム原子が生じた場合にも、該ガリウム原子は拡散する
ことなく絶縁性酸化物層16内にとどまり、最終的に再
酸化される。従って、第1の実施形態と同様に第2の実
施形態においても、電気的及び化学的に安定な電極・絶
縁膜界面(金属酸化物電極17と絶縁性酸化物層16と
の界面)を実現できると共に、ゲートリーク電流が小さ
く且つ信頼性が高いゲート構造を実現できる。
【0050】図7は第2の実施形態に係るHEMTの電
流電圧特性を示している。ここで、ゲート電圧値(ゲー
ト・ソース間電圧値)VGSとして、順方向に(ゲート側
が正電位になるように)0V、+2V、+4V、逆方向
に(ゲート側が負電位になるように)ー2V、ー4V、
ー6V、ー8V、ー10V、ー12Vを印加した。ま
た、図7において、横軸にはドレイン電圧値(ソース・
ドレイン間電圧値)VDSを示しており、縦軸には単位ゲ
ート幅当たりのドレイン電流値(ソース・ドレイン間電
流値)IDSを示している。前述のように、第2の実施形
態に係るHEMTは、ゲート絶縁膜となる絶縁性酸化物
層16の絶縁特性が優れていると共に、金属酸化物電極
17と絶縁性酸化物層16との界面における電気的特性
及び化学的安定性が優れているため、図7に示すよう
に、ドレイン耐圧は200V以上にも達する。また、順
方向に4V以上のゲート・ソース間電圧VGSを印加した
場合にも、金属酸化物電極17つまりゲート電極からの
リーク電流は発生しておらず、良好な電流電圧特性が得
られていることが分かる。
【0051】以下、第2の実施形態に係る半導体装置の
製造方法について図面を参照しながら説明する。
【0052】図8(a)〜(c)及び図9(a)、
(b)は、第2の実施形態に係る半導体装置の製造方
法、具体的には、図6に示す、絶縁ゲート型のHEMT
の製造方法の各工程を示す断面図である。
【0053】まず、図8(a)に示すように、MOCV
D法を用いて、例えば炭化ケイ素からなる基板11上
に、例えば窒化アルミニウムからなる厚さ100nm程
度のバッファ層12と、例えば窒化ガリウムからなる厚
さ3μm(3000nm)程度のチャネル層13と、例
えばシリコンをドーパントとするn型の窒化アルミニウ
ムガリウムからなる厚さ15nm程度のキャリア供給層
14と、例えば窒化アルミニウムからなる厚さ20〜5
0nm程度の酸化防止層20と、例えば窒化ガリウムか
らなる厚さ50〜100nm程度の絶縁膜形成層16A
とを順次成長させる。すなわち、基板11上に、窒化物
半導体よりなるエピタキシャル積層体を形成する。
【0054】次に、リソグラフィ法を用いて、トランジ
スタ領域をマスクする、シリコンよりなる保護膜(図示
省略)を形成した後、酸化雰囲気中で基板11に対して
1〜2時間程度の熱酸化処理を行なうことにより、図8
(b)に示すように、エピタキシャル積層体が形成され
た基板11上に素子分離絶縁膜15を選択的に形成す
る。
【0055】次に、前述の保護膜を除去した後、酸化雰
囲気中で基板11に対して数分間程度の熱酸化処理を行
なうことにより、図8(c)に示すように、エピタキシ
ャル積層体の上部にある絶縁膜形成層16Aから絶縁性
酸化物層16を形成する。
【0056】ところで、第2の実施形態においても、第
1の実施形態と同様に、絶縁膜形成層16Aを加熱する
時間の調節によって、絶縁性酸化物層16の厚さを調節
することができる。ここで、酸化防止層20を構成する
窒化アルミニウムの酸化速度は、絶縁膜形成層16Aを
構成する窒化ガリウムの酸化速度と比べて50分の1程
度と極めて小さい。このため、絶縁膜形成層16Aに対
する熱酸化処理は、酸化防止層20で実質的に停止した
ものとみなすことができる。従って、絶縁膜形成層16
Aを全て酸化させた場合にも、キャリア供給層14まで
酸化されることがないので、絶縁性酸化物層16の厚さ
を絶縁膜形成層16Aの厚さによって実質的に調節でき
るようになる。その結果、絶縁ゲートを有する素子の動
作特性に大きな影響を与える、ゲート絶縁膜の膜厚つま
り絶縁性酸化物層16の厚さに対する制御性を大幅に向
上することができる。
【0057】次に、例えばスパッタ法を用いて、絶縁性
酸化物層16の上に、イリジウム酸化物よりなる厚さ2
0nm程度の導電性金属酸化物膜を堆積し、引き続い
て、該導電性金属酸化物膜の上に、厚さ50nm程度の
白金層と厚さ200nm程度の金層とから構成される積
層金属膜を堆積する。その後、リソグラフィ法及びドラ
イエッチング法を用いて、堆積された積層金属膜及び導
電性金属酸化物膜、つまりゲート電極形成用導電膜をパ
ターニングすることにより、図9(a)に示すように、
絶縁性酸化物層16の上に金属酸化物電極17を形成す
ると共に金属酸化物電極17の上に金属電極18を形成
する。ここで、金属酸化物電極17と金属電極18との
積層構造からゲート電極が構成される。その後、絶縁性
酸化物層16におけるゲート電極のゲート長方向の両側
に対して選択的にエッチングを行なうことにより、絶縁
性酸化物層16に一対の開口部を設けて該一対の開口部
から酸化防止層20を露出させた後、酸化防止層20に
おける該一対の開口部からの露出部分の上に、例えばス
パッタ法を用いて、厚さ20nm程度のチタン層と厚さ
200nm程度のアルミニウム層とからなる積層金属膜
を堆積する。続いて、リソグラフィ法及びドライエッチ
ング法を用いて、堆積された積層金属膜をパターニング
することにより、図9(b)に示すように、酸化防止層
20と接続する一対のソース・ドレイン電極19を形成
する。
【0058】このように、第2の実施形態に係るHEM
Tの製造方法においては、窒化ガリウムからなる絶縁膜
形成層16Aを熱酸化することにより、基板11上のエ
ピタキシャル積層体の上面に絶縁性酸化物層16を形成
した後、絶縁性酸化物層16つまりゲート絶縁膜の直上
に、イリジウム酸化物よりなる金属酸化物電極17を形
成し、その後、金属酸化物電極17の上に金属電極18
を形成する。
【0059】すなわち、第2の実施形態によると、窒化
物半導体自体を酸化することにより形成された絶縁性酸
化物層16をゲート絶縁膜として用いていると共に、金
属酸化物電極17をゲート電極(正確にはその下層部
分)として用いている。すなわち、金属酸化物電極17
中の金属は既に酸化物となっているため、ゲート絶縁膜
となる絶縁性酸化物層16を構成する金属酸化物(Ga
酸化物)が電極材料によって還元されることを防止でき
る。その結果、絶縁性酸化物層16つまりゲート絶縁膜
上に金属膜を直接堆積する場合に生じるようなゲート絶
縁膜内の欠陥、例えば酸素空孔等が生じることがない。
従って、このような欠陥に起因するリーク電流の発生を
防止できると共に、電極・絶縁膜界面の電気的特性を安
定化させることができ、それによりゲート絶縁膜の信頼
性を向上させることができる。
【0060】尚、第2の実施形態において、金属酸化物
電極17の構成材料としてイリジウム酸化物を用いた
が、これに代えて、ルテニウム(Ru)酸化物又は錫酸
化物等を用いても同様の効果が得られる。
【0061】また、第2の実施形態において、図8
(c)に示す工程で、絶縁膜形成層16Aを全て酸化し
て、同程度の厚さを有する絶縁性酸化物層16を形成し
たが、これに代えて、絶縁膜形成層16Aの上部のみを
酸化して絶縁性酸化物層16を形成すると共に絶縁性酸
化物層16の下側に未酸化の絶縁膜形成層16A(つま
り窒化ガリウム層)を残存させてもよい。また、絶縁膜
形成層16Aの厚さを50〜100nm程度としたが、
絶縁膜形成層16Aの厚さは特に限定されるものではな
く、例えば5〜10nm程度まで薄くしてもよい。いず
れの場合であっても、酸化防止層20上に、絶縁膜形成
層16Aの酸化によって絶縁性酸化物層16が形成され
るため、絶縁性酸化物層16つまりゲート絶縁膜の膜質
が良好になると共に、絶縁性酸化物層16とその下側の
酸化防止層20(又は未酸化の絶縁膜形成層16A)と
の接触界面も極めて清浄になる。
【0062】また、第2の実施形態において、酸化防止
層20の構成材料として窒化アルミニウムを用いたが、
これに限られず、例えばガリウム又はインジウム等を含
む窒化アルミニウムを用いてもよい。但し、酸化防止層
20の酸化速度をより小さくするためには、酸化防止層
20におけるアルミニウムの組成を相対的に大きくする
ことが好ましい。
【0063】また、第2の実施形態において、絶縁性酸
化物層16を形成するための絶縁膜形成層16Aつまり
被酸化層の材料として、窒化ガリウムを用いたが、これ
に限られず、良質な絶縁性酸化物層を形成できる他の窒
化ガリウム系半導体、例えば窒化アルミニウムガリウ
ム、窒化インジウムガリウム又は窒化インジウムアルミ
ニウムガリウム等を用いてもよい。
【0064】また、第2の実施形態において、絶縁膜形
成層16Aに対して熱酸化を行なうことにより絶縁性酸
化物層16を形成したが、これに代えて、絶縁性に優れ
た良質な酸化膜を形成できる他の方法、例えばイオン注
入法又はプラズマドーピング法等を絶縁膜形成層16A
に対して用いることにより絶縁性酸化物層16を形成し
てもよい。
【0065】また、第2の実施形態において、絶縁ゲー
トを有する半導体装置として、窒化ガリウムよりなるチ
ャネル層13と、n型の窒化アルミニウムガリウムより
なるキャリア供給層14とを備えたHEMTを形成した
が、これに限られず、能動層に、例えば窒化ガリウム、
窒化アルミニウムガリウム、窒化インジウムガリウム又
は窒化インジウムアルミニウムガリウム等を用いたHE
MT又はFETを形成してもよい。但し、HEMTを形
成する場合、通常、キャリア供給層14のエネルギーギ
ャップがチャネル層13のエネルギーギャップよりも大
きくなるように、チャネル層13及びキャリア供給層1
4のそれぞれを構成する材料を選択する必要がある。
【0066】また、第2の実施形態において、基板11
を構成する材料として炭化ケイ素を用いたが、これに代
えて、チャネル層13等の III族窒化物半導体層をエピ
タキシャル成長させることができる他の基板材料、例え
ば窒化ガリウム又はサファイア等を用いてもよい。
【0067】また、第2の実施形態において、金属電極
18を構成する金属材料、及びソース・ドレイン電極1
9を構成する金属材料はそれぞれ特に限定されるもので
はない。但し、金属酸化物電極17上に形成される金属
電極18が、本実施形態の様に、プラチナ、パラジウ
ム、イリジウム、ルテニウム又はロジウム等の貴金属よ
りなると、次のような効果が得られる(本実施形態で
は、白金層と金層との積層体からなる金属電極18を用
いている)。すなわち、これらの貴金属は耐酸化性を有
するため、金属電極18の形成時に、金属電極18と金
属酸化物電極17との間で酸化還元反応が起きることを
防止できるので、両電極間に良好な界面が形成される。
このため、金属酸化物電極17が金属電極18によって
還元され、その結果、還元された金属酸化物電極17が
絶縁性酸化物層16によって再び酸化されてしまう事
態、つまり、ゲート絶縁膜となる絶縁性酸化物層16が
金属酸化物電極17によって還元されてしまう事態を回
避できるので、リーク電流が小さく且つ信頼性の高い積
層ゲート構造を実現できる。
【0068】また、第2の実施形態において、絶縁性酸
化物層16上に金属酸化物電極17及び金属電極18を
積層して形成した後、絶縁性酸化物層16に開口部を設
けて酸化防止層20上にソース・ドレイン電極19を設
けたが、これに代えて、ソース・ドレイン電極19を金
属酸化物電極17及び金属電極18よりも先に形成して
もよい。
【0069】
【発明の効果】本発明によると、窒化物半導体自体を酸
化することにより形成されたゲート絶縁酸化膜の上に、
導電性金属酸化物よりなるゲート電極が形成されている
ため、ゲート絶縁酸化膜が電極材料によって還元される
ことを防止できる。その結果、ゲート絶縁酸化膜上に金
属膜を直接堆積する場合と比べて、酸素空孔等のゲート
絶縁膜内欠陥の発生を抑制できる。従って、このような
欠陥に起因するリーク電流の発生を防止できると共に、
電極・絶縁膜界面を電気的及び化学的に安定化させるこ
とができ、それにより信頼性に優れたゲート構造を実現
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置の断
面図である。
【図2】本発明の第1の実施形態に係る半導体装置の電
流電圧特性を示す図である。
【図3】本発明の第1の実施形態に係る半導体装置のゲ
ートリーク電流と、従来のMOSFETのゲートリーク
電流とを比較した結果を示す図である。
【図4】(a)〜(c)は本発明の第1の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図5】(a)及び(b)は本発明の第1の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図6】本発明の第2の実施形態に係る半導体装置の断
面図である。
【図7】本発明の第2の実施形態に係る半導体装置の電
流電圧特性を示す図である。
【図8】(a)〜(c)は本発明の第2の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図9】(a)及び(b)は本発明の第2の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図10】従来の半導体装置の断面図である。
【符号の説明】
11 基板 12 バッファ層 13 チャネル層 14 キャリア供給層 15 素子分離絶縁膜 16 絶縁性酸化物層 16A 絶縁膜形成層 17 金属酸化物電極 18 金属電極 19 ソース・ドレイン電極 20 酸化防止層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 義人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F102 GB01 GC01 GD10 GJ02 GJ04 GJ10 GK04 GL04 GM04 GM08 GQ01 HC01 HC10 HC11 HC21

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 窒化物半導体が酸化されてなる絶縁性酸
    化物層と、 前記絶縁性酸化物層の上に形成されており、導電性金属
    酸化物よりなる電極とを備えていることを特徴とする半
    導体装置。
  2. 【請求項2】 前記導電性金属酸化物は、インジウム酸
    化物、又はインジウムと錫との合金の酸化物であること
    を特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記導電性金属酸化物は、ロジウム酸化
    物であることを特徴とする請求項1に記載の半導体装
    置。
  4. 【請求項4】 前記導電性金属酸化物は、イリジウム酸
    化物、ルテニウム酸化物、又は錫酸化物であることを特
    徴とする請求項1に記載の半導体装置。
  5. 【請求項5】 前記電極上に形成された金属層をさらに
    備えていることを特徴とする請求項1〜4のいずれか1
    項に記載の半導体装置。
  6. 【請求項6】 前記金属層は貴金属よりなることを特徴
    とする請求項5に記載の半導体装置。
  7. 【請求項7】 前記貴金属は、プラチナ、パラジウム、
    イリジウム、ルテニウム又はロジウムを含むことを特徴
    とする請求項6に記載の半導体装置。
JP2002142410A 2002-05-17 2002-05-17 半導体装置 Expired - Fee Related JP3986887B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002142410A JP3986887B2 (ja) 2002-05-17 2002-05-17 半導体装置
US10/417,138 US20030213975A1 (en) 2002-05-17 2003-04-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142410A JP3986887B2 (ja) 2002-05-17 2002-05-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2003332356A true JP2003332356A (ja) 2003-11-21
JP3986887B2 JP3986887B2 (ja) 2007-10-03

Family

ID=29417002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142410A Expired - Fee Related JP3986887B2 (ja) 2002-05-17 2002-05-17 半導体装置

Country Status (2)

Country Link
US (1) US20030213975A1 (ja)
JP (1) JP3986887B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203753A (ja) * 2003-12-05 2005-07-28 Internatl Rectifier Corp トレンチ構造を有するiii族窒化物半導体装置
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2008130949A (ja) * 2006-11-24 2008-06-05 Eudyna Devices Inc 半導体装置及びその製造方法
JP2019012827A (ja) * 2017-06-30 2019-01-24 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
US8502272B2 (en) 2007-05-16 2013-08-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Metal-oxide-semiconductor high electron mobility transistors and methods of fabrication
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
US9378965B2 (en) * 2009-12-10 2016-06-28 Infineon Technologies Americas Corp. Highly conductive source/drain contacts in III-nitride transistors
JP5913816B2 (ja) * 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
US9525054B2 (en) * 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP6029538B2 (ja) * 2013-05-31 2016-11-24 サンケン電気株式会社 半導体装置
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
CN111199873A (zh) * 2020-01-09 2020-05-26 西安交通大学 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650637A (en) * 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
JP2000349254A (ja) * 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
JP3681632B2 (ja) * 2000-11-06 2005-08-10 松下電器産業株式会社 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203753A (ja) * 2003-12-05 2005-07-28 Internatl Rectifier Corp トレンチ構造を有するiii族窒化物半導体装置
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2008130949A (ja) * 2006-11-24 2008-06-05 Eudyna Devices Inc 半導体装置及びその製造方法
JP2019012827A (ja) * 2017-06-30 2019-01-24 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法
JP7067702B2 (ja) 2017-06-30 2022-05-16 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3986887B2 (ja) 2007-10-03
US20030213975A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
JP3986887B2 (ja) 半導体装置
US7307292B2 (en) Semiconductor device and method for fabricating the same
JP6251071B2 (ja) 半導体装置
US6531383B1 (en) Method for manufacturing a compound semiconductor device
US20080121934A1 (en) Semiconductor device having schottky junction and method for manufacturing the same
TW201624732A (zh) 薄膜電晶體、薄膜電晶體之製造方法、及半導體裝置
JP2006196764A (ja) 化合物半導体装置
TW200845389A (en) Nitride semiconductor device, nitride semiconductor package, and method for manufacturing nitride semiconductor device
CN101960605A (zh) 半导体基板、半导体装置、及半导体装置的制造方法
JP2009032796A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009059946A (ja) 化合物半導体装置およびその製造方法
JP2017037982A (ja) 半導体装置およびその製造方法
JP2003258258A (ja) 半導体装置およびその製造方法
JP2008227073A (ja) 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
JPH10341039A (ja) 半導体発光素子およびその製造方法
US8598594B2 (en) Semiconductor device and its fabrication method
JP2007311740A (ja) 窒化物半導体電界効果トランジスタ
US20190237551A1 (en) Nitride semiconductor device
JP4304431B2 (ja) 電界効果トランジスタの製造方法
JP2000208760A (ja) 電界効果トランジスタ
JP3984471B2 (ja) 半導体装置及びその製造方法
JP2009224356A (ja) ZnO系トランジスタ
JP2009224357A (ja) ZnO系トランジスタ
JP7308593B2 (ja) 窒化物半導体装置
WO2014129245A1 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees