JP2003319646A - 電源供給回路 - Google Patents
電源供給回路Info
- Publication number
- JP2003319646A JP2003319646A JP2002116017A JP2002116017A JP2003319646A JP 2003319646 A JP2003319646 A JP 2003319646A JP 2002116017 A JP2002116017 A JP 2002116017A JP 2002116017 A JP2002116017 A JP 2002116017A JP 2003319646 A JP2003319646 A JP 2003319646A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- power supply
- load circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】本発明は安定性の高い複数の出力電圧を安価か
つ効率的に供給する電源供給回路を提供する。 【解決手段】ＤＣ−ＤＣコンバータ１は、供給される単
一電源から複数の出力電圧を生成して負荷回路に供給す
るに際して、複数の出力電圧のうち、吸い込み電流の発
生する負荷回路に電圧供給する出力電圧端子部分に、当
該出力電圧よりも少し電圧の高いツェナー電圧を有する
ツェナーダイオードＤ２を設け、負荷回路からの吸い込
み電流による電圧上昇を抑制している。したがって、負
荷回路に出力する出力電圧が異常電圧として上昇するこ
とを防止し、安定性の高い複数の出力電圧を安価かつ効
率的に供給する。
つ効率的に供給する電源供給回路を提供する。 【解決手段】ＤＣ−ＤＣコンバータ１は、供給される単
一電源から複数の出力電圧を生成して負荷回路に供給す
るに際して、複数の出力電圧のうち、吸い込み電流の発
生する負荷回路に電圧供給する出力電圧端子部分に、当
該出力電圧よりも少し電圧の高いツェナー電圧を有する
ツェナーダイオードＤ２を設け、負荷回路からの吸い込
み電流による電圧上昇を抑制している。したがって、負
荷回路に出力する出力電圧が異常電圧として上昇するこ
とを防止し、安定性の高い複数の出力電圧を安価かつ効
率的に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源供給回路に関
し、詳細には、複数のＤＣ−ＤＣコンバータ等の電源供
給回路を設けることなく、安定性の高い複数の出力電圧
を安価かつ効率的に供給する電源供給回路に関する。
し、詳細には、複数のＤＣ−ＤＣコンバータ等の電源供
給回路を設けることなく、安定性の高い複数の出力電圧
を安価かつ効率的に供給する電源供給回路に関する。
【０００２】
【従来の技術】従来、プリンタ装置や複写装置等におい
て使用されているコントローラ基板は、ＣＰＵ（Centra
l Processing Unit ）、専用ゲートアレイ、ＲＯＭ（Re
ad Only Memory）及びＲＡＭ（Random Access Memory）
で構成されており、＋５Ｖの統一された電源で動作して
いる。
て使用されているコントローラ基板は、ＣＰＵ（Centra
l Processing Unit ）、専用ゲートアレイ、ＲＯＭ（Re
ad Only Memory）及びＲＡＭ（Random Access Memory）
で構成されており、＋５Ｖの統一された電源で動作して
いる。
【０００３】しかしながら、近年、ＣＰＵの高速化や発
熱量の低減化に伴って、ＣＰＵの動作電圧が５Ｖから
３．３Ｖや３．０Ｖに移行し、さらに、２．５Ｖへと移
行してきている。
熱量の低減化に伴って、ＣＰＵの動作電圧が５Ｖから
３．３Ｖや３．０Ｖに移行し、さらに、２．５Ｖへと移
行してきている。
【０００４】また、ＤＲＡＭ（Dynamic Random Access
Memory）においても、高速化に伴い、ＦＰ ＤＲＡＭ
（Fast Page DRAM）＋５．０ＶからＥＤＯ ＤＲＡＭ
（Extended Data Out DRAM）＋５．０Ｖへと移行し、さ
らに、ＳＤＲＡＭ（SynchronousDRAM）＋３．３Ｖへ、
また、ＤＤＲ−ＤＲＡＭ（Double Data Rate−DRAM）＋
２．５Ｖへと移行してきている。
Memory）においても、高速化に伴い、ＦＰ ＤＲＡＭ
（Fast Page DRAM）＋５．０ＶからＥＤＯ ＤＲＡＭ
（Extended Data Out DRAM）＋５．０Ｖへと移行し、さ
らに、ＳＤＲＡＭ（SynchronousDRAM）＋３．３Ｖへ、
また、ＤＤＲ−ＤＲＡＭ（Double Data Rate−DRAM）＋
２．５Ｖへと移行してきている。
【０００５】例えば、ＤＤＲ−ＤＲＡＭにおいては、電
源である＋２．５Ｖに追加して、図５に示すように、信
号Ｉ／ＦとしてＤＡＴＡ ＢＵＳ信号をプルアップする
ＶTT＝＋１．２５Ｖと、信号を、ｈｉｇｈ／ｌｏｗに識
別するスレッシュ電圧ＶREF＝＋１．２５Ｖを供給する
必要がある。
源である＋２．５Ｖに追加して、図５に示すように、信
号Ｉ／ＦとしてＤＡＴＡ ＢＵＳ信号をプルアップする
ＶTT＝＋１．２５Ｖと、信号を、ｈｉｇｈ／ｌｏｗに識
別するスレッシュ電圧ＶREF＝＋１．２５Ｖを供給する
必要がある。
【０００６】そして、ＤＤＲ−ＳＤＲＡＭの基準規格と
なっているＳＳＴＬ−２（２．５インターフェイス規
格）の信号レベルと電源電圧においては、ＶDDQ ＝２．
５Ｖ、ＶSS＝０Ｖの信号は、１／２ＶDDQ であるＶREF
＝１／２ＶDDQにより、Ｈｉｇｈ／Ｌｏｗに判別され、
基本的には、スレッシュ電圧ＶREF とコンパレートする
ことにより判定される。ところがスレッシュ電圧ＶREF
は、従来の５Ｖ、３．３Ｖに比較して電源電圧が低いた
め、信号のＳ／Ｎ（信号／ノイズ）比が悪くなり、ＶRE
F 電圧がどちらかに片寄ることが、そのまま信号のマー
ジンにつながる結果となる。したがって、スレッシュ電
圧ＶREF は、ＶDDQ の変動に伴い、１／２ＶDDQ を作成
することが規格化されている。
なっているＳＳＴＬ−２（２．５インターフェイス規
格）の信号レベルと電源電圧においては、ＶDDQ ＝２．
５Ｖ、ＶSS＝０Ｖの信号は、１／２ＶDDQ であるＶREF
＝１／２ＶDDQにより、Ｈｉｇｈ／Ｌｏｗに判別され、
基本的には、スレッシュ電圧ＶREF とコンパレートする
ことにより判定される。ところがスレッシュ電圧ＶREF
は、従来の５Ｖ、３．３Ｖに比較して電源電圧が低いた
め、信号のＳ／Ｎ（信号／ノイズ）比が悪くなり、ＶRE
F 電圧がどちらかに片寄ることが、そのまま信号のマー
ジンにつながる結果となる。したがって、スレッシュ電
圧ＶREF は、ＶDDQ の変動に伴い、１／２ＶDDQ を作成
することが規格化されている。
【０００７】そして、実際の電流の流れにおいては、図
５（ａ）に、出力信号がＬｏｗレベルの時の吸い込み電
流の流れを矢印で示すように、このときの吸い込み電流
は、ＶTT＝１．２５Ｖから抵抗ＲＴ及び抵抗ＲＳを流
れ、ＶSS＝０Ｖに流れ込む。このときには、ＶTT＝１．
２５Ｖから吸い込み電流が供給されるので問題は生じな
い。
５（ａ）に、出力信号がＬｏｗレベルの時の吸い込み電
流の流れを矢印で示すように、このときの吸い込み電流
は、ＶTT＝１．２５Ｖから抵抗ＲＴ及び抵抗ＲＳを流
れ、ＶSS＝０Ｖに流れ込む。このときには、ＶTT＝１．
２５Ｖから吸い込み電流が供給されるので問題は生じな
い。
【０００８】ところが、図５（ｂ）に示すように、出力
信号がＨｉｇｈレベル時の吸い込み電流は、ＶDDQ ＝
２．５Ｖから抵抗ＲＳ及び抵抗ＲＴを流れて、ＶTT＝
１．２５Ｖに流れ込む。したがって、このときにＶTT電
源の構成が問題となる。
信号がＨｉｇｈレベル時の吸い込み電流は、ＶDDQ ＝
２．５Ｖから抵抗ＲＳ及び抵抗ＲＴを流れて、ＶTT＝
１．２５Ｖに流れ込む。したがって、このときにＶTT電
源の構成が問題となる。
【０００９】したがって、従来は＋５．０Ｖを電源ユニ
ットから供給すれば、動作可能であったコントローラ基
板が、複数の電源電圧の供給を受けるか、または、＋
５．０Ｖの電源の供給を受けて、コントローラ基板上
で、複数の電源電圧に変換する必要がある。
ットから供給すれば、動作可能であったコントローラ基
板が、複数の電源電圧の供給を受けるか、または、＋
５．０Ｖの電源の供給を受けて、コントローラ基板上
で、複数の電源電圧に変換する必要がある。
【００１０】そして、＋５．０Ｖの電源から複数の電源
電圧を供給する方式としては、一般に、３端子レギュレ
ータを使用した熱消費による方式とＤＣ−ＤＣコンバー
タを使用したスイッチング変換方式がある。
電圧を供給する方式としては、一般に、３端子レギュレ
ータを使用した熱消費による方式とＤＣ−ＤＣコンバー
タを使用したスイッチング変換方式がある。
【００１１】ところが、このような従来の電源供給技術
にあっては、安価にかつ高効率に安定して電源供給を行
う上で、改良の必要があった。
にあっては、安価にかつ高効率に安定して電源供給を行
う上で、改良の必要があった。
【００１２】すなわち、＋５．０Ｖの電源から複数の電
源電圧を供給する第１の方式である３端子レギュレータ
においては、構造がシンプルであるため、低コスト化が
可能であるが、熱に変換するため、発熱が大きく、変換
効率が悪く、近年問題となっている消費電力が大きく、
エネルギー消費量を抑制して、環境問題が叫ばれている
現在、改良の必要があった。
源電圧を供給する第１の方式である３端子レギュレータ
においては、構造がシンプルであるため、低コスト化が
可能であるが、熱に変換するため、発熱が大きく、変換
効率が悪く、近年問題となっている消費電力が大きく、
エネルギー消費量を抑制して、環境問題が叫ばれている
現在、改良の必要があった。
【００１３】また、＋５．０Ｖの電源から複数の電源電
圧を供給する第２の方式であるＤＣ−ＤＣコンバータを
使用したスイッチング変換方式にあっては、変換効率は
良好であるが、コストが高く、低コスト化のためには、
複数のＤＣ−ＤＣコンバータを用いることができないと
いう問題があった。
圧を供給する第２の方式であるＤＣ−ＤＣコンバータを
使用したスイッチング変換方式にあっては、変換効率は
良好であるが、コストが高く、低コスト化のためには、
複数のＤＣ−ＤＣコンバータを用いることができないと
いう問題があった。
【００１４】そして、従来、出力可変型ＤＣ／ＤＣコン
バータは、図６に外部帰還電圧設定端子付きＤＣ／ＤＣ
コンバータ１００をブロック図で示すように、ＤＣ−Ｄ
Ｃコンバータ制御用のＩＣ１０１、抵抗Ｒｓｃ、外付け
コンデンサＣｔ、コンデンサＣ２、トランジスタＴｒ
１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイオードＤ
１、トランスＴ１、コンデンサＣ１、トランジスタＴｒ
３及びコンデンサＣ２等を備えており、ＤＣ−ＤＣコン
バータ制御用のＩＣ１０１は、高利得エラーアンプ（Ｃ
ｏｍｐ）１０２、基準電圧レギュレータ（ＲｅｆＲｅ
ｇ）１０３、充放電型発振器（Ｏｓｅ）１０４、パルス
幅変調ラッチ１０５、抵抗Ｒ１〜Ｒ４及びオペアンプＯ
Ｐ１等を内蔵している。
バータは、図６に外部帰還電圧設定端子付きＤＣ／ＤＣ
コンバータ１００をブロック図で示すように、ＤＣ−Ｄ
Ｃコンバータ制御用のＩＣ１０１、抵抗Ｒｓｃ、外付け
コンデンサＣｔ、コンデンサＣ２、トランジスタＴｒ
１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイオードＤ
１、トランスＴ１、コンデンサＣ１、トランジスタＴｒ
３及びコンデンサＣ２等を備えており、ＤＣ−ＤＣコン
バータ制御用のＩＣ１０１は、高利得エラーアンプ（Ｃ
ｏｍｐ）１０２、基準電圧レギュレータ（ＲｅｆＲｅ
ｇ）１０３、充放電型発振器（Ｏｓｅ）１０４、パルス
幅変調ラッチ１０５、抵抗Ｒ１〜Ｒ４及びオペアンプＯ
Ｐ１等を内蔵している。
【００１５】ＩＣ１０１は、高利得エラーアンプ（Ｃｏ
ｍｐ）１０２で、Ｖｏｕｔ電圧をＲ１／（Ｒ１＋Ｒ２）
で分圧した電圧値と基準電圧レギュレータ（ＲｅｆＲｅ
ｇ）１０３の出力電圧とを比較し、差を増幅する。充放
電型発振器（Ｏｓｅ）１０４は、電流センスコンパレー
タを内蔵し、抵抗ＲｓｃでＤＣ−ＤＣコンバータ１００
に流れる電流を検出して、電流の最大値Ｉｐｋを検出し
てリミットをかけるとともに、外付けコンデンサＣｔに
より発振周波数を可変して、ＰＷＢを発生する。パルス
幅変調ラッチ１０５は、高利得エラーアンプ（Ｃｏｍ
ｐ）１０２で出力電圧比較して高利得増幅した結果をＰ
ＷＭ幅変調する。
ｍｐ）１０２で、Ｖｏｕｔ電圧をＲ１／（Ｒ１＋Ｒ２）
で分圧した電圧値と基準電圧レギュレータ（ＲｅｆＲｅ
ｇ）１０３の出力電圧とを比較し、差を増幅する。充放
電型発振器（Ｏｓｅ）１０４は、電流センスコンパレー
タを内蔵し、抵抗ＲｓｃでＤＣ−ＤＣコンバータ１００
に流れる電流を検出して、電流の最大値Ｉｐｋを検出し
てリミットをかけるとともに、外付けコンデンサＣｔに
より発振周波数を可変して、ＰＷＢを発生する。パルス
幅変調ラッチ１０５は、高利得エラーアンプ（Ｃｏｍ
ｐ）１０２で出力電圧比較して高利得増幅した結果をＰ
ＷＭ幅変調する。
【００１６】ＤＣ−ＤＣコンバータ１００は、このＰＷ
Ｍ変調された波形で、トランジスタＴｒ１とトランジス
タＴｒ２からなるシングル・トーテン・ポール出力段に
よりパワーＭＯＳ ＦＥＴＱ１を直接ドライブし、Ｖｉ
ｎである＋５．０ＶをＯＮ／ＯＦＦすることにより、ト
ランスＴ１に電磁界を発生させる。ＤＣ−ＤＣコンバー
タ１００は、ダイオードＤ１で、パワーＭＯＳ ＦＥＴ
Ｑ１がＯＦＦしたときに、トランスＴ１に電流を流れ続
けさせ、スイッチグされたエネルギを、コンデンサＣ１
で平滑して、Ｖｏｕｔ＋２．５Ｖとして出力するととも
に、上記抵抗Ｒ１、Ｒ２を介して帰還する。
Ｍ変調された波形で、トランジスタＴｒ１とトランジス
タＴｒ２からなるシングル・トーテン・ポール出力段に
よりパワーＭＯＳ ＦＥＴＱ１を直接ドライブし、Ｖｉ
ｎである＋５．０ＶをＯＮ／ＯＦＦすることにより、ト
ランスＴ１に電磁界を発生させる。ＤＣ−ＤＣコンバー
タ１００は、ダイオードＤ１で、パワーＭＯＳ ＦＥＴ
Ｑ１がＯＦＦしたときに、トランスＴ１に電流を流れ続
けさせ、スイッチグされたエネルギを、コンデンサＣ１
で平滑して、Ｖｏｕｔ＋２．５Ｖとして出力するととも
に、上記抵抗Ｒ１、Ｒ２を介して帰還する。
【００１７】そして、図６のＤＣ−ＤＣコンバータ１０
０は、固定出力型ＤＣ−ＤＣコンバータとして、動作さ
せることもできる。そして、ＩＣ１０１の内部に構成さ
れた分圧抵抗Ｒ１、Ｒ２は、ＩＣ１０１の製造時に、レ
ーザートリミング等の技術を使用して、１％以下の高性
能を作ることができ、かつ、ＩＣ１０１内の温度上昇等
により出力電圧の温度環境による総合変動を緩和するこ
とができる。
０は、固定出力型ＤＣ−ＤＣコンバータとして、動作さ
せることもできる。そして、ＩＣ１０１の内部に構成さ
れた分圧抵抗Ｒ１、Ｒ２は、ＩＣ１０１の製造時に、レ
ーザートリミング等の技術を使用して、１％以下の高性
能を作ることができ、かつ、ＩＣ１０１内の温度上昇等
により出力電圧の温度環境による総合変動を緩和するこ
とができる。
【００１８】そして、ＤＣ−ＤＣコンバータ１００は、
電圧Ｖｏｕｔが２．５Ｖに対して、電圧Ｖｏｕｔ２とし
て、１／２の１．２５Ｖを出力する。ＤＣ−ＤＣコンバ
ータ１００は、オペアンプＯＰ１により電圧Ｖｏｕｔ２
をバッファして、外部との負荷と遮断するが、オペアン
プＯＰ１の出力電圧Ｖｏｕｔ２は、数百ｍＡと微少電流
までしか供給できない。
電圧Ｖｏｕｔが２．５Ｖに対して、電圧Ｖｏｕｔ２とし
て、１／２の１．２５Ｖを出力する。ＤＣ−ＤＣコンバ
ータ１００は、オペアンプＯＰ１により電圧Ｖｏｕｔ２
をバッファして、外部との負荷と遮断するが、オペアン
プＯＰ１の出力電圧Ｖｏｕｔ２は、数百ｍＡと微少電流
までしか供給できない。
【００１９】しかしながら、負荷に必要な電流は、回路
構成によりまちまちであり、全てを満足することはでき
ない。
構成によりまちまちであり、全てを満足することはでき
ない。
【００２０】図６では、電流増幅を目的とした外部付け
トランジスタＴｒ３を接続するため、オペアンプＯＰ１
の出力端子をトランジスタＴｒ３のベースへ接続し、ト
ランジスタＴｒ３のエミッタを、オペアンプＯＰ１のマ
イナス入力に接続した構成にすることにより、トランジ
スタＴｒ３のエミッタ電圧を、１／２Ｖｏｕｔ１に帰還
制御して、電流を増幅している。
トランジスタＴｒ３を接続するため、オペアンプＯＰ１
の出力端子をトランジスタＴｒ３のベースへ接続し、ト
ランジスタＴｒ３のエミッタを、オペアンプＯＰ１のマ
イナス入力に接続した構成にすることにより、トランジ
スタＴｒ３のエミッタ電圧を、１／２Ｖｏｕｔ１に帰還
制御して、電流を増幅している。
【００２１】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、図６に×印を伴う矢印で示す吸い込み電流
ｉの流れる構成とはなっていないため、Ｖｏｕｔ２＝
１．２５Ｖは、異常電圧として、電圧が徐々に上昇し始
めるという問題があった。
来技術では、図６に×印を伴う矢印で示す吸い込み電流
ｉの流れる構成とはなっていないため、Ｖｏｕｔ２＝
１．２５Ｖは、異常電圧として、電圧が徐々に上昇し始
めるという問題があった。
【００２２】そこで、請求項１記載の発明は、供給され
る単一電源から複数の出力電圧を生成して負荷回路に供
給するに際して、複数の出力電圧のうち、吸い込み電流
の発生する負荷回路に電圧供給する出力電圧端子部分
に、当該出力電圧よりも少し電圧の高いツェナー電圧を
有するツェナーダイオードを設け、負荷回路からの吸い
込み電流による電圧上昇を抑制することにより、複数の
ＤＣ−ＤＣコンバータ等の電源供給回路を設けることな
く、吸い込み電流の発生する負荷回路に出力する出力電
圧がツェナー電圧以上になった吸い込み電流をツェナダ
イオードに流して、異常電圧として上昇することを防止
し、安定性の高い複数の出力電圧を安価かつ効率的に供
給する電源供給回路を提供することを目的としている。
る単一電源から複数の出力電圧を生成して負荷回路に供
給するに際して、複数の出力電圧のうち、吸い込み電流
の発生する負荷回路に電圧供給する出力電圧端子部分
に、当該出力電圧よりも少し電圧の高いツェナー電圧を
有するツェナーダイオードを設け、負荷回路からの吸い
込み電流による電圧上昇を抑制することにより、複数の
ＤＣ−ＤＣコンバータ等の電源供給回路を設けることな
く、吸い込み電流の発生する負荷回路に出力する出力電
圧がツェナー電圧以上になった吸い込み電流をツェナダ
イオードに流して、異常電圧として上昇することを防止
し、安定性の高い複数の出力電圧を安価かつ効率的に供
給する電源供給回路を提供することを目的としている。
【００２３】請求項２記載の発明は、供給される単一電
源から複数の出力電圧を生成して負荷回路に供給するに
際して、複数の出力電圧のうち、吸い込み電流の発生す
る負荷回路に電圧供給する出力電圧端子部分に、当該出
力電圧と同じ電圧が帰還比較電圧に設定されているシャ
ントレギュレータを設け、負荷回路からの吸い込み電流
による電圧上昇を抑制することにより、複数のＤＣ−Ｄ
Ｃコンバータ等の電源供給回路を設けることなく、吸い
込み電流の発生する負荷回路に出力する出力電圧が当該
出力電圧以上になった吸い込み電流をシャントレギュレ
ータに流して、出力電圧にまで抑え、異常電圧として上
昇することを防止して、安定性の高い複数の出力電圧を
安価かつ効率的に供給する電源供給回路を提供すること
を目的としている。
源から複数の出力電圧を生成して負荷回路に供給するに
際して、複数の出力電圧のうち、吸い込み電流の発生す
る負荷回路に電圧供給する出力電圧端子部分に、当該出
力電圧と同じ電圧が帰還比較電圧に設定されているシャ
ントレギュレータを設け、負荷回路からの吸い込み電流
による電圧上昇を抑制することにより、複数のＤＣ−Ｄ
Ｃコンバータ等の電源供給回路を設けることなく、吸い
込み電流の発生する負荷回路に出力する出力電圧が当該
出力電圧以上になった吸い込み電流をシャントレギュレ
ータに流して、出力電圧にまで抑え、異常電圧として上
昇することを防止して、安定性の高い複数の出力電圧を
安価かつ効率的に供給する電源供給回路を提供すること
を目的としている。
【００２４】請求項３記載の発明は、供給される単一電
源から複数の出力電圧を生成して負荷回路に供給するに
際して、複数の出力電圧のうち、吸い込み電流の発生す
る負荷回路に電圧供給する出力電圧端子部分に、吐き出
し電流回路と吸い込み電流回路を有するＢ級アンプを設
け、負荷回路からの吸い込み電流を当該出力電圧で制御
することにより、吸い込み電流が発生したときに、吐き
出し電流回路と吸い込み電流回路で、出力電圧にまで抑
え、異常電圧として上昇することを防止して、安定性の
高い複数の出力電圧を安価かつ効率的に供給する電源供
給回路を提供することを目的としている。
源から複数の出力電圧を生成して負荷回路に供給するに
際して、複数の出力電圧のうち、吸い込み電流の発生す
る負荷回路に電圧供給する出力電圧端子部分に、吐き出
し電流回路と吸い込み電流回路を有するＢ級アンプを設
け、負荷回路からの吸い込み電流を当該出力電圧で制御
することにより、吸い込み電流が発生したときに、吐き
出し電流回路と吸い込み電流回路で、出力電圧にまで抑
え、異常電圧として上昇することを防止して、安定性の
高い複数の出力電圧を安価かつ効率的に供給する電源供
給回路を提供することを目的としている。
【００２５】請求項４記載の発明は、供給される単一電
源から複数の出力電圧を生成して負荷回路に供給するに
際して、複数の出力電圧のうち、吸い込み電流の発生す
る負荷回路に電圧供給する出力電圧端子部分に、吐き出
し電流回路と吸い込み電流回路を有するＢ級アンプを設
けるとともに、他の出力電圧側にＭ結合トランスを設
け、当該Ｍ結合トランスの２次側から当該他の出力電圧
の約１／２の直流電圧を取り出して、Ｂ級アンプの電源
として供給することにより、熱エネルギーとしての消費
を抑制し、安定性の高い複数の出力電圧を安価かつより
一層効率的に供給する電源供給回路を提供することを目
的としている。
源から複数の出力電圧を生成して負荷回路に供給するに
際して、複数の出力電圧のうち、吸い込み電流の発生す
る負荷回路に電圧供給する出力電圧端子部分に、吐き出
し電流回路と吸い込み電流回路を有するＢ級アンプを設
けるとともに、他の出力電圧側にＭ結合トランスを設
け、当該Ｍ結合トランスの２次側から当該他の出力電圧
の約１／２の直流電圧を取り出して、Ｂ級アンプの電源
として供給することにより、熱エネルギーとしての消費
を抑制し、安定性の高い複数の出力電圧を安価かつより
一層効率的に供給する電源供給回路を提供することを目
的としている。
【００２６】
【課題を解決するための手段】請求項１記載の発明の電
源供給回路は、供給される単一電源から複数の出力電圧
を生成して負荷回路に供給する電源供給回路において、
前記複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、当該出力電
圧よりも少し電圧の高いツェナー電圧を有するツェナー
ダイオードを設け、前記負荷回路からの吸い込み電流に
よる電圧上昇を抑制することにより、上記目的を達成し
ている。
源供給回路は、供給される単一電源から複数の出力電圧
を生成して負荷回路に供給する電源供給回路において、
前記複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、当該出力電
圧よりも少し電圧の高いツェナー電圧を有するツェナー
ダイオードを設け、前記負荷回路からの吸い込み電流に
よる電圧上昇を抑制することにより、上記目的を達成し
ている。
【００２７】上記構成によれば、供給される単一電源か
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、当該出力電
圧よりも少し電圧の高いツェナー電圧を有するツェナー
ダイオードを設け、負荷回路からの吸い込み電流による
電圧上昇を抑制しているので、複数のＤＣ−ＤＣコンバ
ータ等の電源供給回路を設けることなく、吸い込み電流
の発生する負荷回路に出力する出力電圧がツェナー電圧
以上になった吸い込み電流をツェナダイオードに流し
て、異常電圧として上昇することを防止することがで
き、安定性の高い複数の出力電圧を安価かつ効率的に供
給することができる。
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、当該出力電
圧よりも少し電圧の高いツェナー電圧を有するツェナー
ダイオードを設け、負荷回路からの吸い込み電流による
電圧上昇を抑制しているので、複数のＤＣ−ＤＣコンバ
ータ等の電源供給回路を設けることなく、吸い込み電流
の発生する負荷回路に出力する出力電圧がツェナー電圧
以上になった吸い込み電流をツェナダイオードに流し
て、異常電圧として上昇することを防止することがで
き、安定性の高い複数の出力電圧を安価かつ効率的に供
給することができる。
【００２８】請求項２記載の発明の電源供給回路は、供
給される単一電源から複数の出力電圧を生成して負荷回
路に供給する電源供給回路において、前記複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、当該出力電圧と同じ電圧が帰
還比較電圧に設定されているシャントレギュレータを設
け、前記負荷回路からの吸い込み電流による電圧上昇を
抑制することにより、上記目的を達成している。
給される単一電源から複数の出力電圧を生成して負荷回
路に供給する電源供給回路において、前記複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、当該出力電圧と同じ電圧が帰
還比較電圧に設定されているシャントレギュレータを設
け、前記負荷回路からの吸い込み電流による電圧上昇を
抑制することにより、上記目的を達成している。
【００２９】上記構成によれば、供給される単一電源か
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、当該出力電
圧と同じ電圧が帰還比較電圧に設定されているシャント
レギュレータを設け、負荷回路からの吸い込み電流によ
る電圧上昇を抑制しているので、複数のＤＣ−ＤＣコン
バータ等の電源供給回路を設けることなく、吸い込み電
流の発生する負荷回路に出力する出力電圧が当該出力電
圧以上になった吸い込み電流をシャントレギュレータに
流して、出力電圧にまで抑えることができ、異常電圧と
して上昇することを防止して、安定性の高い複数の出力
電圧を安価かつ効率的に供給することができる。
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、当該出力電
圧と同じ電圧が帰還比較電圧に設定されているシャント
レギュレータを設け、負荷回路からの吸い込み電流によ
る電圧上昇を抑制しているので、複数のＤＣ−ＤＣコン
バータ等の電源供給回路を設けることなく、吸い込み電
流の発生する負荷回路に出力する出力電圧が当該出力電
圧以上になった吸い込み電流をシャントレギュレータに
流して、出力電圧にまで抑えることができ、異常電圧と
して上昇することを防止して、安定性の高い複数の出力
電圧を安価かつ効率的に供給することができる。
【００３０】請求項３記載の発明の電源供給回路は、供
給される単一電源から複数の出力電圧を生成して負荷回
路に供給する電源供給回路において、前記複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、吐き出し電流回路と吸い込み
電流回路を有するＢ級アンプを設け、前記負荷回路から
の吸い込み電流を当該出力電圧で制御することにより、
上記目的を達成している。
給される単一電源から複数の出力電圧を生成して負荷回
路に供給する電源供給回路において、前記複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、吐き出し電流回路と吸い込み
電流回路を有するＢ級アンプを設け、前記負荷回路から
の吸い込み電流を当該出力電圧で制御することにより、
上記目的を達成している。
【００３１】上記構成によれば、供給される単一電源か
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、吐き出し電
流回路と吸い込み電流回路を有するＢ級アンプを設け、
負荷回路からの吸い込み電流を当該出力電圧で制御して
いるので、吸い込み電流が発生したときに、吐き出し電
流回路と吸い込み電流回路で、出力電圧にまで抑えるこ
とができ、異常電圧として上昇することを防止して、安
定性の高い複数の出力電圧を安価かつ効率的に供給する
ことができる。
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、吐き出し電
流回路と吸い込み電流回路を有するＢ級アンプを設け、
負荷回路からの吸い込み電流を当該出力電圧で制御して
いるので、吸い込み電流が発生したときに、吐き出し電
流回路と吸い込み電流回路で、出力電圧にまで抑えるこ
とができ、異常電圧として上昇することを防止して、安
定性の高い複数の出力電圧を安価かつ効率的に供給する
ことができる。
【００３２】請求項４記載の発明の電源供給回路は、供
給される単一電源から複数の出力電圧を生成して負荷回
路に供給する電源供給回路において、前記複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、吐き出し電流回路と吸い込み
電流回路を有するＢ級アンプを設けるとともに、他の出
力電圧側にＭ結合トランスを設け、当該Ｍ結合トランス
の２次側から当該他の出力電圧の約１／２の直流電圧を
取り出して、前記Ｂ級アンプの電源として供給すること
により、上記目的を達成している。
給される単一電源から複数の出力電圧を生成して負荷回
路に供給する電源供給回路において、前記複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、吐き出し電流回路と吸い込み
電流回路を有するＢ級アンプを設けるとともに、他の出
力電圧側にＭ結合トランスを設け、当該Ｍ結合トランス
の２次側から当該他の出力電圧の約１／２の直流電圧を
取り出して、前記Ｂ級アンプの電源として供給すること
により、上記目的を達成している。
【００３３】上記構成によれば、供給される単一電源か
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、吐き出し電
流回路と吸い込み電流回路を有するＢ級アンプを設ける
とともに、他の出力電圧側にＭ結合トランスを設け、当
該Ｍ結合トランスの２次側から当該他の出力電圧の約１
／２の直流電圧を取り出して、Ｂ級アンプの電源として
供給しているので、熱エネルギーとしての消費を抑制す
ることができ、安定性の高い複数の出力電圧を安価かつ
より一層効率的に供給することができる。
ら複数の出力電圧を生成して負荷回路に供給するに際し
て、複数の出力電圧のうち、吸い込み電流の発生する負
荷回路に電圧供給する出力電圧端子部分に、吐き出し電
流回路と吸い込み電流回路を有するＢ級アンプを設ける
とともに、他の出力電圧側にＭ結合トランスを設け、当
該Ｍ結合トランスの２次側から当該他の出力電圧の約１
／２の直流電圧を取り出して、Ｂ級アンプの電源として
供給しているので、熱エネルギーとしての消費を抑制す
ることができ、安定性の高い複数の出力電圧を安価かつ
より一層効率的に供給することができる。
【００３４】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
【００３５】図１は、本発明の電源供給回路の第１の実
施の形態を適用したＤＣ−ＤＣコンバータ１の回路構成
図である。
施の形態を適用したＤＣ−ＤＣコンバータ１の回路構成
図である。
【００３６】図１において、ＤＣ−ＤＣコンバータ１
は、ＤＣ−ＤＣコンバータ制御用のＩＣ２、抵抗Ｒｓ
ｃ、外付けコンデンサＣｔ、コンデンサＣ２、トランジ
スタＴｒ１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイ
オードＤ１、トランスＴ１、コンデンサＣ１、トランジ
スタＴｒ３、コンデンサＣ２及びツェナーダイオードＤ
２等を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ
２は、高利得エラーアンプ（Ｃｏｍｐ）３、基準電圧レ
ギュレータ（ＲｅｆＲｅｇ）４、充放電型発振器（Ｏｓ
ｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ４及びオ
ペアンプＯＰ１等を内蔵している。
は、ＤＣ−ＤＣコンバータ制御用のＩＣ２、抵抗Ｒｓ
ｃ、外付けコンデンサＣｔ、コンデンサＣ２、トランジ
スタＴｒ１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイ
オードＤ１、トランスＴ１、コンデンサＣ１、トランジ
スタＴｒ３、コンデンサＣ２及びツェナーダイオードＤ
２等を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ
２は、高利得エラーアンプ（Ｃｏｍｐ）３、基準電圧レ
ギュレータ（ＲｅｆＲｅｇ）４、充放電型発振器（Ｏｓ
ｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ４及びオ
ペアンプＯＰ１等を内蔵している。
【００３７】ＩＣ２は、高利得エラーアンプ（Ｃｏｍ
ｐ）３で、出力電圧Ｖout1をＲ１／（Ｒ１＋Ｒ２）で分
圧した電圧値と基準電圧レギュレータ（ＲｅｆＲｅｇ）
４の出力電圧とを比較し、差を増幅する。充放電型発振
器（Ｏｓｅ）５は、電流センスコンパレータを内蔵し、
抵抗ＲｓｃでＤＣ−ＤＣコンバータ１に流れる電流を検
出して、電流の最大値Ｉｐｋを検出してリミットをかけ
るとともに、外付けコンデンサＣT により発振周波数を
可変して、ＰＷＢを発生する。パルス幅変調ラッチ６
は、高利得エラーアンプ（Ｃｏｍｐ）３で出力電圧比較
して高利得増幅した結果をＰＷＭ幅変調する。
ｐ）３で、出力電圧Ｖout1をＲ１／（Ｒ１＋Ｒ２）で分
圧した電圧値と基準電圧レギュレータ（ＲｅｆＲｅｇ）
４の出力電圧とを比較し、差を増幅する。充放電型発振
器（Ｏｓｅ）５は、電流センスコンパレータを内蔵し、
抵抗ＲｓｃでＤＣ−ＤＣコンバータ１に流れる電流を検
出して、電流の最大値Ｉｐｋを検出してリミットをかけ
るとともに、外付けコンデンサＣT により発振周波数を
可変して、ＰＷＢを発生する。パルス幅変調ラッチ６
は、高利得エラーアンプ（Ｃｏｍｐ）３で出力電圧比較
して高利得増幅した結果をＰＷＭ幅変調する。
【００３８】ＤＣ−ＤＣコンバータ１は、このＰＷＭ変
調された波形で、トランジスタＴｒ１とトランジスタＴ
ｒ２からなるシングル・トーテン・ポール出力段により
パワーＭＯＳ ＦＥＴＱ１を直接ドライブし、Ｖｉｎで
ある＋５．０ＶをＯＮ／ＯＦＦすることにより、トラン
スＴ１に電磁界を発生させる。ＤＣ−ＤＣコンバータ１
は、ダイオードＤ１で、パワーＭＯＳ ＦＥＴＱ１がＯ
ＦＦしたときに、トランスＴ１に電流を流れ続けさせ、
スイッチグされたエネルギを、コンデンサＣ１で平滑し
て、出力電圧Ｖout1として、＋２．５Ｖを出力するとと
もに、上記抵抗Ｒ１、Ｒ２を介して高利得エラーアンプ
（Ｃｏｍｐ）３に帰還する。
調された波形で、トランジスタＴｒ１とトランジスタＴ
ｒ２からなるシングル・トーテン・ポール出力段により
パワーＭＯＳ ＦＥＴＱ１を直接ドライブし、Ｖｉｎで
ある＋５．０ＶをＯＮ／ＯＦＦすることにより、トラン
スＴ１に電磁界を発生させる。ＤＣ−ＤＣコンバータ１
は、ダイオードＤ１で、パワーＭＯＳ ＦＥＴＱ１がＯ
ＦＦしたときに、トランスＴ１に電流を流れ続けさせ、
スイッチグされたエネルギを、コンデンサＣ１で平滑し
て、出力電圧Ｖout1として、＋２．５Ｖを出力するとと
もに、上記抵抗Ｒ１、Ｒ２を介して高利得エラーアンプ
（Ｃｏｍｐ）３に帰還する。
【００３９】そして、ＩＣ２の内部に構成された分圧抵
抗Ｒ１、Ｒ２は、ＩＣ２の製造時に、レーザートリミン
グ等の技術を使用して、１％以下の高性能を作ることが
でき、かつ、ＩＣ２内の温度上昇等により出力電圧の温
度環境による総合変動を緩和することができる。
抗Ｒ１、Ｒ２は、ＩＣ２の製造時に、レーザートリミン
グ等の技術を使用して、１％以下の高性能を作ることが
でき、かつ、ＩＣ２内の温度上昇等により出力電圧の温
度環境による総合変動を緩和することができる。
【００４０】ＤＣ−ＤＣコンバータ１は、出力電圧Ｖou
t1が２．５Ｖに対して、出力電圧Ｖout1の１／２の１．
２５Ｖを出力電圧Ｖout2として出力する。
t1が２．５Ｖに対して、出力電圧Ｖout1の１／２の１．
２５Ｖを出力電圧Ｖout2として出力する。
【００４１】そして、ＤＣ−ＤＣコンバータ２は、オペ
アンプＯＰ１によりこの出力電圧Ｖout2をバッファし
て、外部との負荷と遮断するが、オペアンプＯＰ１の出
力電圧Ｖout2は、数百ｍＡと微少電流までしか供給でき
ない。
アンプＯＰ１によりこの出力電圧Ｖout2をバッファし
て、外部との負荷と遮断するが、オペアンプＯＰ１の出
力電圧Ｖout2は、数百ｍＡと微少電流までしか供給でき
ない。
【００４２】ＤＣ−ＤＣコンバータ１は、電流増幅を目
的とする外部付けトランジスタＴｒ３を接続するため
に、オペアンプＯＰ１の出力端子をトランジスタＴｒ３
のベースに接続し、トランジスタＴｒ３のエミッタを、
オペアンプＯＰ１のマイナス入力に接続して、トランジ
スタＴｒ３のエミッタ電圧を、１／２Ｖout1に帰還制御
して電流を増幅している。
的とする外部付けトランジスタＴｒ３を接続するため
に、オペアンプＯＰ１の出力端子をトランジスタＴｒ３
のベースに接続し、トランジスタＴｒ３のエミッタを、
オペアンプＯＰ１のマイナス入力に接続して、トランジ
スタＴｒ３のエミッタ電圧を、１／２Ｖout1に帰還制御
して電流を増幅している。
【００４３】そして、ＤＣ−ＤＣコンバータ１は、トラ
ンジスタＴｒ３のエミッタの出力段に、ツェナーダイオ
ードＤ２が接続されており、ツェナーダイオードＤ２
は、出力Ｖout2の電圧値である＋１．２５Ｖよりも高い
ツェナー電圧Ｖｚを有している。
ンジスタＴｒ３のエミッタの出力段に、ツェナーダイオ
ードＤ２が接続されており、ツェナーダイオードＤ２
は、出力Ｖout2の電圧値である＋１．２５Ｖよりも高い
ツェナー電圧Ｖｚを有している。
【００４４】したがって、本実施の形態のＤＣ−ＤＣコ
ンバータ１は、出力信号がＬｏｗレベルであり電流の流
れが供給状態であるときには、＋１．２５Ｖ以下にな
り、ツエナーダイオードＤ２は動作しない。
ンバータ１は、出力信号がＬｏｗレベルであり電流の流
れが供給状態であるときには、＋１．２５Ｖ以下にな
り、ツエナーダイオードＤ２は動作しない。
【００４５】ところが、出力信号がＨｉｇｈレベルにな
り電流が吸い込み方向になると、徐々に電流の行き先が
無くなり、出力電圧Ｖout2が電圧上昇し始めて、ツェナ
ーＶｚ電圧を越えた瞬間に、吸い込み電流がツェナーダ
イオードＤ２に流れ込んで、出力電圧Ｖout2の電圧上昇
を抑える。
り電流が吸い込み方向になると、徐々に電流の行き先が
無くなり、出力電圧Ｖout2が電圧上昇し始めて、ツェナ
ーＶｚ電圧を越えた瞬間に、吸い込み電流がツェナーダ
イオードＤ２に流れ込んで、出力電圧Ｖout2の電圧上昇
を抑える。
【００４６】このように、本実施の形態のＤＣ−ＤＣコ
ンバータ１は、供給される単一電源から複数の出力電圧
を生成して負荷回路に供給するに際して、複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、当該出力電圧よりも少し電圧
の高いツェナー電圧を有するツェナーダイオードＤ２を
設け、負荷回路からの吸い込み電流による電圧上昇を抑
制している。
ンバータ１は、供給される単一電源から複数の出力電圧
を生成して負荷回路に供給するに際して、複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、当該出力電圧よりも少し電圧
の高いツェナー電圧を有するツェナーダイオードＤ２を
設け、負荷回路からの吸い込み電流による電圧上昇を抑
制している。
【００４７】したがって、複数のＤＣ−ＤＣコンバータ
を設けることなく、吸い込み電流の発生する負荷回路に
出力する出力電圧がツェナー電圧以上になった吸い込み
電流をツェナダイオードＤ２に流して、異常電圧として
上昇することを防止することができ、安定性の高い複数
の出力電圧を安価かつ効率的に供給することができる。
を設けることなく、吸い込み電流の発生する負荷回路に
出力する出力電圧がツェナー電圧以上になった吸い込み
電流をツェナダイオードＤ２に流して、異常電圧として
上昇することを防止することができ、安定性の高い複数
の出力電圧を安価かつ効率的に供給することができる。
【００４８】図２は、本発明の電源供給回路の第２の実
施の形態を適用したＤＣ−ＤＣコンバータ１０の回路構
成図である。
施の形態を適用したＤＣ−ＤＣコンバータ１０の回路構
成図である。
【００４９】なお、本実施の形態は、上記第１の実施の
形態のＤＣ−ＤＣコンバータ１と同様のＤＣ−ＤＣコン
バータに適用したものであり、本実施の形態の説明にお
いては、上記第１の実施の形態のＤＣ−ＤＣコンバータ
１と同様の構成部分については、同一の符号をまま用い
て、説明する。
形態のＤＣ−ＤＣコンバータ１と同様のＤＣ−ＤＣコン
バータに適用したものであり、本実施の形態の説明にお
いては、上記第１の実施の形態のＤＣ−ＤＣコンバータ
１と同様の構成部分については、同一の符号をまま用い
て、説明する。
【００５０】図２において、ＤＣ−ＤＣコンバータ１０
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と
同様のＩＣ２、抵抗Ｒｓｃ、外付けコンデンサＣｔ、コ
ンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パワーＭ
ＯＳ ＦＥＴＱ１、ダイオードＤ１、トランスＴ１、コ
ンデンサＣ１、トランジスタＴｒ３及びコンデンサＣ２
等を備えているとともに、シャントレギュレータＤ３及
びシャントレギュレータＤ３に接続された抵抗Ｒ５、Ｒ
６を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ２
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１の
ＩＣ２と同様に、高利得エラーアンプ（Ｃｏｍｐ）３、
基準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発
振器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜
Ｒ４及びオペアンプＯＰ１等を内蔵している。
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と
同様のＩＣ２、抵抗Ｒｓｃ、外付けコンデンサＣｔ、コ
ンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パワーＭ
ＯＳ ＦＥＴＱ１、ダイオードＤ１、トランスＴ１、コ
ンデンサＣ１、トランジスタＴｒ３及びコンデンサＣ２
等を備えているとともに、シャントレギュレータＤ３及
びシャントレギュレータＤ３に接続された抵抗Ｒ５、Ｒ
６を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ２
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１の
ＩＣ２と同様に、高利得エラーアンプ（Ｃｏｍｐ）３、
基準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発
振器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜
Ｒ４及びオペアンプＯＰ１等を内蔵している。
【００５１】シャントレギュレータＤ３は、トランジス
タＴｒ３のエミッタの出力段に、接続されており、シャ
ントレギュレータＤ３は、その比較電圧値Ｖref が、出
力電圧Ｖout2と同じ電圧のものが用いられている。
タＴｒ３のエミッタの出力段に、接続されており、シャ
ントレギュレータＤ３は、その比較電圧値Ｖref が、出
力電圧Ｖout2と同じ電圧のものが用いられている。
【００５２】抵抗Ｒ５と抵抗Ｒ６は、シャントレギュレ
ータＤ３の比較電圧端子に接続されており、その分圧電
圧値が、上記比較電圧値Ｖref となる抵抗値のものが用
いられている。
ータＤ３の比較電圧端子に接続されており、その分圧電
圧値が、上記比較電圧値Ｖref となる抵抗値のものが用
いられている。
【００５３】すなわち、シャントレギュレータＤ３が、
例えば、比較電圧値Ｖref ＝１．０Ｖのものであると、
Ｖref 端子に抵抗Ｒ５、Ｒ６の分圧電圧が１．０Ｖにな
る抵抗値のものを接続して、この比較電圧値Ｖref が
１．０Ｖになると、シャントレギュレータＤ３がツエナ
ー動作を行う。
例えば、比較電圧値Ｖref ＝１．０Ｖのものであると、
Ｖref 端子に抵抗Ｒ５、Ｒ６の分圧電圧が１．０Ｖにな
る抵抗値のものを接続して、この比較電圧値Ｖref が
１．０Ｖになると、シャントレギュレータＤ３がツエナ
ー動作を行う。
【００５４】例えば、抵抗Ｒを、Ｒ５＝２．５ＫΩ、抵
抗Ｒ６を、Ｒ６＝１０．０ＫΩに設定すると、出力電圧
ＶOUT2が１．２５Ｖよりも上昇すると、シャントレギュ
レータＤ３がツエナー動作を開始する。
抗Ｒ６を、Ｒ６＝１０．０ＫΩに設定すると、出力電圧
ＶOUT2が１．２５Ｖよりも上昇すると、シャントレギュ
レータＤ３がツエナー動作を開始する。
【００５５】したがって、本実施の形態のＤＣ−ＤＣコ
ンバータ１は、出力信号がＬｏｗレベルであり電流の流
れが供給状態であるときには、出力電圧Ｖout2が、＋
１．２５Ｖ以下になり、シャントレギュレータＤ３は動
作しない。
ンバータ１は、出力信号がＬｏｗレベルであり電流の流
れが供給状態であるときには、出力電圧Ｖout2が、＋
１．２５Ｖ以下になり、シャントレギュレータＤ３は動
作しない。
【００５６】ところが、出力信号がＨｉｇｈレベルにな
り電流が吸い込み方向になると、徐々に電流の行き先が
無くなり、出力電圧Ｖout2が上昇し始めてツェナーＶｚ
電圧を越えた瞬間に、吸い込み電流がシャントレギュレ
ータＤ３に流れ込んで、電圧上昇を抑える。
り電流が吸い込み方向になると、徐々に電流の行き先が
無くなり、出力電圧Ｖout2が上昇し始めてツェナーＶｚ
電圧を越えた瞬間に、吸い込み電流がシャントレギュレ
ータＤ３に流れ込んで、電圧上昇を抑える。
【００５７】このように、本実施の形態のＤＣ−ＤＣコ
ンバータ１は、供給される単一電源から複数の出力電圧
を生成して負荷回路に供給するに際して、複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、当該出力電圧と同じ電圧が帰
還比較電圧に設定されているシャントレギュレータＤ３
を設け、負荷回路からの吸い込み電流による電圧上昇を
抑制している。
ンバータ１は、供給される単一電源から複数の出力電圧
を生成して負荷回路に供給するに際して、複数の出力電
圧のうち、吸い込み電流の発生する負荷回路に電圧供給
する出力電圧端子部分に、当該出力電圧と同じ電圧が帰
還比較電圧に設定されているシャントレギュレータＤ３
を設け、負荷回路からの吸い込み電流による電圧上昇を
抑制している。
【００５８】したがって、複数のＤＣ−ＤＣコンバータ
を設けることなく、吸い込み電流の発生する負荷回路に
出力する出力電圧が当該出力電圧以上になった吸い込み
電流をシャントレギュレータＤ３に流して、出力電圧に
まで抑えることができ、異常電圧として上昇することを
防止して、安定性の高い複数の出力電圧を安価かつ効率
的に供給することができる。
を設けることなく、吸い込み電流の発生する負荷回路に
出力する出力電圧が当該出力電圧以上になった吸い込み
電流をシャントレギュレータＤ３に流して、出力電圧に
まで抑えることができ、異常電圧として上昇することを
防止して、安定性の高い複数の出力電圧を安価かつ効率
的に供給することができる。
【００５９】図３は、本発明の電源供給回路の第３の実
施の形態を適用したＤＣ−ＤＣコンバータ２０の回路構
成図である。
施の形態を適用したＤＣ−ＤＣコンバータ２０の回路構
成図である。
【００６０】なお、本実施の形態は、上記第１の実施の
形態のＤＣ−ＤＣコンバータ１と同様のＤＣ−ＤＣコン
バータに適用したものであり、本実施の形態の説明にお
いては、上記第１の実施の形態のＤＣ−ＤＣコンバータ
１と同様の構成部分については、同一の符号をまま用い
て、説明する。
形態のＤＣ−ＤＣコンバータ１と同様のＤＣ−ＤＣコン
バータに適用したものであり、本実施の形態の説明にお
いては、上記第１の実施の形態のＤＣ−ＤＣコンバータ
１と同様の構成部分については、同一の符号をまま用い
て、説明する。
【００６１】図３において、ＤＣ−ＤＣコンバータ２０
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と
同様の抵抗Ｒｓｃ、外付けコンデンサＣｔ、コンデンサ
Ｃ２、トランジスタＴｒ１、Ｔｒ２、パワーＭＯＳ Ｆ
ＥＴＱ１、ダイオードＤ１、トランスＴ１、コンデンサ
Ｃ１、トランジスタＴｒ３及びコンデンサＣ２等を備え
ているとともに、ＩＣ２１、トランジスタＴｒ３及びに
トランジスタＴｒ４を備えている。
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と
同様の抵抗Ｒｓｃ、外付けコンデンサＣｔ、コンデンサ
Ｃ２、トランジスタＴｒ１、Ｔｒ２、パワーＭＯＳ Ｆ
ＥＴＱ１、ダイオードＤ１、トランスＴ１、コンデンサ
Ｃ１、トランジスタＴｒ３及びコンデンサＣ２等を備え
ているとともに、ＩＣ２１、トランジスタＴｒ３及びに
トランジスタＴｒ４を備えている。
【００６２】ＤＣ−ＤＣコンバータ制御用のＩＣ２１
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１の
ＩＣ２と同様の高利得エラーアンプ（Ｃｏｍｐ）３、基
準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発振
器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ
４及びオペアンプＯＰ１等を内蔵しているとともに、オ
ペアンプＯＰ２を内蔵しており、オペアンプＯＰ２以外
は、上記第１の実施の形態のＩＣ２と同様の構成であ
る。
は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１の
ＩＣ２と同様の高利得エラーアンプ（Ｃｏｍｐ）３、基
準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発振
器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ
４及びオペアンプＯＰ１等を内蔵しているとともに、オ
ペアンプＯＰ２を内蔵しており、オペアンプＯＰ２以外
は、上記第１の実施の形態のＩＣ２と同様の構成であ
る。
【００６３】トランジスタＴｒ３とトランジスタＴｒ４
は、そのエミッタ同志が接続され、トランジスタＴｒ４
のコレクタが接地されている。
は、そのエミッタ同志が接続され、トランジスタＴｒ４
のコレクタが接地されている。
【００６４】オペアンプＯＰ２は、そのマイナス入力端
子がオペアンプＯＰ１のマイナス入力端子に接続され、
そのプラス入力端子には、出力電圧Ｖout1を抵抗Ｒ３と
抵抗Ｒ４で分圧した電圧が入力されている。
子がオペアンプＯＰ１のマイナス入力端子に接続され、
そのプラス入力端子には、出力電圧Ｖout1を抵抗Ｒ３と
抵抗Ｒ４で分圧した電圧が入力されている。
【００６５】オペアンプＯＰ２の出力端子は、トランジ
スタＴｒ４のベースに接続されており、オペアンプＯＰ
１の出力端子は、上記第１の実施の形態の場合と同様
に、トランジスタＴｒ３のベースに接続されている。
スタＴｒ４のベースに接続されており、オペアンプＯＰ
１の出力端子は、上記第１の実施の形態の場合と同様
に、トランジスタＴｒ３のベースに接続されている。
【００６６】そして、トランジスタＴｒ３のエミッタと
トランジスタＴｒ４のエミッタ電圧がオペアンプＯＰ１
とオペアンプＯＰ２のマイナス入力端子に帰還してい
る。
トランジスタＴｒ４のエミッタ電圧がオペアンプＯＰ１
とオペアンプＯＰ２のマイナス入力端子に帰還してい
る。
【００６７】したがって、本実施の形態のＤＣ−ＤＣコ
ンバータ２０は、トランジスタＴｒ４のエミッタ電圧を
１／２Ｖout1に帰還制御し、電流を増幅する。
ンバータ２０は、トランジスタＴｒ４のエミッタ電圧を
１／２Ｖout1に帰還制御し、電流を増幅する。
【００６８】このトランジスタＴｒ３とトランジスタＴ
ｒ４は、いわゆる吐き出し電流回路と吸い込み電流回路
を有するＢ級ＡＭＰ回路といわれるもので、基準値１．
２５Ｖ以上の電圧が出力電圧に検出されると、トランジ
スタＴｒ４により吸い込み電流回路として動作し、１．
２５Ｖ以下の電圧が出力電圧Ｖout2に検出されると、ト
ランジスタＴｒ３により電圧供給回路として動作する。
ｒ４は、いわゆる吐き出し電流回路と吸い込み電流回路
を有するＢ級ＡＭＰ回路といわれるもので、基準値１．
２５Ｖ以上の電圧が出力電圧に検出されると、トランジ
スタＴｒ４により吸い込み電流回路として動作し、１．
２５Ｖ以下の電圧が出力電圧Ｖout2に検出されると、ト
ランジスタＴｒ３により電圧供給回路として動作する。
【００６９】したがって、本実施の形態のＤＣ−ＤＣコ
ンバータ２０は、出力信号がＬｏｗレベルであり電流の
流れが供給時には、＋１．２５Ｖ以下になり、トランジ
スタＴｒ３により電源供給回路として動作する。
ンバータ２０は、出力信号がＬｏｗレベルであり電流の
流れが供給時には、＋１．２５Ｖ以下になり、トランジ
スタＴｒ３により電源供給回路として動作する。
【００７０】ところが、出力信号がＨｉｇｈレベルにな
り、基準値１．２５Ｖ以上の電圧が出力電圧に検出され
ると、トランジスタＴｒ４により吸い込み回路として動
作し、電圧上昇を抑える。
り、基準値１．２５Ｖ以上の電圧が出力電圧に検出され
ると、トランジスタＴｒ４により吸い込み回路として動
作し、電圧上昇を抑える。
【００７１】このように、本実施の形態のＤＣ−ＤＣコ
ンバータ２０は、供給される単一電源から複数の出力電
圧を生成して負荷回路に供給するに際して、複数の出力
電圧のうち、吸い込み電流の発生する負荷回路に電圧供
給する出力電圧端子部分に、吐き出し電流回路と吸い込
み電流回路を有するＢ級アンプであるトランジスタＴｒ
３とトランジスタＴｒ４を設け、負荷回路からの吸い込
み電流を当該出力電圧で制御している。
ンバータ２０は、供給される単一電源から複数の出力電
圧を生成して負荷回路に供給するに際して、複数の出力
電圧のうち、吸い込み電流の発生する負荷回路に電圧供
給する出力電圧端子部分に、吐き出し電流回路と吸い込
み電流回路を有するＢ級アンプであるトランジスタＴｒ
３とトランジスタＴｒ４を設け、負荷回路からの吸い込
み電流を当該出力電圧で制御している。
【００７２】したがって、吸い込み電流が発生したとき
に、吐き出し電流回路と吸い込み電流回路で、出力電圧
にまで抑えることができ、異常電圧として上昇すること
を防止して、安定性の高い複数の出力電圧を安価かつ効
率的に供給することができる。
に、吐き出し電流回路と吸い込み電流回路で、出力電圧
にまで抑えることができ、異常電圧として上昇すること
を防止して、安定性の高い複数の出力電圧を安価かつ効
率的に供給することができる。
【００７３】図４は、本発明の電源供給回路の第４の実
施の形態を適用したＤＣ−ＤＣコンバータ３０の回路構
成図である。
施の形態を適用したＤＣ−ＤＣコンバータ３０の回路構
成図である。
【００７４】なお、本実施の形態は、上記第１の実施の
形態のＤＣ−ＤＣコンバータ１及び上記第３の実施の形
態のＤＣ−ＤＣコンバータ２０と同様のＤＣ−ＤＣコン
バータに適用したものであり、本実施の形態の説明にお
いては、上記第１の実施の形態のＤＣ−ＤＣコンバータ
１及び上記第３の実施の形態のＤＣ−ＤＣコンバータ２
０と同様の構成部分については、同一の符号をまま用い
て、説明する。
形態のＤＣ−ＤＣコンバータ１及び上記第３の実施の形
態のＤＣ−ＤＣコンバータ２０と同様のＤＣ−ＤＣコン
バータに適用したものであり、本実施の形態の説明にお
いては、上記第１の実施の形態のＤＣ−ＤＣコンバータ
１及び上記第３の実施の形態のＤＣ−ＤＣコンバータ２
０と同様の構成部分については、同一の符号をまま用い
て、説明する。
【００７５】図４において、ＤＣ−ＤＣコンバータ３０
は、上記第３の実施の形態のＤＣ−ＤＣコンバータ２０
と同様のＩＣ２１、抵抗Ｒｓｃ、外付けコンデンサＣ
ｔ、コンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パ
ワーＭＯＳ ＦＥＴＱ１、ダイオードＤ１、コンデンサ
Ｃ１、トランジスタＴｒ３、コンデンサＣ２及びトラン
ジスタＴｒ３とトランジスタＴｒ４を備えているととも
に、Ｍ結合トランスＴ２を備えており、ＤＣ−ＤＣコン
バータ制御用のＩＣ２１は、上記第３の実施の形態のＤ
Ｃ−ＤＣコンバータ２０のＩＣ２１と同様の高利得エラ
ーアンプ（Ｃｏｍｐ）３、基準電圧レギュレータ（Ｒｅ
ｆＲｅｇ）４、充放電型発振器（Ｏｓｅ）５、パルス幅
変調ラッチ６、抵抗Ｒ１〜Ｒ４、オペアンプＯＰ１及び
オペアンプＯＰ２を内蔵している。
は、上記第３の実施の形態のＤＣ−ＤＣコンバータ２０
と同様のＩＣ２１、抵抗Ｒｓｃ、外付けコンデンサＣ
ｔ、コンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パ
ワーＭＯＳ ＦＥＴＱ１、ダイオードＤ１、コンデンサ
Ｃ１、トランジスタＴｒ３、コンデンサＣ２及びトラン
ジスタＴｒ３とトランジスタＴｒ４を備えているととも
に、Ｍ結合トランスＴ２を備えており、ＤＣ−ＤＣコン
バータ制御用のＩＣ２１は、上記第３の実施の形態のＤ
Ｃ−ＤＣコンバータ２０のＩＣ２１と同様の高利得エラ
ーアンプ（Ｃｏｍｐ）３、基準電圧レギュレータ（Ｒｅ
ｆＲｅｇ）４、充放電型発振器（Ｏｓｅ）５、パルス幅
変調ラッチ６、抵抗Ｒ１〜Ｒ４、オペアンプＯＰ１及び
オペアンプＯＰ２を内蔵している。
【００７６】Ｍ結合トランスＴ２は、２重巻き線構造と
なっており、２次巻き線側に、逆流電流を防止するダイ
オードＤ２と、スイッチング波形を平滑化するコンデン
サＣ２が接続されている。このＭ結合トランスＴ２の２
次巻き線の一方をトランジスタＴｒ３のコレクタに接続
して、トランジスタＴｒ３に電源供給している。
なっており、２次巻き線側に、逆流電流を防止するダイ
オードＤ２と、スイッチング波形を平滑化するコンデン
サＣ２が接続されている。このＭ結合トランスＴ２の２
次巻き線の一方をトランジスタＴｒ３のコレクタに接続
して、トランジスタＴｒ３に電源供給している。
【００７７】上記Ｍ結合トランスＴ２は、１次２次が約
１：２となっており、出力電圧Ｖout1である２．５Ｖの
半分の１．２５Ｖを、トランジスタＴｒ３に電源供給し
ている。
１：２となっており、出力電圧Ｖout1である２．５Ｖの
半分の１．２５Ｖを、トランジスタＴｒ３に電源供給し
ている。
【００７８】したがって、本実施の形態のＤＣ−ＤＣコ
ンバータ３０は、トランジスタＴｒ４のエミッタ電圧を
１／２Ｖout1に帰還制御し、電流を増幅する。
ンバータ３０は、トランジスタＴｒ４のエミッタ電圧を
１／２Ｖout1に帰還制御し、電流を増幅する。
【００７９】このトランジスタＴｒ３とトランジスタＴ
ｒ４は、いわゆるＢ級ＡＭＰ回路といわれるもので、基
準値１．２５Ｖ以上の電圧が出力電圧に検出されると、
トランジスタＴｒ４により吸い込み電流回路として動作
し、１．２５Ｖ以下の電圧が出力電圧Ｖout2に検出され
ると、トランジスタＴｒ３により電圧供給回路として動
作する。
ｒ４は、いわゆるＢ級ＡＭＰ回路といわれるもので、基
準値１．２５Ｖ以上の電圧が出力電圧に検出されると、
トランジスタＴｒ４により吸い込み電流回路として動作
し、１．２５Ｖ以下の電圧が出力電圧Ｖout2に検出され
ると、トランジスタＴｒ３により電圧供給回路として動
作する。
【００８０】したがって、本実施の形態のＤＣ−ＤＣコ
ンバータ２０は、出力信号がＬｏｗレベルであり電流の
流れが供給時には、＋１．２５Ｖ以下になり、トランジ
スタＴｒ３により電源供給回路として動作し、出力信号
がＨｉｇｈレベルになり、基準値１．２５Ｖ以上の電圧
が出力電圧に検出されると、トランジスタＴｒ４により
吸い込み電流回路として動作し、電圧上昇を抑えるとと
もに、出力電圧Ｖout2が２．５Ｖ、５Ｖからトランジス
タＴｒ３でドロップダウン（熱エネルギー）として消費
される電圧を、低電圧でドロップダウンし、効率を向上
させることができる。
ンバータ２０は、出力信号がＬｏｗレベルであり電流の
流れが供給時には、＋１．２５Ｖ以下になり、トランジ
スタＴｒ３により電源供給回路として動作し、出力信号
がＨｉｇｈレベルになり、基準値１．２５Ｖ以上の電圧
が出力電圧に検出されると、トランジスタＴｒ４により
吸い込み電流回路として動作し、電圧上昇を抑えるとと
もに、出力電圧Ｖout2が２．５Ｖ、５Ｖからトランジス
タＴｒ３でドロップダウン（熱エネルギー）として消費
される電圧を、低電圧でドロップダウンし、効率を向上
させることができる。
【００８１】このように、本実施の形態のＤＣ−ＤＣコ
ンバータ３０は、供給される単一電源から複数の出力電
圧を生成して負荷回路に供給するに際して、複数の出力
電圧のうち、吸い込み電流の発生する負荷回路に電圧供
給する出力電圧端子部分に、吐き出し電流回路と吸い込
み電流回路を有するＢ級アンプであるトランジスタＴｒ
３とトランジスタＴｒ４を設けるとともに、他の出力電
圧側にＭ結合トランスＴ２を設け、当該Ｍ結合トランス
Ｔ２の２次側から当該他の出力電圧である２．５ＶのＶ
out1の約１／２の直流電圧を取り出して、Ｂ級アンプの
電源として供給している。
ンバータ３０は、供給される単一電源から複数の出力電
圧を生成して負荷回路に供給するに際して、複数の出力
電圧のうち、吸い込み電流の発生する負荷回路に電圧供
給する出力電圧端子部分に、吐き出し電流回路と吸い込
み電流回路を有するＢ級アンプであるトランジスタＴｒ
３とトランジスタＴｒ４を設けるとともに、他の出力電
圧側にＭ結合トランスＴ２を設け、当該Ｍ結合トランス
Ｔ２の２次側から当該他の出力電圧である２．５ＶのＶ
out1の約１／２の直流電圧を取り出して、Ｂ級アンプの
電源として供給している。
【００８２】したがって、熱エネルギーとしての消費を
抑制することができ、安定性の高い複数の出力電圧を安
価かつより一層効率的に供給することができる。
抑制することができ、安定性の高い複数の出力電圧を安
価かつより一層効率的に供給することができる。
【００８３】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【００８４】
【発明の効果】請求項１記載の発明の電源供給回路によ
れば、供給される単一電源から複数の出力電圧を生成し
て負荷回路に供給するに際して、複数の出力電圧のう
ち、吸い込み電流の発生する負荷回路に電圧供給する出
力電圧端子部分に、当該出力電圧よりも少し電圧の高い
ツェナー電圧を有するツェナーダイオードを設け、負荷
回路からの吸い込み電流による電圧上昇を抑制している
ので、複数のＤＣ−ＤＣコンバータ等の電源供給回路を
設けることなく、吸い込み電流の発生する負荷回路に出
力する出力電圧がツェナー電圧以上になった吸い込み電
流をツェナダイオードに流して、異常電圧として上昇す
ることを防止することができ、安定性の高い複数の出力
電圧を安価かつ効率的に供給することができる。
れば、供給される単一電源から複数の出力電圧を生成し
て負荷回路に供給するに際して、複数の出力電圧のう
ち、吸い込み電流の発生する負荷回路に電圧供給する出
力電圧端子部分に、当該出力電圧よりも少し電圧の高い
ツェナー電圧を有するツェナーダイオードを設け、負荷
回路からの吸い込み電流による電圧上昇を抑制している
ので、複数のＤＣ−ＤＣコンバータ等の電源供給回路を
設けることなく、吸い込み電流の発生する負荷回路に出
力する出力電圧がツェナー電圧以上になった吸い込み電
流をツェナダイオードに流して、異常電圧として上昇す
ることを防止することができ、安定性の高い複数の出力
電圧を安価かつ効率的に供給することができる。
【００８５】請求項２記載の発明の電源供給回路によれ
ば、供給される単一電源から複数の出力電圧を生成して
負荷回路に供給するに際して、複数の出力電圧のうち、
吸い込み電流の発生する負荷回路に電圧供給する出力電
圧端子部分に、当該出力電圧と同じ電圧が帰還比較電圧
に設定されているシャントレギュレータを設け、負荷回
路からの吸い込み電流による電圧上昇を抑制しているの
で、複数のＤＣ−ＤＣコンバータ等の電源供給回路を設
けることなく、吸い込み電流の発生する負荷回路に出力
する出力電圧が当該出力電圧以上になった吸い込み電流
をシャントレギュレータに流して、出力電圧にまで抑え
ることができ、異常電圧として上昇することを防止し
て、安定性の高い複数の出力電圧を安価かつ効率的に供
給することができる。
ば、供給される単一電源から複数の出力電圧を生成して
負荷回路に供給するに際して、複数の出力電圧のうち、
吸い込み電流の発生する負荷回路に電圧供給する出力電
圧端子部分に、当該出力電圧と同じ電圧が帰還比較電圧
に設定されているシャントレギュレータを設け、負荷回
路からの吸い込み電流による電圧上昇を抑制しているの
で、複数のＤＣ−ＤＣコンバータ等の電源供給回路を設
けることなく、吸い込み電流の発生する負荷回路に出力
する出力電圧が当該出力電圧以上になった吸い込み電流
をシャントレギュレータに流して、出力電圧にまで抑え
ることができ、異常電圧として上昇することを防止し
て、安定性の高い複数の出力電圧を安価かつ効率的に供
給することができる。
【００８６】請求項３記載の発明の電源供給回路によれ
ば、供給される単一電源から複数の出力電圧を生成して
負荷回路に供給するに際して、複数の出力電圧のうち、
吸い込み電流の発生する負荷回路に電圧供給する出力電
圧端子部分に、吐き出し電流回路と吸い込み電流回路を
有するＢ級アンプを設け、負荷回路からの吸い込み電流
を当該出力電圧で制御しているので、吸い込み電流が発
生したときに、吐き出し電流回路と吸い込み電流回路
で、出力電圧にまで抑えることができ、異常電圧として
上昇することを防止して、安定性の高い複数の出力電圧
を安価かつ効率的に供給することができる。
ば、供給される単一電源から複数の出力電圧を生成して
負荷回路に供給するに際して、複数の出力電圧のうち、
吸い込み電流の発生する負荷回路に電圧供給する出力電
圧端子部分に、吐き出し電流回路と吸い込み電流回路を
有するＢ級アンプを設け、負荷回路からの吸い込み電流
を当該出力電圧で制御しているので、吸い込み電流が発
生したときに、吐き出し電流回路と吸い込み電流回路
で、出力電圧にまで抑えることができ、異常電圧として
上昇することを防止して、安定性の高い複数の出力電圧
を安価かつ効率的に供給することができる。
【００８７】請求項４記載の発明の電源供給回路によれ
ば、供給される単一電源から複数の出力電圧を生成して
負荷回路に供給するに際して、複数の出力電圧のうち、
吸い込み電流の発生する負荷回路に電圧供給する出力電
圧端子部分に、吐き出し電流回路と吸い込み電流回路を
有するＢ級アンプを設けるとともに、他の出力電圧側に
Ｍ結合トランスを設け、当該Ｍ結合トランスの２次側か
ら当該他の出力電圧の約１／２の直流電圧を取り出し
て、Ｂ級アンプの電源として供給しているので、熱エネ
ルギーとしての消費を抑制することができ、安定性の高
い複数の出力電圧を安価かつより一層効率的に供給する
ことができる。
ば、供給される単一電源から複数の出力電圧を生成して
負荷回路に供給するに際して、複数の出力電圧のうち、
吸い込み電流の発生する負荷回路に電圧供給する出力電
圧端子部分に、吐き出し電流回路と吸い込み電流回路を
有するＢ級アンプを設けるとともに、他の出力電圧側に
Ｍ結合トランスを設け、当該Ｍ結合トランスの２次側か
ら当該他の出力電圧の約１／２の直流電圧を取り出し
て、Ｂ級アンプの電源として供給しているので、熱エネ
ルギーとしての消費を抑制することができ、安定性の高
い複数の出力電圧を安価かつより一層効率的に供給する
ことができる。
【図１】本発明の電源供給回路の第１の実施の形態を適
用したＤＣ−ＤＣコンバータの回路構成図。
用したＤＣ−ＤＣコンバータの回路構成図。
【図２】本発明の電源供給回路の第２の実施の形態を適
用したＤＣ−ＤＣコンバータの回路構成図。
用したＤＣ−ＤＣコンバータの回路構成図。
【図３】本発明の電源供給回路の第３の実施の形態を適
用したＤＣ−ＤＣコンバータの回路構成図。
用したＤＣ−ＤＣコンバータの回路構成図。
【図４】本発明の電源供給回路の第４の実施の形態を適
用したＤＣ−ＤＣコンバータの回路構成図。
用したＤＣ−ＤＣコンバータの回路構成図。
【図５】ＤＤＲ−ＤＲＡＭの出力信号がＬｏｗレベル
（ａ）とＨｉｇｈレベル（ｂ）のときの吸い込み電流の
流れを示す図。
（ａ）とＨｉｇｈレベル（ｂ）のときの吸い込み電流の
流れを示す図。
【図６】従来のＤＣ−ＤＣコンバータの回路構成図。
１ ＤＣ−ＤＣコンバータ
２ ＩＣ
Ｒｓｃ 抵抗
Ｃｔ 外付けコンデンサ
Ｔｒ１、Ｔｒ２、Ｔｒ３ トランジスタ
Ｑ１ パワーＭＯＳ ＦＥＴ
Ｄ１ ダイオード
Ｔ１ トランス
Ｃ１、Ｃ２ コンデンサ
Ｄ２ ツェナーダイオード
３ 高利得エラーアンプ（Ｃｏｍｐ）
４ 基準電圧レギュレータ（ＲｅｆＲｅｇ）
５ 充放電型発振器（Ｏｓｅ）
６ パルス幅変調ラッチ
Ｒ１〜Ｒ４ 抵抗
ＯＰ１ オペアンプ
１０ ＤＣ−ＤＣコンバータ
Ｄ２ シャントレギュレータ
Ｄ２ シャントレギュレータ
Ｒ５、Ｒ６ 抵抗
２０ ＤＣ−ＤＣコンバータ
２１ ＩＣ
Ｔｒ３、Ｔｒ４ トランジスタ
ＯＰ２ オペアンプ
３０ ＤＣ−ＤＣコンバータ
Ｔ２ Ｍ結合トランス
Claims (4)
- 【請求項１】供給される単一電源から複数の出力電圧を
生成して負荷回路に供給する電源供給回路において、前
記複数の出力電圧のうち、吸い込み電流の発生する負荷
回路に電圧供給する出力電圧端子部分に、当該出力電圧
よりも少し電圧の高いツェナー電圧を有するツェナーダ
イオードを設け、前記負荷回路からの吸い込み電流によ
る電圧上昇を抑制することを特徴とする電源供給回路。 - 【請求項２】供給される単一電源から複数の出力電圧を
生成して負荷回路に供給する電源供給回路において、前
記複数の出力電圧のうち、吸い込み電流の発生する負荷
回路に電圧供給する出力電圧端子部分に、当該出力電圧
と同じ電圧が帰還比較電圧に設定されているシャントレ
ギュレータを設け、前記負荷回路からの吸い込み電流に
よる電圧上昇を抑制することを特徴とする電源供給回
路。 - 【請求項３】供給される単一電源から複数の出力電圧を
生成して負荷回路に供給する電源供給回路において、前
記複数の出力電圧のうち、吸い込み電流の発生する負荷
回路に電圧供給する出力電圧端子部分に、吐き出し電流
回路と吸い込み電流回路を有するＢ級アンプを設け、前
記負荷回路からの吸い込み電流を当該出力電圧で制御す
ることを特徴とする電源供給回路。 - 【請求項４】供給される単一電源から複数の出力電圧を
生成して負荷回路に供給する電源供給回路において、前
記複数の出力電圧のうち、吸い込み電流の発生する負荷
回路に電圧供給する出力電圧端子部分に、吐き出し電流
回路と吸い込み電流回路を有するＢ級アンプを設けると
ともに、他の出力電圧側にＭ結合トランスを設け、当該
Ｍ結合トランスの２次側から当該他の出力電圧の約１／
２の直流電圧を取り出して、前記Ｂ級アンプの電源とし
て供給することを特徴とする電源供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116017A JP2003319646A (ja) | 2002-04-18 | 2002-04-18 | 電源供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116017A JP2003319646A (ja) | 2002-04-18 | 2002-04-18 | 電源供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003319646A true JP2003319646A (ja) | 2003-11-07 |
| JP2003319646A5 JP2003319646A5 (ja) | 2006-03-30 |
Family
ID=29533852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116017A Pending JP2003319646A (ja) | 2002-04-18 | 2002-04-18 | 電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003319646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159304A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電源装置 |
| JP2009110550A (ja) * | 2009-01-19 | 2009-05-21 | Fujitsu Microelectronics Ltd | 電源回路、電子機器、半導体集積回路装置及び電源回路の制御方法 |
-
2002
- 2002-04-18 JP JP2002116017A patent/JP2003319646A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159304A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電源装置 |
| JP2009110550A (ja) * | 2009-01-19 | 2009-05-21 | Fujitsu Microelectronics Ltd | 電源回路、電子機器、半導体集積回路装置及び電源回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4997891B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 | |
| US7414385B2 (en) | Chipset for isolated power supply with new programmable synchronization architecture | |
| JP4899624B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 | |
| US7482788B2 (en) | Buck converter for both full load and light load operations | |
| US7764057B2 (en) | Constant-on-time switching power supply with virtual ripple feedback and related system and method | |
| JP4173442B2 (ja) | 高速過渡負荷のための絶縁されたスイッチング・レギュレータ | |
| US7990121B2 (en) | Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof | |
| US7619400B2 (en) | Compact voltage step-up/step-down switching regulator | |
| JP4570507B2 (ja) | 定電圧回路、定電圧回路を備えた半導体装置及び定電圧回路の制御方法 | |
| KR20070094486A (ko) | 비절연 강압형 ｄｃ-ｄｃ 컨버터 | |
| JP2009033883A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
| JP2008178263A (ja) | 昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの逆電流防止方法 | |
| JP2010183722A (ja) | Ｄｃ−ｄｃコンバータおよびスイッチング制御回路 | |
| JP5369750B2 (ja) | 電源回路及びその動作制御方法 | |
| JPH04129264A (ja) | 半導体集積回路 | |
| JP2009278713A (ja) | スイッチングレギュレータ | |
| JP6932056B2 (ja) | スイッチングレギュレータ | |
| JP4592408B2 (ja) | 電源回路 | |
| JP2004056983A (ja) | 電源回路 | |
| JP4328290B2 (ja) | 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法 | |
| US9977445B2 (en) | Low power standby mode for buck regulator | |
| JP4389310B2 (ja) | 電源制御集積回路 | |
| JP3817569B2 (ja) | 電源回路 | |
| JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
| JP2003319646A (ja) | 電源供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050415 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| A521 | Written amendment |
Effective date: 20060210 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |