JP2003283030A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003283030A
JP2003283030A JP2002081862A JP2002081862A JP2003283030A JP 2003283030 A JP2003283030 A JP 2003283030A JP 2002081862 A JP2002081862 A JP 2002081862A JP 2002081862 A JP2002081862 A JP 2002081862A JP 2003283030 A JP2003283030 A JP 2003283030A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
conductor
frame
coaxial connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002081862A
Other languages
English (en)
Other versions
JP4045110B2 (ja
Inventor
Yoshinobu Sawa
義信 澤
Keigo Uchiyama
啓吾 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002081862A priority Critical patent/JP4045110B2/ja
Publication of JP2003283030A publication Critical patent/JP2003283030A/ja
Application granted granted Critical
Publication of JP4045110B2 publication Critical patent/JP4045110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 回路基板上の配線導体と同軸コネクタの中心
導体との接合部においてインピーダンスが減少し、高周
波信号の反射損失が大きくなり、半導体素子の作動性が
損なわれる。 【解決手段】 同軸コネクタ7の中心導体7c’を、上
側が枠体6の内側と回路基板2との間を始点9として先
端に向けて傾斜面とされたテーパ部7c’を有し、絶縁
体7bより枠体6の内側に突出した部分の長さが高周波
信号の波長の4分の1未満であるものとする。回路基板
2上の配線導体2aと中心導体7cとの接合部でのイン
ピーダンスの変動を効果的に抑制することができ、ま
た、絶縁体7bから突出した中心導体7c内で共振が発
生しないので、高周波信号の反射損失を極めて小さくで
き、半導体素子8の作動性が良好となる。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、光通信やマイクロ
波通信,ミリ波通信等で使用される、高い周波数で作動
する各種の半導体素子をこの半導体素子に電気的に接続
される回路基板とともに収容し、この回路基板に接続さ
れる同軸コネクタを具備する半導体素子収納用パッケー
ジに関する。 【0002】 【従来の技術】光通信やマイクロ波通信,ミリ波通信等
で使用される、高い周波数で作動する各種の半導体素子
をこの半導体素子に電気的に接続される回路基板ととも
に収容する半導体素子収納用パッケージのうち、光通信
分野に用いられる従来の半導体素子収納用パッケージの
例を図3に断面図で示す。 【0003】同図に示すように、従来の半導体素子収納
用パッケージ101は、上面にLD(レーザダイオー
ド),PD(フォトダイオード)等の半導体素子108が
載置用基台103を介して載置される載置部110を設けた基
体104を有する。 【0004】この基体104は、鉄(Fe)−ニッケル
(Ni)−コバルト(Co)合金や銅(Cu)−タング
ステン(W)合金等の金属材料から成る。 【0005】また、載置部110を囲繞するようにして、
基体104の上面に銀ロウ材等のロウ材を介して枠体106が
取着されている。枠体106の一側部には、半導体素子108
と光結合するための光伝送路として利用される貫通孔10
6bが形成されている。この枠体106は、Fe−Ni−C
o合金等の金属材料から成る。 【0006】この枠体106の外側面の貫通孔106bの周辺
部には、枠体106の熱膨張係数に近似するFe−Ni−
Co合金やFe−Ni合金等の金属材料から成り、戻り
光防止用の光アイソレータ112と光ファイバ114とが樹脂
接着剤で接着された金属ホルダ113が固定される筒状の
固定部材115が、銀ロウ材等のロウ材で接合される。筒
状の固定部材115には、その内部に非結晶ガラス等から
成り、集光レンズとして機能するとともに半導体素子収
納用パッケージ101内部を寒ぐ機能を有する透光性部材1
11が固定されている。なお、この固定部材115と金属ホ
ルダ113とは、各々の端面同士がYAGレーザ溶接等に
より固定されている。 【0007】一方、固定部材115と透光性部材111とは、
固定部材115の内周面に形成されたメッキ層と透光性部
材111の外周面の一部に形成されたメッキ層とを、Au
−Sn合金半田等の低融点ロウ材でロウ付けすることに
より固定される。 【0008】また、同軸コネクタ107は、Fe−Ni−
Co合金等の金属材料から成り、枠体106の側部に形成
された貫通孔106aの内周面にAu−Sn合金半田等の
低融点ロウ材によりロウ付けされる、外周導体である筒
状のホルダ107aと、このホルダ107aの内部に充填され
たホウケイ酸ガラス等の誘電体から成る絶縁体であるガ
ラス107bと、このガラス107bの中心軸部分に装着され
半導体素子収納用パッケージ101内外を導通させる、中
心導体107cとから成る。そして、同軸コネクタ107は、
外部電気回路と半導体素子108とを回路基板102の配線導
体102aおよびボンディングワイヤ116を介して電気的に
接続する機能を有するとともに、半導体素子収納用パッ
ケージ101内部を寒ぐ機能を有する。 【0009】また、同軸コネクタ107は、高周波信号が
伝送される中心導体107cと、その外周部、即ち金属材
料から成る外周導体107aおよび貫通孔106aの内周面と
が、高周波信号伝送時のインピーダンスの整合が可能な
同軸構造を構成している。 【0010】なお、同軸コネクタ107と半導体素子108と
の電気的接続は、中心導体107cの貫通孔106a内部のイ
ンピーダンスとインピーダンスが同一となるように回路
基板102上に形成されたマイクロストリップ線路である
配線導体102aと同軸コネクタ107の中心導体107cの先
端部とを、錫−鉛半田等の低融点ロウ材を介して接合す
るとともに、配線導体102aと半導体素子108とをボンデ
ィングワイヤ116で接続することにより行なわれる。 【0011】このような半導体素子収納用パッケージ10
1は、半導体素子108や回路基板102を搭載した載置用基
台103を樹脂接着剤,ロウ材等の接着剤を介して載置部1
10上に載置固定した後、中心導体107cの一端を回路基
板102上面の配線導体102aに低融点ロウ材で接合する。
次いで、半導体素子108と配線導体102aとをボンディン
グワイヤ116で電気的に接続する。その後、光アイソレ
ータ112と光ファイバ114が固定されている金属ホルダ11
3を固定部材115に溶接する。そして、枠体106上面に蓋
体105をシーム溶接やロウ付け等により接合することに
より、製品としての光半導体装置となる。 【0012】また、この光半導体装置は、例えば外部か
ら同軸コネクタ107を介して供給される高周波信号によ
り半導体素子108を光励起させ、励起したレーザ光等の
光を透光性部材111を通して光ファイバ114に授受させ光
ファイバ114内を伝送させることにより、大容量の情報
を高速に伝送できる光電変換装置として機能し、光通信
分野に多く用いられている。 【0013】 【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子収納用パッケージ101においては、同軸
コネクタ107の中心導体107cのインピーダンスとインピ
ーダンスが同一となるように形成された回路基板102上
の配線導体102aに同軸コネクタ107の中心導体107cが
接合されることにより、両者の接合部において導体の表
面積が増加し、それによって容量性成分が増加すること
により、すなわち配線導体102aに中心導体107cが接合
された部位において中心導体107cの表面積が配線導体1
02aの表面積に加わた分が導体の表面積となり、その分
容量性成分が増加することにより、接合部においてイン
ピーダンスが減少するためインピーダンスの不整合が生
じることとなって、その結果、高周波信号の入出力時に
おける反射損失が大きくなり、半導体素子108の作動性
が損なわれるという問題点を有していた。 【0014】また、絶縁体107bより突出した中心導体1
07cの長さが特に考慮されていなかったため、絶縁体10
7bより突出した部分の中心導体107cにおいて高周波信
号の共振が発生してしまう場合があり、その共振により
反射損失が大きくなって半導体素子108の作動性が損な
われる場合があるという問題点も有していた。 【0015】本発明は上記問題点に鑑み案出されたもの
で、その目的は、高周波信号の入出力時における回路基
板上の配線導体と同軸コネクタの中心導体との接合部で
生じる反射損失を非常に小さなものに抑制することがで
き、それにより半導体素子の作動性を良好なものとした
半導体素子収納用パッケージを提供することにある。 【0016】 【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子および回路基板が載
置用基台を介して載置される載置部を有する基体と、該
基体の前記上面に前記載置部を囲繞するように取着され
るとともに側部に貫通孔が形成された枠体と、前記載置
部に載置された前記載置用基台および該載置用基台に載
置された前記回路基板と、筒状の外周導体およびその中
心軸に設置された中心導体ならびにそれらの間に介在さ
せた絶縁体から成るとともに、前記貫通孔に嵌着され
て、前記絶縁体より突出した前記中心導体の下側が前記
回路基板上の配線導体に接続される同軸コネクタとを具
備して成り、前記中心導体は、上側が前記枠体の内側と
前記回路基板との間を始点として先端に向けて傾斜面と
されたテーパ部を有し、前記絶縁体より前記枠体の内側
に突出した部分の長さが前記中心導体により伝送される
高周波信号の波長の4分の1未満であることを特徴とす
るものである。 【0017】本発明の半導体素子収納用パッケージによ
れば、同軸コネクタの中心導体に上側が枠体の内側と回
路基板との間を始点として先端に向けて傾斜面とされた
テーパ部を有していることから、このテーパ部により表
面積が減少した中心導体を回路基板上の配線導体に接合
することにより、両者の接合部における導体の表面積の
増加に伴う容量性成分の増加を減少させることができて
インピーダンスの減少を抑えることができ、さらに、テ
ーパ部においては中心導体の断面積が減少するに従い電
流密度が高まるために誘導性成分が増加するのでその分
インピーダンスを増加させることができるため、回路基
板上の配線導体と同軸コネクタの中心導体との接合部で
のインピーダンスの変動を効果的に抑制することがで
き、インピーダンスを整合させて高周波信号の入出力時
に発生する反射損失を非常に小さなものに抑えることが
できる。 【0018】また、絶縁体より枠体の内側に突出した部
分の中心導体の長さを、中心導体により伝送される高周
波信号の波長の4分の1未満としたことから、中心導体
のこの部分において共振の発生を防止することができる
ので、反射損失が大きくなるような悪影響を効果的に抑
えることが可能となる。 【0019】これらのことにより、本発明の半導体素子
収納用パッケージによれば、高周波信号の入出力時にお
ける反射損失を極めて小さなものとすることができ、搭
載される半導体素子の作動性が良好なものとすることが
できる。 【0020】 【発明の実施の形態】本発明の半導体素子収納用パッケ
ージについて以下に詳細に説明する。 【0021】図1は、本発明の半導体素子収納用パッケ
ージの実施の形態の一例を示す断面図であり、図2は、
図1に示す半導体素子収納用パッケージにおける同軸コ
ネクタ周辺部の要部拡大断面図である。 【0022】これらの図において、1は容器本体の底面
を構成する基体4と、容器本体の側壁を構成する枠体6
と、高周波信号の入出力端子である同軸コネクタ7と、
透光性部材11や金属ホルダ13を設置固定するとともに光
ファイバ14を取着する筒状の光ファイバの固定部材15と
から成る半導体素子収納用パッケージである。 【0023】これら基体4,枠体6,同軸コネクタ7,
固定部材15,透光性部材11および蓋体5で、内部に半導
体素子としての半導体素子8を収容する容器が基本的に
構成される。 【0024】また、固定部材15の外側端面には、光アイ
ソレータ12と光ファイバ14とが樹脂接着剤等で接着され
た金属ホルダ13が、YAGレーザ溶接等により固定され
る。 【0025】半導体素子収納用パッケージ1において、
同軸コネクタ7は、筒状の外周導体7aと、外周導体7
aの内部に充填されたホウケイ酸ガラス等から成る絶縁
体7bと、絶縁体7bの中心部分に装着されて外周導体
7aの中心軸に設置された、半導体素子収納用パッケー
ジ1の内外を導通する中心導体7cとで構成される。 【0026】この同軸コネクタ7は、外周導体7aと中
心導体7cとの間に絶縁体7bを充填して介在させた構
造であり、その外周部、即ち金属材料から成る外周導体
7aおよび貫通孔6aの内周面と中心導体7cとが、高
周波信号の伝送時のインピーダンス整合が可能な同軸構
造を構成している。 【0027】さらに、中心導体7cは、絶縁体7bから
枠体6の内側に向けて突出しており、その先端部が、載
置用基台3上に載置された、上面に高周波信号の伝送路
としてのマイクロストリップ線路等の配線導体2aがメ
タライズ金属層等により形成された、アルミナセラミッ
クス等のセラミックス基板から成る、インピーダンス整
合用等の回路基板2に至っている。 【0028】回路基板2の上面の配線導体2aは、同軸
コネクタ7の中心導体7cのインピーダンスと同一とな
るように形成されたマイクロストリップ線路等であり、
その一端側は、半導体素子8とボンディングワイヤ16を
介して電気的に接続される。また、他端側は、同軸コネ
クタ7の中心導体7cの先端部と接合されており、これ
により中心導体7cと半導体素子8とを電気的に接続す
る機能を有する。 【0029】この配線導体2aは、メタライズ金属層か
ら成る場合であれば、モリブデン(Mo),マンガン
(Mn),タングステン(W)等の金属粉末に有機溶
剤,溶媒を添加混合して得た金属ペーストを、回路基板
8となるセラミックグリーンシートに予め従来周知のス
クリーン印刷法により所定パターンに印刷塗布し、焼成
することにより形成される。 【0030】本発明の半導体素子収納用パッケージ1に
おいて、中心導体7cは、その枠体6の内側に突出した
先端部に、上側が枠体6の内側と回路基板2との間を始
点9として先端に向けて傾斜面とされたテーパ部7c’
を有し、このテーパ部7c’で回路基板2上の配線導体
2aに接合されており、また、絶縁体7bより枠体6の
内側に突出した部分の長さが中心導体7cにより伝送さ
れる高周波信号の波長の4分の1未満であることが重要
である。 【0031】これは、回路基板2上の配線導体2aと同
軸コネクタ7の中心導体7cとの接合部でインピーダン
スが減少する主要因が、同軸コネクタ7の中心導体7c
のインピーダンスとインピーダンスが同一となるように
形成された配線導体2aに中心導体7cが接合されるこ
とにより、接合部における導体の表面積が増加し、これ
に伴って容量性成分が増加することによりインピーダン
スが減少するためであるのに対し、中心導体7cに上側
が枠体6の内側と回路基板2との間を始点9として先端
に向けて傾斜面とされたテーパ部7c’を形成し、この
テーパ部7c’により表面積を小さくされた中心導体7
cを配線導体2aに接合することで、接合部における導
体の表面積の増加をその分抑えることができてインピー
ダンスの減少を抑えることができ、さらに、テーパ部7
c’の誘導性成分は中心導体7cの断面積が減少するに
従い電流密度が高まるために増加することによって、そ
の分インピーダンスが増加することから、それらにより
インピーダンスの変動を効果的に抑制してインピーダン
スの不整合の発生を抑制することができるからである。 【0032】また、絶縁体7bより枠体6の内側に突出
した部分の中心導体7cの長さを中心導体7cにより伝
送される高周波信号の波長の4分の1未満とすること
で、中心導体7cのこの部分で共振の発生を防止するこ
とができ、中心導体7cにより伝搬される高周波信号の
エネルギー放射が起こらないので、反射損失の増大を防
止して非常に小さなものとすることができ、高周波伝送
特性の劣化を効果的に抑えることが可能となる。 【0033】これらのことにより、高周波信号の入出力
時における反射損失を非常に小さなものとすることがで
き、半導体素子8の作動性が損なわれることはない。 【0034】また、同軸コネクタ7は、外部電気回路
(図示せず)と半導体素子8とを電気的に接続する機能
を有するとともに、半導体素子収納用パッケージ1の内
部を塞ぐ機能も有している。 【0035】このような同軸コネクタ7が嵌着される枠
体6は、載置部10を囲繞するようにして基体4の上面に
銀ロウ等のロウ材を介して接合され取着される。 【0036】枠体6の一側部には同軸コネクタ7を嵌着
するための貫通孔6aを、対向する側部には半導体素子
8と光結合するための光伝送路として利用される貫通孔
6bをそれぞれ形成する。この枠体6は、基体4との接
合による熱歪みを小さくして接合強度を強くするため、
および半導体素子収納用パッケージ1の外部に対する電
磁的遮蔽を行なうために、基体4の熱膨張係数に近似す
るFe−Ni−Co合金やFe−Ni合金等の金属材料
で形成するのが良い。そして、枠体6は、例えばFe−
Ni−Co合金等のインゴットをプレス加工により枠状
に成形することにより作製される。 【0037】枠体6の一側部に形成されている貫通孔6
aは同軸コネクタ7を枠体6に取着するための取着孔で
ある。また、枠体6の対向する他の側部に形成されてい
る貫通孔6bは、固定部材15を枠体6に取着するための
取着孔である。これらの貫通孔6a,6bは、枠体6の
側部に従来周知のドリルによる孔あけ加工を施すこと等
により所定の位置・形状・寸法に形成される。 【0038】枠体6の貫通孔6bには筒状の固定部材15
が取着され、固定部材15の内部には透光性部材11が取着
されている。枠体6の貫通孔6bに取着される固定部材
15は、光アイソレータ12および光ファイバ14が接着され
た金属ホルダ13を枠体6に固定する際の接合媒体として
機能するとともに、半導体素子8が励起した光を光ファ
イバ14に伝達させる機能を有する。 【0039】また、枠体6の表面には、耐食性に優れか
つロウ材との濡れ性に優れる金属、具体的には厚さ0.5
μm〜9μmのNi層と厚さ0.5μm〜9μmのAu層
とをメッキ法により順次被着させておくのがよい。これ
により、枠体6が酸化腐食するのを有効に防止できると
ともに、貫通孔6a,6bにそれぞれ同軸コネクタ7お
よび固定部材15を強固に接合できる。 【0040】本発明の半導体素子収納用パッケージ1に
おける基体4は、半導体素子8および回路基板2を支持
するための支持部材および半導体素子8から発生する熱
を放散するための放熱板として機能し、その上面の略中
央部に半導体素子8および回路基板2が載置用基台3を
介して載置される載置部10を有する。この載置部10に
は、載置用基台3が載置され、Sn−Pb半田等の低融
点ロウ材を介して接着固定される。また、半導体素子8
から発生する熱は、この載置用基台3および低融点ロウ
材を介して基体4から外部に効率良く放散され、半導体
素子8の作動性を良好なものとする。 【0041】この基体4は、Fe−Ni−Co合金やF
e−Ni合金等の金属材料から成り、そのインゴットに
圧延加工や打ち抜き加工等の従来周知の金属加工を施す
ことにより所定の形状に製作される。 【0042】また、基体4の表面には、耐食性に優れか
つロウ材との濡れ性に優れる金属、具体的には、厚さ0.
5μm〜9μmのNi層と厚さ0.5μm〜9μmのAu層
とをメッキ法により順次被着させておくのがよい。これ
により、基体4の酸化腐食を有効に防止できるととも
に、基体4の上面に載置用基台3を強固に接着固定する
ことができる。 【0043】また、基体4の上面には、載置部10を囲繞
するようにして枠体6が取着されており、枠体6の内側
に載置用基台3とこれに載置された半導体素子8および
回路基板2とを収容するための空所が形成される。 【0044】なお、上記の実施の形態の例では、基体4
と枠体6とはそれぞれ別体で作製したものを接合した場
合について述べたが、基体4と枠体6とは一体的に形成
されたもの、例えばメタル・インジェクション・モール
ド(MIM)法等によって作製されたものであっても良
い。 【0045】また、透光性部材11は、固定部材15の内部
空間を塞ぎ、基体4と枠体6と蓋体5とから成る容器の
気密性を保持するとともに、固定部材15内部の空間を伝
達する光をそのまま固定部材15に取着接続される光ファ
イバ14に伝達させる機能を有する。 【0046】この透光性部材11は、例えば、熱膨張係数
が4×10-6/℃〜12×10-6/℃(室温〜400℃)のサフ
ァイア(単結晶アルミナ)や、酸化珪素,酸化鉛を主成
分とした鉛系の非晶質ガラス、ホウ酸,ケイ砂を主成分
としたホウケイ酸系の非晶質ガラスで形成されている。
この非晶質ガラスは、結晶軸が存在しないことから、半
導体素子8の励起する光を透光性部材11を通過させ光フ
ァイバ14に授受させる場合に、その光は透光性部材11で
複屈折を起こすことなくそのまま光ファイバ14に授受さ
れ、半導体素子8が励起した光の光ファイバ14への授受
が高効率となって光信号の伝達効率が高くなる点で好ま
しいものである。 【0047】また透光性部材11は、球状,半球状,凸レ
ンズ状,ロッドレンズ状等の形状とすることができ、外
部のレーザ光等の光を光ファイバ14により伝送させて半
導体素子8に入力させたり、または半導体素子8で出力
したレーザ光等の光を光ファイバ14に入力させるための
集光用部材として用いられる。 【0048】この透光性部材11は、その熱膨張係数が枠
体6のそれと異なっていても固定部材15が熱膨張差によ
る応力を吸収し緩和するので、結晶軸がこのような応力
のためにある方向に揃うことにより、光の屈折率が変化
するようなことは発生し難い。従って、このような透光
性部材11を用いることにより、半導体素子8と光ファイ
バ14との間の光の結合効率を高くすることができる。 【0049】また、透光性部材11の固定部材15への取着
は、例えば、透光性部材11の外周部に予めメタライズ層
等の金属層を被着しておき、この金属層と固定部材15の
内周面とを200℃〜400℃の融点を有するAu−Sn合金
半田等の低融点ロウ材を介してロウ付けすることにより
行なわれる。この場合、透光性部材11の固定部材15への
取着がAu−Sn合金等のロウ付けにより行なわれるこ
とから、取着の信頼性が極めて高くなり、これにより固
定部材15と透光性部材11との取着部における半導体素子
8を収容する容器の気密封止が完全となり、容器内部に
収容する半導体素子8を長期にわたり正常かつ安定に作
動させることができる。 【0050】本発明の半導体素子収納用パッケージ1に
おける載置用基台3は、シリコン(Si)やCu−W合
金等の熱伝導性の高い金属材料から成り、半導体素子8
および回路基板2を支持する支持部材として機能すると
ともに、半導体素子8から基体4へ熱を伝えるための伝
熱媒体として機能する。さらに、その高さを適宜設定す
ることにより、透光性部材11と半導体素子8との光軸を
合致させる機能を有する。 【0051】また、枠体6の上面には、例えば、Fe−
Ni−Co合金やFe−Ni合金等の金属材料やアルミ
ナセラミックス等のセラミックス材料から成る蓋体5が
接合され、これにより基体4と枠体6と蓋体5とからな
る容器の内部に半導体素子8が回路基板2とともに気密
に封止される。蓋体5の枠体6の上面への接合は、例え
ば、シームウェルド法,YAGレーザ溶接法等の溶接
法,Au−Sn合金半田等の低融点ロウ材によるロウ付
け法等により行なわれる。 【0052】かくして本発明の半導体素子収納用パッケ
ージ1によれば、基体4の載置部10に載置用基台3を介
して半導体素子8および回路基板2を載置固定するとと
もに、半導体素子8の各電極をボンディングワイヤ16を
介して回路基板2上の配線導体2aに電気的に接続し
て、同軸コネクタ7の中心導体7cと電気的に接続し、
次に、枠体6の上面に蓋体5を接合し、基体4と枠体6
と蓋体5とからなる容器内部に半導体素子8を回路基板
2とともに収納し、最後に、枠体6に取着された固定部
材15に光アイソレータ12と光ファイバ14を取着した金属
ホルダ13を溶接して取着することにより、最終製品とし
ての光半導体装置となる。 【0053】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。 【0054】例えば、中心導体7cのテーパ部7c’の
形状としては、傾斜面が平坦な平板状であってもよく、
または伝送方向に垂直な断面での断面形状が上側が半円
状で下側が平坦ないわゆる蒲鉾形であってもよい。 【0055】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、同軸コネクタの中心導体は、上側が枠体の内側
と回路基板との間を始点して先端に向けて傾斜面とされ
たテーパ部を有していることから、このテーパ部により
表面積が減少した中心導体を回路基板上の配線導体に接
合することにより、両者の接合部における導体の表面積
の増加に伴う容量性成分の増加を減少させることができ
てインピーダンスの減少を抑えることができ、さらに、
テーパ部においては中心導体の断面積が減少するに従い
電流密度が高まるために誘導性成分が増加するのでその
分インピーダンスを増加させることができるため、回路
基板上の配線導体と同軸コネクタの中心導体との接合部
でのインピーダンスの変動を効果的に抑制することがで
き、インピーダンスを整合させて高周波信号の入出力時
に発生する反射損失を非常に小さなものに抑えることが
できる。 【0056】また、絶縁体より枠体の内側に突出した部
分の中心導体の長さを、中心導体により伝送される高周
波信号の波長の4分の1未満としたことから、中心導体
のこの部分において共振の発生を防止することができる
ので、反射損失が大きくなるような悪影響を効果的に抑
えることが可能となる。 【0057】これらのことにより、本発明の半導体素子
収納用パッケージによれば、高周波信号の入出力時にお
ける回路基板上の配線導体と同軸コネクタの中心導体と
の接合部で生じる反射損失を極めて小さなものとするこ
とができるので、搭載される半導体素子の作動性が良好
な半導体素子収納用パッケージを提供することができ
る。
【図面の簡単な説明】 【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。 【図2】図1に示す半導体素子収納用パッケージにおけ
る同軸コネクタ周辺部の要部拡大断面図である。 【図3】従来の半導体素子収納用パッケージの例を示す
断面図である。 【符号の説明】 1・・・半導体素子収納用パッケージ 2・・・回路基板 2a・・・配線導体 3・・・載置用基台 4・・・基体 5・・・蓋体 6・・・枠体 6a・・・同軸コネクタ装着用の貫通孔 6b・・・光伝送路用の貫通孔 7・・・同軸コネクタ 7a・・・外周導体 7b・・・絶縁体 7c・・・中心導体 7c’・・・テーパ部 8・・・半導体素子 9・・・テーパ部の始点 10・・・載置部 11・・・透光性部材 12・・・光アイソレータ 13・・・金属ホルダ 14・・・光ファイバ 15・・・固定部材 16・・・ボンディングワイヤ

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 上面に半導体素子および回路基板が載置
    用基台を介して載置される載置部を有する基体と、該基
    体の前記上面に前記載置部を囲繞するように取着される
    とともに側部に貫通孔が形成された枠体と、前記載置部
    に載置された前記載置用基台および該載置用基台に載置
    された前記回路基板と、筒状の外周導体およびその中心
    軸に設置された中心導体ならびにそれらの間に介在させ
    た絶縁体から成るとともに、前記貫通孔に嵌着されて、
    前記絶縁体より突出した前記中心導体の下側が前記回路
    基板上の配線導体に接続される同軸コネクタとを具備し
    て成り、前記中心導体は、上側が前記枠体の内側と前記
    回路基板との間を始点として先端に向けて傾斜面とされ
    たテーパ部を有し、前記絶縁体より前記枠体の内側に突
    出した部分の長さが前記中心導体により伝送される高周
    波信号の波長の4分の1未満であることを特徴とする半
    導体素子収納用パッケージ。
JP2002081862A 2002-03-22 2002-03-22 半導体素子収納用パッケージ Expired - Fee Related JP4045110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002081862A JP4045110B2 (ja) 2002-03-22 2002-03-22 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002081862A JP4045110B2 (ja) 2002-03-22 2002-03-22 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2003283030A true JP2003283030A (ja) 2003-10-03
JP4045110B2 JP4045110B2 (ja) 2008-02-13

Family

ID=29230320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002081862A Expired - Fee Related JP4045110B2 (ja) 2002-03-22 2002-03-22 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4045110B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7475176B2 (ja) 2020-03-25 2024-04-26 京セラ株式会社 電子素子搭載用パッケージ及び電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7475176B2 (ja) 2020-03-25 2024-04-26 京セラ株式会社 電子素子搭載用パッケージ及び電子装置

Also Published As

Publication number Publication date
JP4045110B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
JP4605957B2 (ja) 半導体素子収納用パッケージ
JP4045110B2 (ja) 半導体素子収納用パッケージ
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2004140188A (ja) 半導体素子収納用パッケージ
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002232058A (ja) 光半導体素子収納用パッケージ
JP4658313B2 (ja) 半導体素子収納用パッケージ
JP3967905B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004200242A (ja) 半導体素子収納用パッケージ
JP3702200B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3720694B2 (ja) 半導体素子収納用パッケージ
JP2004165507A (ja) 半導体素子収納用パッケージ
JP2004152826A (ja) 半導体素子収納用パッケージ
JP3993774B2 (ja) 光半導体素子収納用パッケージ
JP3457921B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2004259609A (ja) 半導体素子収納用パッケージ
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2002141594A (ja) 半導体素子収納用パッケージ
JP2001217331A (ja) 半導体素子収納用パッケージ
JP3393837B2 (ja) 半導体素子収納用パッケージ
JP2002319643A (ja) 半導体素子収納用パッケージ
JP2002246681A (ja) 半導体素子収納用パッケージ
JP2003078065A (ja) 半導体素子搭載用基板および光半導体素子収納用パッケージ
JP2003068909A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees