JP2003282696A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003282696A JP2003282696A JP2002080026A JP2002080026A JP2003282696A JP 2003282696 A JP2003282696 A JP 2003282696A JP 2002080026 A JP2002080026 A JP 2002080026A JP 2002080026 A JP2002080026 A JP 2002080026A JP 2003282696 A JP2003282696 A JP 2003282696A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- semiconductor substrate
- heat treatment
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】素子分離溝の形成をより望ましいかたちで行う
ことができ、ひいてはより信頼性の高い半導体装置を製
造する。 【解決手段】半導体基板１にシリコン酸化膜１０及びシ
リコン窒化膜１１を順次形成する(図１（ａ）)。次に、
シリコン窒化膜１１をパターニングし、同パターニング
されたシリコン窒化膜１１をマスクとして半導体基板１
に素子分離溝２を形成する(図１（ａ）)。この素子分離
溝２の表面と半導体基板１の表面とのなす角はθであ
る。次に、半導体基板１表面をフッ酸により洗浄する
（図１（ｂ））。このとき、シリコン酸化膜１０は、半
導体基板１の開口上端部に対して後退する。次に、素子
分離溝２の表面を酸化して膜厚ｄの酸化膜３を形成する
（図１（c））。この酸化膜３の形成前における半導体
基板１の開口上端部に対するシリコン酸化膜１０の端部
の後退量ｘを、「０≦ｘ≦（ｄ／２ｓｉｎθ）」に設定
した。
ことができ、ひいてはより信頼性の高い半導体装置を製
造する。 【解決手段】半導体基板１にシリコン酸化膜１０及びシ
リコン窒化膜１１を順次形成する(図１（ａ）)。次に、
シリコン窒化膜１１をパターニングし、同パターニング
されたシリコン窒化膜１１をマスクとして半導体基板１
に素子分離溝２を形成する(図１（ａ）)。この素子分離
溝２の表面と半導体基板１の表面とのなす角はθであ
る。次に、半導体基板１表面をフッ酸により洗浄する
（図１（ｂ））。このとき、シリコン酸化膜１０は、半
導体基板１の開口上端部に対して後退する。次に、素子
分離溝２の表面を酸化して膜厚ｄの酸化膜３を形成する
（図１（c））。この酸化膜３の形成前における半導体
基板１の開口上端部に対するシリコン酸化膜１０の端部
の後退量ｘを、「０≦ｘ≦（ｄ／２ｓｉｎθ）」に設定
した。
Description
【０００１】
【発明の属する技術分野】本発明は、素子分離溝（トレ
ンチ）を備える半導体装置の製造方法に関する。
ンチ）を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、そ
の微細加工技術はますます重要になってきている。それ
ら微細加工技術の１つとして、半導体装置内の各半導体
素子を分離する素子分離技術がある。そして、この素子
分離技術としては、高集積化に伴い、選択酸化法（ＬＯ
ＣＯＳ）に代えて、トレンチ分離といわれる手法が用い
られることが多くなってきている。
の微細加工技術はますます重要になってきている。それ
ら微細加工技術の１つとして、半導体装置内の各半導体
素子を分離する素子分離技術がある。そして、この素子
分離技術としては、高集積化に伴い、選択酸化法（ＬＯ
ＣＯＳ）に代えて、トレンチ分離といわれる手法が用い
られることが多くなってきている。
【０００３】このトレンチ分離は、シリコン基板に素子
分離溝（トレンチ）を形成するとともに、この形成した
トレンチの内部に絶縁物等を埋め込むものであり、この
トレンチ内に埋め込まれた絶縁物等により、その両側の
素子領域が分離される。
分離溝（トレンチ）を形成するとともに、この形成した
トレンチの内部に絶縁物等を埋め込むものであり、この
トレンチ内に埋め込まれた絶縁物等により、その両側の
素子領域が分離される。
【０００４】この素子分離溝の形成工程は、一般に次の
ような工程からなる。すなわち、（イ）シリコン基板の
表面に薄いシリコン酸化膜を形成し、更にその上にシリ
コン窒化膜を形成する。（ロ）シリコン窒化膜をパター
ニングして、素子分離溝とする部分をエッチング除去す
る。（ハ）パターニングされたシリコン窒化膜をマスク
として半導体基板をエッチングし、素子分離溝を形成す
る。（ニ）素子分離溝の表面を酸化して薄い酸化膜(シ
リコン酸化膜)を形成する。（ホ）素子分離溝に絶縁物
を埋め込むべく、素子分離溝の深さにシリコン窒化膜の
膜厚を加えたものより厚いシリコン酸化膜を堆積形成す
る。（ヘ）シリコン窒化膜をストッパとして化学機械研
磨法（ＣＭＰ）にてシリコン酸化膜上面を研磨、除去し
平坦化する。（ト）シリコン基板上のシリコン窒化膜や
シリコン酸化膜をエッチング除去する。
ような工程からなる。すなわち、（イ）シリコン基板の
表面に薄いシリコン酸化膜を形成し、更にその上にシリ
コン窒化膜を形成する。（ロ）シリコン窒化膜をパター
ニングして、素子分離溝とする部分をエッチング除去す
る。（ハ）パターニングされたシリコン窒化膜をマスク
として半導体基板をエッチングし、素子分離溝を形成す
る。（ニ）素子分離溝の表面を酸化して薄い酸化膜(シ
リコン酸化膜)を形成する。（ホ）素子分離溝に絶縁物
を埋め込むべく、素子分離溝の深さにシリコン窒化膜の
膜厚を加えたものより厚いシリコン酸化膜を堆積形成す
る。（ヘ）シリコン窒化膜をストッパとして化学機械研
磨法（ＣＭＰ）にてシリコン酸化膜上面を研磨、除去し
平坦化する。（ト）シリコン基板上のシリコン窒化膜や
シリコン酸化膜をエッチング除去する。
【０００５】以上の工程を経ることにより、素子分離領
域を形成することができる。
域を形成することができる。
【０００６】
【発明が解決しようとする課題】ところで、素子分離溝
の形成に際しては、一般に、上記（ニ）の工程に先立
ち、シリコン基板表面、換言すれば素子分離溝表面に対
し希釈されたフッ酸などを用いた洗浄が行われる。これ
は、上記（ロ）や（ハ）の工程において用いる装置の内
壁が飛散することなどによりシリコン基板に付着した金
属汚染物が上記（ニ）の工程におけるシリコン基板の酸
化膜形成装置内へ持ち込まれることを回避するためであ
る。しかし、この洗浄によって上記シリコン基板とシリ
コン窒化膜との間に形成されているシリコン酸化膜がエ
ッチングされることに起因して最終的に製造された半導
体装置の信頼性の低下を招くおそれがある。以下、この
ことについて、図５及び図６を参照して更に説明する。
の形成に際しては、一般に、上記（ニ）の工程に先立
ち、シリコン基板表面、換言すれば素子分離溝表面に対
し希釈されたフッ酸などを用いた洗浄が行われる。これ
は、上記（ロ）や（ハ）の工程において用いる装置の内
壁が飛散することなどによりシリコン基板に付着した金
属汚染物が上記（ニ）の工程におけるシリコン基板の酸
化膜形成装置内へ持ち込まれることを回避するためであ
る。しかし、この洗浄によって上記シリコン基板とシリ
コン窒化膜との間に形成されているシリコン酸化膜がエ
ッチングされることに起因して最終的に製造された半導
体装置の信頼性の低下を招くおそれがある。以下、この
ことについて、図５及び図６を参照して更に説明する。
【０００７】上述した一連の工程においては、まず図５
（ａ）に示すように、シリコン基板２０１上に、シリコ
ン酸化膜２１０、シリコン窒化膜２１１を順次積層形成
した後、シリコン窒化膜２１１がパターニングされる。
そして、図５（ｂ）に示すように、このパターニングさ
れたシリコン窒化膜２１１をマスクとして、シリコン基
板２０１に素子分離溝２０２を形成する。更に、図５
（ｃ）に示すように、上述したようにシリコン基板２０
１に付着した金属付着物を除去すべく、希釈されたフッ
酸による洗浄を行う。このとき、同図５（ｃ）に示すよ
うに、シリコン酸化膜２１０も水平方向にエッチングさ
れるため、半導体基板２０１の開口上端部(素子分離溝
２０２の上端部)に対し水平方向に大きく後退すること
になる。
（ａ）に示すように、シリコン基板２０１上に、シリコ
ン酸化膜２１０、シリコン窒化膜２１１を順次積層形成
した後、シリコン窒化膜２１１がパターニングされる。
そして、図５（ｂ）に示すように、このパターニングさ
れたシリコン窒化膜２１１をマスクとして、シリコン基
板２０１に素子分離溝２０２を形成する。更に、図５
（ｃ）に示すように、上述したようにシリコン基板２０
１に付着した金属付着物を除去すべく、希釈されたフッ
酸による洗浄を行う。このとき、同図５（ｃ）に示すよ
うに、シリコン酸化膜２１０も水平方向にエッチングさ
れるため、半導体基板２０１の開口上端部(素子分離溝
２０２の上端部)に対し水平方向に大きく後退すること
になる。
【０００８】このようにシリコン酸化膜２１０が水平方
向に大きく後退した状態で、図５（ｄ）に示すように、
上記（ニ）の工程として酸化膜２０３を形成すると、シ
リコン酸化膜２１０の後退した端部下方でストレスが生
じ、シリコン基板２０１が酸化されない部分（凸部２０
５）が生じる。しかも、この凸部２０５は、図６に示す
ように、その後の工程でも除去されることはない。この
ため、素子分離領域２０４によって区画されたシリコン
基板２０１上にゲート酸化膜を形成する工程においても
その形状が保持される。そして、この凸部２０５は、ゲ
ート酸化膜を形成したときにゲート酸化膜の膜厚にばら
つきが生じるいわゆるシニングの原因となるため、この
凸部２０５が形成されること自体が、出来上がった半導
体装置の信頼性を低下させる大きな要因となる。
向に大きく後退した状態で、図５（ｄ）に示すように、
上記（ニ）の工程として酸化膜２０３を形成すると、シ
リコン酸化膜２１０の後退した端部下方でストレスが生
じ、シリコン基板２０１が酸化されない部分（凸部２０
５）が生じる。しかも、この凸部２０５は、図６に示す
ように、その後の工程でも除去されることはない。この
ため、素子分離領域２０４によって区画されたシリコン
基板２０１上にゲート酸化膜を形成する工程においても
その形状が保持される。そして、この凸部２０５は、ゲ
ート酸化膜を形成したときにゲート酸化膜の膜厚にばら
つきが生じるいわゆるシニングの原因となるため、この
凸部２０５が形成されること自体が、出来上がった半導
体装置の信頼性を低下させる大きな要因となる。
【０００９】これに対し、上記（ニ）の工程に先立ち、
図７（ａ）に示すように、シリコン酸化膜２１０を半導
体基板２０１の開口上端部に対して水平方向に突出させ
ることも考えられる。しかし、この場合、上記（ニ）の
工程を経ることで図７（ｂ）に示すように、半導体基板
２０１の開口上端部がつまみ上げられたような形状とな
る。そして、このように半導体基板２０１の開口上端部
がつまみ上げられたような形状となることによってもそ
の後、ゲート酸化膜が形成されるときには上記シニング
の原因となり、出来上がった半導体装置の信頼性を低下
させることとなる。
図７（ａ）に示すように、シリコン酸化膜２１０を半導
体基板２０１の開口上端部に対して水平方向に突出させ
ることも考えられる。しかし、この場合、上記（ニ）の
工程を経ることで図７（ｂ）に示すように、半導体基板
２０１の開口上端部がつまみ上げられたような形状とな
る。そして、このように半導体基板２０１の開口上端部
がつまみ上げられたような形状となることによってもそ
の後、ゲート酸化膜が形成されるときには上記シニング
の原因となり、出来上がった半導体装置の信頼性を低下
させることとなる。
【００１０】なお、上記フッ酸による洗浄が行われる場
合に限らず、一般に素子分離溝を備える半導体装置にお
いては、その製造に際し、エッチングに伴う信頼性の低
下が懸念されるこうした実情も概ね共通したものとなっ
ている。
合に限らず、一般に素子分離溝を備える半導体装置にお
いては、その製造に際し、エッチングに伴う信頼性の低
下が懸念されるこうした実情も概ね共通したものとなっ
ている。
【００１１】本発明は上記実情に鑑みてなされたもので
あり、その目的は、素子分離溝の形成をより望ましいか
たちで行うことができ、ひいてはより信頼性の高い半導
体装置を製造することのできる半導体装置の製造方法を
提供することにある。
あり、その目的は、素子分離溝の形成をより望ましいか
たちで行うことができ、ひいてはより信頼性の高い半導
体装置を製造することのできる半導体装置の製造方法を
提供することにある。
【００１２】
【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項１記載の発明は、半導体基板に緩衝膜を介して溝形成
パターンを形成し、同溝形成パターンをマスクとして素
子分離溝を形成した後、同素子分離溝の表面を酸化する
工程を有する半導体装置の製造方法において、前記素子
分離溝の表面の酸化の開始時における前記半導体基板の
開口上端部に対する前記緩衝膜の端部の後退量を、その
後の前記素子分離溝の表面を酸化する工程によって同素
子分離溝の表面に形成される酸化膜の水平方向成分の長
さの半分以下に設定することをその要旨とする。
るための手段及びその作用効果について記載する。請求
項１記載の発明は、半導体基板に緩衝膜を介して溝形成
パターンを形成し、同溝形成パターンをマスクとして素
子分離溝を形成した後、同素子分離溝の表面を酸化する
工程を有する半導体装置の製造方法において、前記素子
分離溝の表面の酸化の開始時における前記半導体基板の
開口上端部に対する前記緩衝膜の端部の後退量を、その
後の前記素子分離溝の表面を酸化する工程によって同素
子分離溝の表面に形成される酸化膜の水平方向成分の長
さの半分以下に設定することをその要旨とする。
【００１３】上記製造方法では、素子分離溝の表面の酸
化の開始時における半導体基板の開口上端部に対する緩
衝膜の端部の後退量を、その後の素子分離溝の表面を酸
化する工程によって同素子分離溝の表面に形成される酸
化膜の水平方向成分の長さの半分以下に設定する。この
ため、素子分離溝の表面を酸化する工程において、緩衝
膜の後退した端部下方でのストレスを緩和することがで
き、半導体基板に凸部が形成されることを回避すること
ができる。したがって、上記製造方法によれば、素子分
離溝の形成をより望ましいかたちで行うことができ、ひ
いてはより信頼性の高い半導体装置を製造することがで
きるようになる。
化の開始時における半導体基板の開口上端部に対する緩
衝膜の端部の後退量を、その後の素子分離溝の表面を酸
化する工程によって同素子分離溝の表面に形成される酸
化膜の水平方向成分の長さの半分以下に設定する。この
ため、素子分離溝の表面を酸化する工程において、緩衝
膜の後退した端部下方でのストレスを緩和することがで
き、半導体基板に凸部が形成されることを回避すること
ができる。したがって、上記製造方法によれば、素子分
離溝の形成をより望ましいかたちで行うことができ、ひ
いてはより信頼性の高い半導体装置を製造することがで
きるようになる。
【００１４】なお、ここで後退量はゼロ以上の値とす
る。請求項２記載の発明は、半導体基板に緩衝膜を介し
て溝形成パターンを形成し、同溝形成パターンをマスク
として素子分離溝を形成した後、同素子分離溝の表面を
酸化する工程を有する半導体装置の製造方法において、
前記素子分離溝の表面の酸化の開始時における前記半導
体基板の開口上端部に対する前記緩衝膜の端部の後退量
を「ｘ」、前記素子分離溝の表面と前記半導体基板の表
面とのなす角を「θ」、前記素子分離溝の表面を酸化す
る工程によって同素子分離溝の表面に形成される酸化膜
の膜厚を「ｄ」として、前記後退量「ｘ」を「０≦ｘ≦
（ｄ／２ｓｉｎθ）」の範囲で設定することをその要旨
とする。
る。請求項２記載の発明は、半導体基板に緩衝膜を介し
て溝形成パターンを形成し、同溝形成パターンをマスク
として素子分離溝を形成した後、同素子分離溝の表面を
酸化する工程を有する半導体装置の製造方法において、
前記素子分離溝の表面の酸化の開始時における前記半導
体基板の開口上端部に対する前記緩衝膜の端部の後退量
を「ｘ」、前記素子分離溝の表面と前記半導体基板の表
面とのなす角を「θ」、前記素子分離溝の表面を酸化す
る工程によって同素子分離溝の表面に形成される酸化膜
の膜厚を「ｄ」として、前記後退量「ｘ」を「０≦ｘ≦
（ｄ／２ｓｉｎθ）」の範囲で設定することをその要旨
とする。
【００１５】上記製造方法では、半導体基板の開口上端
部に対する緩衝膜の端部の後退量を「ｘ」、素子分離溝
の表面と基板表面とのなす角を「θ」、表面を酸化する
工程によって素子分離溝の表面に形成される酸化膜の膜
厚を「ｄ」として、後退量「ｘ」を「０≦ｘ≦（ｄ／２
ｓｉｎθ）」の範囲で設定する。このため、素子分離溝
の表面を酸化する工程において、緩衝膜の後退した端部
下方でのストレスを緩和することができ、半導体基板に
凸部が形成されることを回避することができる。したが
って、上記製造方法によれば、素子分離溝の形成をより
望ましいかたちで行うことができ、ひいてはより信頼性
の高い半導体装置を製造することができるようになる。
部に対する緩衝膜の端部の後退量を「ｘ」、素子分離溝
の表面と基板表面とのなす角を「θ」、表面を酸化する
工程によって素子分離溝の表面に形成される酸化膜の膜
厚を「ｄ」として、後退量「ｘ」を「０≦ｘ≦（ｄ／２
ｓｉｎθ）」の範囲で設定する。このため、素子分離溝
の表面を酸化する工程において、緩衝膜の後退した端部
下方でのストレスを緩和することができ、半導体基板に
凸部が形成されることを回避することができる。したが
って、上記製造方法によれば、素子分離溝の形成をより
望ましいかたちで行うことができ、ひいてはより信頼性
の高い半導体装置を製造することができるようになる。
【００１６】請求項３記載の発明は、請求項１又は２記
載の発明において、前記素子分離溝の表面の酸化に先立
ち、前記素子分離溝の形成された半導体基板表面を洗浄
する工程を更に備え、前記後退量の設定を前記洗浄の条
件の調整にて行うことをその要旨とする。
載の発明において、前記素子分離溝の表面の酸化に先立
ち、前記素子分離溝の形成された半導体基板表面を洗浄
する工程を更に備え、前記後退量の設定を前記洗浄の条
件の調整にて行うことをその要旨とする。
【００１７】上記製造方法では、素子分離溝の表面を酸
化する工程に先立ち、素子分離溝の形成された半導体基
板表面を洗浄する工程を有する。このため、この洗浄工
程において緩衝膜が水平方向にエッチングされることで
同緩衝膜が半導体基板の開口上端部に対して後退するよ
うになる。そして、この後退量が大きい場合には、素子
分離溝の表面を酸化する工程において、緩衝膜の後退し
た端部下方でストレスが生じ、半導体基板に凸部が形成
されるおそれがある。
化する工程に先立ち、素子分離溝の形成された半導体基
板表面を洗浄する工程を有する。このため、この洗浄工
程において緩衝膜が水平方向にエッチングされることで
同緩衝膜が半導体基板の開口上端部に対して後退するよ
うになる。そして、この後退量が大きい場合には、素子
分離溝の表面を酸化する工程において、緩衝膜の後退し
た端部下方でストレスが生じ、半導体基板に凸部が形成
されるおそれがある。
【００１８】この点、上記製造方法によれば、この後退
量を、請求項１又は２記載に記載の範囲で設定すること
で、素子分離溝の表面を酸化する工程において、緩衝膜
の後退した端部下方でのストレスを緩和することがで
き、半導体基板に凸部が形成されることを回避すること
ができる。したがって、上記製造方法によれば、素子分
離溝を形成する場合であれ、より信頼性の高い半導体装
置を製造することができるようになる。
量を、請求項１又は２記載に記載の範囲で設定すること
で、素子分離溝の表面を酸化する工程において、緩衝膜
の後退した端部下方でのストレスを緩和することがで
き、半導体基板に凸部が形成されることを回避すること
ができる。したがって、上記製造方法によれば、素子分
離溝を形成する場合であれ、より信頼性の高い半導体装
置を製造することができるようになる。
【００１９】請求項４記載の発明は、半導体基板に素子
分離溝を形成する工程と、該素子分離溝に絶縁物を埋め
込む工程と、前記半導体基板上に駆動素子を形成する工
程とを備えて半導体装置を製造する方法において、前記
素子分離溝を形成する際に用いたマスクの除去に用いる
エッチング及び前記駆動素子を形成する工程において用
いるエッチングによって、前記絶縁物の上面が前記半導
体基板の開口上端部よりも低下することのないよう同絶
縁物に対して前記エッチングの速度を低下させる熱処理
を施すことをその要旨とする。
分離溝を形成する工程と、該素子分離溝に絶縁物を埋め
込む工程と、前記半導体基板上に駆動素子を形成する工
程とを備えて半導体装置を製造する方法において、前記
素子分離溝を形成する際に用いたマスクの除去に用いる
エッチング及び前記駆動素子を形成する工程において用
いるエッチングによって、前記絶縁物の上面が前記半導
体基板の開口上端部よりも低下することのないよう同絶
縁物に対して前記エッチングの速度を低下させる熱処理
を施すことをその要旨とする。
【００２０】素子分離溝を備える半導体装置を製造する
際には、素子分離溝を形成する際に用いたマスクの除去
に用いるエッチングや駆動素子を形成する工程において
用いるエッチングによって絶縁物の上面が半導体基板の
開口上端部よりも低下するおそれがある。
際には、素子分離溝を形成する際に用いたマスクの除去
に用いるエッチングや駆動素子を形成する工程において
用いるエッチングによって絶縁物の上面が半導体基板の
開口上端部よりも低下するおそれがある。
【００２１】この点、上記製造方法によれば、絶縁物に
対して熱処理を施してエッチングの速度を低下させるこ
とで、エッチングによって絶縁物の上面が半導体基板の
開口上端部よりも低下することを回避することができ
る。したがって、上記製造方法によれば、素子分離溝の
形成をより望ましいかたちで行うことができ、ひいては
より信頼性の高い半導体装置を製造することができるよ
うになる。
対して熱処理を施してエッチングの速度を低下させるこ
とで、エッチングによって絶縁物の上面が半導体基板の
開口上端部よりも低下することを回避することができ
る。したがって、上記製造方法によれば、素子分離溝の
形成をより望ましいかたちで行うことができ、ひいては
より信頼性の高い半導体装置を製造することができるよ
うになる。
【００２２】請求項５記載の発明は、半導体基板に素子
分離溝を形成する工程から、該素子分離溝に絶縁物を埋
め込んだ後、半導体基板上に駆動素子を形成する工程ま
での間に、フッ酸を用いてエッチングを行う工程を有す
る半導体装置の製造方法において、前記フッ酸を用いて
エッチングを行う工程によって、前記絶縁物の上面が前
記半導体基板の開口上端部よりも低下することのないよ
う同絶縁物に対して前記エッチングの速度を低下させる
熱処理を施すことをその要旨とする。
分離溝を形成する工程から、該素子分離溝に絶縁物を埋
め込んだ後、半導体基板上に駆動素子を形成する工程ま
での間に、フッ酸を用いてエッチングを行う工程を有す
る半導体装置の製造方法において、前記フッ酸を用いて
エッチングを行う工程によって、前記絶縁物の上面が前
記半導体基板の開口上端部よりも低下することのないよ
う同絶縁物に対して前記エッチングの速度を低下させる
熱処理を施すことをその要旨とする。
【００２３】素子分離溝を備える半導体装置の製造時、
素子分離溝を形成する際に用いたマスクの除去に用いる
エッチングや駆動素子を形成する工程などにおいてフッ
酸を用いてエッチングを行うことがある。そして、フッ
酸を用いることによって絶縁物の上面が半導体基板の開
口上端部よりも低下するおそれがある。
素子分離溝を形成する際に用いたマスクの除去に用いる
エッチングや駆動素子を形成する工程などにおいてフッ
酸を用いてエッチングを行うことがある。そして、フッ
酸を用いることによって絶縁物の上面が半導体基板の開
口上端部よりも低下するおそれがある。
【００２４】この点、上記製造方法によれば、絶縁物に
対して熱処理を施してフッ酸によるエッチングの速度を
低下させることで、エッチングによって絶縁物の上面が
半導体基板の開口上端部よりも低下することを回避する
ことができる。したがって、上記製造方法によれば、素
子分離溝の形成をより望ましいかたちで行うことがで
き、ひいてはより信頼性の高い半導体装置を製造するこ
とができるようになる。
対して熱処理を施してフッ酸によるエッチングの速度を
低下させることで、エッチングによって絶縁物の上面が
半導体基板の開口上端部よりも低下することを回避する
ことができる。したがって、上記製造方法によれば、素
子分離溝の形成をより望ましいかたちで行うことがで
き、ひいてはより信頼性の高い半導体装置を製造するこ
とができるようになる。
【００２５】請求項６記載の発明は、請求項４又は５記
載の発明において、前記熱処理は、１０００℃以上の熱
処理を含むことをその要旨とする。上記構成によれば、
絶縁物に１０００℃以上の熱処理を施すことで、エッチ
ングの速度を好適に低下させることができるようにな
る。
載の発明において、前記熱処理は、１０００℃以上の熱
処理を含むことをその要旨とする。上記構成によれば、
絶縁物に１０００℃以上の熱処理を施すことで、エッチ
ングの速度を好適に低下させることができるようにな
る。
【００２６】請求項７記載の発明は、請求項６記載の発
明において、前記１０００℃以上の熱処理に先立ち、１
０００℃未満での熱処理を行うことをその要旨とする。
高温での熱処理は、絶縁物の急激な体積変化を引き起こ
す。そして、この絶縁物の急激な体積変化は、半導体基
板に対して大きな応力を及ぼす原因となる。このよう
に、半導体基板に大きな応力が及ぼされると半導体基板
中に欠陥が生じるため、リーク電流の原因となり、ひい
ては、半導体装置の信頼性を低下させる原因となる。
明において、前記１０００℃以上の熱処理に先立ち、１
０００℃未満での熱処理を行うことをその要旨とする。
高温での熱処理は、絶縁物の急激な体積変化を引き起こ
す。そして、この絶縁物の急激な体積変化は、半導体基
板に対して大きな応力を及ぼす原因となる。このよう
に、半導体基板に大きな応力が及ぼされると半導体基板
中に欠陥が生じるため、リーク電流の原因となり、ひい
ては、半導体装置の信頼性を低下させる原因となる。
【００２７】この点、上記製造方法によれば、１０００
℃以上の熱処理に先立ち、１０００℃未満での熱処理を
行うことで、絶縁物の急激な体積変化を抑制することが
でき、ひいては、半導体基板に欠陥が生じることを好適
に抑制することができる。
℃以上の熱処理に先立ち、１０００℃未満での熱処理を
行うことで、絶縁物の急激な体積変化を抑制することが
でき、ひいては、半導体基板に欠陥が生じることを好適
に抑制することができる。
【００２８】請求項８記載の発明は、半導体基板に素子
分離溝を形成し、同素子分離溝に絶縁物を埋め込んだ
後、同絶縁物に対し熱処理を行うに際し、同絶縁物に対
し低温側から高温側への段階的な熱処理を施すことで熱
処理による絶縁物の体積変化によって前記半導体基板に
及ぼされる応力を緩和することをその要旨とする。
分離溝を形成し、同素子分離溝に絶縁物を埋め込んだ
後、同絶縁物に対し熱処理を行うに際し、同絶縁物に対
し低温側から高温側への段階的な熱処理を施すことで熱
処理による絶縁物の体積変化によって前記半導体基板に
及ぼされる応力を緩和することをその要旨とする。
【００２９】絶縁物に熱処理を施すことで同絶縁物に対
するエッチング速度を低下させることができるため、そ
の後の工程におけるエッチングによって絶縁物が過度に
エッチングされることを回避することができる。ただ
し、高温での熱処理は、絶縁物の急激な体積変化を引き
起こす。そして、この絶縁物の急激な体積変化は、半導
体基板に対して大きな応力を及ぼす原因となる。このよ
うに、半導体基板に大きな応力が及ぼされると半導体基
板中に欠陥が生じるため、リーク電流の原因となり、ひ
いては、半導体装置の信頼性を低下させる原因となる。
するエッチング速度を低下させることができるため、そ
の後の工程におけるエッチングによって絶縁物が過度に
エッチングされることを回避することができる。ただ
し、高温での熱処理は、絶縁物の急激な体積変化を引き
起こす。そして、この絶縁物の急激な体積変化は、半導
体基板に対して大きな応力を及ぼす原因となる。このよ
うに、半導体基板に大きな応力が及ぼされると半導体基
板中に欠陥が生じるため、リーク電流の原因となり、ひ
いては、半導体装置の信頼性を低下させる原因となる。
【００３０】この点、上記製造方法では、絶縁物に対し
低温側から高温側への段階的な熱処理を施すことで、熱
処理による絶縁物の体積変化に起因した半導体基板に及
ぼされる応力を緩和する。したがって、半導体基板に欠
陥が生じることを好適に抑制することができ、ひいて
は、素子分離溝を形成する場合であれ、より信頼性の高
い半導体装置を製造することができるようになる。
低温側から高温側への段階的な熱処理を施すことで、熱
処理による絶縁物の体積変化に起因した半導体基板に及
ぼされる応力を緩和する。したがって、半導体基板に欠
陥が生じることを好適に抑制することができ、ひいて
は、素子分離溝を形成する場合であれ、より信頼性の高
い半導体装置を製造することができるようになる。
【００３１】請求項９記載の発明は、請求項８記載の発
明において、前記段階的な熱処理は、少なくとも１００
０℃未満の熱処理と１０００℃以上の熱処理とを有する
ことをその要旨とする。
明において、前記段階的な熱処理は、少なくとも１００
０℃未満の熱処理と１０００℃以上の熱処理とを有する
ことをその要旨とする。
【００３２】上記製造方法によれば、絶縁物に１０００
℃以上の熱処理を施すことで、エッチングの速度を好適
に低下させることができるようになる。しかも、この１
０００℃以上の熱処理に先立ち、１０００℃未満の熱処
理を施すことで、絶縁物の急激な体積変化を抑制するこ
とができ、ひいては、半導体基板に欠陥が生じることを
好適に抑制することができる。
℃以上の熱処理を施すことで、エッチングの速度を好適
に低下させることができるようになる。しかも、この１
０００℃以上の熱処理に先立ち、１０００℃未満の熱処
理を施すことで、絶縁物の急激な体積変化を抑制するこ
とができ、ひいては、半導体基板に欠陥が生じることを
好適に抑制することができる。
【００３３】請求項１０記載の発明は、請求項６又は７
又は９記載の発明において、前記絶縁物はシリコン酸化
膜であって、前記１０００℃以上の熱処理は、酸素ガス
を含む雰囲気中で行われることをその要旨とする。
又は９記載の発明において、前記絶縁物はシリコン酸化
膜であって、前記１０００℃以上の熱処理は、酸素ガス
を含む雰囲気中で行われることをその要旨とする。
【００３４】素子分離溝にシリコン酸化膜を埋め込む場
合、その酸化膜は酸素原子の欠陥を有するものとなるこ
とがある。この点、上記製造方法によれば、１０００℃
以上の熱処理を酸素ガスを含む雰囲気中で行うことで、
この酸素原子の欠陥を補償することができるようにな
り、ひいては、エッチングの速度をいっそう低下させる
ことができるようになる。
合、その酸化膜は酸素原子の欠陥を有するものとなるこ
とがある。この点、上記製造方法によれば、１０００℃
以上の熱処理を酸素ガスを含む雰囲気中で行うことで、
この酸素原子の欠陥を補償することができるようにな
り、ひいては、エッチングの速度をいっそう低下させる
ことができるようになる。
【００３５】
【発明の実施の形態】（第１の実施形態）以下、本発明
にかかる半導体装置の製造方法の第１の実施形態につい
て、図面を参照しつつ説明する。
にかかる半導体装置の製造方法の第１の実施形態につい
て、図面を参照しつつ説明する。
【００３６】図１に本実施形態にかかる半導体装置の製
造手順を示す。同図１（ａ）に示すように、この一連の
手順においては、半導体基板(シリコン基板)１上に例え
ば「１０ｎｍ」のシリコン酸化膜１０を形成した後、シ
リコン窒化膜１１を例えば「１５０ｎｍ」堆積する。更
に、シリコン窒化膜１１をエッチングして素子分離溝と
する部分を除去することで、溝形成パターンを形成す
る。そして、この溝形成パターンにパターニングされた
シリコン窒化膜１１をマスクとして、半導体基板１を例
えば「３００ｎｍ」エッチングすることで、素子分離溝
(トレンチ)２を形成する。なお、同図１（ａ）に示すよ
うに、このときの素子分離溝２の表面と半導体基板１の
表面とのなす角θを、例えば「８７°」とする。
造手順を示す。同図１（ａ）に示すように、この一連の
手順においては、半導体基板(シリコン基板)１上に例え
ば「１０ｎｍ」のシリコン酸化膜１０を形成した後、シ
リコン窒化膜１１を例えば「１５０ｎｍ」堆積する。更
に、シリコン窒化膜１１をエッチングして素子分離溝と
する部分を除去することで、溝形成パターンを形成す
る。そして、この溝形成パターンにパターニングされた
シリコン窒化膜１１をマスクとして、半導体基板１を例
えば「３００ｎｍ」エッチングすることで、素子分離溝
(トレンチ)２を形成する。なお、同図１（ａ）に示すよ
うに、このときの素子分離溝２の表面と半導体基板１の
表面とのなす角θを、例えば「８７°」とする。
【００３７】次に、上記素子分離溝２を形成する際に半
導体基板１を収納した装置の内壁が飛散するなどして半
導体基板１に付着した金属汚染物を除去する目的で、半
導体基板１の表面を洗浄する工程を設ける。詳しくは、
例えば「０．１２５％」のフッ酸水溶液を用いて３０秒
間洗浄、水洗した後、ＡＰＭ水溶液（ＮＨ4ＯＨ：Ｈ2Ｏ
2：Ｈ2Ｏ＝０．５：１：５０である混合液）による洗
浄、水洗を行い、更に半導体基板１上を乾燥させる。
導体基板１を収納した装置の内壁が飛散するなどして半
導体基板１に付着した金属汚染物を除去する目的で、半
導体基板１の表面を洗浄する工程を設ける。詳しくは、
例えば「０．１２５％」のフッ酸水溶液を用いて３０秒
間洗浄、水洗した後、ＡＰＭ水溶液（ＮＨ4ＯＨ：Ｈ2Ｏ
2：Ｈ2Ｏ＝０．５：１：５０である混合液）による洗
浄、水洗を行い、更に半導体基板１上を乾燥させる。
【００３８】この一連の洗浄工程で、図１（ｂ）に示す
ように、シリコン酸化膜１０がエッチングされ、半導体
基板１の開口上端部に対するシリコン酸化膜１０の後退
量ｘが例えば「５Å」となる。
ように、シリコン酸化膜１０がエッチングされ、半導体
基板１の開口上端部に対するシリコン酸化膜１０の後退
量ｘが例えば「５Å」となる。
【００３９】次に、図１（ｃ）に示すように、例えば、
「１１００℃」の酸化雰囲気（Ｎ2：Ｏ2＝６：１）中で
３０分間熱処理することで膜厚ｄ（「２０ｎｍ」）の酸
化膜３を形成する。
「１１００℃」の酸化雰囲気（Ｎ2：Ｏ2＝６：１）中で
３０分間熱処理することで膜厚ｄ（「２０ｎｍ」）の酸
化膜３を形成する。
【００４０】これら図１（ｂ）及び図１（ｃ）に示した
一連の工程において、フッ酸による洗浄条件や、酸化膜
３の膜厚の設定を調整することで、本実施形態では、次
の設定をする。すなわち、素子分離溝２の表面の酸化の
開始時における半導体基板１の開口上端部に対するシリ
コン酸化膜１０の端部の後退量ｘを、その後の素子分離
溝２の表面を酸化する工程によって同素子分離溝２の表
面に形成される酸化膜３の水平方向成分の長さの半分
(図中、ｙ)以下に設定する。なお、ここで水平方向成分
とは、半導体基板１表面の面方向のことである。
一連の工程において、フッ酸による洗浄条件や、酸化膜
３の膜厚の設定を調整することで、本実施形態では、次
の設定をする。すなわち、素子分離溝２の表面の酸化の
開始時における半導体基板１の開口上端部に対するシリ
コン酸化膜１０の端部の後退量ｘを、その後の素子分離
溝２の表面を酸化する工程によって同素子分離溝２の表
面に形成される酸化膜３の水平方向成分の長さの半分
(図中、ｙ)以下に設定する。なお、ここで水平方向成分
とは、半導体基板１表面の面方向のことである。
【００４１】これにより、図１（ｃ）に示すように、素
子分離溝２の表面を酸化することで酸化膜３を形成した
時点において、シリコン酸化膜１０の後退した端部の下
方でのストレスを緩和することができ、この部分が酸化
されずに凸部が形成される問題を回避することができ
る。
子分離溝２の表面を酸化することで酸化膜３を形成した
時点において、シリコン酸化膜１０の後退した端部の下
方でのストレスを緩和することができ、この部分が酸化
されずに凸部が形成される問題を回避することができ
る。
【００４２】ここで、図１（ｃ）に示すように、素子分
離溝２の表面を酸化する工程によって同素子分離溝２の
表面に形成される酸化膜３の水平方向成分の長さの半分
の長さｙと膜厚ｄとの間には、次の関係が存在する。
離溝２の表面を酸化する工程によって同素子分離溝２の
表面に形成される酸化膜３の水平方向成分の長さの半分
の長さｙと膜厚ｄとの間には、次の関係が存在する。
【００４３】ｄ／２＝ｙ×ｃｏｓα＝ｙ×ｃｏｓ（９０
−θ）＝ｙ×ｓｉｎθ したがって、上記設定は、素子分離溝２の表面の酸化の
開始時における半導体基板１の開口上端部に対するシリ
コン酸化膜１０の端部の後退量ｘは、「０≦ｘ≦（ｄ／
２ｓｉｎθ）」の範囲で設定されることとなる。
−θ）＝ｙ×ｓｉｎθ したがって、上記設定は、素子分離溝２の表面の酸化の
開始時における半導体基板１の開口上端部に対するシリ
コン酸化膜１０の端部の後退量ｘは、「０≦ｘ≦（ｄ／
２ｓｉｎθ）」の範囲で設定されることとなる。
【００４４】このような設定をしつつ酸化膜３を形成し
た後、図１（ｄ）に示すように、素子分離溝２内に充填
される絶縁物とするシリコン酸化膜を例えば「６００ｎ
ｍ」堆積した後、上記シリコン窒化膜１１をストッパと
して化学機械研磨（ＣＭＰ）にてシリコン酸化膜の上面
を研磨、除去して平坦化する。更に、上記シリコン窒化
膜１１を燐酸により剥離し、また、シリコン酸化膜１０
をフッ酸により剥離する。
た後、図１（ｄ）に示すように、素子分離溝２内に充填
される絶縁物とするシリコン酸化膜を例えば「６００ｎ
ｍ」堆積した後、上記シリコン窒化膜１１をストッパと
して化学機械研磨（ＣＭＰ）にてシリコン酸化膜の上面
を研磨、除去して平坦化する。更に、上記シリコン窒化
膜１１を燐酸により剥離し、また、シリコン酸化膜１０
をフッ酸により剥離する。
【００４５】なお、この後、周知の手法により素子分離
領域４によって区画される半導体基板１にトランジスタ
等を形成する。すなわち、例えば、犠牲酸化膜を形成し
てイオン注入を行いソースやドレインを形成し、犠牲酸
化膜をフッ酸により除去した後、ゲート絶縁膜を形成す
る。更に、ゲート絶縁膜上に例えばポリシリコンからな
るゲート電極を形成する。そして、半導体基板１の上面
全面をシリコン酸化膜やシリコン窒化膜からなる層間絶
縁膜で覆い、ゲート電極と上層の配線層とをコンタクト
ホールを介して例えばアルミ合金電極にて電気的に接続
する。
領域４によって区画される半導体基板１にトランジスタ
等を形成する。すなわち、例えば、犠牲酸化膜を形成し
てイオン注入を行いソースやドレインを形成し、犠牲酸
化膜をフッ酸により除去した後、ゲート絶縁膜を形成す
る。更に、ゲート絶縁膜上に例えばポリシリコンからな
るゲート電極を形成する。そして、半導体基板１の上面
全面をシリコン酸化膜やシリコン窒化膜からなる層間絶
縁膜で覆い、ゲート電極と上層の配線層とをコンタクト
ホールを介して例えばアルミ合金電極にて電気的に接続
する。
【００４６】以上説明した本実施形態によれば、以下の
効果が得られるようになる。 （１）素子分離溝２の表面の酸化の開始時における半導
体基板１の開口上端部に対するシリコン酸化膜１０の端
部の後退量ｘを、その後の素子分離溝２の表面を酸化す
る工程によって同素子分離溝２の表面に形成される酸化
膜３の水平方向成分の長さの半分(図中、ｙ)以下に設定
した。換言すれば、素子分離溝２の表面の酸化の開始時
における半導体基板１の開口上端部に対するシリコン酸
化膜１０の端部の後退量ｘを「０≦ｘ≦（ｄ／２ｓｉｎ
θ）」の範囲で設定した。これにより、素子分離溝２の
表面を酸化することで酸化膜３を形成した時点におい
て、シリコン酸化膜１０の後退した端部の下方でのスト
レスを緩和することができ、この部分が酸化されずに凸
部が形成される問題を回避することができる。
効果が得られるようになる。 （１）素子分離溝２の表面の酸化の開始時における半導
体基板１の開口上端部に対するシリコン酸化膜１０の端
部の後退量ｘを、その後の素子分離溝２の表面を酸化す
る工程によって同素子分離溝２の表面に形成される酸化
膜３の水平方向成分の長さの半分(図中、ｙ)以下に設定
した。換言すれば、素子分離溝２の表面の酸化の開始時
における半導体基板１の開口上端部に対するシリコン酸
化膜１０の端部の後退量ｘを「０≦ｘ≦（ｄ／２ｓｉｎ
θ）」の範囲で設定した。これにより、素子分離溝２の
表面を酸化することで酸化膜３を形成した時点におい
て、シリコン酸化膜１０の後退した端部の下方でのスト
レスを緩和することができ、この部分が酸化されずに凸
部が形成される問題を回避することができる。
【００４７】（第２の実施形態）以下、本発明にかかる
半導体装置の製造方法の第２の実施形態について、図面
を参照しつつ説明する。
半導体装置の製造方法の第２の実施形態について、図面
を参照しつつ説明する。
【００４８】上述のように、半導体基板に素子分離溝を
形成する工程と、半導体基板上にトランジスタ等、駆動
素子を形成する工程とを備えて半導体装置を製造する一
連の工程においては、フッ酸を用いて洗浄を行う工程を
複数有する。しかし、このような工程を有する場合、こ
のフッ酸によって洗浄を行う工程（エッチングを行う工
程）によって、素子分離溝に埋め込まれた絶縁物(シリ
コン酸化膜)がエッチングされ、半導体基板の開口上端
部よりも低下するおそれがある。このように、素子分離
溝に埋め込まれた絶縁物(シリコン酸化膜)が半導体基板
の開口上端部よりも低下すると、同開口上端部において
電界が集中し、リーク電流を生じることがある。したが
って、この場合、半導体装置としての信頼性の低下を招
くおそれがある。
形成する工程と、半導体基板上にトランジスタ等、駆動
素子を形成する工程とを備えて半導体装置を製造する一
連の工程においては、フッ酸を用いて洗浄を行う工程を
複数有する。しかし、このような工程を有する場合、こ
のフッ酸によって洗浄を行う工程（エッチングを行う工
程）によって、素子分離溝に埋め込まれた絶縁物(シリ
コン酸化膜)がエッチングされ、半導体基板の開口上端
部よりも低下するおそれがある。このように、素子分離
溝に埋め込まれた絶縁物(シリコン酸化膜)が半導体基板
の開口上端部よりも低下すると、同開口上端部において
電界が集中し、リーク電流を生じることがある。したが
って、この場合、半導体装置としての信頼性の低下を招
くおそれがある。
【００４９】そこで本実施形態では、素子分離溝内の絶
縁物に対して熱処理を施してフッ酸によるエッチングの
速度を低下させることで、エッチングによって絶縁物の
上面が半導体基板の開口上端部よりも低下することを回
避する。以下、この理由について詳述する。
縁物に対して熱処理を施してフッ酸によるエッチングの
速度を低下させることで、エッチングによって絶縁物の
上面が半導体基板の開口上端部よりも低下することを回
避する。以下、この理由について詳述する。
【００５０】図２は、高密度プラズマによる化学気相成
長（ＣＶＤ）法により形成したＨＤＰ（High Density P
lasma）シリコン酸化膜のフッ酸に対するエッチングの
速度の熱処理による影響を示す図である。同図２に示す
ように、熱処理（アニール）を高温の雰囲気温度にて行
うほど、エッチングの速度を低下させることができる。
また、雰囲気温度が同一の場合、酸素を含んだ雰囲気中
において熱処理を行った方がエッチングの速度の低下度
合いが大きいことが示されている。これは、実際のＨＤ
Ｐシリコン酸化膜の組成が組成式ＳｉＯ2で表せるもの
とならず、ＳｉＯ2-xで表されるものとなることによる
ものと考えられえる。すなわち、実際のＨＤＰシリコン
酸化膜には、酸素の欠陥が生じているために、酸素を含
んだ高温の雰囲気中で熱処理を行うことで、ＨＤＰシリ
コン酸化膜の酸素欠陥が補償され、その組成がＳｉＯ2
に近づくためと考えられる。換言すれば、酸素を含んだ
高温の雰囲気中で熱処理を行うことで、ＨＤＰシリコン
酸化膜の高密度化が促進される。
長（ＣＶＤ）法により形成したＨＤＰ（High Density P
lasma）シリコン酸化膜のフッ酸に対するエッチングの
速度の熱処理による影響を示す図である。同図２に示す
ように、熱処理（アニール）を高温の雰囲気温度にて行
うほど、エッチングの速度を低下させることができる。
また、雰囲気温度が同一の場合、酸素を含んだ雰囲気中
において熱処理を行った方がエッチングの速度の低下度
合いが大きいことが示されている。これは、実際のＨＤ
Ｐシリコン酸化膜の組成が組成式ＳｉＯ2で表せるもの
とならず、ＳｉＯ2-xで表されるものとなることによる
ものと考えられえる。すなわち、実際のＨＤＰシリコン
酸化膜には、酸素の欠陥が生じているために、酸素を含
んだ高温の雰囲気中で熱処理を行うことで、ＨＤＰシリ
コン酸化膜の酸素欠陥が補償され、その組成がＳｉＯ2
に近づくためと考えられる。換言すれば、酸素を含んだ
高温の雰囲気中で熱処理を行うことで、ＨＤＰシリコン
酸化膜の高密度化が促進される。
【００５１】このように、熱処理を施すことで、ＨＤＰ
シリコン酸化膜を高密度化させ、フッ酸に対するエッチ
ングの速度を低下させることができる。特に、酸素を含
んだ高温の雰囲気中で熱処理を施すことで、ＨＤＰシリ
コン酸化膜をいっそう高密度化させ、フッ酸に対するエ
ッチングの速度をいっそう低下させることができる。た
だし、酸素を含んだ高温の雰囲気中での熱処理は、ＨＤ
Ｐシリコン酸化膜の体積を急変させる原因となる。この
ＨＤＰシリコン酸化膜の急激な体積変化は、半導体基板
に対して大きな応力を及ぼす原因となる。このように、
半導体基板に大きな応力が及ぼされると半導体基板中に
欠陥が生じるため、リーク電流の原因となり、ひいて
は、半導体装置の信頼性を低下させる原因となる。
シリコン酸化膜を高密度化させ、フッ酸に対するエッチ
ングの速度を低下させることができる。特に、酸素を含
んだ高温の雰囲気中で熱処理を施すことで、ＨＤＰシリ
コン酸化膜をいっそう高密度化させ、フッ酸に対するエ
ッチングの速度をいっそう低下させることができる。た
だし、酸素を含んだ高温の雰囲気中での熱処理は、ＨＤ
Ｐシリコン酸化膜の体積を急変させる原因となる。この
ＨＤＰシリコン酸化膜の急激な体積変化は、半導体基板
に対して大きな応力を及ぼす原因となる。このように、
半導体基板に大きな応力が及ぼされると半導体基板中に
欠陥が生じるため、リーク電流の原因となり、ひいて
は、半導体装置の信頼性を低下させる原因となる。
【００５２】そこで、本実施形態では、ＨＤＰシリコン
酸化膜に対し低温側から高温側への段階的な熱処理を施
すことで熱処理による絶縁物の体積変化によって半導体
基板に及ぼされる応力を緩和する。
酸化膜に対し低温側から高温側への段階的な熱処理を施
すことで熱処理による絶縁物の体積変化によって半導体
基板に及ぼされる応力を緩和する。
【００５３】以下、本実施形態にかかる半導体装置の製
造工程について、図３及び図４を用いて説明する。この
一連の工程においては、まず、図４（ａ）に示すよう
に、半導体基板(シリコン基板)１０１上に、薄いシリコ
ン酸化膜１１０を形成した後、シリコン窒化膜１１１を
堆積する。更に、シリコン窒化膜１１１をエッチングし
て素子分離溝とする部分を除去することで、溝形成パタ
ーンを形成する。そして、この溝形成パターンにパター
ニングされたシリコン窒化膜１１１をマスクとして、半
導体基板１０１をエッチングすることで、素子分離溝
(トレンチ)１０２を形成する。
造工程について、図３及び図４を用いて説明する。この
一連の工程においては、まず、図４（ａ）に示すよう
に、半導体基板(シリコン基板)１０１上に、薄いシリコ
ン酸化膜１１０を形成した後、シリコン窒化膜１１１を
堆積する。更に、シリコン窒化膜１１１をエッチングし
て素子分離溝とする部分を除去することで、溝形成パタ
ーンを形成する。そして、この溝形成パターンにパター
ニングされたシリコン窒化膜１１１をマスクとして、半
導体基板１０１をエッチングすることで、素子分離溝
(トレンチ)１０２を形成する。
【００５４】次に、素子分離溝１０２の表面を酸化雰囲
気中で熱処理することで、同素子分離溝１０２の表面に
シリコン酸化膜を形成する。次に、高密度プラズマによ
る化学気相成長（ＣＶＤ）法により形成したＨＤＰシリ
コン酸化膜１０４を堆積することで、素子分離溝１０２
内に同シリコン酸化膜１０４を埋め込む。
気中で熱処理することで、同素子分離溝１０２の表面に
シリコン酸化膜を形成する。次に、高密度プラズマによ
る化学気相成長（ＣＶＤ）法により形成したＨＤＰシリ
コン酸化膜１０４を堆積することで、素子分離溝１０２
内に同シリコン酸化膜１０４を埋め込む。
【００５５】次に、このＨＤＰシリコン酸化膜１０４を
高密度化する目的で、同ＨＤＰシリコン酸化膜１０４に
熱処理を施す。この熱処理は、図３に示すように２段階
のステップを経るようにする。すなわち、まず、第１ス
テップとして、所定温度（ここでは、９００°Ｃ）の窒
素雰囲気中で所定時間（ここでは、３０分間）の熱処理
を行う。次に、第２ステップとして、第１ステップより
も高温の所定温度（ここでは、１１００℃）の酸素を含
む雰囲気（Ｎ2：Ｏ2＝４：１）にて所定時間（ここで
は、２０分間）の熱処理を行う。このように、第１ステ
ップでの１０００℃未満の熱処理を経て第２ステップで
の１０００℃以上の高温で熱処理を行うことで、半導体
基板１０１での欠陥の生成を抑制しつつも、フッ酸に対
するエッチングの速度の低下を図る。
高密度化する目的で、同ＨＤＰシリコン酸化膜１０４に
熱処理を施す。この熱処理は、図３に示すように２段階
のステップを経るようにする。すなわち、まず、第１ス
テップとして、所定温度（ここでは、９００°Ｃ）の窒
素雰囲気中で所定時間（ここでは、３０分間）の熱処理
を行う。次に、第２ステップとして、第１ステップより
も高温の所定温度（ここでは、１１００℃）の酸素を含
む雰囲気（Ｎ2：Ｏ2＝４：１）にて所定時間（ここで
は、２０分間）の熱処理を行う。このように、第１ステ
ップでの１０００℃未満の熱処理を経て第２ステップで
の１０００℃以上の高温で熱処理を行うことで、半導体
基板１０１での欠陥の生成を抑制しつつも、フッ酸に対
するエッチングの速度の低下を図る。
【００５６】そして、図４（ｂ）に示すように、シリコ
ン窒化膜１１１をストッパとして、化学機械研磨（ＣＭ
Ｐ）法により素子分離溝１０２に埋め込まれたＨＤＰシ
リコン酸化膜１０４の上面を研磨、除去し平坦化する。
次に、図４(ｃ)に示すように、上記シリコン窒化膜１１
１を燐酸により剥離し、更にシリコン酸化膜１１０を希
フッ酸により剥離する。
ン窒化膜１１１をストッパとして、化学機械研磨（ＣＭ
Ｐ）法により素子分離溝１０２に埋め込まれたＨＤＰシ
リコン酸化膜１０４の上面を研磨、除去し平坦化する。
次に、図４(ｃ)に示すように、上記シリコン窒化膜１１
１を燐酸により剥離し、更にシリコン酸化膜１１０を希
フッ酸により剥離する。
【００５７】次に、図４（ｄ）に示すように、素子分離
溝１０２内のＨＤＰシリコン酸化膜１０４によって区画
された半導体基板１０１上に犠牲酸化膜１０５を形成す
る。そして、半導体基板１０１上にイオン注入をするこ
とにより、ソース及びドレインを形成する。次に、図４
（ｅ）に示すように、犠牲酸化膜１０５をフッ酸により
剥離する。そして、この後、半導体基板１０１にゲート
絶縁膜を形成するなどする。
溝１０２内のＨＤＰシリコン酸化膜１０４によって区画
された半導体基板１０１上に犠牲酸化膜１０５を形成す
る。そして、半導体基板１０１上にイオン注入をするこ
とにより、ソース及びドレインを形成する。次に、図４
（ｅ）に示すように、犠牲酸化膜１０５をフッ酸により
剥離する。そして、この後、半導体基板１０１にゲート
絶縁膜を形成するなどする。
【００５８】このように、素子分離溝１０２にＨＤＰシ
リコン酸化膜１０４を埋め込んだ後、同ＨＤＰシリコン
酸化膜１０４に熱処理を施すことで、フッ酸に対するエ
ッチングの速度を低下させることができる。このため、
その後、シリコン酸化膜１１０を剥離(エッチング)した
り、犠牲酸化膜１０５を剥離(エッチング)したりする際
にエッチングされることで、ＨＤＰシリコン酸化膜１０
４が半導体基板１０１の開口上端部(素子分離溝１０２
の上端部)よりも低下することを回避することができ
る。なお、本明細書においては、マスクを用いたパター
ニングに限らず、剥離又は洗浄によって所定の部材を除
去することも「エッチング」という。
リコン酸化膜１０４を埋め込んだ後、同ＨＤＰシリコン
酸化膜１０４に熱処理を施すことで、フッ酸に対するエ
ッチングの速度を低下させることができる。このため、
その後、シリコン酸化膜１１０を剥離(エッチング)した
り、犠牲酸化膜１０５を剥離(エッチング)したりする際
にエッチングされることで、ＨＤＰシリコン酸化膜１０
４が半導体基板１０１の開口上端部(素子分離溝１０２
の上端部)よりも低下することを回避することができ
る。なお、本明細書においては、マスクを用いたパター
ニングに限らず、剥離又は洗浄によって所定の部材を除
去することも「エッチング」という。
【００５９】以上説明した本実施形態によれば、以下の
効果が得られるようになる。 （２）ＨＤＰシリコン酸化膜１０４に対して熱処理を施
してフッ酸によるエッチングの速度を低下させること
で、エッチングによってＨＤＰシリコン酸化膜１０４の
上面が半導体基板１０１の開口上端部よりも低下するこ
とを回避することができる。
効果が得られるようになる。 （２）ＨＤＰシリコン酸化膜１０４に対して熱処理を施
してフッ酸によるエッチングの速度を低下させること
で、エッチングによってＨＤＰシリコン酸化膜１０４の
上面が半導体基板１０１の開口上端部よりも低下するこ
とを回避することができる。
【００６０】（３）ＨＤＰシリコン酸化膜に対し低温側
から高温側への段階的な熱処理を施すことで熱処理によ
るＨＤＰシリコン酸化膜１０４の体積変化によって半導
体基板１０１に及ぼされる応力を緩和することができ
る。
から高温側への段階的な熱処理を施すことで熱処理によ
るＨＤＰシリコン酸化膜１０４の体積変化によって半導
体基板１０１に及ぼされる応力を緩和することができ
る。
【００６１】なお、上記各実施形態は、以下のように変
更して実施してもよい。 ・上記各実施形態では、素子分離溝を形成するための溝
開口パターンをシリコン窒化膜にて形成したがこれに限
らない。
更して実施してもよい。 ・上記各実施形態では、素子分離溝を形成するための溝
開口パターンをシリコン窒化膜にて形成したがこれに限
らない。
【００６２】・上記各実施形態では、素子分離溝を形成
する溝開口パターンの部材と半導体基板との間に生じる
応力を緩和する緩衝膜としてシリコン酸化膜を用いた
が、これに限らない。
する溝開口パターンの部材と半導体基板との間に生じる
応力を緩和する緩衝膜としてシリコン酸化膜を用いた
が、これに限らない。
【００６３】・上記第１の実施形態において、素子分離
溝の表面を酸化する工程に先立つ工程としての半導体基
板表面を洗浄する工程は、必ずしもフッ酸による洗浄を
行う工程に限らない。この場合であれ、この洗浄工程に
よって緩衝膜が半導体基板の開口上端部に対して後退す
る場合には、この後退量を上記第１の実施形態のように
設定する。
溝の表面を酸化する工程に先立つ工程としての半導体基
板表面を洗浄する工程は、必ずしもフッ酸による洗浄を
行う工程に限らない。この場合であれ、この洗浄工程に
よって緩衝膜が半導体基板の開口上端部に対して後退す
る場合には、この後退量を上記第１の実施形態のように
設定する。
【００６４】・上記第２の実施形態において、酸素を含
まない雰囲気中での熱処理としては、必ずしも窒素雰囲
気を用いたものに限らず、例えばアルゴンガスの雰囲気
などを用いたものでもよい。
まない雰囲気中での熱処理としては、必ずしも窒素雰囲
気を用いたものに限らず、例えばアルゴンガスの雰囲気
などを用いたものでもよい。
【００６５】・上記第２の実施形態において、ＨＤＰシ
リコン酸化膜に対して施される低温側の熱処理を、酸素
を含む熱処理としてもよい。 ・上記第２の実施形態において、ＨＤＰシリコン酸化膜
に対して施される高温側の熱処理として酸素を含まない
熱処理を行うことによってもＨＤＰシリコン酸化膜を高
密度化することはできる。
リコン酸化膜に対して施される低温側の熱処理を、酸素
を含む熱処理としてもよい。 ・上記第２の実施形態において、ＨＤＰシリコン酸化膜
に対して施される高温側の熱処理として酸素を含まない
熱処理を行うことによってもＨＤＰシリコン酸化膜を高
密度化することはできる。
【００６６】・上記第２の実施形態において、ＨＤＰシ
リコン酸化膜に対して施される低温側から高温側への段
階的な熱処理としては、先の図３に示したような２段階
のものに限らない。なお、この際、略一定の温度にて所
定時間の熱処理を行うとともに、この温度よりも高い略
一定の温度にて更に熱処理を行うものであることが望ま
しい。
リコン酸化膜に対して施される低温側から高温側への段
階的な熱処理としては、先の図３に示したような２段階
のものに限らない。なお、この際、略一定の温度にて所
定時間の熱処理を行うとともに、この温度よりも高い略
一定の温度にて更に熱処理を行うものであることが望ま
しい。
【００６７】・素子分離溝に埋め込まれる絶縁物として
は、上記各実施形態で例示したものに限らない。 ・素子分離溝を形成する際に用いたマスクの除去に用い
るエッチングや駆動素子を形成する工程において用いる
エッチングとしては、フッ酸に限らない。この場合であ
れ、絶縁物に対して熱処理を施すことで、同絶縁物を高
密度化し、エッチングの速度を低下させることができ
る。また、この際、低温側から高温側への段階的な熱処
理を施すことで、熱処理による絶縁物の体積変化によっ
て半導体基板に及ぼされる応力を緩和することができ
る。
は、上記各実施形態で例示したものに限らない。 ・素子分離溝を形成する際に用いたマスクの除去に用い
るエッチングや駆動素子を形成する工程において用いる
エッチングとしては、フッ酸に限らない。この場合であ
れ、絶縁物に対して熱処理を施すことで、同絶縁物を高
密度化し、エッチングの速度を低下させることができ
る。また、この際、低温側から高温側への段階的な熱処
理を施すことで、熱処理による絶縁物の体積変化によっ
て半導体基板に及ぼされる応力を緩和することができ
る。
【図１】本発明にかかる半導体装置の製造方法の第１の
実施形態について、その製造手順を示す断面図。
実施形態について、その製造手順を示す断面図。
【図２】様々な熱処理の施されたＨＤＰシリコン酸化膜
のフッ酸に対するエッチングの速度を示す図。
のフッ酸に対するエッチングの速度を示す図。
【図３】同実施形態における段階的な熱処理を示すタイ
ムチャート。
ムチャート。
【図４】本発明にかかる半導体装置の製造方法の第２の
実施形態について、その製造手順を示す断面図。
実施形態について、その製造手順を示す断面図。
【図５】従来の半導体装置の製造工程の一例を示す断面
図。
図。
【図６】上記従来の半導体装置の製造工程によって製造
される半導体装置の断面図。
される半導体装置の断面図。
【図７】従来の半導体装置の製造工程の一例を示す断面
図。
図。
１…半導体基板、２…素子分離溝、３…酸化膜、４…素
子分離領域、１０…シリコン酸化膜、１１…シリコン窒
化膜、１０１…半導体基板、１０２…素子分離溝、１０
４…ＨＤＰシリコン酸化膜、１０５…犠牲酸化膜、１１
０…シリコン酸化膜、１１１…シリコン窒化膜、２０１
…シリコン基板、２０２…素子分離溝、２０３…酸化
膜、２０４…素子分離領域、２０５…凸部、２１０…シ
リコン酸化膜、２１１…シリコン窒化膜。
子分離領域、１０…シリコン酸化膜、１１…シリコン窒
化膜、１０１…半導体基板、１０２…素子分離溝、１０
４…ＨＤＰシリコン酸化膜、１０５…犠牲酸化膜、１１
０…シリコン酸化膜、１１１…シリコン窒化膜、２０１
…シリコン基板、２０２…素子分離溝、２０３…酸化
膜、２０４…素子分離領域、２０５…凸部、２１０…シ
リコン酸化膜、２１１…シリコン窒化膜。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小田 真弘
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
Ｆターム(参考） 5F032 AA35 AA44 AA45 CA17 DA04
DA24 DA33 DA53 DA74 DA78
Claims (10)
- 【請求項１】半導体基板に緩衝膜を介して溝形成パター
ンを形成し、同溝形成パターンをマスクとして素子分離
溝を形成した後、同素子分離溝の表面を酸化する工程を
有する半導体装置の製造方法において、 前記素子分離溝の表面の酸化の開始時における前記半導
体基板の開口上端部に対する前記緩衝膜の端部の後退量
を、その後の前記素子分離溝の表面を酸化する工程によ
って同素子分離溝の表面に形成される酸化膜の水平方向
成分の長さの半分以下に設定することを特徴とする半導
体装置の製造方法。 - 【請求項２】半導体基板に緩衝膜を介して溝形成パター
ンを形成し、同溝形成パターンをマスクとして素子分離
溝を形成した後、同素子分離溝の表面を酸化する工程を
有する半導体装置の製造方法において、 前記素子分離溝の表面の酸化の開始時における前記半導
体基板の開口上端部に対する前記緩衝膜の端部の後退量
を「ｘ」、前記素子分離溝の表面と前記半導体基板の表
面とのなす角を「θ」、前記素子分離溝の表面を酸化す
る工程によって同素子分離溝の表面に形成される酸化膜
の膜厚を「ｄ」として、前記後退量「ｘ」を「０≦ｘ≦
（ｄ／２ｓｉｎθ）」の範囲で設定することを特徴とす
る半導体装置の製造方法。 - 【請求項３】請求項１又は２記載の半導体装置の製造方
法において、 前記素子分離溝の表面の酸化に先立ち、前記素子分離溝
の形成された半導体基板表面を洗浄する工程を更に備
え、 前記後退量の設定を前記洗浄の条件の調整にて行うこと
を特徴とする半導体装置の製造方法。 - 【請求項４】半導体基板に素子分離溝を形成する工程
と、該素子分離溝に絶縁物を埋め込む工程と、前記半導
体基板上に駆動素子を形成する工程とを備えて半導体装
置を製造する方法において、 前記素子分離溝を形成する際に用いたマスクの除去に用
いるエッチング及び前記駆動素子を形成する工程におい
て用いるエッチングによって、前記絶縁物の上面が前記
半導体基板の開口上端部よりも低下することのないよう
同絶縁物に対して前記エッチングの速度を低下させる熱
処理を施すことを特徴とする半導体装置の製造方法。 - 【請求項５】半導体基板に素子分離溝を形成する工程か
ら、該素子分離溝に絶縁物を埋め込んだ後、半導体基板
上に駆動素子を形成する工程までの間に、フッ酸を用い
てエッチングを行う工程を有する半導体装置の製造方法
において、 前記フッ酸を用いてエッチングを行う工程によって、前
記絶縁物の上面が前記半導体基板の開口上端部よりも低
下することのないよう同絶縁物に対して前記エッチング
の速度を低下させる熱処理を施すことを特徴とする半導
体装置の製造方法。 - 【請求項６】前記熱処理は、１０００℃以上の熱処理を
含む請求項４又は５記載の半導体装置の製造方法。 - 【請求項７】前記１０００℃以上の熱処理に先立ち、１
０００℃未満での熱処理を行う請求項６記載の半導体装
置の製造方法。 - 【請求項８】半導体基板に素子分離溝を形成し、同素子
分離溝に絶縁物を埋め込んだ後、同絶縁物に対し熱処理
を行うに際し、同絶縁物に対し低温側から高温側への段
階的な熱処理を施すことで熱処理による絶縁物の体積変
化によって前記半導体基板に及ぼされる応力を緩和する
ことを特徴とする半導体装置の製造方法。 - 【請求項９】前記段階的な熱処理は、少なくとも１００
０℃未満の熱処理と１０００℃以上の熱処理とを有する
請求項８記載の半導体装置の製造方法。 - 【請求項１０】前記絶縁物はシリコン酸化膜であって、
前記１０００℃以上の熱処理は、酸素ガスを含む雰囲気
中で行われる請求項６又は７又は９記載の半導体装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080026A JP4511101B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置の製造方法 |
| CNB031079032A CN100481373C (zh) | 2002-03-22 | 2003-03-21 | 半导体器件的制造方法 |
| US10/392,878 US6887767B2 (en) | 2002-03-22 | 2003-03-21 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080026A JP4511101B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282696A true JP2003282696A (ja) | 2003-10-03 |
| JP4511101B2 JP4511101B2 (ja) | 2010-07-28 |
Family
ID=28035689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002080026A Expired - Fee Related JP4511101B2 (ja) | 2002-03-22 | 2002-03-22 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6887767B2 (ja) |
| JP (1) | JP4511101B2 (ja) |
| CN (1) | CN100481373C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100781033B1 (ko) * | 2005-05-12 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN108039337B (zh) * | 2017-11-29 | 2020-08-28 | 上海华力微电子有限公司 | Fdsoi工艺中浅沟槽隔离结构的形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1248346A (en) | 1985-11-12 | 1989-01-10 | Erik Kersting | Curing oven |
| TW388100B (en) | 1997-02-18 | 2000-04-21 | Hitachi Ulsi Eng Corp | Semiconductor deivce and process for producing the same |
| US6087243A (en) * | 1997-10-21 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of forming trench isolation with high integrity, ultra thin gate oxide |
| JP3523048B2 (ja) | 1998-02-18 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び半導体装置 |
| JPH11274287A (ja) | 1998-03-24 | 1999-10-08 | Sharp Corp | 素子分離領域の形成方法 |
| TW531928B (en) * | 2000-09-29 | 2003-05-11 | Sony Corp | Fuel cell |
-
2002
- 2002-03-22 JP JP2002080026A patent/JP4511101B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-21 CN CNB031079032A patent/CN100481373C/zh not_active Expired - Fee Related
- 2003-03-21 US US10/392,878 patent/US6887767B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030181021A1 (en) | 2003-09-25 |
| CN100481373C (zh) | 2009-04-22 |
| CN1447412A (zh) | 2003-10-08 |
| JP4511101B2 (ja) | 2010-07-28 |
| US6887767B2 (en) | 2005-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100505419B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPH11513538A (ja) | 新しい浅いトレンチ分離技術 | |
| JP2007096353A (ja) | 集積回路においてトレンチアイソレーション構造を形成する方法 | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| KR100438772B1 (ko) | 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법 | |
| JP2001257259A (ja) | 素子分離構造形成方法 | |
| JP2007194333A (ja) | 半導体装置の製造方法 | |
| JP2003282696A (ja) | 半導体装置の製造方法 | |
| JP2002289682A (ja) | 半導体装置およびその製造方法 | |
| US20020187616A1 (en) | Method of eliminating leakage current in shallow trench isolation | |
| US6720235B2 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| CN113539968B (zh) | 半导体器件的形成方法 | |
| KR20070113861A (ko) | 플래쉬 메모리 소자의 소자분리막 제조 방법 | |
| JP2008034624A (ja) | 半導体装置及びその製造方法 | |
| US6664170B1 (en) | Method for forming device isolation layer of a semiconductor device | |
| JP2007110006A (ja) | 半導体装置及びその製造方法 | |
| KR100864845B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| JP2003100868A (ja) | 半導体装置およびその製造方法 | |
| JP2003218224A (ja) | 半導体装置及びその製造方法 | |
| TWI304630B (ja) | ||
| KR100517351B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040001224A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JP2004119529A (ja) | 半導体装置の製造方法 | |
| KR19990004577A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20080088680A (ko) | 반도체 소자의 ｓｔｉ 형성공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070627 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |