JP2004119529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004119529A JP2004119529A JP2002278253A JP2002278253A JP2004119529A JP 2004119529 A JP2004119529 A JP 2004119529A JP 2002278253 A JP2002278253 A JP 2002278253A JP 2002278253 A JP2002278253 A JP 2002278253A JP 2004119529 A JP2004119529 A JP 2004119529A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- gate electrode
- forming
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】半導体素子とコンタクト孔間の間隔が小さい半導体装置を製造する場合に、コンタクト孔の位置合わせずれが発生しても、ゲート電極とソース領域またはドレイン領域のショートを防止するコンタクト孔の形成を目的とする。
【解決手段】シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、ゲート電極３の側壁絶縁膜５を形成した後、層間絶縁膜６を形成する工程と、コンタクト孔７を形成する従来の工程に加えて、コンタクト孔７の側壁に絶縁膜１０を形成する工程を含むことにより、コンタクト孔７の位置合わせずれが発生しても、ゲート電極３とソースまたはドレイン領域４のショートを防止できるコンタクト孔を形成することができる。
【選択図】 図１
【解決手段】シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、ゲート電極３の側壁絶縁膜５を形成した後、層間絶縁膜６を形成する工程と、コンタクト孔７を形成する従来の工程に加えて、コンタクト孔７の側壁に絶縁膜１０を形成する工程を含むことにより、コンタクト孔７の位置合わせずれが発生しても、ゲート電極３とソースまたはドレイン領域４のショートを防止できるコンタクト孔を形成することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置における主として半導体基板の電極と配線層とを接続するコンタクト孔の形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置上の素子パターンが微細化すると、半導体素子上のそれぞえれの電極の間隔が小さくなり、電極と金属配線をコンタクト孔を介して接続する際、そのコンタクト孔は隣接する電極と接近して形成されるようになる。このように、コンタクト孔と隣接する電極との間隔の近接化が今後ますますシステムＬＳＩのような高密度集積回路装置では一般的なことになるようになる。
【０００３】
以下、図４を用いて従来の半導体装置の製造方法におけるコンタクト孔の形成方法を説明する。
図４（ａ）は従来の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図４（ｂ）は従来の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図４（ｃ）は従来の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【０００４】
図４において、まず、図４（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４の拡散層、ゲート電極の側壁絶縁膜５を形成する。
【０００５】
次に、図４（ｂ）に示すように、基板全面に層間絶縁膜６を堆積してコンタクト孔７を開口する。この時、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。
【０００６】
最後に、図４（ｃ）に示すように、コンタクト孔７にＷのような金属膜８を堆積した後、配線９を形成する。
また、他にも、ゲート電極を導電膜と厚い酸化シリコン膜や窒化シリコン膜などの積層構造とし、またその側壁に絶縁膜スペーサを形成して電極を被覆した後、コンタクト孔を形成する方法もある（例えば特許文献１、または特許文献２参照）。
【０００７】
【特許文献１】
特開平１０−５０６３１号公報（第３−４頁、第５図）
【０００８】
【特許文献２】
特開平１１−１６３３３０号公報（第２頁、第４図）
【０００９】
【発明が解決しようとする課題】
しかしながら以上のような従来の製造工程では、図４で説明したようなコンタクト孔の位置合わせずれが発生した場合、ゲート電極とソース領域またはドレイン領域が金属膜を介してショートするという問題点を有していた。
【００１０】
また、特許文献１または特許文献２の方法では上記ショートは防止できるが、ゲート電極を絶縁膜を追加した積層構造としているので、電極の高さが高く電極の微細加工が困難となるという問題点があった。
【００１１】
上記問題点を解決するために本発明の半導体装置の製造方法は、半導体素子とコンタクト孔間の間隔が小さい半導体装置を製造する場合に、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止するコンタクト孔の形成を目的とするものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明の請求項１記載の半導体装置の製造方法は、ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、前記半導体基板と前記側壁を含んだゲート電極を被覆して第２の絶縁膜を形成する工程と、前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、前記コンタクト孔に金属を充填する工程と、前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程とを有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜および前記第３の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする。
【００１３】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記第３の絶縁膜はシリコン窒化膜であることを特徴とする。
請求項３記載の半導体装置の製造方法は、ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、前記半導体基板と前記側壁を含んだゲート電極を被覆して第４の絶縁膜を形成する工程と、前記第４の絶縁膜上に第４の絶縁膜よりエッチングレートの大きい第２の絶縁膜を形成する工程と、前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、前記第２の絶縁膜および前記第３の絶縁膜をマスクとして選択的に前記第４の絶縁膜をエッチング除去する工程と、前記コンタクト孔に金属を充填する工程と、前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程とを有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜，前記第３の絶縁膜および第４の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする。
【００１４】
請求項４記載の半導体装置の製造方法は、ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、前記半導体基板と前記側壁を含んだゲート電極を被覆して第４の絶縁膜を形成する工程と、前記第４の絶縁膜上に第４の絶縁膜よりエッチングレートの大きい第２の絶縁膜を形成する工程と、前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、前記第２の絶縁膜および前記第３の絶縁膜をマスクとして選択的に前記第４の絶縁膜をエッチング除去する工程と、前記第３の絶縁膜を選択的に除去する工程と、前記コンタクト孔に金属を充填する工程と、前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程とを有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜および第４の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする。
【００１５】
請求項５記載の半導体装置の製造方法は、請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記第４の絶縁膜はシリコン窒化膜であり、前記第２の絶縁膜はシリコン酸化膜系の膜であることを特徴とする。
【００１６】
請求項６記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法において、前記第３の絶縁膜は不純物を含むシリコン酸化膜であることを特徴とする。
【００１７】
請求項７記載の半導体装置の製造方法は、請求項４または請求項５のいずれかに記載の半導体装置の製造方法において、前記第３の絶縁膜は少なくともボロンを含むシリコン酸化膜であり、前記第３の絶縁膜の選択的除去はアンモニアと過酸化水素水の混合液を用いて行うことを特徴とする。
【００１８】
請求項８記載の半導体装置の製造方法は、請求項４または請求項５のいずれかに記載の半導体装置の製造方法において、前記第３の絶縁膜は少なくともリンを含むシリコン酸化膜であり、前記第３の絶縁膜の選択的除去は純水で希釈した希フッ酸を用いて行うことを特徴とする。
【００１９】
以上の方法によれば、半導体素子とコンタクト孔間の間隔が小さい半導体装置を製造する場合に、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソースまたはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１を用いて本発明の実施の形態１における半導体装置の製造方法について説明する。
【００２１】
図１（ａ）は本発明の実施の形態１の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図１（ｂ）は本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図１（ｃ）は本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図，図１（ｄ）は本発明の実施の形態１の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【００２２】
図１において、まず、図１（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、前記ゲート電極３の側壁絶縁膜５を形成した後、図１（ｂ）に示すように、ＢＰＳＧ膜やＴＥＯＳ膜といった層間絶縁膜６を基板上全面に形成した後、コンタクト孔７を形成する。この時、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。
【００２３】
次に、図１（ｃ）に示すように、公知のＣＶＤ法を用いてコンタクト孔７内部にシリコン窒化膜を堆積した後、全面をドライエッチングし前記コンタクト孔７の側壁に絶縁膜１０を形成する。絶縁膜１０の膜厚は、コンタクト孔７の底面にゲート電極３の表面が露出しないようにデート電極３を被覆するような膜厚を選択する。
【００２４】
この後、図１（ｄ）に示すように、前記コンタクト孔７に金属膜８としてＷをＣＶＤ法を用いて埋め込みながら全面に堆積し、ＣＭＰ（化学機械研磨）法で研摩し、コンタクト孔７をほぼ完全に埋め込む。そして公知のスパッタとリソグラフィーとドライエッチング技術を用いて配線９を形成する。
【００２５】
以上のように、本実施の形態によれば、コンタクト孔７の位置合わせずれが発生してコンタクト孔７の底部にゲート電極３とソースまたはドレイン領域４が同時に露出しても、この後にコンタクト孔７の側壁に絶縁膜１０を形成するため、ゲート電極３の露出面はシリコン窒化膜からなる絶縁膜１０で被覆されることになる。従ってゲート電極３とソースまたはドレイン領域４のショートを回避できる。
【００２６】
また、コンタクト孔７形成後、ＣＶＤＷのような金属膜８とソースまたはドレイン領域４とのコンタクト抵抗を小さくするためフッ酸系の薬液でソースまたはドレイン領域４の表面を清浄するが、この時、絶縁膜１０にシリコン窒化膜を用いるとエッチングされず、コンタクト孔７の広がりを抑制でき、これによってもゲート電極とソース領域またはドレイン領域のショートが回避できる。
【００２７】
なお、以上の実施の形態では、コンタクト孔７の側壁に絶縁膜１０にシリコン窒化膜を用いたが、フッ酸系の薬液によるコンタクト孔の拡大が問題にならないのであれば、シリコン酸化膜、窒化酸化膜等の他の絶縁膜を用いてもよい。
【００２８】
また、以上の説明ではソース領域またはドレイン領域にコンタクト孔を形成する場合について説明したが、ゲート電極にコンタクト孔を形成して位置合わせずれが生じた場合にも本発明の半導体装置の製造方法により同様の効果を奏することができる。
（実施の形態２）
図２を用いて本発明の実施の形態２における半導体装置の製造方法について説明する。
【００２９】
図２（ａ）は本発明の実施の形態２の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図２（ｂ）は本発明の実施の形態２の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図，図２（ｃ）は本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図２（ｄ）は本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図，図２（ｅ）は本発明の実施の形態２の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【００３０】
まず、図２（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、前記ゲート電極３のシリコン酸化膜からなる側壁絶縁膜５を形成した後、図２（ｂ）に示すように基板表面を公知のＣＶＤ法を用いたシリコン窒化膜１１で覆う。
【００３１】
次に、図２（ｃ）に示すように、公知のＣＶＤ法を用いてＢＰＳＧ膜、ＴＥＯＳ膜のような層間絶縁膜６を形成し、コンタクト孔７を形成する。ここで、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。この時のコンタクト孔７のエッチングには、ＣＯとＣ４Ｆ８とＡｒの混合ガスを使用し、シリコン窒化膜１１のエッチングレートを層間絶縁膜６のエッチングレートより大幅に抑えて酸化膜系の層間絶縁膜６を選択的にエッチングすることによってシリコン窒化膜１１を残すことができる。
【００３２】
この後、図２（ｄ）に示すように、ＣＶＤ法で酸化膜を堆積させた後に、全面をＣＦ４とＣＨＦ３の混合ガスを用いてドライエッチングし、コンタクト孔７の側壁の絶縁膜１０を形成するのに続いて、それをエッチングマスクとして自己整合的にシリコン窒化膜１１をエッチングし、ゲート電極３を被覆しながらソースまたはドレイン領域４の表面を露出する。
【００３３】
この後、図２（ｅ）に示すように、コンタクト孔７を含む全面に金属膜８としてＷをＣＶＤ法を用いて堆積した後、ＣＭＰ法で研摩し、Ｗをコンタクト孔７内部に完全に埋め込む。最後に、公知のスパッタとリソグラフィーとドライエッチング技術を用いて配線９を形成する。
【００３４】
本実施の形態によれば、コンタクト孔７の位置合わせずれが発生しても、コンタクト孔７底部の基板表面は、酸化膜系の層間絶縁膜６よりも、コンタクト孔７のエッチングにおけるエッチング耐性の高いシリコン窒化膜１１で覆われているため、ゲート電極３がコンタクト孔７の底面に露出することはなく、その上、この後に形成される側壁絶縁膜１０によってもゲート電極３の表面が被覆されるので、埋め込まれたＷでゲート電極３とソースまたはドレイン領域４のショートが回避できる。
【００３５】
なお、本実施の形態では、基板表面の膜として、シリコン窒化膜を用いたが、層間絶縁膜６よりもエッチング耐性の高い、すなわち、エッチングレートの小さい絶縁膜であれば他の膜を用いても良い。また、コンタクト孔７のエッチングに、ＣＯとＣ４Ｆ８とＡｒの混合ガスを使用したが、シリコン窒化膜のエッチングレートを低く抑えることができれば、他のガスを使用しても良い。また、コンタクト孔７の側壁に絶縁膜１０を形成するためのドライエッチングと連続して、コンタクト孔７の絶縁膜１１の部分を同時にエッチングしたが、別々にエッチングしても良い。また、コンタクト孔７の側壁絶縁膜１０とシリコン窒化膜１１のエッチングにＣＦ４とＣＨＦ３の混合ガスを用いたが、側壁絶縁膜１０またはシリコン窒化膜１１がエッチングできるガスであれば、特に限定するものではない。
【００３６】
また、以上の説明ではソース領域またはドレイン領域にコンタクト孔を形成する場合について説明したが、ゲート電極にコンタクト孔を形成して位置合わせずれが生じた場合にも本発明の半導体装置の製造方法により同様の効果を奏することができる。
（実施の形態３）
図３を用いて本発明の実施の形態３における半導体装置の製造方法について説明する。
【００３７】
図３（ａ）は本発明の実施の形態３の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図３（ｂ）は本発明の実施の形態３の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図，図３（ｃ）は本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図３（ｄ）は本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図，図３（ｅ）は本発明の実施の形態３の半導体装置の製造方法における側壁の絶縁膜を除去する工程を説明する工程断面図，図３（ｆ）は本発明の実施の形態３の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【００３８】
まず、図３（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、前記ゲート電極３の側壁絶縁膜５を形成した後、図３（ｂ）に示すように基板表面を公知のＣＶＤ法を用いたシリコン窒化膜１１で覆う。
【００３９】
次に、図３（ｃ）に示すように、公知のＣＶＤ法を用い、シリコン酸化膜系の層間絶縁膜６を形成し、コンタクト孔７を形成する。ここで、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。この時のコンタクト孔７のエッチングには、ＣＯとＣ４Ｆ８とＡｒの混合ガスを使用し、実施の形態２と同様にシリコン窒化膜１１のエッチングレートを抑えて、シリコン窒化膜１１を残すようにする。
【００４０】
この後、図３（ｄ）に示すようにＣＶＤ法でボロンを４ｗｔ％含むシリコン酸化膜を堆積させた後に、全面をＣＦ４とＣＨＦ３の混合ガスを用いてドライエッチングし、コンタクト孔７の側壁に絶縁膜１０を形成する。それに連続して同じエッチング条件でコンタクト孔７の側壁絶縁膜１０をエッチングマスクとして自己整合的にシリコン窒化膜１１をエッチングし、ゲート電極３を被覆しながらソースまたはドレイン領域４の表面を露出させる。
【００４１】
この後、図３（ｅ）に示すように、７０℃に加熱したアンモニアと過酸化水素水の混合液を用いて、側壁の絶縁膜１０を除去する。
この後、図３（ｆ）に示すように、コンタクト孔７に金属膜８としてＷをＣＶＤ法を用いて堆積し、基板表面をＣＭＰ法で研摩して平坦にしてＷからなる金属膜８を埋め込む。最後に、公知のスパッタとリソグラフィーとドライエッチング技術を用いて配線９を形成する。
【００４２】
本実施の形態によれば、コンタクト孔７の位置合わせずれが発生しても、コンタクト孔７底部の基板表面は層間絶縁膜６よりもエッチング耐性の高いシリコン窒化膜１１で覆われているため、ゲート電極３が、コンタクト孔７のエッチングによって露出するのを防止できる。従って、金属膜８を介してゲート電極３とソースまたはドレイン領域４のショートが回避できるのである。また、この製造方法では、側壁絶縁膜１０を選択的に除去するためにコンタクト孔のアスペクト比を小さくすることができるので、より多くの金属膜８を埋め込むことができることによって金属膜８に起因する抵抗の増大を軽減できるという利点がある。
【００４３】
なお、コンタクト孔７の側壁に絶縁膜１０として、高濃度にボロンを含むＣＶＤ酸化膜を用い、かつ絶縁膜１０の選択的除去には７０℃に加熱したアンモニアと過酸化水素水の混合液を用いたが、絶縁膜１０に少なくともリンを高濃度に含むシリコン酸化膜を用い、絶縁膜１０を除去する際には純水で希釈した希フッ酸を用いても層間絶縁膜６に対して選択的に除去可能であるが、他の膜、およびエッチング条件を組合わせてもその組合せで選択的除去が可能であれば使用できるものである。
【００４４】
また、以上の説明ではソース領域またはドレイン領域にコンタクト孔を形成する場合について説明したが、ゲート電極にコンタクト孔を形成して位置合わせずれが生じた場合にも本発明の半導体装置の製造方法により同様の効果を奏することができる。
【００４５】
以上の方法によれば、半導体素子とコンタクト孔間の間隔が小さい半導体装置を製造する場合に、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止するコンタクト孔を形成することができる。
【００４６】
【発明の効果】
以上のように本発明の半導体装置の製造方法によると、シリコン基板上に素子分離絶縁膜、ゲート電極、ソース領域、ドレイン領域、ゲート電極の側壁絶縁膜を形成した後、層間絶縁膜を形成する工程と、コンタクト孔を形成する従来の工程に加えて、コンタクト孔の側壁に絶縁膜を形成する工程を含むことにより、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【００４７】
また、シリコン基板上に素子分離絶縁膜、ゲート電極、ソース領域、ドレイン領域、ゲート電極の側壁絶縁膜を形成した後、全面に絶縁膜を形成する工程を加え、さらに、層間絶縁膜を形成しコンタクト孔を形成する工程の後に、コンタクト孔の側壁に絶縁膜を形成する工程を含むことにより、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【００４８】
また、シリコン基板上に素子分離絶縁膜、ゲート電極、ソース領域、ドレイン領域、ゲート電極の側壁絶縁膜を形成した後、全面に絶縁膜を形成する工程とを加え、さらに、層間絶縁膜を形成しコンタクト孔を形成する工程の後に、コンタクト孔の側壁に絶縁膜を形成する工程と、コンタクト孔の側壁の絶縁膜をマスクとして半導体装置全面に形成した絶縁膜を選択的に除去した後にコンタクト孔の側壁に絶縁膜を除去する工程とを含むことにより、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態１の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｃ）本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図
（ｄ）本発明の実施の形態１の半導体装置の製造方法における配線形成工程を説明する工程断面図
【図２】（ａ）本発明の実施の形態２の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）本発明の実施の形態２の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図
（ｃ）本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｄ）本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図
（ｅ）本発明の実施の形態２の半導体装置の製造方法における配線形成工程を説明する工程断面図
【図３】（ａ）本発明の実施の形態３の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）本発明の実施の形態３の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図
（ｃ）本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｄ）本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図
（ｅ）本発明の実施の形態３の半導体装置の製造方法における側壁の絶縁膜を除去する工程を説明する工程断面図
（ｆ）本発明の実施の形態３の半導体装置の製造方法における配線形成工程を説明する工程断面図
【図４】（ａ）従来の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）従来の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｃ）従来の半導体装置の製造方法における配線形成工程を説明する工程断面図
【符号の説明】
１ シリコン基板
２ 素子分離絶縁膜
３ ゲート電極
４ ソースまたはドレイン領域
５ 側壁絶縁膜
６ 層間絶縁膜
７ コンタクト孔
８ 金属膜
９ 配線
１０ 絶縁膜
１１ シリコン窒化膜
【発明の属する技術分野】
本発明は半導体装置における主として半導体基板の電極と配線層とを接続するコンタクト孔の形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置上の素子パターンが微細化すると、半導体素子上のそれぞえれの電極の間隔が小さくなり、電極と金属配線をコンタクト孔を介して接続する際、そのコンタクト孔は隣接する電極と接近して形成されるようになる。このように、コンタクト孔と隣接する電極との間隔の近接化が今後ますますシステムＬＳＩのような高密度集積回路装置では一般的なことになるようになる。
【０００３】
以下、図４を用いて従来の半導体装置の製造方法におけるコンタクト孔の形成方法を説明する。
図４（ａ）は従来の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図４（ｂ）は従来の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図４（ｃ）は従来の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【０００４】
図４において、まず、図４（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４の拡散層、ゲート電極の側壁絶縁膜５を形成する。
【０００５】
次に、図４（ｂ）に示すように、基板全面に層間絶縁膜６を堆積してコンタクト孔７を開口する。この時、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。
【０００６】
最後に、図４（ｃ）に示すように、コンタクト孔７にＷのような金属膜８を堆積した後、配線９を形成する。
また、他にも、ゲート電極を導電膜と厚い酸化シリコン膜や窒化シリコン膜などの積層構造とし、またその側壁に絶縁膜スペーサを形成して電極を被覆した後、コンタクト孔を形成する方法もある（例えば特許文献１、または特許文献２参照）。
【０００７】
【特許文献１】
特開平１０−５０６３１号公報（第３−４頁、第５図）
【０００８】
【特許文献２】
特開平１１−１６３３３０号公報（第２頁、第４図）
【０００９】
【発明が解決しようとする課題】
しかしながら以上のような従来の製造工程では、図４で説明したようなコンタクト孔の位置合わせずれが発生した場合、ゲート電極とソース領域またはドレイン領域が金属膜を介してショートするという問題点を有していた。
【００１０】
また、特許文献１または特許文献２の方法では上記ショートは防止できるが、ゲート電極を絶縁膜を追加した積層構造としているので、電極の高さが高く電極の微細加工が困難となるという問題点があった。
【００１１】
上記問題点を解決するために本発明の半導体装置の製造方法は、半導体素子とコンタクト孔間の間隔が小さい半導体装置を製造する場合に、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止するコンタクト孔の形成を目的とするものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明の請求項１記載の半導体装置の製造方法は、ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、前記半導体基板と前記側壁を含んだゲート電極を被覆して第２の絶縁膜を形成する工程と、前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、前記コンタクト孔に金属を充填する工程と、前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程とを有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜および前記第３の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする。
【００１３】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記第３の絶縁膜はシリコン窒化膜であることを特徴とする。
請求項３記載の半導体装置の製造方法は、ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、前記半導体基板と前記側壁を含んだゲート電極を被覆して第４の絶縁膜を形成する工程と、前記第４の絶縁膜上に第４の絶縁膜よりエッチングレートの大きい第２の絶縁膜を形成する工程と、前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、前記第２の絶縁膜および前記第３の絶縁膜をマスクとして選択的に前記第４の絶縁膜をエッチング除去する工程と、前記コンタクト孔に金属を充填する工程と、前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程とを有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜，前記第３の絶縁膜および第４の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする。
【００１４】
請求項４記載の半導体装置の製造方法は、ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、前記半導体基板と前記側壁を含んだゲート電極を被覆して第４の絶縁膜を形成する工程と、前記第４の絶縁膜上に第４の絶縁膜よりエッチングレートの大きい第２の絶縁膜を形成する工程と、前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、前記第２の絶縁膜および前記第３の絶縁膜をマスクとして選択的に前記第４の絶縁膜をエッチング除去する工程と、前記第３の絶縁膜を選択的に除去する工程と、前記コンタクト孔に金属を充填する工程と、前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程とを有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜および第４の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする。
【００１５】
請求項５記載の半導体装置の製造方法は、請求項３または請求項４のいずれかに記載の半導体装置の製造方法において、前記第４の絶縁膜はシリコン窒化膜であり、前記第２の絶縁膜はシリコン酸化膜系の膜であることを特徴とする。
【００１６】
請求項６記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法において、前記第３の絶縁膜は不純物を含むシリコン酸化膜であることを特徴とする。
【００１７】
請求項７記載の半導体装置の製造方法は、請求項４または請求項５のいずれかに記載の半導体装置の製造方法において、前記第３の絶縁膜は少なくともボロンを含むシリコン酸化膜であり、前記第３の絶縁膜の選択的除去はアンモニアと過酸化水素水の混合液を用いて行うことを特徴とする。
【００１８】
請求項８記載の半導体装置の製造方法は、請求項４または請求項５のいずれかに記載の半導体装置の製造方法において、前記第３の絶縁膜は少なくともリンを含むシリコン酸化膜であり、前記第３の絶縁膜の選択的除去は純水で希釈した希フッ酸を用いて行うことを特徴とする。
【００１９】
以上の方法によれば、半導体素子とコンタクト孔間の間隔が小さい半導体装置を製造する場合に、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソースまたはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１を用いて本発明の実施の形態１における半導体装置の製造方法について説明する。
【００２１】
図１（ａ）は本発明の実施の形態１の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図１（ｂ）は本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図１（ｃ）は本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図，図１（ｄ）は本発明の実施の形態１の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【００２２】
図１において、まず、図１（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、前記ゲート電極３の側壁絶縁膜５を形成した後、図１（ｂ）に示すように、ＢＰＳＧ膜やＴＥＯＳ膜といった層間絶縁膜６を基板上全面に形成した後、コンタクト孔７を形成する。この時、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。
【００２３】
次に、図１（ｃ）に示すように、公知のＣＶＤ法を用いてコンタクト孔７内部にシリコン窒化膜を堆積した後、全面をドライエッチングし前記コンタクト孔７の側壁に絶縁膜１０を形成する。絶縁膜１０の膜厚は、コンタクト孔７の底面にゲート電極３の表面が露出しないようにデート電極３を被覆するような膜厚を選択する。
【００２４】
この後、図１（ｄ）に示すように、前記コンタクト孔７に金属膜８としてＷをＣＶＤ法を用いて埋め込みながら全面に堆積し、ＣＭＰ（化学機械研磨）法で研摩し、コンタクト孔７をほぼ完全に埋め込む。そして公知のスパッタとリソグラフィーとドライエッチング技術を用いて配線９を形成する。
【００２５】
以上のように、本実施の形態によれば、コンタクト孔７の位置合わせずれが発生してコンタクト孔７の底部にゲート電極３とソースまたはドレイン領域４が同時に露出しても、この後にコンタクト孔７の側壁に絶縁膜１０を形成するため、ゲート電極３の露出面はシリコン窒化膜からなる絶縁膜１０で被覆されることになる。従ってゲート電極３とソースまたはドレイン領域４のショートを回避できる。
【００２６】
また、コンタクト孔７形成後、ＣＶＤＷのような金属膜８とソースまたはドレイン領域４とのコンタクト抵抗を小さくするためフッ酸系の薬液でソースまたはドレイン領域４の表面を清浄するが、この時、絶縁膜１０にシリコン窒化膜を用いるとエッチングされず、コンタクト孔７の広がりを抑制でき、これによってもゲート電極とソース領域またはドレイン領域のショートが回避できる。
【００２７】
なお、以上の実施の形態では、コンタクト孔７の側壁に絶縁膜１０にシリコン窒化膜を用いたが、フッ酸系の薬液によるコンタクト孔の拡大が問題にならないのであれば、シリコン酸化膜、窒化酸化膜等の他の絶縁膜を用いてもよい。
【００２８】
また、以上の説明ではソース領域またはドレイン領域にコンタクト孔を形成する場合について説明したが、ゲート電極にコンタクト孔を形成して位置合わせずれが生じた場合にも本発明の半導体装置の製造方法により同様の効果を奏することができる。
（実施の形態２）
図２を用いて本発明の実施の形態２における半導体装置の製造方法について説明する。
【００２９】
図２（ａ）は本発明の実施の形態２の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図２（ｂ）は本発明の実施の形態２の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図，図２（ｃ）は本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図２（ｄ）は本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図，図２（ｅ）は本発明の実施の形態２の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【００３０】
まず、図２（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、前記ゲート電極３のシリコン酸化膜からなる側壁絶縁膜５を形成した後、図２（ｂ）に示すように基板表面を公知のＣＶＤ法を用いたシリコン窒化膜１１で覆う。
【００３１】
次に、図２（ｃ）に示すように、公知のＣＶＤ法を用いてＢＰＳＧ膜、ＴＥＯＳ膜のような層間絶縁膜６を形成し、コンタクト孔７を形成する。ここで、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。この時のコンタクト孔７のエッチングには、ＣＯとＣ４Ｆ８とＡｒの混合ガスを使用し、シリコン窒化膜１１のエッチングレートを層間絶縁膜６のエッチングレートより大幅に抑えて酸化膜系の層間絶縁膜６を選択的にエッチングすることによってシリコン窒化膜１１を残すことができる。
【００３２】
この後、図２（ｄ）に示すように、ＣＶＤ法で酸化膜を堆積させた後に、全面をＣＦ４とＣＨＦ３の混合ガスを用いてドライエッチングし、コンタクト孔７の側壁の絶縁膜１０を形成するのに続いて、それをエッチングマスクとして自己整合的にシリコン窒化膜１１をエッチングし、ゲート電極３を被覆しながらソースまたはドレイン領域４の表面を露出する。
【００３３】
この後、図２（ｅ）に示すように、コンタクト孔７を含む全面に金属膜８としてＷをＣＶＤ法を用いて堆積した後、ＣＭＰ法で研摩し、Ｗをコンタクト孔７内部に完全に埋め込む。最後に、公知のスパッタとリソグラフィーとドライエッチング技術を用いて配線９を形成する。
【００３４】
本実施の形態によれば、コンタクト孔７の位置合わせずれが発生しても、コンタクト孔７底部の基板表面は、酸化膜系の層間絶縁膜６よりも、コンタクト孔７のエッチングにおけるエッチング耐性の高いシリコン窒化膜１１で覆われているため、ゲート電極３がコンタクト孔７の底面に露出することはなく、その上、この後に形成される側壁絶縁膜１０によってもゲート電極３の表面が被覆されるので、埋め込まれたＷでゲート電極３とソースまたはドレイン領域４のショートが回避できる。
【００３５】
なお、本実施の形態では、基板表面の膜として、シリコン窒化膜を用いたが、層間絶縁膜６よりもエッチング耐性の高い、すなわち、エッチングレートの小さい絶縁膜であれば他の膜を用いても良い。また、コンタクト孔７のエッチングに、ＣＯとＣ４Ｆ８とＡｒの混合ガスを使用したが、シリコン窒化膜のエッチングレートを低く抑えることができれば、他のガスを使用しても良い。また、コンタクト孔７の側壁に絶縁膜１０を形成するためのドライエッチングと連続して、コンタクト孔７の絶縁膜１１の部分を同時にエッチングしたが、別々にエッチングしても良い。また、コンタクト孔７の側壁絶縁膜１０とシリコン窒化膜１１のエッチングにＣＦ４とＣＨＦ３の混合ガスを用いたが、側壁絶縁膜１０またはシリコン窒化膜１１がエッチングできるガスであれば、特に限定するものではない。
【００３６】
また、以上の説明ではソース領域またはドレイン領域にコンタクト孔を形成する場合について説明したが、ゲート電極にコンタクト孔を形成して位置合わせずれが生じた場合にも本発明の半導体装置の製造方法により同様の効果を奏することができる。
（実施の形態３）
図３を用いて本発明の実施の形態３における半導体装置の製造方法について説明する。
【００３７】
図３（ａ）は本発明の実施の形態３の半導体装置の製造方法における拡散層形成工程を説明する工程断面図，図３（ｂ）は本発明の実施の形態３の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図，図３（ｃ）は本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図，図３（ｄ）は本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図，図３（ｅ）は本発明の実施の形態３の半導体装置の製造方法における側壁の絶縁膜を除去する工程を説明する工程断面図，図３（ｆ）は本発明の実施の形態３の半導体装置の製造方法における配線形成工程を説明する工程断面図である。
【００３８】
まず、図３（ａ）に示すように、シリコン基板１上に素子分離絶縁膜２、ゲート電極３、ソースまたはドレイン領域４、前記ゲート電極３の側壁絶縁膜５を形成した後、図３（ｂ）に示すように基板表面を公知のＣＶＤ法を用いたシリコン窒化膜１１で覆う。
【００３９】
次に、図３（ｃ）に示すように、公知のＣＶＤ法を用い、シリコン酸化膜系の層間絶縁膜６を形成し、コンタクト孔７を形成する。ここで、コンタクト孔７はソースまたはドレイン領域４を露出させるように開口するが、側壁絶縁膜５の幅より大きな位置合わせずれにより隣接するゲート電極３の一部までが露出されている。この時のコンタクト孔７のエッチングには、ＣＯとＣ４Ｆ８とＡｒの混合ガスを使用し、実施の形態２と同様にシリコン窒化膜１１のエッチングレートを抑えて、シリコン窒化膜１１を残すようにする。
【００４０】
この後、図３（ｄ）に示すようにＣＶＤ法でボロンを４ｗｔ％含むシリコン酸化膜を堆積させた後に、全面をＣＦ４とＣＨＦ３の混合ガスを用いてドライエッチングし、コンタクト孔７の側壁に絶縁膜１０を形成する。それに連続して同じエッチング条件でコンタクト孔７の側壁絶縁膜１０をエッチングマスクとして自己整合的にシリコン窒化膜１１をエッチングし、ゲート電極３を被覆しながらソースまたはドレイン領域４の表面を露出させる。
【００４１】
この後、図３（ｅ）に示すように、７０℃に加熱したアンモニアと過酸化水素水の混合液を用いて、側壁の絶縁膜１０を除去する。
この後、図３（ｆ）に示すように、コンタクト孔７に金属膜８としてＷをＣＶＤ法を用いて堆積し、基板表面をＣＭＰ法で研摩して平坦にしてＷからなる金属膜８を埋め込む。最後に、公知のスパッタとリソグラフィーとドライエッチング技術を用いて配線９を形成する。
【００４２】
本実施の形態によれば、コンタクト孔７の位置合わせずれが発生しても、コンタクト孔７底部の基板表面は層間絶縁膜６よりもエッチング耐性の高いシリコン窒化膜１１で覆われているため、ゲート電極３が、コンタクト孔７のエッチングによって露出するのを防止できる。従って、金属膜８を介してゲート電極３とソースまたはドレイン領域４のショートが回避できるのである。また、この製造方法では、側壁絶縁膜１０を選択的に除去するためにコンタクト孔のアスペクト比を小さくすることができるので、より多くの金属膜８を埋め込むことができることによって金属膜８に起因する抵抗の増大を軽減できるという利点がある。
【００４３】
なお、コンタクト孔７の側壁に絶縁膜１０として、高濃度にボロンを含むＣＶＤ酸化膜を用い、かつ絶縁膜１０の選択的除去には７０℃に加熱したアンモニアと過酸化水素水の混合液を用いたが、絶縁膜１０に少なくともリンを高濃度に含むシリコン酸化膜を用い、絶縁膜１０を除去する際には純水で希釈した希フッ酸を用いても層間絶縁膜６に対して選択的に除去可能であるが、他の膜、およびエッチング条件を組合わせてもその組合せで選択的除去が可能であれば使用できるものである。
【００４４】
また、以上の説明ではソース領域またはドレイン領域にコンタクト孔を形成する場合について説明したが、ゲート電極にコンタクト孔を形成して位置合わせずれが生じた場合にも本発明の半導体装置の製造方法により同様の効果を奏することができる。
【００４５】
以上の方法によれば、半導体素子とコンタクト孔間の間隔が小さい半導体装置を製造する場合に、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止するコンタクト孔を形成することができる。
【００４６】
【発明の効果】
以上のように本発明の半導体装置の製造方法によると、シリコン基板上に素子分離絶縁膜、ゲート電極、ソース領域、ドレイン領域、ゲート電極の側壁絶縁膜を形成した後、層間絶縁膜を形成する工程と、コンタクト孔を形成する従来の工程に加えて、コンタクト孔の側壁に絶縁膜を形成する工程を含むことにより、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【００４７】
また、シリコン基板上に素子分離絶縁膜、ゲート電極、ソース領域、ドレイン領域、ゲート電極の側壁絶縁膜を形成した後、全面に絶縁膜を形成する工程を加え、さらに、層間絶縁膜を形成しコンタクト孔を形成する工程の後に、コンタクト孔の側壁に絶縁膜を形成する工程を含むことにより、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【００４８】
また、シリコン基板上に素子分離絶縁膜、ゲート電極、ソース領域、ドレイン領域、ゲート電極の側壁絶縁膜を形成した後、全面に絶縁膜を形成する工程とを加え、さらに、層間絶縁膜を形成しコンタクト孔を形成する工程の後に、コンタクト孔の側壁に絶縁膜を形成する工程と、コンタクト孔の側壁の絶縁膜をマスクとして半導体装置全面に形成した絶縁膜を選択的に除去した後にコンタクト孔の側壁に絶縁膜を除去する工程とを含むことにより、コンタクト孔の位置合わせずれが発生しても、半導体素子とコンタクト孔の間隔やゲート電極などを大きくしてトランジスタサイズを大きくする事なく、ゲート電極とソース領域またはドレイン領域のショートを防止できるコンタクト孔を形成することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態１の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｃ）本発明の実施の形態１の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図
（ｄ）本発明の実施の形態１の半導体装置の製造方法における配線形成工程を説明する工程断面図
【図２】（ａ）本発明の実施の形態２の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）本発明の実施の形態２の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図
（ｃ）本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｄ）本発明の実施の形態２の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図
（ｅ）本発明の実施の形態２の半導体装置の製造方法における配線形成工程を説明する工程断面図
【図３】（ａ）本発明の実施の形態３の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）本発明の実施の形態３の半導体装置の製造方法におけるシリコン窒化膜形成工程を説明する工程断面図
（ｃ）本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｄ）本発明の実施の形態３の半導体装置の製造方法におけるコンタクト孔の側壁に絶縁膜を形成する工程を説明する工程断面図
（ｅ）本発明の実施の形態３の半導体装置の製造方法における側壁の絶縁膜を除去する工程を説明する工程断面図
（ｆ）本発明の実施の形態３の半導体装置の製造方法における配線形成工程を説明する工程断面図
【図４】（ａ）従来の半導体装置の製造方法における拡散層形成工程を説明する工程断面図
（ｂ）従来の半導体装置の製造方法におけるコンタクト孔形成工程を説明する工程断面図
（ｃ）従来の半導体装置の製造方法における配線形成工程を説明する工程断面図
【符号の説明】
１ シリコン基板
２ 素子分離絶縁膜
３ ゲート電極
４ ソースまたはドレイン領域
５ 側壁絶縁膜
６ 層間絶縁膜
７ コンタクト孔
８ 金属膜
９ 配線
１０ 絶縁膜
１１ シリコン窒化膜
Claims (8)
- ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、
前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、
前記半導体基板と前記側壁を含んだゲート電極を被覆して第２の絶縁膜を形成する工程と、
前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、
前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、
前記コンタクト孔に金属を充填する工程と、
前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程と
を有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜および前記第３の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする半導体装置の製造方法。 - 前記第３の絶縁膜はシリコン窒化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
- ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、
前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、
前記半導体基板と前記側壁を含んだゲート電極を被覆して第４の絶縁膜を形成する工程と、
前記第４の絶縁膜上に第４の絶縁膜よりエッチングレートの大きい第２の絶縁膜を形成する工程と、
前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、
前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、
前記第２の絶縁膜および前記第３の絶縁膜をマスクとして選択的に前記第４の絶縁膜をエッチング除去する工程と、
前記コンタクト孔に金属を充填する工程と、
前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程と
を有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜，前記第３の絶縁膜および第４の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする半導体装置の製造方法。 - ソース領域，ドレイン領域と素子分離領域を備えた半導体基板上にゲート電極を形成する工程と、
前記ゲート電極側壁に任意の幅の第１の絶縁膜を形成する工程と、
前記半導体基板と前記側壁を含んだゲート電極を被覆して第４の絶縁膜を形成する工程と、
前記第４の絶縁膜上に第４の絶縁膜よりエッチングレートの大きい第２の絶縁膜を形成する工程と、
前記ソース領域，前記ドレイン領域または前記ゲート電極の一部または全部を含む領域を開口するように前記第２の絶縁膜にコンタクト孔を設ける工程と、
前記コンタクト孔の内壁に任意の幅の第３の絶縁膜を形成する工程と、
前記第２の絶縁膜および前記第３の絶縁膜をマスクとして選択的に前記第４の絶縁膜をエッチング除去する工程と、
前記第３の絶縁膜を選択的に除去する工程と、
前記コンタクト孔に金属を充填する工程と、
前記コンタクト孔の金属を介して前記ソース領域，前記ドレイン領域あるいは前記ゲート電極に接続する所定の配線層を形成する工程と
を有し、前記コンタクト孔が所定の位置からずれて開口されても、前記第１の絶縁膜および第４の絶縁膜により、前記金属を介して前記ソース領域，前記ドレイン領域と前記ゲート電極が短絡することを防止することを特徴とする半導体装置の製造方法。 - 前記第４の絶縁膜はシリコン窒化膜であり、前記第２の絶縁膜はシリコン酸化膜系の膜であることを特徴とする請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
- 前記第３の絶縁膜は不純物を含むシリコン酸化膜であることを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第３の絶縁膜は少なくともボロンを含むシリコン酸化膜であり、前記第３の絶縁膜の選択的除去はアンモニアと過酸化水素水の混合液を用いて行うことを特徴とする請求項４または請求項５のいずれかに記載の半導体装置の製造方法。
- 前記第３の絶縁膜は少なくともリンを含むシリコン酸化膜であり、前記第３の絶縁膜の選択的除去は純水で希釈した希フッ酸を用いて行うことを特徴とする請求項４または請求項５のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278253A JP2004119529A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278253A JP2004119529A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119529A true JP2004119529A (ja) | 2004-04-15 |
Family
ID=32273570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278253A Pending JP2004119529A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119529A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048837A (ja) * | 2005-08-08 | 2007-02-22 | Sharp Corp | 半導体装置の製造方法 |
| US9673303B2 (en) | 2014-08-08 | 2017-06-06 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
-
2002
- 2002-09-25 JP JP2002278253A patent/JP2004119529A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048837A (ja) * | 2005-08-08 | 2007-02-22 | Sharp Corp | 半導体装置の製造方法 |
| JP4550685B2 (ja) * | 2005-08-08 | 2010-09-22 | シャープ株式会社 | 半導体装置の製造方法 |
| US9673303B2 (en) | 2014-08-08 | 2017-06-06 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7419916B2 (en) | Manufacturing method of semiconductor device | |
| JP3219909B2 (ja) | 半導体装置の製造方法 | |
| JPH1187502A (ja) | 半導体装置の製造方法 | |
| JP2010258213A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
| JP3725465B2 (ja) | 半導体装置及びその製造方法 | |
| WO2011134128A1 (zh) | 半导体结构及其制造方法 | |
| JP2002151587A (ja) | 半導体装置の製造方法 | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| US6579801B1 (en) | Method for enhancing shallow trench top corner rounding using endpoint control of nitride layer etch process with appropriate etch front | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| TWI320215B (en) | Method of forming shallow trench isolation(sti) with chamfered corner | |
| US7538393B2 (en) | Field insulator FET device and fabrication method thereof | |
| US6660650B1 (en) | Selective aluminum plug formation and etchback process | |
| US6184113B1 (en) | Method of manufacturing a gate electrode in a semiconductor device | |
| JP2004119529A (ja) | 半導体装置の製造方法 | |
| JP4232215B2 (ja) | 半導体装置の製造方法 | |
| KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20220359287A1 (en) | Recessed contacts at line end and methods forming same | |
| JP3778065B2 (ja) | 半導体装置の製造方法 | |
| JP4379245B2 (ja) | 半導体装置の製造方法 | |
| US20100029072A1 (en) | Methods of Forming Electrical Interconnects Using Thin Electrically Insulating Liners in Contact Holes | |
| JP2003218224A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061010 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20061211 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |