JP2003234478A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003234478A5 JP2003234478A5 JP2002033267A JP2002033267A JP2003234478A5 JP 2003234478 A5 JP2003234478 A5 JP 2003234478A5 JP 2002033267 A JP2002033267 A JP 2002033267A JP 2002033267 A JP2002033267 A JP 2002033267A JP 2003234478 A5 JP2003234478 A5 JP 2003234478A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- crystalline semiconductor
- film
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (22)
- 絶縁表面上に設けられた直線状のストライプパターンで形成された凹部と、
前記ストライプパターンで形成された凹部と平行な方向に結晶粒界が存在することなく複数の結晶方位を含む結晶性半導体膜と、
前記結晶性半導体膜上に絶縁層を介して設けられた導電層により、前記結晶性半導体膜の上面部に設けられるチャネル形成領域とを有し、
前記結晶性半導体膜は、前記ストライプパターンで形成された凹部に設けられていることを特徴とする半導体装置。 - 絶縁表面上に設けられた直線状のストライプパターンで形成された凹部と、
不純物領域および前記ストライプパターンで形成された凹部と平行な方向に結晶粒界が存在することなく複数の結晶方位を含むチャネル形成領域とを有する結晶性半導体膜と、
前記結晶性半導体膜の上面部を被覆するゲート絶縁膜を介して重畳したゲート電極とを有し、
前記チャネル形成領域における前記結晶性半導体膜は、チャネル幅方向が0.01μm以上2μm以下、好ましくは0.1μm以上1μm以下であり、厚さが0.01μm以上1μm以下であることを特徴とする半導体装置。 - 絶縁表面上に設けられた直線状のストライプパターンで形成された凹部と、
不純物領域および前記ストライプパターンで形成された凹部と平行な方向に結晶粒界が存在することなく複数の結晶方位を含むチャネル形成領域とを有する結晶性半導体膜と、
前記結晶性半導体膜の上面部を被覆するゲート絶縁膜を介して重畳したゲート電極とを有し、
前記結晶性半導体膜は、前記ストライプパターンで形成された凹部に設けられ、
前記チャネル形成領域における前記結晶性半導体膜は、チャネル幅方向が0.01μm以上2μm以下、好ましくは0.1μm以上1μm以下であり、厚さが0.01μm以上1μm以下であることを特徴とする半導体装置。 - 絶縁表面上に設けられた直線状のストライプパターンで形成された凹部と、
不純物領域および前記ストライプパターンで形成された凹部と平行な方向に結晶粒界が存在することなく複数の結晶方位を含むチャネル形成領域とを有する結晶性半導体膜と、
前記結晶性半導体膜の上面部を被覆するゲート絶縁膜を介して重畳したゲート電極とを有し、
前記結晶性半導体膜は、前記ストライプパターンで形成された凹部に設けられ、
前記チャネル形成領域における前記結晶性半導体膜は、チャネル幅方向が0.01μm以上2μm以下、好ましくは0.1μm以上1μm以下であり、厚さが0.01μm以上1μm以下であり、前記一対の一導電型不純物領域の間に一つまたは複数個設けられていることを特徴とする半導体装置。 - 基板上に設けられたW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層と、
前記金属層上に設けられた直線状のストライプパターンで形成された凹部と、
不純物領域および前記ストライプパターンで形成された凹部と平行な方向に結晶粒界が存在することなく複数の結晶方位を含むチャネル形成領域とを有する結晶性半導体膜と、
前記結晶性半導体膜の上面部を被覆するゲート絶縁膜を介して重畳したゲート電極と、
前記金属層と前記結晶性半導体膜との間に設けられた絶縁層とを有し、
前記結晶性半導体膜は、前記ストライプパターンで形成された凹部に設けられ、
前記チャネル形成領域における前記結晶性半導体膜は、チャネル幅方向が0.01μm以上2μm以下、好ましくは0.1μm以上1μm以下であり、厚さが0.01μm以上1μm以下であり、前記一対の一導電型不純物領域の間に一つまたは複数個設けられていることを特徴とする半導体装置。 - 基板上に設けられたW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層と、
前記金属層上に設けられた窒化アルミニウムまたは酸窒化アルミニウムからなる絶縁層と、
前記絶縁層上に設けられた直線状のストライプパターンで形成された凹部と、
不純物領域および前記ストライプパターンで形成された凹部と平行な方向に結晶粒界が存在することなく複数の結晶方位を含むチャネル形成領域とを有する結晶性半導体膜と、
前記結晶性半導体膜の上面部を被覆するゲート絶縁膜を介して設けられたゲート電極とを有し、
前記結晶性半導体膜は、前記ストライプパターンで形成された凹部に設けられ、
前記チャネル形成領域における前記結晶性半導体膜は、チャネル幅方向が0.01μm以上2μm以下、好ましくは0.1μm以上1μm以下であり、厚さが0.01μm以上1μm以下であり、前記一対の一導電型不純物領域の間に一つまたは複数個設けられていることを特徴とする半導体装置。 - 基板上に設けられた凹部および凸部からなるストライプパターンを有する絶縁膜と、
チャネル形成領域および不純物領域を有する結晶性半導体膜と、
前記結晶性半導体膜の上面部にゲート絶縁膜を介して設けられたゲート電極とを有し、
前記結晶性半導体膜は、前記絶縁膜の凹部に設けられていることを特徴とする半導体装置。 - 基板上に設けられたW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層と、
前記金属層上に設けられた凹部および凸部からなるストライプパターンを有する絶縁膜と、
チャネル形成領域および不純物領域を有する結晶性半導体膜と、
前記結晶性半導体膜の上面部にゲート絶縁膜を介して設けられたゲート電極とを有し、
前記結晶性半導体膜は、前記絶縁膜の凹部に設けられていることを特徴とする半導体装置。 - 基板上に設けられたW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層と、
前記金属層上に設けられた窒化アルミニウムまたは酸窒化アルミニウムからなる絶縁層と、
前記絶縁層上に設けられた凹部および凸部からなるストライプパターンを有する絶縁膜と、
チャネル形成領域および不純物領域を有する結晶性半導体膜と、
前記結晶性半導体膜の上面部にゲート絶縁膜を介して設けられたゲート電極とを有し、
前記結晶性半導体膜は、前記絶縁膜の凹部に設けられていることを特徴とする半導体装置。 - 請求項1乃至請求項9のいずれか一項において、
前記結晶性半導体膜は、前記ストライプパターンと平行な方向に、<110>方位が優先配向として成長していることを特徴とする半導体装置。 - 島状に分割された結晶性半導体膜を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に直線状のストライプパターンで延在する凹凸部が設けられた絶縁膜を形成し、
前記島状に分割された結晶性半導体膜の配置に合わせて、それと交差する前記絶縁膜の凸部を除去した後、前記絶縁膜上に非晶質半導体膜を形成し、
前記絶縁膜の凹部に溶融した半導体を流し込むように前記非晶質半導体膜を溶融して結晶化させて結晶性半導体膜を形成し、
記絶縁膜の凸部に残存する結晶性半導体膜を除去した後凹部に形成された結晶性半導体膜から、前記島状に分割された結晶性半導体膜を形成し、
該結晶性半導体膜の上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とする半導体装置の作製方法。 - 島状に分割された結晶性半導体膜を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に直線状のストライプパターンで延在する凹凸部が設けられた絶縁膜を形成し、
前記島状に分割された結晶性半導体膜の配置に合わせて、それと交差する前記絶縁膜の凸部を除去した後、前記絶縁膜上に非晶質半導体膜を形成し、
レーザー光の照射により、前記絶縁膜の凹部に溶融した半導体を流し込むように前記非晶質半導体膜を溶融して結晶化させて結晶性半導体膜を形成し、
前記絶縁膜の凸部に残存する結晶性半導体膜を除去した後凹部に形成された結晶性半導体膜から、前記島状に分割された結晶性半導体膜を形成し、
該結晶性半導体膜の上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とする半導体装置の作製方法。 - 島状に分割された結晶性半導体膜を有する半導体装置の作製方法であって、
絶縁表面を有する基板上に直線状のストライプパターンで延在する凹凸部が設けられた絶縁膜を形成し、
前記島状に分割された結晶性半導体膜の配置に合わせて、それと交差する前記絶縁膜の凸部を除去した後、前記絶縁膜上に非晶質半導体膜を形成し、
レーザー光を照射し、且つ前記チャネル長方向と平行な方向に走査して、前記絶縁膜の凹部に溶融した半導体を流し込むように前記非晶質半導体膜を溶融して結晶化させて結晶性半導体膜を形成し、
前記絶縁膜の凸部に残存する結晶性半導体膜を除去した後凹部に形成された結晶性半導体膜から、前記島状に分割された結晶性半導体膜を形成し、
該結晶性半導体膜の上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とする半導体装置の作製方法。 - 請求項12または請求項13において、
前記レーザー光は連続発振型のレーザー発振装置を光源として照射することを特徴とする半導体装置の作製方法。 - 基板上に直線状の凹部および凸部からなるストライプパターンを有する絶縁膜を形成し、
島状の結晶性半導体膜が形成される領域に配置する前記絶縁膜の凸部を除去し、
前記絶縁膜を覆うように非晶質珪素膜を形成し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性珪素膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記絶縁膜の凸部を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して島状に分割された結晶性半導体膜を形成し、
前記結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上にW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に直線状の凹部および凸部からなるストライプパターンを有する絶縁膜を形成し、
島状の結晶性半導体膜が形成される領域に配置する前記絶縁膜の凸部を除去し、
前記絶縁膜を覆うように非晶質珪素膜を形成し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性珪素膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記絶縁膜の凸部を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して島状に分割された結晶性半導体膜を形成し、
前記結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上にW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に窒化アルミニウムまたは酸窒化アルミニウムからなる絶縁層を形成し、
前記絶縁層上に直線状の凹部および凸部からなるストライプパターンを有する絶縁膜を形成し、
島状の結晶性半導体膜が形成される領域に配置する前記絶縁膜の凸部を除去し、
前記絶縁膜を覆うように非晶質珪素膜を形成し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性珪素膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記絶縁膜の凸部を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して島状に分割された結晶性半導体膜を形成し、
前記結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜の一部を除去することによって直線状の凹部および凸部からなるストライプパターンを形成し、
島状の結晶性半導体膜が形成される領域に配置する前記第2の絶縁膜を除去し、
前記第1の絶縁膜および前記第2の絶縁膜を覆うように第3の絶縁膜と非晶質珪素膜を連続して成膜し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性珪素膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記凸部に設けられた第3の絶縁膜を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して島状に分割された結晶性半導体膜を形成し、
前記結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に第1の絶縁膜を形成し、
前記第1の絶縁膜上にW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に第2の絶縁膜を形成し、
前記第2の絶縁膜の一部を除去することによって直線状の凹部および凸部からなるストライプパターンを形成し、
島状の結晶性半導体膜が形成される領域に配置する前記第2の絶縁膜を除去し、
前記金属層および前記第2の絶縁膜を覆うように第3の絶縁膜と非晶質珪素膜を連続し て成膜し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性珪素膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記凸部に設けられた第3の絶縁膜を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して島状に分割された結晶性半導体膜を形成し、
前記結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。 - 基板上に第1の絶縁膜を形成し、
前記第1の絶縁膜上にW、Mo、Ti、TaまたはCrのいずれか一種または複数種を含む金属層を形成し、
前記金属層上に窒化アルミニウムまたは酸窒化アルミニウムからなる絶縁層を形成し、
前記絶縁層上に第2の絶縁膜を形成し、
前記第2の絶縁膜の一部を除去することによって直線状の凹部および凸部からなるストライプパターンを形成し、
島状の結晶性半導体膜が形成される領域に配置する前記第2の絶縁膜を除去し、
前記絶縁層および前記第2の絶縁膜を覆うように第3の絶縁膜と非晶質珪素膜を連続して成膜し、
前記非晶質半導体膜を溶融させて結晶化することにより結晶性珪素膜を形成し、
前記結晶性半導体膜の一部をエッチングして前記凸部に設けられた第3の絶縁膜を露出させ、
前記凹部に設けられた結晶性半導体膜を選択的に除去して島状に分割された結晶性半導体膜を形成し、
前記結晶性半導体膜上にゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。 - 請求項14乃至請求項19のいずれか一項において、
前記非晶質半導体膜の結晶化は、レーザー光を照射することによって行うことを特徴とする半導体装置の作製方法。 - 請求項11乃至21のいずれか一項において、
前記凹部の幅は0.01μm以上2μm以下であり、深さが0.01μm以上1μm以下に形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002033267A JP4137461B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002033267A JP4137461B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003234478A JP2003234478A (ja) | 2003-08-22 |
JP2003234478A5 true JP2003234478A5 (ja) | 2005-08-18 |
JP4137461B2 JP4137461B2 (ja) | 2008-08-20 |
Family
ID=27776110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002033267A Expired - Fee Related JP4137461B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4137461B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7161199B2 (en) * | 2004-08-24 | 2007-01-09 | Freescale Semiconductor, Inc. | Transistor structure with stress modification and capacitive reduction feature in a width direction and method thereof |
JP2006261188A (ja) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
US8048749B2 (en) * | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57157519A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS57196522A (en) * | 1981-05-28 | 1982-12-02 | Toshiba Corp | Manufacture of semiconductor device |
JPS58151042A (ja) * | 1982-03-03 | 1983-09-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS58178565A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPS59125663A (ja) * | 1983-01-05 | 1984-07-20 | Seiko Instr & Electronics Ltd | 薄膜半導体装置の製造方法 |
JPH02143417A (ja) * | 1988-11-24 | 1990-06-01 | Sharp Corp | 半導体装置の製造方法 |
JP3142893B2 (ja) * | 1991-04-24 | 2001-03-07 | 株式会社リコー | 薄膜半導体装置 |
JP2572003B2 (ja) * | 1992-03-30 | 1997-01-16 | 三星電子株式会社 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
JPH0897431A (ja) * | 1994-09-28 | 1996-04-12 | Fuji Xerox Co Ltd | 半導体装置およびその製造方法 |
JP3284899B2 (ja) * | 1996-10-17 | 2002-05-20 | 松下電器産業株式会社 | 半導体素子及びその製造方法 |
JP2000068520A (ja) * | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
JP2000183351A (ja) * | 1998-12-11 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
-
2002
- 2002-02-08 JP JP2002033267A patent/JP4137461B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003234477A5 (ja) | ||
KR100490497B1 (ko) | 박막 반도체 장치의 제조 방법 | |
US7208696B2 (en) | Method of forming a polycrystalline silicon layer | |
TWI402989B (zh) | 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法 | |
US6300175B1 (en) | Method for fabricating thin film transistor | |
KR101169058B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JPS6339092B2 (ja) | ||
KR20140018081A (ko) | 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치 | |
KR100953657B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치 | |
US5893948A (en) | Method for forming single silicon crystals using nucleation sites | |
JP4169073B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
JP2003234478A5 (ja) | ||
KR101289055B1 (ko) | 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 | |
JP2010287645A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4515931B2 (ja) | 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ | |
JP2006196904A (ja) | 単結晶シリコン薄膜の形成方法及び薄膜トランジスタの形成方法 | |
JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
KR100697769B1 (ko) | 반도체장치 | |
KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
JP2009152224A (ja) | 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置 | |
JP2003124117A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100599966B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
KR0175389B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
KR100482461B1 (ko) | 폴리실리콘-박막 트랜지스터의 제조방법 | |
JP2008311494A (ja) | 結晶性半導体膜の製造方法、及び、レーザー装置 |