JP2003229753A - 電圧供給回路 - Google Patents

電圧供給回路

Info

Publication number
JP2003229753A
JP2003229753A JP2002334735A JP2002334735A JP2003229753A JP 2003229753 A JP2003229753 A JP 2003229753A JP 2002334735 A JP2002334735 A JP 2002334735A JP 2002334735 A JP2002334735 A JP 2002334735A JP 2003229753 A JP2003229753 A JP 2003229753A
Authority
JP
Japan
Prior art keywords
power supply
voltage
supply voltage
potential power
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002334735A
Other languages
English (en)
Other versions
JP4447209B2 (ja
Inventor
Yong Deok Cho
龍 徳 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003229753A publication Critical patent/JP2003229753A/ja
Application granted granted Critical
Publication of JP4447209B2 publication Critical patent/JP4447209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 消費電力を低めるとともに動作速度を向上さ
せることが可能な電圧供給回路を提供すること。 【解決手段】 待機モード及び動作モードに区分動作す
る回路と、回路が待機モードの場合、待機制御信号に応
じて外部の高電位電源電圧及び外部の低電位電源電圧を
それぞれ一定の電位に調節して前記回路へ供給する待機
モードバイアス供給部と、前記回路が動作モードの場
合、動作制御信号に応じて前記外部の高電位電源電圧と
前記外部の低電位電源電圧間のレベル幅を減少させて前
記回路へ供給する動作モードバイアス供給部とからな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電圧供給回路に係
り、特に、消費電力を低めるとともに動作速度を向上さ
せることが可能な電圧供給回路に関する。
【０００２】
【従来の技術】図１は従来の技術に係る電圧供給回路を
説明するための回路図である。図１に示すように、電源
供給回路は、待機モード(Standby mode)時に待機動作を
行うための待機制御信号ＳＴＡに応じて、外部から供給
される高電位電源電圧ＶＥＸＴを所定のレベルの高電位
待機電源電圧ＶＤＤに調節して内部回路１００へ供給す
る待機モードバイアス供給部１２０、及び動作モード時
に正常動作を行うための動作制御信号ＡＣＴに応じて、
外部から供給される高電位電源電圧ＶＥＸＴを待機モー
ド電源電圧ＶSHより低いレベルの動作モード電源電圧Ｖ
AHに調節して内部回路１００へ供給する動作モードバイ
アス供給部１３０とからなる。
【０００３】待機モードバイアス供給部１２０は、外部
の高電位電源電圧ＶＥＸＴ端子と出力端子である内部回
路１００の高電位電源電圧ノードＱ１１との間に接続さ
れたスイッチング手段Ｓ１１、及び待機制御信号ＳＴＡ
に応じて高電位電源電圧ノードＱ１１の電圧と待機モー
ドの高電位基準電圧ＶrefSHとを比較してスイッチング
手段Ｓ１１を制御する比較手段Ａ１１からなる。
【０００４】動作モードバイアス供給部１３０は、外部
の高電位電源電圧ＶＥＸＴ端子と出力端子である内部回
路１００の高電位電源電圧ノードＱ１１との間に接続さ
れたスイッチング手段Ｓ１２、及び動作制御信号ＡＣＴ
に応じて高電位電源電圧ノードＱ１１の電圧と動作モー
ドの高電位基準電圧ＶrefAHとを比較してスイッチング
手段Ｓ１２を制御する比較手段Ａ１２からなる。
【０００５】高電位電源電圧ノードＱ１１と外部の低電
位電源電圧端子との間にはキャパシタＣ１１が接続さ
れ、リップル現象の発生を抑制する。
【０００６】このような構成を有する電圧供給回路は、
待機モード時には、待機制御信号ＳＴＡに応じて外部の
高電位電源電圧ＶＥＸＴを高電位の待機モード電圧ＶSH
に調節して高電位電源電圧ノードＱ１１を介して内部回
路１００へ印加する。この際、待機モード電源電圧ＶSH
は、内部回路１００の第１バックバイアス端子Ｑ１２を
介して、トランジスタが形成されたウェル領域にも印加
される。
【０００７】動作モード時には、動作制御信号ＡＣＴに
応じて高電位電源電圧ＶＥＸＴを待機モードの高電位電
源電圧ＶrefSHより低い高電位の動作モード電源電圧Ｖ
AHに調節して高電位電源電圧ノードＱ１１を介して内部
回路１００へ印加する。この際、動作モード電源電圧Ｖ
AHは、内部回路１００の第１バックバイアス端子Ｑ１２
を介して、ＰＭＯＳトランジスタが形成されたウェル領
域にも印加される。
【０００８】外部の低電位電源電圧ＶＳＳは、低電位電
源電圧ノードＱ１３を介して内部回路１００へ印加さ
れ、内部回路１００の第２バックバイアス端子Ｑ１４を
介して、ＮＭＯＳトランジスタが形成されたウェル領域
にも印加される。
【０００９】内部回路１００は、多数の入力信号ＩＮ１
〜ＩＮｎに応じて多数の出力信号ＯＵＴ１〜ＯＵＴｎを
発生させるが、出力信号（ＯＵＴ１のみを図示する）
は、ＰＭＯＳトランジスタＰ１１及びＮＭＯＳトランジ
スタＮ１１からなる出力バッファ１１０を介して安定化
された出力信号Ｔｘとして発生される。
【００１０】出力バッファ１１０も、待機モード時に
は、高電位電源電圧ノードＱ１１及び第３ノードＱ１３
を介して印加される高電位の待機電源電圧ＶSH及び外部
の低電位電源電圧ＶＳＳを電源として使用する。この
際、待機電源電圧ＶSHは、第１バックバイアスノードＱ
１２を介して、ＰＭＯＳトランジスタＰ１１が形成され
たウェル領域に印加され、外部の低電位電源電圧ＶＳＳ
は、第２バックバイアスノードＱ１４を介して、ＮＭＯ
ＳトランジスタＮ１１が形成されたウェル領域に印加さ
れる。
【００１１】また、動作モード時には、高電位電源電圧
ノードＱ１１及び第３ノードＱ１３を介して印加される
高電位の動作電源電圧ＶAH及び外部の低電位電源電圧Ｖ
ＳＳを電源として使用する。この際、動作電源電圧ＶAH
は、第１バックバイアスノードＱ１２を介して、ＰＭＯ
ＳトランジスタＰ１１が形成されたウェル領域に印加さ
れ、外部の低電位電源電圧ＶＳＳは、第２バックバイア
スノードＱ１４を介して、ＮＭＯＳトランジスタＮ１１
が形成されたウェル領域に印加される。
【００１２】前記のように、従来の技術に係る電源供給
回路は、外部の高電位電源電圧ＶＥＸＴを高電位の待機
電源電圧ＶSHまたは動作電源電圧ＶAHに調節して電源と
して使用し、外部の低電位電源電圧ＶＳＳはそのまま使
用する。
【００１３】これにより、内部回路１００のスイッチン
グ動作に応じてグランドバウンシング(Ground bouncin
g)によるノイズが増加するという問題点がある。また、
内部回路１００のトランジスタに印加されるバックバイ
アス電圧が固定されているので、ボディイエフェクト(B
ody-effect)を用いてしきい値電圧を可変させることが
できない。
【００１４】このため、ボディイエフェクトを用いるた
めには、低いしきい値電圧を有するトランジスタを製造
する過程においてドーピング濃度を異にしなければなら
ないが、このためには別途のマスクをさらに必要とする
ので、工程の段階が増加しかつ生産コストが増加すると
いう問題点が生ずる。
【００１５】
【発明が解決しようとする課題】したがって、本発明
は、かかる問題点を解決するためのもので、その目的
は、下降した内部電源電圧だけでなく、上昇した内部接
地電圧を外部電源から発生させて内部回路へ供給するこ
とにより、回路動作時に信号のスイング幅を小さくして
駆動電力(Dynamic power)を減少させ、内部回路が低圧
で動作する場合にはトランジスタのバックバイアス(Bac
k Bias)を可変させてしきい値電圧を低めることにより
動作速度を補償し、待機時にはしきい値電圧を上昇させ
てしきい値電圧以下(Subthreshold)の電圧における電流
の流量を最小化することにより、待機電力(Static powe
r)も減少させることが可能な電圧供給回路を提供するこ
とにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電圧供給回路は、待機モード及び動作
モードに区分動作する回路と、回路が待機モードの場
合、待機制御信号に応じて外部の高電位電源電圧及び外
部の低電位電源電圧をそれぞれ一定の電位に調節して回
路へ供給する待機モードバイアス供給部と、回路が動作
モードの場合、動作制御信号に応じて外部の高電位電源
電圧と外部の低電位電源電圧間のレベル幅を減少させて
回路へ供給する動作モードバイアス供給部とからなるこ
とを特徴とする。
【００１７】一方、電源供給回路は、反転された待機制
御信号及び反転された動作制御信号に応じて、外部から
供給される高電位電源電圧及び動作モードバイアス供給
部から発生した高電位の動作電源電圧のいずれか一つを
内部回路のＰＭＯＳトランジスタのバックバイアス端子
へ印加する第１バックバイアス印加部と、待機制御信号
及び動作制御信号に応じて、外部から供給される低電位
電源電圧及び動作モードバイアス供給部から発生した低
電位の動作電源電圧のうちいずれか一つを内部回路のＮ
ＭＯＳトランジスタのバックバイアス端子へ印加する第
２バックバイアス印加部をさらに含んでなる。
【００１８】また、電源供給回路は、動作モード時に内
部回路からの出力信号を受信回路の電源電圧レベルにそ
れぞれ調節して受信回路へ印加するためのレベルシフタ
をさらに含んでなる。
【００１９】
【発明の実施の形態】以下、添付図に基づいて本発明の
実施例をより詳細に説明する。
【００２０】図２は本発明に係る電圧供給回路を説明す
るための回路図である。図２に示すように、本発明に係
る電圧供給回路の構成は、待機モード時に高電位電源電
圧ノードＱ２１及び低電位電源電圧ノードＱ２３を介し
て内部回路２００へ高電位及び低電位の待機電源電圧Ｖ
SH及びＶSLをそれぞれ供給する待機モードバイアス供給
部２２０と、動作モード時に内部回路２００へ高電位及
び低電位の動作電源電圧ＶAH及びＶALをそれぞれ供給す
る動作モードバイアス供給部２３０とからなる。
【００２１】待機モードバイアス供給部２２０は、高電
位の待機電源電圧ＶSHを発生させて内部回路２００へ供
給する高電位バイアス供給部２２１、及び低電位の待機
電源電圧ＶSLを発生させて内部回路２００へ供給する低
電位バイアス供給部２２２からなる。
【００２２】高電位バイアス供給部２２１は、外部の高
電位電源電圧ＶＥＸＴ端子と出力端子である内部回路２
００の高電位電源電圧ノードＱ２１との間に接続された
スイッチング手段Ｓ２１と、待機制御信号ＳＴＡに応じ
て高電位電源電圧ノードＱ２１の電圧と待機モードの基
準高電位電源電圧である高電位基準電圧ＶrefSHとを比
較してスイッチング手段Ｓ２１を制御する比較手段Ａ２
１とからなる。
【００２３】低電位バイアス供給部２２２は、外部の低
電位電源電圧ＶＳＳ端子と出力端子である内部回路２０
０の低電位電源電圧ノードＱ２３との間に接続されたス
イッチング手段Ｓ２２、及び待機制御信号ＳＴＡに応じ
て低電位電源電圧ノードＱ２３の電圧と待機モードの基
準低電位電源電圧である低電位基準電圧ＶrefSLとを比
較してスイッチング手段Ｓ２２を制御する比較手段Ａ２
２からなる。
【００２４】動作モードバイアス供給部２３０は、高電
位の動作電源電圧ＶAHを発生させて内部回路２００へ供
給する高電位バイアス供給部２３１と、低電位の動作電
源電圧ＶALを発生させて内部回路２００へ供給する低電
位バイアス供給部２３２とからなる。
【００２５】高電位バイアス供給部２３１は、外部の高
電位電源電圧ＶＥＸＴ端子と出力端子である内部回路２
００の高電位電源電圧ノードＱ２１との間に接続された
スイッチング手段Ｓ２３、及び動作制御信号ＡＣＴに応
じて高電位電源電圧ノードＱ２１の電圧と動作モードの
高電位基準電圧ＶrefAHとを比較してスイッチング手段
Ｓ２３を制御する比較手段Ａ２３からなる。この際、動
作モードの高電位基準電圧ＶrefAHは待機モードの高電
位基準電圧ＶrefSHより低い。
【００２６】低電位バイアス供給部２３２は、外部の低
電位電源電圧ＶＳＳ端子と出力端子である内部回路２０
０の低電位電源電圧ノードＱ２３との間に接続されたス
イッチング手段Ｓ２４、及び動作制御信号ＡＣＴに応じ
て低電位電源電圧ノードＱ２３の電圧と動作モードの低
電位基準電圧ＶrefALとを比較してスイッチング手段Ｓ
２４を制御する比較手段Ａ２４からなる。この際、動作
モードの低電位基準電圧ＶrefALは待機モードの低電位
基準電圧ＶrefSLより高い。
【００２７】内部回路２００の高電位電源電圧ノードＱ
２１及び低電位電源電圧ノードＱ２３には、リップル現
象の発生を抑制するために、第１及び第２キャパシタＣ
２１及びＣ２２がそれぞれ接続される。一方、高電位電
源電圧ノードＱ２１と低電位電源電圧ノードＱ２３との
間に第３キャパシタＣ２３を接続して動作モード時に一
般モードで動作するようにすることにより、高電位の動
作電源電圧ＶAHと低電位の動作電源電圧ＶAL間の電圧差
を常に一定に維持して回路の信頼性を向上させる。
【００２８】このような構成により、高電位の動作電源
電圧ＶAHとしては高電位の待機電源電圧ＶSHより低いレ
ベルの電圧を発生し、低電位の動作電源電圧ＶALとして
は低電位の待機電源電圧ＶSLより高いレベルの電圧を発
生する。従って、動作モードバイアス供給部２３０から
発生した高電位の動作電源電圧ＶAHと低電位の動作電源
電圧ＶAL間の電圧幅は、待機モードバイアス供給部２２
０から発生した高電位の待機電源電圧ＶSHと低電位の待
機電源電圧ＶSL間の電圧幅より小さい。
【００２９】前記の構成からなる電圧供給回路は、反転
された待機制御信号ＳＴＡＢ及び反転された動作制御信
号ＡＣＴＢに応じて第１バックバイアスノードＱ２２を
介して外部の高電位電源電圧ＶＥＸＴまたは高電位の動
作電源電圧ＶAHを、選択的に内部回路２００のＰＭＯＳ
トランジスタが形成されたウェル領域へ印加する第１バ
ックバイアス印加部２４１と、待機制御信号ＳＴＡ及び
動作制御信号ＡＣＴに応じて第２バックバイアスノード
Ｑ２４を介して外部の低電位電源電圧ＶＳＳまたは低電
位の動作電源電圧ＶALを、選択的に内部回路２００のＮ
ＭＯＳトランジスタが形成されたウェル領域へ印加する
第２バックバイアス印加部２４２とからなるバックバイ
アス印加部をさらに含んでなる。
【００３０】第１バックバイアス印加部２４１は、ＰＭ
ＯＳトランジスタのウェル領域に接続される第１バック
バイアス端子Ｑ２２と外部の高電位電源電圧ＶＥＸＴ端
子との間に接続され、反転された待機制御信号ＳＴＡＢ
に応じて駆動される第５スイッチング手段Ｓ２５と、第
１バックバイアス端子Ｑ２２と動作モードバイアス供給
部２３０の高電位バイアス供給部２３１との間に接続さ
れ、反転された動作制御信号ＡＣＴＢに応じて駆動され
る第６スイッチング手段Ｓ２６とからなる。
【００３１】第２バックバイアス印加部２４２は、ＮＭ
ＯＳトランジスタのウェル領域に接続される第２バック
バイアス端子Ｑ２４と外部の低電位電源電圧ＶＳＳ端子
との間に接続され、待機制御信号ＳＴＡに応じて駆動さ
れる第７スイッチング手段Ｓ２７と、第２バックバイア
ス端子Ｑ２４と動作モードバイアス供給部２３０の低電
位バイアス供給部２３２との間に接続され、動作制御信
号ＡＣＴに応じて駆動される第８スイッチング手段Ｓ２
８とからなる。
【００３２】図３を参照して、内部回路２００のＰＭＯ
Ｓトランジスタ及びＮＭＯＳトランジスタにバックバイ
アスが印加される状態を説明すると、次の通りである。
【００３３】図３に示すように、半導体基板４１にトリ
プルｎウェル４２が形成され、トリプルｎウェル４２の
所定の領域にはｐウェル４３ａ及びｎウェル４３ｂが形
成される。
【００３４】ｎウェル４３ｂには、ゲート電極４４とソ
ース／ドレインとしてのｐ型不純物領域４５とからなる
ＰＭＯＳトランジスタ４５０が形成される。さらに、ｎ
ウェル４３ｂにはｎ型不純物領域４６が形成される。ｎ
型不純物領域４６は図２の高電位電源電圧ノードＱ２１
に連結され、高電位の待機電源電圧ＶSHまたは高電位の
動作電源電圧ＶAHが選択的にｎウェル４３ｂに印加され
る。ｎウェル４３ｂに印加される電圧に応じてＰＭＯＳ
トランジスタ４５０のしきい値電圧が変わる。
【００３５】一方、ｐウェル４３ａにはゲート電極４４
とソース／ドレインとしてのｎ型不純物領域４６からな
るＮＭＯＳトランジスタ４６０が形成される。さらに、
ｐウェル４３ａにはｐ型不純物領域4５が形成される。
ｐ型不純物領域４５は図２の低電位電源電圧ノードＱ２
３に連結され、低電位の待機電源電圧ＶSLまたは低電位
の動作電源電圧ＶALが選択的にｐウェル４３ａに印加さ
れる。ｐウェル４３ａに印加される電圧に応じてＮＭＯ
Ｓトランジスタ４６０のしきい値電圧が変わる。
【００３６】以下、前記の構成からなる電圧供給回路の
動作を図４を参照して説明する。図４は本発明に係る電
圧供給回路の動作波形図である。
【００３７】まず、待機モード時の電圧供給回路の動作
を説明すると、次のとおりである。待機モード時には、
待機制御信号ＳＴＡはハイレベルで印加されて待機モー
ドバイアス供給部２２０が動作し、動作制御信号ＡＣＴ
はローレベルで印加されて動作モードバイアス供給部２
３０が動作しない。
【００３８】待機モードバイアス供給部２２０の高電位
バイアス供給部２２１は、待機モードの高電位基準電圧
ＶrefSHと内部回路２００の高電位電源電圧ノードＱ２
１の電圧とを比較し、スイッチング手段Ｓ２１を制御し
て高電位の待機電源電圧ＶSHを発生させる。高電位の待
機電源電圧ＶSHは高電位電源電圧ノードＱ２１を介して
内部回路２００及び出力バッファ２１０へ印加される。
【００３９】低電位バイアス供給部２２２は、待機モー
ドの低電位基準電圧ＶrefSLと内部回路２００の低電位
電源電圧ノードＱ２３の電圧とを比較し、スイッチング
手段Ｓ２２を制御して低電位の待機電源電圧ＶSLを発生
させる。低電位の待機電源電圧ＶSLは、低電位電源電圧
ノードＱ２３を介して内部回路２００及び出力バッファ
２１０へ印加される。これにより、内部回路２００及び
出力バッファ２１０の高電位電源電圧及び低電位電源電
圧レベルの幅は一定の幅Ｌ２１に調節される。
【００４０】この際、第１バックバイアス印加部２４１
の第６スイッチング手段Ｓ２６は、反転された動作制御
信号ＳＴＡＢによって動作せず、第５スイッチング手段
Ｓ２５は反転された待機制御信号ＳＴＡＢによって動作
する。これにより、外部の高電位電源電圧ＶＥＸＴは、
第１バックバイアスノードＱ２２を介して、内部回路２
００のＰＭＯＳトランジスタが形成されたウェルにバッ
クバイアス電圧として印加されてＰＭＯＳトランジスタ
のしきい値電圧を上昇させる。
【００４１】一方、第２バックバイアス印加部２４２の
第８スイッチング手段Ｓ２８は動作制御信号ＡＣＴによ
って動作せず、第７スイッチング手段Ｓ２７は待機制御
信号ＳＴＡによって動作する。これにより、外部の低電
位電源電圧ＶＳＳは、第２バックバイアスノードＱ２４
を介して、内部回路２００のＮＭＯＳトランジスタが形
成されたウェルにバックバイアス電圧として印加されて
ＮＭＯＳトランジスタのしきい値電圧を上昇させる。
【００４２】第１及び第２バックバイアス印加部２４１
及び２４２によって内部回路２００のＰＭＯＳトランジ
スタ及びＮＭＯＳトランジスタのしきい値電圧が上昇
し、待機モード時にしきい値電圧より低い電圧領域にお
ける電流の流量を最小化して待機消費電力(Static powe
r)を低めることができる。
【００４３】次に、動作モード時の電圧供給回路の動作
を説明する。動作モード時、待機制御信号ＳＴＡはロー
レベルで印加されて待機モードバイアス供給部２２０が
動作せず、動作制御信号ＡＣＴはハイレベルで印加され
て動作モードバイアス供給部２３０が動作する。
【００４４】動作モードバイアス供給部２３０の高電位
バイアス供給部２３１は、動作モードの高電位基準電圧
ＶrefAHと内部回路２００の高電位電源電圧ノードＱ２
１の電圧とを比較し、スイッチング手段Ｓ２３を制御し
て高電位の動作電源電圧ＶAHを発生させる。高電位の待
機電源電圧ＶAHは高電位電源電圧ノードＱ２１を介して
内部回路２００及び出力バッファ２１０へ印加される。
【００４５】低電位バイアス供給部２３２は、動作モー
ドの低電位基準電圧ＶrefALと内部回路２００の低電位
電源電圧ノードＱ２３の電圧とを比較し、スイッチング
手段Ｓ２４を制御して低電位の動作電源電圧ＶALを発生
させる。低電位の動作電源電圧ＶALは、低電位電源電圧
ノードＱ２３を介して内部回路２００及び出力バッファ
２１０へ印加される。これにより、内部回路２００及び
出力バッファ２１０の高電位電源電圧と低電位電源電圧
間のレベル幅は一定の幅Ｌ２２に調節される。
【００４６】動作モードバイアス供給部２３０によって
調節された高電位電源電圧と低電位電源電圧間のレベル
幅Ｌ２２は、待機モードバイアス供給部２２０によって
調節された高電位電源電圧と低電位電源電圧間のレベル
幅Ｌ２１より狭い。従って、内部回路２００のスイッチ
ング手段のスイング幅が減って動作消費電力(Dynamicpo
wer)を減少させる。
【００４７】この際、第１バックバイアス印加部２４１
の第６スイッチング手段Ｓ２６は、反転された動作制御
信号ＡＣＴＢによって動作し、第５スイッチング手段Ｓ
２５は反転された待機制御信号ＳＴＡＢによって動作し
ない。
【００４８】動作モードバイアス供給部２３０の高電位
バイアス供給部２３１から発生した高電位の動作電源電
圧ＶAHは、第６スイッチング手段Ｓ２６のスイッチング
動作によって第１バックバイアスノードＱ２２へ伝達さ
れ、内部回路２００のＰＭＯＳトランジスタが形成され
たウェルにバックバイアス電圧として印加される。これ
により、ＰＭＯＳトランジスタのしきい値電圧が低くな
る。
【００４９】一方、第２バックバイアス印加部２４２の
第８スイッチング手段Ｓ２８は動作制御信号ＡＣＴによ
って動作し、第７スイッチング手段Ｓ２７は待機制御信
号ＳＴＡによって動作しない。
【００５０】動作モードバイアス供給部２３０の低電位
バイアス供給部２３２から発生した低電位の動作電源電
圧ＶALは、第８スイッチング手段Ｓ２８のスイッチング
動作によって第２バックバイアスノードＱ２４へ伝達さ
れ、内部回路２００のＮＭＯＳトランジスタが形成され
たウェルにバックバイアス電圧として印加される。これ
により、ＮＭＯＳトランジスタのしきい値電圧が低くな
る。
【００５１】上述したように、第１及び第２バックバイ
アス印加部２４１及び２４２を用いてＰＭＯＳトランジ
スタ及びＮＭＯＳトランジスタのしきい値電圧を低める
ことにより、高電位の動作電源電圧ＶAH及び低電位の動
作電源電圧ＶALのレベルが小さい幅で印加されても動作
速度を向上させることができる。
【００５２】結局、動作モードバイアス供給部２３０
と、第１及び第２バックバイアス印加部２４１及び２４
２を用いることにより、動作消費電力を減少させながら
素子の動作速度を向上させることができる。
【００５３】さらに、待機モードになると、動作モード
バイアス供給部２３０は動作せず、待機モードバイアス
供給部２２０は動作し、内部回路２００のＰＭＯＳトラ
ンジスタ及びＮＭＯＳトランジスタが形成されたウェル
には外部の高電位電源電圧ＶＥＸＴ及び低電位電源電圧
ＶＳＳがそれぞれ印加されて待機消費電力を最小化す
る。
【００５４】このような構成及び動作によって、待機モ
ード時には待機消費電力を最小化し、動作モード時には
動作消費電力を減少させながら素子の動作速度を向上さ
せることができる。
【００５５】一方、動作モード時、内部回路２００から
発生した出力信号ＯＵＴ１〜ＯＵＴｎは、動作モードバ
イアス供給部２３０から発生した高電位の動作電源電圧
ＶAHと低電位の動作電源電圧ＶALとの間でスイングし、
この信号を受信する受信回路は別のレベルの電圧で動作
することができるので、この信号を受信回路の電源電圧
レベルに合わせてそれぞれ調節しなければならない。こ
のため、電圧供給回路はレベルシフタをさらに含んでな
る。
【００５６】次に、レベルシフタの構成及び動作を説明
する。図５は本発明に係る電圧供給回路のレベルシフタ
を説明するための回路図である。図５に示すように、レ
ベルシフタの構成は、第１ノードＱ５１と第２ノードＱ
５２との間に接続され、クリック信号ＣＬＫに応じて駆
動される第１スイッチング手段Ｓ５１と、第３ノードＱ
５３と第４ノードＱ５４との間に接続され、クロック信
号ＣＬＫに応じて駆動される第２スイッチング手段Ｓ５
２と、第４ノードＱ５４と低電位電源電圧端子ＶＳＳ３
との間に接続され、内部回路２００の出力信号Ｔｘに応
じて駆動される第３スイッチング手段Ｓ５３と、第２ノ
ードＱ５２と低電位電源電圧端子ＶＳＳ３との間に接続
され、内部回路２００の反転された出力信号ＴｘＢに応
じて駆動される第４スイッチング手段Ｓ５４と、第４ノ
ードＱ５４と低電位電源電圧端子ＶＳＳ３との間に接続
され、第２ノードＱ５２の電位に応じて駆動される第５
スイッチング手段Ｓ５５と、第２ノードＱ５２と低電位
電源電圧端子ＶＳＳ３との間に接続され、第４ノードＱ
５４の電位に応じて駆動される第６スイッチング手段Ｓ
５６と、第３ノードＱ５３と高電位電源電圧端子ＶＤＤ
３との間に接続され、第１ノードＱ５１の電位に応じて
駆動される第７スイッチング手段Ｓ５７と、第１ノード
Ｑ５１と高電位電源電圧端子ＶＤＤ３との間に接続さ
れ、第３ノードＱ５３の電位に応じて駆動される第８ス
イッチング手段Ｓ５８とからなる。
【００５７】また、レベルシフタは、第３ノードＱ５３
と高電位電源電圧端子ＶＤＤ３との間に接続され、クロ
ック信号ＣＬＫに応じて駆動される第９スイッチング手
段Ｓ５９と、第１ノードＱ５１と高電位電源電圧端子Ｖ
ＤＤ３との間に接続され、クロック信号ＣＬＫの電位に
応じて駆動される第１０スイッチング手段Ｓ６０と、第
１ノードＱ５１と第３ノードＱ５３との間に接続され、
クロック信号ＣＬＫに応じて駆動される第１１スイッチ
ング手段Ｓ６１とからなる第１及び第３ノードＱ５１及
びＱ５３のプリチャージ手段をさらに含んでなる。
【００５８】プリチャージ手段Ｓ５９〜Ｓ６１は、クロ
ック信号ＣＬＫに応じて第１及び第３ノードＱ５１及び
Ｑ５３をプリチャージさせて回路の動作速度を向上させ
る。
【００５９】出力ノードである第１及び第３ノードＱ５
１及びＱ５３の信号Ｒｘ及びＲｘＢは、第１及び第２出
力バッファＢ５１及びＢ５２を介して安定された信号と
して出力される。第１出力バッファＢ５１は、高電位電
源電圧端子ＶＤＤ３及び低電位電源電圧端子ＶＳＳ３と
の間に直列に接続され、第１ノードＱ５１の電圧が印加
されるＰＭＯＳトランジスタＰ５１及びＮＭＯＳトラン
ジスタＮ５１からなる。第２出力バッファＢ５２は、高
電位電源電圧端子ＶＤＤ３と低電位電源電圧端子ＶＳＳ
３との間に直列に接続され、第３ノードＱ５３の電圧が
印加されるＰＭＯＳトランジスタＰ５２及びＮＭＯＳト
ランジスタＮ５２からなる。
【００６０】前記ＰＭＯＳトランジスタからなるスイッ
チング手段Ｓ５７〜Ｓ６１、ＰＭＯＳトランジスタＰ５
１及びＰ５２が形成されたウェルには、第１バックバイ
アス電圧ＶＢＰ３が印加され、ＮＭＯＳトランジスタか
らなるスイッチング手段Ｓ５１〜Ｓ５６、ＮＭＯＳトラ
ンジスタＮ５１及びＮ５２が形成されたウェルには、第
２バックバイアス電圧ＶＢＮ３が印加される。
【００６１】次に、前記の構成を有するレベルシフタの
動作を説明する。まず、クロック信号ＣＬＫがローレベ
ルで印加されると、第１及び第２スイッチング手段Ｓ５
１及びＳ５２は動作せず、第９〜第１１スイッチング手
段Ｓ５９〜Ｓ６１は駆動され、第９〜第１１スイッチン
グ手段Ｓ５９〜Ｓ６１のスイッチング動作によって第１
及び第３ノードＱ５１及びＱ５３はプリチャージされ
る。
【００６２】クロック信号ＣＬＫがハイレベルで印加さ
れると、第９〜第１１スイッチング手段Ｓ５９〜Ｓ６１
は動作せず、第１及び第２スイッチング手段Ｓ５１及び
Ｓ５２は動作する。この際、第３及び第４スイッチング
手段Ｓ５３及びＳ５４は、図２に示す出力バッファ２１
０から発生した信号Ｔｘと反転された信号ＴｘＢに応じ
ていずれか一つのみが駆動される。
【００６３】例えば、信号Ｔｘがハイレベルで印加され
る場合、第４スイッチング手段Ｓ５４は動作せず、第３
スイッチング手段Ｓ５３は動作し、スイッチング動作に
よって低電位電源電圧ＶＳＳ３は第４ノードＱ５４に印
加される。第４ノードＱ５４に印加された低電位電源電
圧ＶＳＳ３は第２スイッチング手段Ｓ５２のスイッチン
グ動作によって第３ノードＱ５３へ印加され、これによ
り第８スイッチング手段Ｓ５８が駆動されて高電位電源
電圧ＶＤＤ３が第１ノードＱ５１へ印加される。出力ノ
ードとしての第１ノードＱ５１に印加された高電位電源
電圧ＶＤＤ３は、第１出力バッファＢ５１を介して反転
された出力信号ＲｘＢとして発生される。また、第３ノ
ードＱ５３に印加された低電位電源電圧ＶＳＳ３は第２
出力バッファＢ５２を介して出力信号Ｒｘとして発生す
る。
【００６４】このような動作によって、図２の内部回路
２００から発生した出力信号のハイレベルは、受信回路
の高電位電源電圧ＶＤＤ３のレベルに調節され、ローレ
ベルは低電位電源電圧ＶＳＳ３のレベルに調節される。
【００６５】信号Ｔｘがローレベルで印加される場合に
は、前記の動作と反対に動作する。
【００６６】
【発明の効果】上述したように、本発明は、待機モード
時、トランジスタのしきい値電圧を上昇させてしきい値
電圧以下の電圧における電流の流量を最小化し、動作モ
ード時、高電位電源電圧と低電位電源電圧間のレベル幅
を減らすと同時に、トランジスタのしきい値電圧を低め
て動作速度を向上させることにより、低電力の高速動作
素子を低い消費電力で高い動作速度の回路を実現するこ
とができるため、ブルートゥース(Bluetooth)またはＩ
ＭＴ−２０００などの移動通信機器に適用することがで
きる。
【００６７】また、トランジスタのしきい値電圧を調節
することができるので、グランドバウンシングを制御す
ることができて動作の安定性が向上し、工程上マスクを
追加しなくてもいろいろのレベルのしきい値電圧を有す
る素子の実現が可能である。
【図面の簡単な説明】
【図１】従来の技術に係る電圧供給回路を説明するため
の回路図である。
【図２】本発明に係る電圧供給回路を説明するための回
路図である。
【図３】トランジスタにバックバイアスが印加される状
態を説明するための断面図である。
【図４】本発明に係る電圧供給回路の動作波形図であ
る。
【図５】本発明に係る電圧供給回路のレベルシフタを説
明するための回路図である。
【符号の説明】
１００、２００ 内部回路 １１０、２１０、Ｂ５１、Ｂ５２ 出力バッファ １２０、２２０ 動作モードバイアス供給部 １３０、２３０ 待機モードバイアス供給部 ２２１、２３１ 高電位バイアス供給部 ２２２、２３２ 低電位バイアス供給部 ２４１ 第１バックバイアス印加部 ２４２ 第２バックバイアス印加部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 BB08 BE09 BG09 BH19 CD02 CD06 CD14 CD16 DF08 DF17 DF20 EZ20 5J056 AA00 AA11 BB02 BB17 CC00 CC04 CC09 CC21 DD13 DD29 EE06 FF01 FF06 FF07 FF10 GG09

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 待機モード及び動作モードに区分動作す
    る回路と、 前記回路が待機モードの場合、待機制御信号に応じて外
    部の高電位電源電圧及び外部の低電位電源電圧をそれぞ
    れ一定の電位に調節して前記回路へ供給する待機モード
    バイアス供給部と、 前記回路が動作モードの場合、動作制御信号に応じて前
    記外部の高電位電源電圧と前記外部の低電位電源電圧間
    のレベル幅を減少させて前記回路へ供給する動作モード
    バイアス供給部とからなることを特徴とする電圧供給回
    路。
  2. 【請求項２】 前記待機モードバイアス供給部は、外部
    から供給される前記電圧のうち高電位電源電圧を目標の
    高電位電源電圧に調節して待機モード時に前記回路へ供
    給する高電位バイアス供給部と、 外部から供給される前記電圧のうち低電位電源電圧を目
    標の低電位電源電圧に調節して待機モード時に前記回路
    へ供給する低電位バイアス供給部とからなることを特徴
    とする請求項１記載の電圧供給回路。
  3. 【請求項３】 前記高電位バイアス供給部は、外部の高
    電位電源電圧端子と出力端子との間に接続されたスイッ
    チング手段と、 前記待機制御信号に応じて前記出力端子の電圧と待機モ
    ードの基準高電位電源電圧とを比較して前記スイッチン
    グ手段を制御する比較手段とからなることを特徴とする
    請求項２記載の電圧供給回路。
  4. 【請求項４】 前記低電位バイアス供給部は、外部の低
    電位電源電圧端子と出力端子との間に接続されたスイッ
    チング手段と、 前記待機制御信号に応じて前記出力端子の電圧と待機モ
    ードの基準低電位電源電圧とを比較して前記スイッチン
    グ手段を制御する比較手段とからなることを特徴とする
    請求項２記載の電圧供給回路。
  5. 【請求項５】 前記動作モードバイアス供給部は、外部
    から供給される前記電圧のうち高電位電源電圧を前記待
    機モードバイアス供給部からの高電位電源電圧より低い
    レベルに降下させ、動作モード時に前記回路へ供給する
    高電位バイアス供給部と、 外部から供給される前記電圧のうち低電位電源電圧を前
    記待機モードバイアス供給部からの低電位電源電圧より
    高いレベルに上昇させ、動作モード時に前記回路へ供給
    する低電位バイアス供給部とからなることを特徴とする
    請求項１記載の電圧供給回路。
  6. 【請求項６】 前記高電位バイアス供給部は、外部の高
    電位電源電圧端子と出力端子との間に接続されたスイッ
    チング手段と、 前記待機制御信号に応じて前記出力端子の電圧と待機モ
    ードの基準高電位電源電圧とを比較して前記スイッチン
    グ手段を制御する比較手段とからなることを特徴とする
    請求項５記載の電圧供給回路。
  7. 【請求項７】 前記低電位バイアス供給部は、外部の低
    電位電源電圧端子と出力端子との間に接続されたスイッ
    チング手段と、 前記待機制御信号に応じて前記出力端子の電圧と待機モ
    ードの基準低電位電源電圧とを比較して前記スイッチン
    グ手段を制御する比較手段とからなることを特徴とする
    請求項５記載の電圧供給回路。
  8. 【請求項８】 前記高電位電源電圧と前記低電位電源電
    圧の出力端子との間に接続されたキャパシタをさらに含
    んでなることを特徴とする請求項２または５記載の電圧
    供給回路。
  9. 【請求項９】 反転された前記待機制御信号及び反転さ
    れた前記動作制御信号に応じて、外部から供給される高
    電位電源電圧及び前記動作モードバイアス供給部から発
    生した高電位動作電源電圧のいずれか一つを内部回路の
    ＰＭＯＳトランジスタのバックバイアス端子へ印加する
    第１バックバイアス印加部と、 前記待機制御信号及び前記動作制御信号に応じて、外部
    から供給される低電位電源電圧及び動作モードバイアス
    供給部から発生した低電位動作電源電圧のうちいずれか
    一つを内部回路のＮＭＯＳトランジスタのバックバイア
    ス端子へ印加する第２バックバイアス印加部をさらに含
    んでなることを特徴とする請求項１記載の電圧供給回
    路。
  10. 【請求項１０】 前記第１バックバイアス印加部は、前
    記ＰＭＯＳトランジスタのバックバイアス端子と外部の
    高電位電源電圧端子との間に接続され、反転された前記
    待機制御信号に応じて駆動される第１スイッチング手段
    と、 前記ＰＭＯＳトランジスタのバックバイアス端子と前記
    動作モードバイアス供給部の高電位バイアス供給部との
    間に接続され、反転された前記動作制御信号に応じて駆
    動される第２スイッチング手段とからなることを特徴と
    する請求項９記載の電圧供給回路。
  11. 【請求項１１】 前記第２バックバイアス印加部は、前
    記ＮＭＯＳトランジスタのバックバイアス端子と外部の
    低電位電源電圧端子との間に接続され、前記待機制御信
    号に応じて駆動される第１スイッチング手段と、 前記ＮＭＯＳトランジスタのバックバイアス端子と前記
    動作モードバイアス供給部の低電位バイアス供給部との
    間に接続され、前記動作制御信号に応じて駆動される第
    ２スイッチング手段と、からなることを特徴とする請求
    項９記載の電圧供給回路。
  12. 【請求項１２】 前記動作モード時に前記回路から発生
    した出力信号を受信回路の電源電圧レベルにそれぞれ調
    節して前記受信回路へ印加するためのレベルシフタをさ
    らに含んでなることを特徴とする請求項１記載の電圧供
    給回路。
  13. 【請求項１３】 前記レベルシフタは、第１ノードと第
    ２ノードとの間に接続され、クロック信号に応じて駆動
    される第１スイッチング手段と、 第３ノードと第４ノートとの間に接続され、クロック信
    号に応じて駆動される第２スイッチング手段と、 前記第４ノードと前記レベルシフタの低電位電源電圧端
    子との間に接続され、前記内部回路の出力信号に応じて
    駆動される第３スイッチング手段と、 前記第２ノードと前記レベルシフタの低電位電源電圧端
    子との間に接続され、前記内部回路の反転された出力信
    号に応じて駆動される第４スイッチング手段と、 前記第４ノードと前記レベルシフタの低電位電源電圧端
    子との間に接続され、前記第２ノードの電位に応じて駆
    動される第５スイッチング手段と、 前記第２ノードと前記レベルシフタの低電位電源電圧端
    子との間に接続され、前記第４ノードの電位に応じて駆
    動される第６スイッチング手段と、 前記第３ノードと前記レベルシフタの高電位電源電圧端
    子との間に接続され、前記第１ノードの電位に応じて駆
    動される第７スイッチング手段と、 前記第１ノードと前記レベルシフタの高電位電源電圧端
    子との間に接続され、前記第３ノードの電位に応じて駆
    動される第８スイッチング手段と、からなることを特徴
    とする請求項１２記載の電圧供給回路。
  14. 【請求項１４】 前記レベルシフタは、前記第３ノード
    と前記レベルシフタの高電位電源電圧端子との間に接続
    され、前記クロック信号に応じて駆動される第９スイッ
    チング手段と、 前記第１ノードと前記レベルシフタの高電位電源電圧端
    子との間に接続され、前記クロック信号に応じて駆動さ
    れる第１０スイッチング手段と、 前記第１ノードと第３ノードとの間に接続され、クロッ
    ク信号に応じて駆動される第１１スイッチング手段から
    なる第１及び第３ノードのプリチャージ手段をさらに含
    んでなることを特徴とする請求項１３記載の電圧供給回
    路。
JP2002334735A 2001-12-04 2002-11-19 電圧供給回路 Expired - Fee Related JP4447209B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010076185A KR100542398B1 (ko) 2001-12-04 2001-12-04 전압 공급 회로
KR2001-76185 2001-12-04

Publications (2)

Publication Number Publication Date
JP2003229753A true JP2003229753A (ja) 2003-08-15
JP4447209B2 JP4447209B2 (ja) 2010-04-07

Family

ID=19716608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002334735A Expired - Fee Related JP4447209B2 (ja) 2001-12-04 2002-11-19 電圧供給回路

Country Status (3)

Country Link
US (1) US6833748B2 (ja)
JP (1) JP4447209B2 (ja)
KR (1) KR100542398B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005102086A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびレベル変換回路
JP2008519538A (ja) * 2004-11-08 2008-06-05 ズィーモス テクノロジー，インコーポレイテッド 高速低電力ｓｒａｍマクロアーキテクチャ及び方法
JP2017521949A (ja) * 2014-07-08 2017-08-03 チャオロジクス，インコーポレイテッド セキュアな論理用途のための継続的に充電される分離された電源回路網

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168735A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体集積回路装置
FI118306B (fi) * 2001-12-07 2007-09-28 Sandvik Tamrock Oy Menetelmä ja laitteisto kallionporauslaitteen toiminnan ohjaamiseksi
JP3681063B2 (ja) * 2002-10-04 2005-08-10 松下電器産業株式会社 バイアス電位発生回路
US7372764B2 (en) * 2004-08-11 2008-05-13 Stmicroelectronics Pvt. Ltd. Logic device with reduced leakage current
JP4587746B2 (ja) * 2004-08-30 2010-11-24 富士通セミコンダクター株式会社 半導体装置
US20060077002A1 (en) * 2004-10-08 2006-04-13 White Richard T Apparatus and methods for saving power and reducing noise in integrated circuits
US7215147B1 (en) * 2004-12-10 2007-05-08 National Semiconductor Corporation System and method for providing power managed CML transmitters for use with main and auxiliary power sources
JP2006172264A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置および信号処理システム
US7348793B2 (en) * 2006-01-19 2008-03-25 International Business Machines Corporation Method and apparatus for detection and prevention of bulk CMOS latchup
KR100746616B1 (ko) 2006-03-27 2007-08-08 주식회사 하이닉스반도체 스윙폭조절회로 및 이를 이용한 고전압 펌핑회로
TWI318344B (en) * 2006-05-10 2009-12-11 Realtek Semiconductor Corp Substrate biasing apparatus
US7385435B2 (en) * 2006-06-29 2008-06-10 Intel Corporation Programmable power gating circuit
GB0707582D0 (en) * 2007-04-19 2007-05-30 Melexis Nv Standby modes for integrated circuit devices
JP4971970B2 (ja) * 2007-12-27 2012-07-11 ルネサスエレクトロニクス株式会社 降圧回路及び半導体装置並びに降圧回路制御方法
US7812662B2 (en) * 2008-10-07 2010-10-12 Via Technologies, Inc. System and method for adjusting supply voltage levels to reduce sub-threshold leakage
US8710916B2 (en) * 2011-02-03 2014-04-29 Freescale Semiconductor, Inc. Electronic circuit having shared leakage current reduction circuits
US8890602B2 (en) * 2013-01-16 2014-11-18 Freescale Semiconductor, Inc. Well-biasing circuit for integrated circuit
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0164814B1 (ko) * 1995-01-23 1999-02-01 김광호 반도체 메모리장치의 전압 구동회로
TW400650B (en) * 1996-11-26 2000-08-01 Hitachi Ltd Semiconductor integrated circuit device
KR100269643B1 (ko) * 1997-11-27 2000-10-16 김영환 전력소비 억제회로
JP3324646B2 (ja) * 1999-07-01 2002-09-17 日本電気株式会社 回路装置、その動作方法
JP2001230664A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp 半導体集積回路
JP2001339045A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005102086A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびレベル変換回路
JP2008519538A (ja) * 2004-11-08 2008-06-05 ズィーモス テクノロジー，インコーポレイテッド 高速低電力ｓｒａｍマクロアーキテクチャ及び方法
JP2017521949A (ja) * 2014-07-08 2017-08-03 チャオロジクス，インコーポレイテッド セキュアな論理用途のための継続的に充電される分離された電源回路網

Also Published As

Publication number Publication date
US20030102903A1 (en) 2003-06-05
JP4447209B2 (ja) 2010-04-07
KR100542398B1 (ko) 2006-01-10
US6833748B2 (en) 2004-12-21
KR20030045461A (ko) 2003-06-11

Similar Documents

Publication Publication Date Title
JP4447209B2 (ja) 電圧供給回路
US7830203B2 (en) System-on-a-chip and power gating circuit thereof
JP3641511B2 (ja) 半導体装置
US6765430B2 (en) Complementary source follower circuit controlled by back bias voltage
JP2549743B2 (ja) 出力回路
US6741098B2 (en) High speed semiconductor circuit having low power consumption
KR20030036045A (ko) 내부 전압 강하 회로
US11681313B2 (en) Voltage generating circuit, inverter, delay circuit, and logic gate circuit
US20020089885A1 (en) Method of scaling digital circuits and controlling the timing relationship between digital circuits
US6621329B2 (en) Semiconductor device
US20010038311A1 (en) Differential amplifier circuit and pull up-type differential driver
US6380792B1 (en) Semiconductor integrated circuit
JPH1198003A (ja) 入力バッファ回路
US7276953B1 (en) Level shifting input buffer circuit
US5889395A (en) Integrated low voltage regulator for high capacitive loads
US5907251A (en) Low voltage swing capacitive bus driver device
JPH09237493A (ja) 温度及び供給電圧補償出力バッファー
JP2001308694A (ja) ローノイズバッファ回路
US20020079955A1 (en) Circuit for generating internal power voltage in a semiconductor device
JP3968818B2 (ja) アンプ
JP3935266B2 (ja) 電圧検知回路
US20070120590A1 (en) Apparatus for generating elevated voltage
US11550350B2 (en) Potential generating circuit, inverter, delay circuit, and logic gate circuit
US20240113712A1 (en) Output buffer circuit and semiconductor device
KR100243336B1 (ko) 차동 증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees