JP2003229703A

JP2003229703A - フィルタ

Info

Publication number: JP2003229703A
Application number: JP2002027072A
Authority: JP
Inventors: Masaharu Ito; 正治伊東; Kenichi Maruhashi; 建一丸橋; Keiichi Ohata; 恵一大畑
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-02-04
Filing date: 2002-02-04
Publication date: 2003-08-15
Anticipated expiration: 2022-02-04
Also published as: JP3733913B2; WO2003067701A1; US20050156688A1; US7170373B2; CN1628396A

Abstract

(57)【要約】【目的】誘電体導波管型帯域通過フィルタにおいて、小
型で、且つ、低損失なフィルタを提供することである。【構成】誘電体基板1の上下表面に、導体層2a、2bを形
成し、共振周波数における誘電体基板内の波長の1/2以
下の間隔で形成したビアホール列3a、3bで接続すること
で、1、2、3段目の誘電体共振器5a、5b、5c、及び、入
出力導波管構造4a、4bが形成される。1段目の共振器5a
と2段目の共振器5bとは、間隔d₁₂のビアホール3bによっ
て電磁界結合し、2段目共振器5bと3段目共振器5cとは、
間隔d₂₃のビアホール3bで電磁界結合しフィルタを構成
する。入出力導波管構造4a、4bとフィルタとは、間隔が
d_I/Oのビアホール3bで電磁界結合する。1段目の共振器5
aと3段目の共振器5c間には、間隔d₁₃のビアホール3bで
電磁界結合がする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】誘電体基板に形成した導波管
型フィルタに関する。

【０００２】

【従来の技術】低損失で急峻な帯域外抑圧特性を持ち、
且つ、小型で平面回路との接続が可能なフィルタが必要
とされている。更に、高周波においては、接続の再現性
の点、寄生インダクタンスが小さいといった点から、フ
リップチップ実装が可能であることが強く望まれる。こ
のような特徴を有するフィルタには、例えば、図5に示
す公知文献（M. Ito et al., IEEE International Micr
owave Symposium Digest, pp.1597-1600, May 2001）に
記載のフィルタがある。図5(a)は公知例のフィルタの平
面図であり、図5(b)は図5(a)中の一点鎖線E-E’におけ
る断面図である。誘電体基板1の上下表面に、導体層2
a、2bを形成し、その上下導体層2a、2bを、信号の伝搬
方向の間隔lpが管内波長の1/2以下で形成したビアホー
ル列3aで接続することで、導波管を構成している。構成
された導波管内に誘導性窓を構成するビアホール3bを、
管内波長の1/2以下の間隔l1、l2、l3、l4で形成するこ
とでフィルタを実現している。また、初段と終段の共振
器上には、グランド導体層2aと信号導体層2cとからなる
入出力用コプレーナ線路に接続される導波管−コプレー
ナ変換10が形成されている。更に、帯域外抑圧特性を改
善するために、導波管−コプレーナ変換10には、帯域除
去特性を付加するコプレーナ共振器15が接続されてい
る。

【０００３】

【発明が解決しようとする課題】上記公知例のフィルタ
を、誘電体基板としてセラミックを使用して作製した場
合、ビアホールはグリーンシートの焼成前にパンチング
によって形成され、焼成後に導体パターンが形成され
る。従って、焼成時の収縮率の制御性によりビアホール
と導体パターンとが位置ずれを起こしやすい。公知例の
フィルタでは、コプレーナ共振器15とフィルタを構成す
る誘電体共振器との間に電磁界結合があるため、図8に
示すように、フィルタ特性は、ビアホール3a、3bと上部
導体層2aとの位置ずれに敏感である。このため製造時に
は、性能のばらつきが大きくなり、歩留まりが低くなる
という課題があった。

【０００４】

【課題を解決するための手段】本発明のフィルタは、誘
電体基板表面に上部導体層と下部導体層とを有し、上部
導体層と下部導体層とを接続する導体を用いて、共振器
と誘導性窓とを形成した誘電体導波管型フィルタにおい
て、フィルタの段数nが3以上であり、1からn番目の共振
器が順次電磁界結合されており、i番目の共振器がj番目
の共振器と電磁界結合され、且つ、j≠i±1であること
を特徴とする。

【０００５】本発明のフィルタは、共振器が誘電体基板
表面に形成された上下導体層を接続するビアホール列に
よって形成されており、ビアホール列を成すビアホール
間隔が共振周波数の管内波長の1/2以下であることを特
徴とする。

【０００６】本発明のフィルタは、誘電体基板表面に上
部導体層と下部導体層とを有し、上部導体層と下部導体
層とを接続するビアホール列を用いて、共振器と誘導性
窓とを形成した誘電体導管型フィルタにおいて、ビアホ
ール列を成すビアホール間隔が共振周波数の管内波長の
1/2以下であり、ビアホール列の少なくとも1つのビアホ
ールに関して、少なくとも上部、又は、下部導体層に前
記ビアホールの周囲を囲むようにスロットが形成されて
おり、導体片を用いて、スロットを跨いで両側の導体層
を接続することを特徴とする。

【０００７】本発明のフィルタは、フィルタがフリップ
チップ実装されており、フリップチップ実装用の基板上
に形成された導体片とバンプとを用いて、ビアホールの
周囲を囲むように形成されたスロットを跨いで両側の導
体層を接続することを特徴とする。

【０００８】本発明のフィルタは、誘電体基板表面の少
なくとも上部、又は、下部導体層に形成されたスロット
から成るプレーナ線路を形成したことを特徴とする。

【０００９】本発明のフィルタは、プレーナ線路が2つ
の結合スロットからなるコプレーナ線路であることを特
徴とする。

【００１０】

【発明の実施の形態】本発明の実施の形態1について、
図1を使用して詳細に説明する。図1(a)はフィルタ基板
の平面図であり、図1(b)は図1(a)中の一点鎖線A-A’に
おける断面図である。誘電体基板1の上下表面に、導体
層2a、2bを形成し、その上下導体層2a、2bを、共振周波
数における誘電体基板内の波長の1/2以下の間隔で形成
したビアホール列3a、3bで接続することで、1段目、2段
目、3段目の誘電体共振器5a、5b、5c、及び、入出力導
波管構造4a、4bが形成される。1段目の共振器5aと2段目
の共振器5bとは、ビアホール3bから成る間隔がd₁₂であ
る誘導性窓によって電磁界結合し、2段目の共振器5bと3
段目の共振器5cとは、ビアホール3bから成る間隔がd₂ ₃
である誘導性窓によって電磁界結合することで、フィル
タを構成している。入出力導波管構造4a、4bとフィルタ
とは、ビアホール3bから成る間隔がd_I/Oである誘導性窓
によって電磁界結合している。共振器5a、5b、5cは2次
元的に配置されているため、1段目の共振器5aと3段目の
共振器5cとの間には、ビアホール3bから成る間隔がd₁₃
である誘導性窓による飛び越し電磁界結合を容易に設け
ることができる。これによって、図6に示すフィルタの
通過特性のように、通過帯の高周波側に減衰極を設ける
ことができ、帯域外抑圧特性を改善することができる。
図5に示した公知文献に記載のフィルタでは、フィルタ
を構成する共振器上には減衰極を導入するためにコプレ
ーナ共振器15となる開口部があるが、本発明のフィルタ
では、この開口部が無い。そのため、図7に示すよう
に、導体層2aに対するビアホール3a、3bの位置合わせず
れによる特性変化を十分小さく抑制できる。また、本発
明のフィルタでは、飛び越し電磁界結合をビアホールの
配置のみで形成することが可能で、付加的な製造工程を
要しない。

【００１１】図2を使用して、実施の形態2として、フィ
ルタ特性を調整可能な構成について説明する。図2(a)は
フィルタ基板の平面図であり、図2(b)は図2(a)中の波線
部6の詳細図であり、図2(c)は図2(b)中の一点鎖線B-B’
における断面図である。共振器を形成するビアホール3a
の周囲にスロット7を形成することで、導体層2aと電気
的に分離したパッド8が形成される。このパッド8と導体
層2aとを、ボンディングワイヤ9などで接続し、その本
数、或いは、その長さを調整する。これにより、誘電体
共振器の側壁を構成するビアホール3aのインダクタンス
を調整するインダクタンス調整部6が形成される。イン
ダクタンスの変化によって、誘電体共振器の共振周波数
は変化する。従って、インダクタンス調整部6を各段の
共振器に形成することによって、フィルタの中心周波数
を調整することが可能となる。また、誘導性窓を構成す
るビアホール3bに、インダクタンス調整部6を形成した
場合には、誘電体共振器間の電磁界結合度を調整でき
る。この場合には、フィルタの帯域幅を調整することが
可能となる。

【００１２】本発明の実施の形態3について、図3を使用
して詳細に説明する。図3(a)はフィルタ基板の平面図で
あり、図3(b)は図3(a)中の一点鎖線C-C’における断面
図である。誘電体基板1の上下表面に、導体層2a、2bを
形成し、その上下導体層2a、2bを、共振周波数における
誘電体基板内の波長の1/2以下の間隔で形成したビアホ
ール列3a、3bで接続することで、1段目、2段目、3段目
の誘電体共振器5a、5b、5cがそれぞれ形成される。1段
目の共振器5aと3段目の共振器5c上には、グランド導体
層2aと信号導体層2cとから成る入出力用コプレーナ線路
に接続される導波管−コプレーナ変換10が形成される。
入出力段の共振器5a、5cと導波管−コプレーナ変換10と
の電磁界結合度は、導波管−コプレーナ変換10の長さl_t
によって調整される。1段目の共振器5aと2段目の共振器
5bとは、ビアホール3bから成る間隔がd₁₂である誘導性
窓によって電磁界結合し、2段目の共振器5bと3段目の共
振器5cとは、ビアホール3bから成る間隔がd₂₃である誘
導性窓によって電磁界結合することで、フィルタを構成
している。共振器5a、5b、5cは2次元的に配置されてい
るため、1段目の共振器5aと3段目の共振器5cとの間に
は、ビアホール3bから成る間隔がd₁₃である誘導性窓に
よる飛び越し電磁界結合を設けることができる。入出力
部分の導体層2aに切り欠き11を設けることで、基板端で
の放射を低減することができる。入出力をコプレーナ線
路とすることにより、MMIC等の平面回路との集積化が可
能となり、フリップチップ実装も可能となる。

【００１３】この場合においても、実施の形態2と同様
な構成で、フィルタ特性を調整できるが、入出力をコプ
レーナ線路としているため、フリップチップ実装が容易
に可能である。図4を使用して、実施の形態4として、フ
リップチップ実装を用いてフィルタ特性を調整する構成
を説明する。図4(a)はフィルタ基板の平面図であり、図
4(b)は波線部6の詳細図であり、図4(c)は図4(b)中の一
点鎖線D-D’における断面図である。但し、図4(a)、図4
(b)では、説明のためフリップチップ実装用基板12は記
載していない。共振器を形成するビアホール3aの周囲に
スロット7を形成することで、導体層2aと電気的に分離
したパッド8が形成される。このパッド8と導体層2aと
を、バンプ14とフリップチップ実装用基板12上に形成さ
れた導体層13とを介して接続することで、実施の形態2
と同様の効果が得られる。また、この形態では、フィル
タ基板をフリップチップ実装する際に、併せてフィルタ
特性を調整することができ、付加的な周波数調整工程が
不要になるという利点がある。

【００１４】ここでは、フィルタの段数が、3の例を示
したが、段数を所望の特性が得られるように増加させて
も良い。また、ビアホールのインダクタンスを調整する
構成は、誘電体共振器発振器に使用される単一の共振器
の周波数調整にも適用できる。

【００１５】

【発明の効果】本発明によれば、誘電体導波管型帯域通
過フィルタにおいて、ビアホールで囲まれた共振器を2
次元的に配置することにより、付加的に飛び越し電磁界
結合のための開口部を形成することなく、帯域外に減衰
極が形成できる。このため、帯域外抑圧特性が改善さ
れ、フィルタの段数が削減され、小型化が可能となる。
フィルタの入出力段の誘電体共振器上に導波管−コプレ
ーナ変換を形成することで、フリップチップ実装が可能
となる。また、入出力段以外の共振器上には、開口部を
設ける必要が無く、製造時における導体層とビアホール
との位置ずれに対して、強い耐性を持つ。

【図面の簡単な説明】

【図１】本発明による第1の実施の形態を示す構造図
であり、(a)はフィルタ基板の平面図、(b)は一点鎖線A-
A’における断面図である。

【図２】本発明による第2の実施の形態を示す構造図
であり、(a)はフィルタ基板の平面図、(b)はインダクタ
ンス調整部の詳細図、(c)は一点鎖線B-B’における断面
図である。

【図３】本発明による第3の実施の形態を示す構造図
であり、(a)はフィルタ基板の平面図、(b)は一点鎖線C-
C’における断面図である。

【図４】本発明による第4の実施の形態を示す構造図
であり、(a)はフィルタ基板の平面図、(b)はインダクタ
ンス調整部の詳細図、(c)は一点鎖線D-D’における断面
図である。

【図５】従来例による構造図であり、(a)はフィルタ
基板の平面図、(b)は一点鎖線E-E’における断面図であ
る。

【図６】本発明による帯域外抑圧特性の改善効果を示
す図である。

【図７】本発明のフィルタにおいて、ビアホールと導
体パターンとの位置あわせずれに対する特性変化を示す
図である。

【図８】従来例のフィルタにおいて、ビアホールと導
体パターンとの位置あわせずれに対する特性変化を示す
図である。

【符号の説明】

１・・・誘電体基板２a・・・表面導体層２ｂ・・・裏面導体層２ｃ・・・信号導体層３ａ・・・側壁を構成するビアホール３ｂ・・・誘導性窓を構成するビアホール４ａ、４ｂ・・・入出力導波管構造５ａ、５ｂ、５ｃ・・・誘電体導波管共振器６・・・インダクタンス調整部７・・・スロット８・・・ビアホール受けパッド９・・・ボンディングワイヤ１０・・・導波管−コプレーナ変換１１・・・切り欠き１２・・・フリップチップ実装用誘電体基板１３・・・導体片１４・・・バンプ１５・・・コプレーナ共振器

───────────────────────────────────────────────────── フロントページの続き (72)発明者大畑恵一東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 5J006 HC01 JA01 JA13 LA25 LA28 ND02

Claims

【特許請求の範囲】

【請求項１】誘電体基板表面に上部導体層と下部導体層
とを有し、上部導体層と下部導体層とを接続する導体を
用いて、共振器と誘導性窓とを形成した誘電体導波管型
フィルタにおいて、フィルタの段数nが3以上であり、1
からn番目の共振器が順次電磁界結合されており、i番目
の共振器がj番目の共振器と電磁界結合され、且つ、j≠
i±1であることを特徴とするフィルタ。
【請求項２】共振器が誘電体基板表面に形成された上下
導体層を接続するビアホール列によって形成されてお
り、ビアホール列を成すビアホール間隔が共振周波数の
管内波長の1/2以下であることを特徴とする請求項１に
記載のフィルタ。
【請求項３】誘電体基板表面に上部導体層と下部導体層
とを有し、上部導体層と下部導体層とを接続するビアホ
ール列を用いて、共振器と誘導性窓とを形成した誘電体
導管型フィルタにおいて、ビアホール列を成すビアホー
ル間隔が共振周波数の管内波長の1/2以下であり、ビア
ホール列の少なくとも1つのビアホールに関して、少な
くとも上部、又は、下部導体層にビアホールの周囲を囲
むようにスロットが形成されており、導体片を用いて、
スロットを跨いで両側の導体層を接続することを特徴と
するフィルタ。
【請求項４】フィルタがフリップチップ実装されてお
り、フリップチップ実装用の基板上に形成された導体片
とバンプとを用いて、ビアホールの周囲を囲むように形
成されたスロットを跨いで両側の導体層を接続すること
を特徴とする請求項３に記載のフィルタ。
【請求項５】フィルタの段数nが3以上であり、1からn番
目の共振器が順次電磁界結合されており、i番目の共振
器がj番目の共振器と電磁界結合され、且つ、j≠i±1で
あることを特徴とする請求項３又は４に記載のフィル
タ。
【請求項６】誘電体基板表面の少なくとも上部、又は、
下部導体層に形成されたスロットから成るプレーナ線路
を形成したことを特徴とする請求項１乃至５のいずれか
に記載のフィルタ。
【請求項７】プレーナ線路が２つの結合スロットからな
るコプレーナ線路であることを特徴とする請求項６に記
載のフィルタ。