JP2003203555A - 電界放出素子 - Google Patents

電界放出素子

Info

Publication number
JP2003203555A
JP2003203555A JP2002112503A JP2002112503A JP2003203555A JP 2003203555 A JP2003203555 A JP 2003203555A JP 2002112503 A JP2002112503 A JP 2002112503A JP 2002112503 A JP2002112503 A JP 2002112503A JP 2003203555 A JP2003203555 A JP 2003203555A
Authority
JP
Japan
Prior art keywords
gate electrode
field emission
emission device
emitter
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002112503A
Other languages
English (en)
Inventor
Chi Sun Hwang
チソン ファン
Yunho Son
ユンホ ソン
Jin Ho Lee
ジンホ イ
Kyoung Ik Cho
カンイク チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2003203555A publication Critical patent/JP2003203555A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/96—One or more circuit elements structurally associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/92—Means forming part of the display panel for the purpose of providing electrical connection to it
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 消費電力の増加を防止し、素子の信頼性を向
上させることが可能な電界放出素子を提供すること。 【解決手段】 三極型電界放出素子において、ゲート電
極２０５と、エミッタ２０４と、アノード２０７とを有
する電界放出素子において、ゲート電極２０５とこのゲ
ート電極の外部端子２０６との間に抵抗体２０９を接続
する構成とした。また、この抵抗体２０９の抵抗値を、
ゲート電極２０５からゲート電極の外部端子２０６まで
の抵抗値よりも約１０倍以上大きく、かつ、特性時間が
駆動しようとする速度の逆数よりも小さい条件を満足す
るように設定した。すなわち、この抵抗体２０９の抵抗
特性を、正常的な動作下では電界放出特性に影響を与え
ないほど小さく、かつ、電界放出電極が他の電極と電気
的に連結された状況では発生する漏洩電流の量を制御で
きるほど大きくなるように設定した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電界放出素子に関
し、特に、高い動作電圧下におけるゲート電極とエミッ
タとの間の電気的連結に起因する漏洩電流の発生を抑制
することが可能な電界放出素子に関する。
【０００２】
【従来の技術】電界放出素子は電界放出型表示装置など
に用いられるが、電界放出型表示装置は、ＴＦＴ−ＬＣ
Ｄの後を継ぐ次世代平板表示装置として研究されている
装置である。
【０００３】電界放出素子は、三極型(Ｔｒｉｏｄｅ−
Ｔｙｐｅ)と二極型(Ｄｉｏｄｅ−Ｔｙｐｅ)とに大別さ
れる。このうち、三極型は、エミッタとゲート電極とか
らなる陽極部と、この陽極部上に設けられた陰極部（ア
ノード）とで構成され、エミッタは電子を放出させると
共に、一般にチップ(Ｔｉｐ)の形をしている。ゲート電
極は印加される電圧に応じて、エミッタから発生する電
子の量を調節する役割を果たす。一方、二極型は、陽極
部に一つの電極のみを備えている。本発明は、三極型電
界放出素子に関するものである。
【０００４】以下に、この三極型電界放出素子の従来の
技術を考察する。
【０００５】図１は、従来の技術に係る電界放出素子の
構成を説明するための図である。図１に示すように、従
来の技術に係る電界放出素子は、電子を放出させると共
にチップの形をしているエミッタ１０４と、印加される
電圧に応じて、エミッタ１０４から発生する電子の量を
調節するためのゲート電極1０５と、ゲート電極1０５の
上方に設けられたアノード１０７とを基本構成とし、ア
ノード１０７はアノード端子１０８に連結され、ゲート
電極１０５はゲート端子１０６に連結される。
【０００６】一方、エミッタ１０４には、エミッタ１０
４に電流を選択的に供給するためのスイッチング部１０
３が連結される。このスイッチング部１０３はトランジ
スタからなり、このトランジスタのゲート電極１０２に
印加される電圧に応じてソース電極１０１への供給電流
を選択的にエミッタ１０４に供給する。
【０００７】
【発明が解決しようとする課題】図１に示すように、エ
ミッタ１０４の周辺には電界放出素子のゲート電極１０
５が形成され、エミッタ１０４から電子を放出させるた
めにゲート電極１０５には高電圧が印加される。ここ
で、エミッタ１０４とゲート電極１０５とが電気的に連
結される場合、エミッタ１０４とゲート電極１０５との
間には充分な電圧差が形成されないために電子が放出さ
れず、それだけでなく、漏洩電流が発生して消費電力が
急激に増加する。
【０００８】さらに、電気的な原因や工程上の原因によ
って、電界放出素子のゲート電極１０５がトランジスタ
のゲート、ソースまたはドレインに連結されると、上述
したのと同様に、漏洩電流が発生されると同時に、エミ
ッタ１０４と電界放出素子のゲート電極１０５との間に
は充分な電圧差が形成されず、電子が正常的に放出され
ない。
【０００９】このように、漏洩電流が形成されるとエミ
ッタ１０４と電界放出素子のゲート電極１０５間の電圧
差が減少する。この減少量は漏洩電流と抵抗との積に比
例する。従って、漏洩電流発生領域の近くに形成された
電界放出素子のゲート電極１０５には充分な電圧が印加
されないために正常的な動作が行われず、このため、消
費電力が増加し、素子の信頼性が低下するという問題点
が生ずる。
【００１０】本発明は、かかる問題点に鑑みてなされた
もので、その目的とするところは、電界放出素子のゲー
ト電極と外部端子の間に抵抗体を接続させ、工程上また
は動作上の理由でゲート電極がエミッタ或いは他の電極
と電気的に連結されて危険水準以上の漏洩電流が流れる
ことを防止することにより、消費電力の増加を防止し、
素子の信頼性を向上させることが可能な電界放出素子を
提供することにある。
【００１１】
【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、ゲート
電極と、エミッタと、アノードとを有する電界放出素子
であって、前記ゲート電極と当該ゲート電極の外部端子
との間に、前記ゲート電極と前記エミッタ間の漏洩電流
を遮断し得る抵抗体を備えることを特徴とする。
【００１２】また、請求項２に記載の発明は、請求項１
に記載の電界放出素子において、前記抵抗体は、抵抗か
らなることを特徴とする。
【００１３】また、請求項３に記載の発明は、請求項１
に記載の電界放出素子において、前記抵抗体は、大きい
抵抗値を有するように特定部分が薄く形成された金属配
線であることを特徴とする。
【００１４】また、請求項４に記載の発明は、請求項３
に記載の電界放出素子において、前記金属配線は、抵抗
の大きい第１の金属配線と、当該第１の金属配線より抵
抗が小さく、かつ、前記第１の金属配線の両端にそれぞ
れ取り付けられる第２の金属配線とからなることを特徴
とする。
【００１５】さらに、請求項５に記載の発明は、請求項
１乃至４のいずれかに記載の電界放出素子において、前
記抵抗体は、前記ゲート電極から前記ゲート電極の外部
端子までの抵抗値よりも約１０倍以上大きく、かつ、特
性時間が駆動しようとする速度の逆数よりも小さい条件
を満足する抵抗値を有することを特徴とする。
【００１６】本発明で提案する電界放出素子は、三極型
電界放出素子において電界放出電極のピクセル連結部位
に抵抗体が含まれた構造を取る。この際、抵抗体の抵抗
特性は、正常的な動作下では電界放出特性に影響を与え
ないほど小さくなければならなく、電界放出電極が他の
電極と電気的に連結された状況では発生する漏洩電流の
量を制御できるほど大きくなければならない。
【００１７】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態をより詳しく説明する。
【００１８】図２は本発明に係る電界放出素子の構成を
説明するための図である。図２に示すように、本発明に
係る電界放出素子は、電子を放出させると共にチップの
形をしているエミッタ２０４と、印加される電圧に応じ
て、エミッタ２０４から発生する電子の量を調節するた
めのゲート電極２０５と、ゲート電極２０５の上方に設
けられたアノード２０７と、ゲート電極２０５に接続さ
れた抵抗体２０９とからなり、アノード２０７はアノー
ド端子２０８に連結され、ゲート電極２０５は抵抗体２
０９を介してゲート端子２０６に連結される。
【００１９】一方、エミッタ２０４には、エミッタ２０
４に電流を選択的に供給するためのスイッチング部２０
３が連結される。スイッチング部２０３はトランジスタ
からなり、このトランジスタのゲート電極２０２に印加
される電圧に応じてソース電極２０１への供給電流を選
択的にエミッタ２０４に供給する。
【００２０】図２に示すように、エミッタ２０４の周辺
には電界放出素子のゲート電極２０５が形成され、エミ
ッタ２０４から電子を放出させるためにゲート電極２０
５には高電圧が印加されるが、本発明の電界放出素子で
は、エミッタ２０４とゲート電極２０５とが製造工程上
の理由または動作上の理由によって電気的に連結されて
も、ゲート電極２０５に接続された抵抗体２０９によっ
て漏洩電流の発生を抑制することができる。
【００２１】従って、エミッタ２０４とゲート電極２０
５との間には充分な電圧差が維持されることとなり、エ
ミッタ２０４から電子を円滑に放出させることができる
うえ、消費電力の増加を防止することができる。
【００２２】ここで、抵抗体２０９には一般的な抵抗素
子を使用することができ、また、特定の部分が薄く形成
されて大きい抵抗値を有する金属配線を使用することと
してもよい。
【００２３】なお、抵抗体２０９の抵抗値は、電界放出
素子のゲート電極２０５からゲート端子２０６までの抵
抗値よりは約１０倍以上大きく、エミッタ２０４の駆動
蓄電容量との積で表示される特性時間が駆動しようとす
る速度の逆数よりも小さくなる条件を満足する値となる
ようにする。
【００２４】次に、抵抗体を備えた電界放出素子の製造
方法を説明する。
【００２５】図３は、本発明の第１の実施例に係る電界
放出素子の製造方法を説明するための素子の断面図であ
る。
【００２６】図３を参照すると、ガラス基板３０１上
に、所定のパターンでトランジスタのゲート電極３０２
を形成した後、ゲート電極３０２を含んだ基板上全体に
ゲート絶縁膜３０３を形成する。ゲート電極３０２上部
のゲート絶縁膜３０３の上には活性層３０４を形成し、
活性層３０４の縁にはｎ＋ドーピング層からなるソース
／ドレイン３０５ａ及び３０５ｂをそれぞれ形成する。
これにより、エミッタへ電流を選択的に供給して電子の
放出を制御するためのトランジスタがガラス基板３０１
上に製造される。
【００２７】なお、上述したように、このトランジスタ
は、ゲート電極３０２と、ゲート絶縁膜３０３と、活性
層３０４と、ソース／ドレイン３０５ａ及び３０５ｂ
と、ソース／ドレイン電極３０６ａ及び３０６ｂとから
なり、非晶質シリコントランジスタの一般的な構造体で
あるインバーテッド・スタッガード(ｉｎｖｅｒｔｅｄ
ｓｔａｇｇｅｒｅｄ)型である。
【００２８】これに続いて、ソース／ドレイン３０５ａ
及び３０５ｂを含んだゲート絶縁膜３０３の上部に、所
定のパターンで、ソース／ドレイン電極３０６ａ及び３
０６ｂをそれぞれ形成する。ソース／ドレイン電極３０
６ａ及び３０６ｂを形成した後、上部全体に絶縁層３０
７を形成し、この絶縁層３０７をエッチングしてドレイ
ン電極３０６ｂの所定の領域を露出させるホールを形成
する。そして、ホール内部のドレイン電極３０６ｂの上
にはチップ状にエミッタ３０８を形成する。
【００２９】エミッタ３０８が形成された後、絶縁層３
０７に形成されたホール周辺の絶縁層３０７上に電界放
出素子のゲート電極３０９を形成する。次に、ゲート電
極３０９には電圧の印加、及び外部端子との電気的連結
のために金属配線３１０を形成する。この際、金属配線
３１０はゲート電極３０９と一定の間隔を置いて形成さ
れ、ゲート電極３０９と金属配線３１０とは抵抗体３１
１を介して連結される。
【００３０】この抵抗体３１１は、抵抗値が比較的大き
な、ドーピングされた半導体或いは導体からなり、蒸着
工程及びパターニング工程によって形成される。
【００３１】このようにして、電界放出素子のゲート電
極３０９と外部端子の間に抵抗体３１１が接続された電
界放出素子が製造される。
【００３２】図４は、本発明の第２の実施例に係る電界
放出素子の製造方法を説明するための素子の断面図であ
る。図４に示すように、図３で説明した方法と同一の方
法によってゲート電極４０２と、ゲート絶縁膜４０３
と、活性層４０４と、ソース／ドレイン４０５ａ及び４
０５ｂと、ソース／ドレイン電極４０６ａ及び４０６ｂ
とを含んでなるトランジスタをガラス基板４０１上に形
成し、さらに、上部全体に絶縁層４０７を形成した後、
絶縁層４０７をエッチングしてドレイン電極４０６ｂの
所定の領域を露出させるホールを形成する。そして、ホ
ールを通して露出したドレイン電極４０６ｂの上にはチ
ップ状にエミッタ４０８を形成する。
【００３３】エミッタ４０８が形成された後、絶縁層４
０７に形成されたホール周辺の絶縁層４０７の上に金属
配線からなる電界放出素子の第１ゲート電極４０９を所
定のパターンで形成する。その後、第１ゲート電極４０
９上の所定の領域を除いた残りの領域には第２ゲート電
極４１０を形成する。これにより、第２ゲート電極４１
０が形成されていない領域の第１ゲート電極４０９が抵
抗体の役割を果たすことにより、抵抗体が接続された電
界放出素子が製造される。
【００３４】上述したように、電界放出素子のゲート電
極は、第１及び第２ゲート電極４０９及び４１０が積層
された構造をとる。ここで、第１ゲート電極４０９はピ
クセルのゲート電極で利用され、外部端子につながる電
極及び連結部分としても利用される。一方、第２ゲート
電極４１０は、ピクセルのゲート電極として利用され、
外部端子と連結される。この際、第１ゲート電極４０９
は抵抗の大きい物質で形成し、第２ゲート電極４１０は
抵抗値の小さい物質で形成することにより、ピクセルの
ゲート電極の抵抗を小さくすると同時に外部との連結部
位の抵抗を高めることができる。
【００３５】図５は本発明の第３の実施例に係る電界放
出素子の製造方法を説明するための素子の断面図であ
る。図５に示すように、図３で説明した方法と同一の方
法によってゲート電極５０２と、ゲート絶縁膜５０３
と、活性層５０４と、ソース／ドレイン５０５ａ及５０
５ｂと、ソース／ドレイン電極５０６ａ及び５０６ｂと
を含んでなるトランジスタをガラス基板５０１上に形成
し、さらに、上部全体に絶縁層５０７を形成した後、絶
縁層５０７をエッチングしてドレイン電極５０６ｂの所
定の領域を露出させるホールを形成する。そして、ホー
ルを通して露出したドレイン電極５０６ｂ上にはチップ
状にエミッタ５０８を形成する。
【００３６】エミッタ５０８が形成された後、絶縁層５
０７に形成されたホール周辺の絶縁層５０７の上部を含
んだ絶縁層５０７上に金属配線からなる電界放出素子の
第１ゲート電極５０９を形成する。その後、フォトリソ
グラフィ工程及びエッチング工程によってゲート電極５
０９の所定の領域を目標の厚さだけエッチングし、所定
の領域のゲート電極５１０を薄く形成するが、部分エッ
チング後の残部の厚さを用いて抵抗値の大きさを調節す
る。この方法の場合、単一物質を用いて抵抗体を形成す
るから、工程の単純化を図ることができる。これによ
り、薄く形成されたゲート電極５１０が抵抗体の役割を
果たすことにより、抵抗体が接続された電界放出素子が
製造される。
【００３７】
【発明の効果】上述したように、本発明では三極型電界
放出素子ゲート電極および外部端子の間に抵抗体が接続
された電界放出素子を提供する。このように抵抗体が挿
入された場合、ピクセルのゲート電極とエミッタ、或い
はピクセルの他の電極と電気的な連結がなされるとして
も、その漏洩電流の量が抵抗体によって制限される。
【００３８】漏洩電流の量を最小化するためには、抵抗
体を除いたゲート電極から外部端子までの抵抗値を抵抗
体の抵抗値より１０倍以上大きくしなければならない。
一方、抵抗体の抵抗値が大き過ぎる場合には、素子の駆
動速度を低下させる虞がある。従って、抵抗体の抵抗値
はエミッタの駆動蓄電容量との積で表示される特性時間
が駆動しようとする速度の逆数より小さいものが好まし
い。
【００３９】抵抗体を備えることにより得られるもう一
つの効果は、ピクセル周囲のゲート電極に電圧降下が発
生することを防止できることである。特に、能動駆動型
電界放出素子の場合、ゲート電極が全素子領域にわたっ
て共通された電極の形に構成されることが一般的である
が、このような場合でも、１つのピクセルで発生した損
傷が他のピクセルに影響を与えることを防止することが
できる。
【００４０】このように、本発明の電界放出素子は、電
界放出素子のゲート電極と外部端子の間に抵抗体を連結
して漏洩電流の発生を抑制することにより、消費電力の
増加を防止し、素子の信頼性を向上させて収率を増加さ
せることが可能となる。
【図面の簡単な説明】
【図１】従来の技術に係る電界放出素子の構成を説明す
るための図である。
【図２】本発明に係る電界放出素子の構成を説明するた
めの図である。
【図３】本発明の第１の実施例に係る電界放出素子の製
造方法を説明するための素子の断面図である。
【図４】本発明の第２の実施例に係る電界放出素子の製
造方法を説明するための素子の断面図である。
【図５】本発明の第３の実施例に係る電界放出素子の製
造方法を説明するための素子の断面図である。
【符号の説明】
１０１、２０１ ソース端子 １０２、２０２ トランジスタのゲート電極 １０３、２０３ スイッチング部 １０４、２０４ エミッタ １０５、２０５ 電界放出素子のゲート電極 １０６、２０６ 電界放出素子のゲート端子 １０７、２０７ アノード １０８、２０８ アノード端子 ２０９ 抵抗体 ３０１、４０１、５０１ 基板 ３０２、４０２、５０２ トランジスタのゲート電極 ３０３、４０３、５０３ ゲート絶縁膜 ３０４、４０４、５０４ 活性層 ３０５、４０５、５０５ ソース／ドレイン ３０６、４０６、５０６ ソース／ドレイン電極 ３０７、４０７、５０７ 絶縁層 ３０８、４０８、５０８ エミッタ ３０９ 電界放出素子のゲート電極 ３１０ 金属配線 ３１１ 抵抗体 ４０９ 電界放出素子の第１ゲート電極 ４１０ 電界放出素子の第２ゲート電極 ５０９ 電界放出素子のゲート電極 ５１０ ゲート電極のエッチング領域
フロントページの続き (72)発明者 ソン ユンホ 大韓民国 デジョンクァンヨクシ ソク ジョンリンドン ガンビョンドルボラムマ ンション 101棟604号 (72)発明者 イ ジンホ 大韓民国 デジョンクァンヨクシ ユソン ク ソンカンドン ハンビットマンション 108棟1803号 (72)発明者 チョ カンイク 大韓民国 デジョンクァンヨクシ ユソン ク オウンドン ハンビットマンション 119棟1201号 Ｆターム(参考） 5C135 AA03 EE17 FF11 GG05 HH20

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ゲート電極と、エミッタと、アノードと
    を有する電界放出素子であって、 前記ゲート電極と当該ゲート電極の外部端子との間に、
    前記ゲート電極と前記エミッタ間の漏洩電流を遮断し得
    る抵抗体を備えることを特徴とする電界放出素子。
  2. 【請求項２】 前記抵抗体は、抵抗からなることを特徴
    とする請求項１に記載の電界放出素子。
  3. 【請求項３】 前記抵抗体は、大きい抵抗値を有するよ
    うに特定部分が薄く形成された金属配線であることを特
    徴とする請求項１に記載の電界放出素子。
  4. 【請求項４】 前記金属配線は、抵抗の大きい第１の金
    属配線と、当該第１の金属配線より抵抗が小さく、か
    つ、前記第１の金属配線の両端にそれぞれ取り付けられ
    る第２の金属配線とからなることを特徴とする請求項３
    に記載の電界放出素子。
  5. 【請求項５】 前記抵抗体は、前記ゲート電極から前記
    ゲート電極の外部端子までの抵抗値よりも約１０倍以上
    大きく、かつ、特性時間が駆動しようとする速度の逆数
    よりも小さい条件を満足する抵抗値を有することを特徴
    とする請求項１乃至４のいずれかに記載の電界放出素
    子。
JP2002112503A 2001-12-28 2002-04-15 電界放出素子 Pending JP2003203555A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-86833 2001-12-28
KR1020010086833A KR20030056571A (ko) 2001-12-28 2001-12-28 전계 방출 소자

Publications (1)

Publication Number Publication Date
JP2003203555A true JP2003203555A (ja) 2003-07-18

Family

ID=19717770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002112503A Pending JP2003203555A (ja) 2001-12-28 2002-04-15 電界放出素子

Country Status (3)

Country Link
US (1) US6583477B1 (ja)
JP (1) JP2003203555A (ja)
KR (1) KR20030056571A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139122A1 (ja) * 2008-05-12 2009-11-19 パナソニック株式会社 マトリックス型冷陰極電子源装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266426B (en) * 2005-04-13 2006-11-11 Ind Tech Res Inst Method for manufacturing protection structure of active matrix triode field emission device
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
TWI334154B (en) * 2006-05-19 2010-12-01 Samsung Sdi Co Ltd Light emission device and display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023938A (ja) * 1988-06-20 1990-01-09 Mitsubishi Electric Corp 電界効果トランジスタ
JPH04284324A (ja) * 1991-03-13 1992-10-08 Seiko Epson Corp 電界電子放出装置
US5396150A (en) * 1993-07-01 1995-03-07 Industrial Technology Research Institute Single tip redundancy method and resulting flat panel display
KR970054932A (ko) 1995-12-14 1997-07-31 김광호 분해와 결합이 용이한 플러그
JPH09245620A (ja) * 1996-03-12 1997-09-19 Fujitsu Ltd 電子放出素子及び電子放出素子アレイの製造方法、並びに電子放出素子
US5770919A (en) * 1996-12-31 1998-06-23 Micron Technology, Inc. Field emission device micropoint with current-limiting resistive structure and method for making same
JP3477070B2 (ja) * 1997-09-17 2003-12-10 株式会社東芝 電子放出素子及びスイッチング回路
JPH11149858A (ja) * 1997-11-17 1999-06-02 Nec Corp 電界放出型冷陰極およびその製造方法
JP2000251640A (ja) * 1999-02-26 2000-09-14 Canon Inc 電子放出素子および電子源および画像形成装置および電子放出素子の製造方法
JP2001006585A (ja) * 1999-06-22 2001-01-12 Futaba Corp 電界放出デバイス
KR20010039308A (ko) * 1999-10-29 2001-05-15 김영남 퓨즈형 다단계 저항을 구비하는 전계방출표시소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139122A1 (ja) * 2008-05-12 2009-11-19 パナソニック株式会社 マトリックス型冷陰極電子源装置
JP2009272272A (ja) * 2008-05-12 2009-11-19 Panasonic Corp マトリックス型冷陰極電子源装置
US8384281B2 (en) 2008-05-12 2013-02-26 Panasonic Corporation Matrix-type cold-cathode electron source device

Also Published As

Publication number Publication date
US6583477B1 (en) 2003-06-24
KR20030056571A (ko) 2003-07-04
US20030122197A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
US7696518B2 (en) Flat panel display with anode electrode layer as power supply layer and fabrication method thereof
US7211826B2 (en) Organic electroluminescent display
JP2770755B2 (ja) 電界放出型電子銃
JP4555727B2 (ja) 有機発光表示装置
TWI255432B (en) Active matrix organic electroluminescent display device and fabricating method thereof
KR100432544B1 (ko) 매트릭스형 3 극성 유기 el 표시장치
JP2004111369A (ja) 有機電界発光表示装置及びその製造方法
KR0119467B1 (ko) 전자회로
US20070284595A1 (en) Organic light emitting device and method for fabricating the same
JPH04249026A (ja) 電子放出素子
JP2007311404A (ja) 薄膜トランジスタの製造方法
JP2001084927A5 (ja)
TWI307555B (en) Thin film transistor
KR100741976B1 (ko) 박막트랜지스터 및 그 제조 방법
JP2003317958A (ja) 有機ｅｌパネル及びその製造方法
JP2000221907A (ja) エレクトロルミネッセンス表示装置
KR100486951B1 (ko) 전계방사형 전자원
JP2003203555A (ja) 電界放出素子
JP2006287084A (ja) 薄膜トランジスタ素子およびその製造方法
CN105633094B (zh) 一种有机发光显示装置及其制备方法
JPH07506457A (ja) コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物
JP2002270845A (ja) 薄膜トランジスタ基板および製造方法
JP3026484B2 (ja) 電界放出型冷陰極
JPH0547296A (ja) 電界放出型電子源及びその製造方法
JPH08107212A (ja) 薄膜トランジスタ・マトリクス基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060106