WO2009139122A1 - マトリックス型冷陰極電子源装置 - Google Patents

マトリックス型冷陰極電子源装置 Download PDF

Info

Publication number
WO2009139122A1
WO2009139122A1 PCT/JP2009/001911 JP2009001911W WO2009139122A1 WO 2009139122 A1 WO2009139122 A1 WO 2009139122A1 JP 2009001911 W JP2009001911 W JP 2009001911W WO 2009139122 A1 WO2009139122 A1 WO 2009139122A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
emitter
electrode
gate
electron source
Prior art date
Application number
PCT/JP2009/001911
Other languages
English (en)
French (fr)
Inventor
山本睦
古賀啓介
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/991,005 priority Critical patent/US8384281B2/en
Publication of WO2009139122A1 publication Critical patent/WO2009139122A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H01J1/3044—Point emitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/48—Electron guns
    • H01J29/481—Electron guns using field-emission, photo-emission, or secondary-emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0208—Control electrodes
    • H01J2203/0212—Gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4604—Control electrodes
    • H01J2329/4608—Gate electrodes

Definitions

  • the present invention relates to a matrix type electron source device using a cold cathode electron source element, and more particularly to a structure of a cold cathode electron source element for preventing line defects during matrix operation.
  • a refractory metal such as tungsten or molybdenum is formed in a protruding shape, and an electric field is applied to the tip of the metal in a vacuum to release electrons induced at the metal tip.
  • this protruding metal is called an emitter, and the phenomenon in which electrons are emitted from this emitter is called field emission or field emission.
  • An element that emits electrons to the outside by this field emission is called a field emission electron source element or a cold cathode electron source element, and has been used in various fields in recent years.
  • a field emission electron source element or a cold cathode electron source element, and has been used in various fields in recent years.
  • it can be used as an electron source for an electron microscope instead of a conventional heat filament, or a fluorescent display tube that emits a phosphor by drawing it into an anode electrode that is formed with a phosphor film facing the electron source element. is there.
  • the emitter has a very small structure, and when it is used alone, a sufficient amount of current cannot be secured. Therefore, a plurality of emitters are secured as a group to secure the amount of current.
  • this assembly of emitters is called a cold cathode electron source element.
  • a plurality of cold cathode electron source elements are arranged in a matrix to form a cold cathode electron source array, and anode electrodes on which phosphors corresponding to red-green-blue are formed are arranged on opposite sides, and field emission is performed.
  • a field emission display (FED: Field Emission Display) that shines the phosphor by drawing out the electrons to the anode electrode has been put into practical use. As an example, an FED using the Spindt emitter shown in FIG. 3 will be described.
  • the FED has a configuration in which a cathode substrate 101 and an anode substrate 111 are arranged to face each other.
  • a cathode substrate 101 stripe-shaped emitter address signal wirings 102a are formed in parallel with each other, and a gate insulating film 103 is formed so as to cover the emitter address signal wirings 102a.
  • stripe-shaped gate signal wirings 104 a are formed on the surface of the gate insulating film 103 so as to be orthogonal to the emitter address signal wirings 102 a.
  • a plurality of openings are formed in a region intersecting with the emitter address signal wiring 102a, and an emitter 102b is formed on the emitter address signal wiring 102a therein.
  • the opening on the surface of the gate signal wiring 104a becomes the gate electrode 104b, and an electric field is applied to the gate electrode 104b through the gate signal wiring 104a, whereby electron emission from the tip of the emitter 104b can be generated.
  • a region where the plurality of emitters 104b and the gate electrode 104b are formed is a cold cathode electron source element region.
  • the anode substrate 111 is formed with an anode electrode (not shown) of a transparent conductive film on the entire surface facing the cathode substrate 101. Red, green, and blue are sequentially formed on the anode electrode.
  • the phosphors 113R, 113G, and 113B are formed in a stripe shape. Each phosphor is formed in parallel with the gate signal wiring formed on the cathode substrate 101.
  • An image display element that displays a desired image by emitting electrons from a plurality of electron source elements arranged in a matrix in order according to an image circuit and receiving a voltage at an anode electrode to illuminate a phosphor. Can be realized.
  • a photoelectric conversion film is formed on the surface of the anode electrode, it can also be used as an imaging device that reads hole-electron pairs induced by light from the outside using electrons emitted from the electron source device. .
  • the configuration of the electron source elements arranged in a matrix form is a so-called operation in which each pixel is connected to two orthogonal signal wirings, and a predetermined potential is generated at the cross portion to operate the electron source elements. Perform a simple matrix construction.
  • JP 2000-149762 A Japanese Patent Laid-Open No. 08-031305 JP 2000-215793 A Japanese Patent Laid-Open No. 08-138530
  • An object of the present invention is to solve the above-mentioned conventional problems, and to provide a matrix type cold cathode electron source device capable of preventing line defects during matrix operation even when the number of emitters is increased.
  • a matrix-type cold cathode electron source device includes an emitter array formed on an emitter address electrode and arranged with a plurality of emitters for emitting electrons, and a gate electrode arranged to face the emitter array.
  • the gate electrode includes an emitter region gate electrode disposed at a position facing the emitter array, and a gate address electrode for connecting the emitter region gate electrode to a gate signal line. And a high resistance region interposed between the gate address electrode and the emitter region gate electrode.
  • the matrix type cold cathode electron source device includes an emitter array formed on the emitter address electrode and arranged with a plurality of emitters for emitting electrons, and a gate disposed so as to face the emitter array.
  • the gate electrode includes an emitter region gate electrode disposed at a position facing the emitter array, and a gate for connecting the emitter region gate electrode to a gate signal line.
  • An address electrode, and a high resistance region interposed between the gate address electrode and the emitter region gate electrode, and a shield electrode is disposed on the gate electrode via an insulating layer, and the shield electrode Is connected to the emitter region gate electrode.
  • the shield electrode is disposed so as to cover the high resistance region.
  • the shield electrode is made of the same material as the gate electrode.
  • the region other than the high resistance region of the gate electrode is formed of a polysilicon film into which an N-type impurity is introduced at a high concentration, and the high resistance region is formed of a polysilicon film into which no impurity is introduced, Alternatively, it is formed of a polysilicon film into which a low concentration impurity is introduced.
  • the resistance value of the high resistance region is specifically 50 k ⁇ or more and 10 M ⁇ or less.
  • the matrix type cold cathode electron source device of the present invention it is possible to reliably prevent line defects caused by a short circuit between the gate electrode and the emitter.
  • FIG. 1A, 1B, and 1C are a plan view and a cross-sectional schematic view showing the structure of a cold cathode electron source element as a unit constituting the cold cathode electron source device according to Embodiment 1 of the present invention.
  • the cold cathode electron source element is formed on the substrate 1 using a single crystal P-type silicon substrate.
  • An emitter address electrode 3 was formed at the center of the substrate 1, and an element isolation region 2 was formed so as to sandwich both sides thereof.
  • the element isolation region 2 in this embodiment has a structure in which an insulating film is embedded in a groove (trench) having a width of 0.1 ⁇ m to 0.5 ⁇ m and a depth of 3 ⁇ m to 7 ⁇ m, and a region where the emitter address electrode 3 is formed.
  • the element isolation region 2 was electrically insulated across the trench.
  • the element isolation region 2 After the element isolation region 2 is formed, impurities such as phosphorus and arsenic are introduced into the surface of the internal substrate 1 surrounded by the trench to form an N-type conductive layer.
  • the N-type conductive layer sandwiched between the element isolation regions 2 becomes the emitter address electrode 3.
  • Emitters 3a which are electron sources, are formed on the surface of the emitter address electrode 3, and a matrix is formed by arranging these emitters 3a.
  • a gate electrode 5 is disposed at a position facing the emitter address electrode 3 via a gate insulating film 4, and an opening 5d is provided in the gate electrode 5 at a position facing the emitter 3a.
  • the gate insulating film 4 is removed from the opening 5d of the gate electrode 5 and the region around the emitter 3a.
  • the gate signal wiring 8 a for applying a predetermined potential to the gate electrode 5 was formed to be orthogonal to the emitter address electrode 3.
  • the gate signal wiring 8a is formed on the interlayer insulating film 6 formed on the gate electrode so that the gate electrodes of the respective electron source elements are not electrically connected to each other, and is connected via the contact hole 7a.
  • the gate electrode 5 is connected. Furthermore, in order to prevent an electrical short circuit between the gate electrode 5 and the gate signal wiring 8a due to conductive particles or the like, an insulating protective film 9 is covered except for the opening 5d of the gate electrode 5.
  • a matrix type cold cathode electron source device can be realized by arranging electron source elements having this structure in a matrix.
  • the gate electrode 5 includes an emitter region gate having a gate address electrode 5a which is a connection portion with the gate signal wiring 8a, a high resistance gate electrode 5b having a high resistance as a high resistance region, and an opening 5d facing the emitter 3a. It is divided into electrodes 5c.
  • the gate address electrode 5a is electrically connected in series to the emitter region gate electrode 5c via the high-resistance gate electrode 5b.
  • the material of the gate signal wiring 8a is preferably a low resistance metal or alloy mainly composed of Al, Ag, or Cu in order to keep the resistance value low even if the wiring width is narrowed.
  • the gate electrode 5 is preferably formed of a polysilicon film from the viewpoint of easy microfabrication and resistance value control.
  • the gate address electrode 5a and the emitter region gate electrode 5c include a high concentration N-type impurity in the polysilicon film. To reduce the resistance.
  • the high-resistance gate electrode 5b can be produced by electrically introducing a high-resistance region by not introducing impurities into the same polysilicon film or by reducing the amount of impurities introduced.
  • the resistance value in the high resistance region is 50 k ⁇ or more and 10 M ⁇ or less.
  • a resistance value of about 50 k ⁇ can be easily produced by using a generally used low concentration ion implantation process.
  • the resistance of the polysilicon electrode when ion implantation is not performed is about 10 M ⁇ .
  • the high resistance gate electrode 5b which is a high resistance region, is provided between the emitter region gate electrode 5c and the gate signal wiring 8a, so that the gate and the emitter are short-circuited. Even so, the voltage drop of the gate signal wiring can be avoided. For this reason, the voltage drop is not affected by the other electron source elements connected to the gate signal wiring 8a, so that line defects can be prevented.
  • the gate electrode of the emitter region gate electrode 5c is formed of a low-resistance polysilicon film, the electric field distribution when a voltage is applied to the emitter region gate electrode 5c becomes extremely uniform. Therefore, if there is no large variation in the shape of the emitter 3a, the electric field strength for each emitter is extremely uniform, and a highly reliable electron source element is realized without applying a load to a specific emitter.
  • the resistance of the high-resistance gate electrode 5b can be appropriately determined by a known method depending on the required amount of emission current of the electron source elements, the number of arrangements of the electron source elements, the driving ability of the driver for supplying signals, and the like. I can do it.
  • a known method for example, ion implantation or heat treatment technique used in a semiconductor process may be used.
  • Embodiment 2A, 2B, and 2C are a plan view and a schematic cross-sectional view showing the structure of a cold cathode electron source element constituting the cold cathode electron source device according to Embodiment 2 of the present invention.
  • the same reference numerals are used for the same parts as those in the first embodiment.
  • a difference from the first embodiment is that a shield electrode 8b is formed on the high resistance gate electrode 5b with an interlayer insulating film 6 interposed therebetween.
  • the shield electrode 8b is electrically connected to the emitter region gate electrode 5c of the gate electrode through the contact hole 7b as shown in FIG.
  • the shape of the shield electrode 8b is arranged so as to cover the high-resistance gate electrode 5b.
  • the material for forming the shield electrode 8b may be the same as the material for forming the gate signal wiring 8a. Therefore, the shield electrode 8b can be formed simultaneously with the formation of the gate signal wiring 8a.
  • the high resistance gate electrode 5b is formed of a polysilicon film, when the interlayer insulating film 6 is charged, the potential of the high resistance gate electrode 5b is affected and changes. Since the charge amount of the interlayer insulating film 6 varies depending on the amount of electrons emitted from the emitter 3a and the time, the potential of the high resistance gate electrode 5b also fluctuates irregularly accordingly.
  • a shield electrode 8b is formed on the interlayer insulating film 6 above the high resistance gate electrode 5b, and this shield electrode 8b is electrically connected to the emitter region gate electrode 5c of the gate electrode. Therefore, this phenomenon can be prevented. That is, since the charge accumulation on the interlayer insulating film 6 is removed by the shield electrode 8b, the potential of the high-resistance gate electrode 5b does not fluctuate and stable emission can be ensured.
  • the formation of the shield electrode 8b has the effect of increasing the effective resistance value of the high-resistance gate electrode 5b.
  • a predetermined voltage is applied to the emitter region gate electrode 5c of the gate electrode 5 through the gate signal wiring 8a.
  • the potential of the emitter region gate electrode 5c is also applied to the shield electrode 8b.
  • the high-resistance gate electrode 5b formed of a polysilicon film having a very low impurity concentration, the gate address electrode 5a, the emitter region gate electrode 5c, the interlayer insulating film 6, and the shield electrode 8b are as if they were MOS transistors.
  • the high resistance gate electrode 5b is inverted.
  • the high-resistance gate electrode 5b when viewed as a series resistance has a higher resistance, and the current suppression capability is improved. From the results of simulations obtained by changing the actual device size and impurity concentration, it has become clear that this current suppression effect has an effect of about 2 to 100 times when converted into a resistance value.
  • the second effect is an effect that is manifested when the high-resistance gate electrode 5b of the gate electrode 5 is formed of a semiconductor material. Therefore, any material having characteristics as a semiconductor as the material of the gate electrode 5 can satisfy the requirements of the present invention.
  • anode plate having a phosphor film corresponding to RGB if an anode plate having a phosphor film corresponding to RGB is disposed facing the electron source device, the function as an FED can be expressed. Further, if a photoelectric conversion film is arranged as an anode plate, it can be used as an imaging device.

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

　エミッタが複数配列されたエミッタアレイ（３ｂ）とエミッタアレイ（３ｂ）に対向するように配置されたゲート電極（５）とから成るマトリックス型冷陰極電子源装置において、ゲート電極（５）は、エミッタアレイ（３ｂ）に対向する位置に配置されたエミッタ領域ゲート電極（５ｃ）と、エミッタ領域ゲート電極（５ｃ）をゲート信号配線（８ａ）に接続するためのゲートアドレス電極（５ａ）と、ゲートアドレス電極（５ａ）とエミッタ領域ゲート電極（５ｃ）との間に高抵抗領域（５ｂ）とを有していることを特徴とする。

Description

マトリックス型冷陰極電子源装置
　本発明は、冷陰極電子源素子を用いたマトリックス型電子源装置に関するものであり、特にマトリックス動作時の線欠陥を防止するための冷陰極電子源素子の構造に関するものである。
　タングステンやモリブデンの様な高融点金属を突起状に形成し、真空中において、その先端部に外部より電界を印加することで、金属先端部に誘起された電子が外部に放出される。通常、この突起状の金属をエミッタと称し、またこのエミッタから電子が放出される現象を電界放出、或いは電界放射と称している。
　この電界放出によって電子を外部に放出する素子は、電界放出型電子源素子、或いは冷陰極電子源素子と称され、近年様々な分野で利用されている。例えば、従来の熱フィラメントに代わって電子顕微鏡用の電子源としての用途や、電子源素子に対向して蛍光体膜を形成したアノード電極に引き込むことで蛍光体を発光させた蛍光表示管などである。
　通常、エミッタは微小な構造であることが多く、単独で用いると十分な電流量が確保できないため、複数のエミッタを一つの群として電流量を確保する。本明細書では、このエミッタの集合体を冷陰極電子源素子と称している。
　更に、冷陰極電子源素子をマトリックス状に複数配列して冷陰極電子源アレイを構成し、対向する側に赤色－緑色－青色に対応した蛍光体を形成したアノード電極を配置し、電界放出された電子をアノード電極に引き出すことで前記蛍光体を光らせる電界放出型ディスプレイ（ＦＥＤ：Field Emission Display）が実用化されている。一例として、図３に示したスピント型エミッタを用いたＦＥＤについて説明する。
　ＦＥＤは、カソード基板１０１とアノード基板１１１が対向配置された構成となっている。カソード基板１０１の表面には、ストライプ状のエミッタアドレス信号配線１０２ａが互いに平行に形成され、エミッタアドレス信号配線１０２ａを覆うようにゲート絶縁膜１０３が形成されている。更にゲート絶縁膜１０３の表面に、エミッタアドレス信号配線１０２ａと直交するようにストライプ状のゲート信号配線１０４ａが形成されている。
　ゲート信号配線１０４ａ及びゲート絶縁膜１０３には、エミッタアドレス信号配線１０２ａと交差する領域に複数の開口部が形成されており、その内部のエミッタアドレス信号配線１０２ａの上にエミッタ１０２ｂが形成されている。この時のゲート信号配線１０４ａ表面の開口部がゲート電極１０４ｂとなり、ゲート信号配線１０４ａを通じてゲート電極１０４ｂに電界を印加することで、エミッタ１０４ｂ先端からの電子放出を生じさせることができる。この複数のエミッタ１０４ｂとゲート電極１０４ｂが形成された領域が冷陰極電子源素子領域となる。
　一方、アノード基板１１１は、カソード基板１０１と対向する面の全面に、透明導電膜のアノード電極（図示せず）が形成されており、このアノード電極の上に、順番に赤、緑、青の蛍光体１１３Ｒ、１１３Ｇ、１１３Ｂがストライプ状に形成されている。各々の蛍光体は、カソード基板１０１の上に形成されたゲート信号配線と平行するように形成されている。
　マトリックス状に配列された複数の電子源素子からの電子放出を、映像回路に従って順次制御することにより、電圧を印加したアノード電極で受けることで蛍光体を光らせ、所望の映像を表示する映像表示素子が実現できる。
　同様の構成において、アノード電極の表面に光電変換膜を形成すれば、外部からの光により誘起された正孔－電子対を、電子源素子からの放出電子により読み取る撮像素子としても用いることができる。
　近年、ＦＥＤや撮像素子は高解像度化が進み、より多くの画素数が要求されているが、ＬＣＤ（Liquid Crystal Display）やＰＤＰ（Plasma Display Panel）と同様、欠陥に対する要求は厳しく、ライン状に欠陥が生じる線欠陥は、商品として全く価値が無く、少なくとも画素単位での欠陥である点欠陥に抑える必要がある。
　通常、マトリックス状に配置された電子源素子の構成は、個々の画素を各々直交する二つの信号配線と接続し、そのクロス部に所定の電位を生じさせることで電子源素子を動作させる、所謂、単純マトリックス構成を行う。
　しかしながら、前記従来の構成では、単純マトリックス構成の場合、クロス部で配線間のショートが起こると、その配線全体に所定の電位が掛らなくなるため、その配線に接続する画素全てが動作せずに線欠陥を引き起こすという課題が生じる。この線欠陥を防止するための一つとして、ショートした箇所に対して流れ込む過剰な電流を制限することにより、信号配線の電圧降下を抑制するという手段がある。電子源素子におけるゲート電極、或いはエミッタへの過剰電流を抑制する手法としては、次のような技術が知られている（例えば、特許文献１から特許文献４を参照）。
特開２０００－１４９７６２号公報 特開平０８－０３１３０５号公報 特開２０００－２１５７９３号公報 特開平０８－１３８５３０号公報
　しかしながら、前記従来の構成では、ＦＥＤや撮像素子の高解像度化を進めると、画素数が増加するため、エミッタ数を増やさなければならない。ところが、エミッタ数が増えると信号配線とエミッタとの間の電位勾配の不均一性が増加することや、エミッタ間での電子放出効率のばらつきが増加する。このような信号配線とエミッタとの間の電位勾配の不均一性やエミッタ間での電子放出効率のばらつきがあると、特定のエミッタのみに電流が集中する。その結果、エミッタを劣化させ破壊を引き起こし、ゲートエミッタ間のショートを誘発することにより、上述の線欠陥を引き起こすという課題を有している。
　本発明は、前記従来の課題を解決するもので、エミッタ数を増やした場合においてもマトリックス動作時の線欠陥を防止できるマトリックス型冷陰極電子源装置を提供することを目的とする。
　本発明のマトリックス型冷陰極電子源装置は、エミッタアドレス電極の上に形成され電子を放出するためのエミッタが複数配列されたエミッタアレイと、前記エミッタアレイに対向するように配置されたゲート電極とから成るマトリックス型冷陰極電子源装置において、前記ゲート電極は、前記エミッタアレイに対向する位置に配置されたエミッタ領域ゲート電極と、前記エミッタ領域ゲート電極をゲート信号配線に接続するためのゲートアドレス電極と、前記ゲートアドレス電極と前記エミッタ領域ゲート電極との間に介装された高抵抗領域とを有することを特徴とする。
　また、本発明のマトリックス型冷陰極電子源装置は、エミッタアドレス電極の上に形成され電子を放出するためのエミッタが複数配列されたエミッタアレイと、前記エミッタアレイに対向するように配置されたゲート電極とから成るマトリックス型冷陰極電子源装置において、前記ゲート電極は、前記エミッタアレイに対向する位置に配置されたエミッタ領域ゲート電極と、前記エミッタ領域ゲート電極をゲート信号配線に接続するためのゲートアドレス電極と、前記ゲートアドレス電極と前記エミッタ領域ゲート電極との間に介装された高抵抗領域とを有し、前記ゲート電極の上部に絶縁層を介してシールド電極を配置し、前記シールド電極を前記エミッタ領域ゲート電極に接続したことを特徴とする。
　好ましくは、前記シールド電極は、前記高抵抗領域を覆うように配置されている。また、前記シールド電極が、前記ゲート電極と同一の材料で構成されている。
　また、前記ゲート電極の前記高抵抗領域以外の領域は、Ｎ型の不純物を高濃度に導入したポリシリコン膜で形成されており、前記高抵抗領域は、不純物が導入されていないポリシリコン膜、または低濃度の不純物を導入したポリシリコン膜で形成されている。また、前記高抵抗領域の抵抗値が、具体的には、５０ｋΩ以上１０ＭΩ以下である。
　本発明のマトリックス型冷陰極電子源装置によれば、ゲート電極とエミッタのショートに起因する線欠陥を確実に防止することができる。
本発明の実施の形態１を説明する冷陰極電子源素子の構造を示した平面図 同実施の形態のＡ－ＡＡ断面の模式図 同実施の形態のＢ－ＢＢ断面の模式図 本発明の実施の形態２を説明する冷陰極電子源素子の構造を示した平面図 同実施の形態のＡ－ＡＡ断面の模式図 同実施の形態のＢ－ＢＢ断面の模式図 従来のＦＥＤの構成を説明する模式図
　以下に、本発明のマトリックス型冷陰極電子源装置の実施の形態を図面とともに詳細に説明する。
　　（実施の形態１）
　図１Ａ，図１Ｂ，図１Ｃは、本発明の実施の形態１に係る冷陰極電子源装置を構成する一単位となる冷陰極電子源素子の構造を示した平面図と断面模式図である。この実施の形態では、単結晶Ｐ型シリコン基板を用いた基板１の上に冷陰極電子源素子を形成した。基板１の中央部にエミッタアドレス電極３を形成し、その両側を挟むように素子分離領域２を形成した。この実施の形態での素子分離領域２は、幅０．１μｍ～０．５μｍ、深さ３μｍ～７μｍの溝（トレンチ）に絶縁膜を埋め込んだ構造とし、エミッタアドレス電極３が形成される領域と素子分離領域２とをトレンチを挟んで電気的に絶縁した。
　素子分離領域２を形成後、トレンチに囲まれた内部の基板１の表面には、リンや砒素等の不純物を導入され、Ｎ型の導電層が形成される。この素子分離領域２に挟まれたＮ型導電層が、エミッタアドレス電極３となる。
　エミッタアドレス電極３の表面には、電子源であるエミッタ３ａを形成し、これらのエミッタ３ａを配列してマトリックスを構成する。エミッタアドレス電極３と対向する位置には、ゲート絶縁膜４を介してゲート電極５が配置されており、エミッタ３ａと対向する位置のゲート電極５には開口部５ｄが設けられている。但し、ゲート電極５の開口部５ｄ内とエミッタ３ａの周囲の領域は、ゲート絶縁膜４が除去されている。
　ゲート電極５に所定の電位を印加するためのゲート信号配線８ａは、エミッタアドレス電極３と直交するように形成した。このゲート信号配線８ａは、各々の電子源素子のゲート電極が相互に電気的に繋がらない様、ゲート電極の上に形成された層間絶縁膜６の上に形成されており、コンタクトホール７ａを介しゲート電極５と接続している。更に、導電性のパーティクル等によるゲート電極５とゲート信号配線８ａの電気的な短絡を防止するため、ゲート電極５の開口部５ｄ以外は絶縁性の保護膜９で被覆した。
　この構造を持つ電子源素子をマトリックス状に配列することで、マトリックス型冷陰極電子源装置を実現することが出来る。
　ゲート電極５は、ゲート信号配線８ａとの接続部であるゲートアドレス電極５ａと、高抵抗領域としての高抵抗を持つ高抵抗ゲート電極５ｂと、エミッタ３ａに対向した開口部５ｄを有するエミッタ領域ゲート電極５ｃに区分される。
　図示の通り、ゲートアドレス電極５ａは、高抵抗ゲート電極５ｂを介してエミッタ領域ゲート電極５ｃに電気的に直列に接続されている。ゲート信号配線８ａの材料には、配線幅を細くしても抵抗値を低く抑えるため、ＡｌやＡｇ、Ｃｕを主成分とした低抵抗金属また合金が望ましい。またゲート電極５は、微細加工や抵抗値制御の容易性から、ポリシリコン膜で形成するのが良く、ゲートアドレス電極５ａとエミッタ領域ゲート電極５ｃには、ポリシリコン膜に高濃度のＮ型不純物を導入して低抵抗化すれば良い。一方、高抵抗ゲート電極５ｂの作製には、同じポリシリコン膜に不純物の導入を行わないか、また不純物の導入量を微量にすることで、電気的に高抵抗領域を実現することができる。
　高抵領域の抵抗値として、本実施の形態では５０ｋΩ以上１０ＭΩ以下の条件を採用した。５０ｋΩ程度の抵抗値は、一般に用いられる低濃度のイオン注入プロセスを用いて容易に作製できる。また、イオン注入を行わない場合のポリシリコン電極の抵抗は、１０ＭΩ程度であることが知られている。エミッション動作時に、ゲートエミッタ間のショートが発生した場合、エミッタ領域ゲート電極５ｃの電位は、高抵抗ゲート電極５ｂを介してエミッタアドレス電極３の電位に落ちることになる。この際、ゲートアドレス電極５ａとエミッタ領域ゲート電極５ｃの抵抗値は通常数オーム程度に低く設計されているため、ショート電流による電位降下成分のほとんどが高抵抗ゲート電極５ｂ部にかかることになり、ゲートアドレス電極５ａとエミッタ領域ゲート電極５ｃの電位はそのまま維持できることになる。
　このように、本発明の構成では、エミッタ領域ゲート電極５ｃとゲート信号配線８ａとの間に、高抵抗領域である高抵抗ゲート電極５ｂが設けられているので、ゲートとエミッタとの間が短絡しても、ゲート信号配線の電圧降下を避けることが出来る。このため、ゲート信号配線８ａに接続されている他の電子源素子に電圧降下の影響を及ぼさないので、線欠陥を防止することができる。
　また本実施の形態では、エミッタ領域ゲート電極５ｃのゲート電極は低抵抗のポリシリコン膜で形成されているため、エミッタ領域ゲート電極５ｃに電圧が印加された際の電界分布は極めて均一となる。従って、エミッタ３ａの形状に大きなばらつきがなければ、個々のエミッタに対する電界強度は極めて均一であり、特定のエミッタに負荷が加わらず信頼性の高い電子源素子が実現する。
　高抵抗ゲート電極５ｂの抵抗は、必要とされる電子源素子の放出電流量や電子源素子の配列数、また信号を供給するドライバーの駆動能力等により、公知の手法により、適宜、決めることが出来る。また、高抵抗ゲート電極５ｂの抵抗値制御には、公知の手法、例えば半導体プロセスで用いられているイオン注入また熱処理技術を用いれば良い。
　　（実施の形態２）
　図２Ａ，図２Ｂ，図２Ｃは、本発明の実施の形態２に係る冷陰極電子源装置を構成する冷陰極電子源素子の構造を示した平面図及び断面模式図である。図中、実施の形態１と同一の部位は、同一の符号を用いている。実施の形態１と異なる点は、高抵抗ゲート電極５ｂの上に、層間絶縁膜６を介してシールド電極８ｂが形成されている点である。
　シールド電極８ｂは、図２に示すようにコンタクトホール７ｂを介してゲート電極のエミッタ領域ゲート電極５ｃに電気的に接続されている。また、このシールド電極８ｂの形状は、高抵抗ゲート電極５ｂを覆うように配置されている。さらに、シールド電極８ｂを形成する材料は、ゲート信号配線８ａを形成する材料と同一のもので良い。そのため、シールド電極８ｂは、ゲート信号配線８ａの形成時に同時に形成することが出来る。このシールド電極８ｂを高抵抗ゲート電極５ｂに配置することにより、次のような効果が生じる。
　第一に、高抵抗ゲート電極５ｂの上の電荷の蓄積を防止し、駆動時の高抵抗ゲート電極５ｂの電位変動を抑制出来るので、エミッション電流の安定性と信頼性を向上させることが出来る。以下にそのメカニズムを詳細に説明する。
　通常、エミッタ３ａより電界放出された電子は、大半が対向するアノード面に向かって飛翔する。しかしながら、放出された電子の数％程度は、アノード面に到達し切れずに再び電子源素子側に戻ってくる。これら戻ってきた電子の一部は、電子源素子の層間絶縁膜６の表面に付着し、層間絶縁膜６を帯電させる。高抵抗ゲート電極５ｂは、ポリシリコン膜で形成されているため、層間絶縁膜６が帯電すると高抵抗ゲート電極５ｂの電位が影響を受け変化する。層間絶縁膜６の帯電量は、エミッタ３ａの放出する電子量や時間によって様々変化するため、高抵抗ゲート電極５ｂの電位もそれに合わせて不規則に変動してしまう。
　その結果、エミッタ領域ゲート電極５ｃの電位も不安定になり、結果的にエミッタ３ａのエミッションが不安定になる。本実施の形態では、高抵抗ゲート電極５ｂの上部の層間絶縁膜６の上にシールド電極８ｂを形成し、このシールド電極８ｂをゲート電極のエミッタ領域ゲート電極５ｃと電気的に接続した構成を有しているため、この現象を防止することが出来る。すなわち、層間絶縁膜６の上の電荷の蓄積はシールド電極８ｂによって除去されるため、高抵抗ゲート電極５ｂの電位が変動することは無くなり、安定なエミッションが確保できる。
　第二に、このシールド電極８ｂを形成することにより、高抵抗ゲート電極５ｂの実効的な抵抗値を上げるという効果がある。ゲート電極５のエミッタ領域ゲート電極５ｃには、ゲート信号配線８ａを通して所定の電圧が印加される。この時、シールド電極８ｂにもエミッタ領域ゲート電極５ｃの電位が印加される事になる。この時、不純物濃度が非常に低いポリシリコン膜で形成された高抵抗ゲート電極５ｂと、ゲートアドレス電極５ａ、エミッタ領域ゲート電極５ｃ、及び層間絶縁膜６、シールド電極８ｂは、あたかもＭＯＳトランジスタのような構成をなし、高抵抗ゲート電極５ｂが反転する。
　その結果、直列抵抗としてみた場合の高抵抗ゲート電極５ｂはより高抵抗となり、電流抑制能力が向上することになる。現実的なデバイスサイズや不純物濃度を変化させて得たシミュレーションの結果から、この電流抑制効果を抵抗値に換算すると、２倍から１００倍程度の効果のあることが明らかとなった。この第二の効果は、ゲート電極５の高抵抗ゲート電極５ｂが半導体材料で形成されていることにより発現する効果である。従って、ゲート電極５の材料として半導体としての特性を有する材料であれば、本発明の要件を満たすことができる。
　本発明は、本電子源装置に対向して、ＲＧＢ対応した蛍光体膜を配置したアノード板を配置すればＦＥＤとしての機能を発現させることができる。またアノード板として光電変換膜を配置すれば、撮像素子として用いることが可能である。

Claims (6)

  1. 　エミッタアドレス電極の上に形成された電子を放出するためのエミッタが複数配列されたエミッタアレイと、前記エミッタアレイに対向するように配置されたゲート電極とから成るマトリックス型冷陰極電子源装置において、
    　前記ゲート電極は、
    　前記エミッタアレイに対向する位置に配置されたエミッタ領域ゲート電極と、
    　前記エミッタ領域ゲート電極をゲート信号配線に接続するためのゲートアドレス電極と、
    　前記ゲートアドレス電極と前記エミッタ領域ゲート電極との間に介装された高抵抗領域とを有する
    マトリックス型冷陰極電子源装置。
  2. 　エミッタアドレス電極の上に形成され電子を放出するためのエミッタが複数配列されたエミッタアレイと、前記エミッタアレイに対向するように配置されたゲート電極とから成るマトリックス型冷陰極電子源装置において、
    　前記ゲート電極は、
    　前記エミッタアレイに対向する位置に配置されたエミッタ領域ゲート電極と、
    　前記エミッタ領域ゲート電極をゲート信号配線に接続するためのゲートアドレス電極と、
    　前記ゲートアドレス電極と前記エミッタ領域ゲート電極との間に介装された高抵抗領域とを有し、
    　前記ゲート電極の上部に絶縁層を介してシールド電極を配置し、
    　前記シールド電極を前記エミッタ領域ゲート電極に接続した
    マトリックス型冷陰極電子源装置。
  3. 　前記シールド電極は、前記高抵抗領域を覆うように配置されている
    請求項２に記載のマトリックス型冷陰極電子源装置。
  4. 　前記シールド電極が、前記ゲート電極と同一の材料で構成されている
    請求項２に記載のマトリックス型冷陰極電子源装置。
  5. 　前記ゲート電極の前記高抵抗領域以外の領域は、Ｎ型の不純物を高濃度に導入したポリシリコン膜で形成されており、
    　前記高抵抗領域は、不純物が導入されていないポリシリコン膜、または低濃度の不純物を導入したポリシリコン膜で形成されている
    請求項１または請求項２に記載のマトリックス型冷陰極電子源装置。
  6. 　前記高抵抗領域の抵抗値が、５０ｋΩ以上１０ＭΩ以下である
    請求項１または請求項２に記載のマトリックス型冷陰極電子源装置。
PCT/JP2009/001911 2008-05-12 2009-04-27 マトリックス型冷陰極電子源装置 WO2009139122A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/991,005 US8384281B2 (en) 2008-05-12 2009-04-27 Matrix-type cold-cathode electron source device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008124316A JP5151667B2 (ja) 2008-05-12 2008-05-12 マトリックス型冷陰極電子源装置
JP2008-124316 2008-05-12

Publications (1)

Publication Number Publication Date
WO2009139122A1 true WO2009139122A1 (ja) 2009-11-19

Family

ID=41318499

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001911 WO2009139122A1 (ja) 2008-05-12 2009-04-27 マトリックス型冷陰極電子源装置

Country Status (3)

Country Link
US (1) US8384281B2 (ja)
JP (1) JP5151667B2 (ja)
WO (1) WO2009139122A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294351B2 (en) * 2008-03-04 2012-10-23 Panasonic Corporation Matrix-type cold-cathode electron source device
CN102097272B (zh) * 2011-01-10 2012-06-27 福州大学 阳栅同基板的三极结构场致发射显示器
US8536564B1 (en) * 2011-09-28 2013-09-17 Sandia Corporation Integrated field emission array for ion desorption
US8814622B1 (en) 2011-11-17 2014-08-26 Sandia Corporation Method of manufacturing a fully integrated and encapsulated micro-fabricated vacuum diode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102637A (ja) * 1997-09-29 1999-04-13 Futaba Corp Ｍｏｓｆｅｔ型電子放出素子
JP2000149762A (ja) * 1998-11-06 2000-05-30 Nec Corp 電界放出型冷陰極
JP2001236877A (ja) * 2000-02-24 2001-08-31 Makoto Ishida 光検出装置
JP2002299264A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2003203555A (ja) * 2001-12-28 2003-07-18 Korea Electronics Telecommun 電界放出素子
JP2004241292A (ja) * 2003-02-07 2004-08-26 Sony Corp 冷陰極電界電子放出表示装置
JP2006120624A (ja) * 2004-09-24 2006-05-11 Matsushita Toshiba Picture Display Co Ltd 電子源装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034480A (en) * 1993-07-08 2000-03-07 Micron Technology, Inc. Identifying and disabling shorted electrodes in field emission display
JP3168795B2 (ja) * 1993-11-05 2001-05-21 双葉電子工業株式会社 表示装置
JP3232195B2 (ja) 1994-07-15 2001-11-26 松下電工株式会社 電子放出素子
JP2770755B2 (ja) 1994-11-16 1998-07-02 日本電気株式会社 電界放出型電子銃
JP2897674B2 (ja) * 1995-02-28 1999-05-31 日本電気株式会社 電界放出型冷陰極とこれを用いた電子銃
US5578896A (en) * 1995-04-10 1996-11-26 Industrial Technology Research Institute Cold cathode field emission display and method for forming it
US5591352A (en) * 1995-04-27 1997-01-07 Industrial Technology Research Institute High resolution cold cathode field emission display method
US5633561A (en) * 1996-03-28 1997-05-27 Motorola Conductor array for a flat panel display
JP3764906B2 (ja) * 1997-03-11 2006-04-12 独立行政法人産業技術総合研究所 電界放射型カソード
JP2000215793A (ja) 1999-01-21 2000-08-04 Sharp Corp 電界放出型冷陰極及びその製造方法
JP4196490B2 (ja) * 1999-05-18 2008-12-17 ソニー株式会社 冷陰極電界電子放出表示装置用カソード・パネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソード・パネルの製造方法
KR100413815B1 (ko) * 2002-01-22 2004-01-03 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
KR20060000751A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 전자방출소자 및 이를 이용한 전자방출 표시장치
US20060066198A1 (en) * 2004-09-24 2006-03-30 Matsushita Toshiba Picture Display Co., Ltd. Electron source apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102637A (ja) * 1997-09-29 1999-04-13 Futaba Corp Ｍｏｓｆｅｔ型電子放出素子
JP2000149762A (ja) * 1998-11-06 2000-05-30 Nec Corp 電界放出型冷陰極
JP2001236877A (ja) * 2000-02-24 2001-08-31 Makoto Ishida 光検出装置
JP2002299264A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2003203555A (ja) * 2001-12-28 2003-07-18 Korea Electronics Telecommun 電界放出素子
JP2004241292A (ja) * 2003-02-07 2004-08-26 Sony Corp 冷陰極電界電子放出表示装置
JP2006120624A (ja) * 2004-09-24 2006-05-11 Matsushita Toshiba Picture Display Co Ltd 電子源装置

Also Published As

Publication number Publication date
US8384281B2 (en) 2013-02-26
US20110057555A1 (en) 2011-03-10
JP2009272272A (ja) 2009-11-19
JP5151667B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JPH08236047A (ja) 電気的に保護されたフラットディスプレイスクリーンの陽極
JP4424622B2 (ja) 発光装置及び表示装置
WO2009139122A1 (ja) マトリックス型冷陰極電子源装置
US5838095A (en) Field emission display
US6060841A (en) Field emission element
US7663297B2 (en) Light emission device and display device
US7339324B2 (en) Electron emission device and electron emission display using the same
US20070080646A1 (en) Flat display unit
EP1780743B1 (en) Electron emission device and electron emission display using the same
CN100487846C (zh) 电子发射器件
US20060238106A1 (en) Electron emission display
KR100778517B1 (ko) 발광 장치 및 표시 장치
JPH11111156A (ja) 電界放出素子
KR101107133B1 (ko) 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
KR100415607B1 (ko) 전계 방출 표시소자
US20070188088A1 (en) Image display apparatus
CN1971805A (zh) 电子发射器件和利用电子发射器件的电子发射显示器
US20080088220A1 (en) Electron emission device
US7468577B2 (en) Electron emission display having a spacer with inner electrode inserted therein
KR100296709B1 (ko) 전계방출디스플레이
KR20060029077A (ko) 전자방출 표시장치용 화소 구조 및 이를 이용한 전자방출표시장치
KR20080019102A (ko) 전극의 구동 전압 왜곡을 방지할 수 있는 전자 방출디스플레이
KR20020031818A (ko) 전계방출표시소자의 필드 에미터
KR20070106109A (ko) 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
KR20080011539A (ko) 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09746329

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12991005

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09746329

Country of ref document: EP

Kind code of ref document: A1