JP2003196230A - デバイス識別の付与を備えた通信の方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 マスタ・デバイスと少なくとも１つのグルー
プの複数のスレーブ・デバイスとの間で通信を行うため
の通信システムを提供する。 【解決手段】 通信システムは、マスタ・デバイス１と
複数のスレーブ・デバイス３０を接続するバス５に加え
て、複数のデバイス３０をデイジーチェーンＤＣ１〜Ｎ
で接続するデイジーチェーン接続線７−１〜Ｎを備え
る。このデイジーチェーンによって、スレーブ・デバイ
ス・グループ内の各スレーブ・デバイスに対し、自動的
にデバイス識別子を付与したり、あるいは共有可能な資
源の割当順序における順番を付与する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には通信に
関し、特に、デイジーチェーンを備えた回路、装置等の
システムにおける通信の方法および装置に関するもので
ある。

【０００２】

【従来の技術】従来、回路、装置、システム等におい
て、それらに含まれる種々の集積回路チップ、ユニッ
ト、機器等のデバイス間で通信を行うため、それらデバ
イスの識別をすることが必要である。システムにおける
このようなデバイスの識別法として、種々の方法があ
る。第１の方法として、デバイス固有の識別子を、シス
テムにおける通信のためのデバイス識別子あるいはアド
レスとして使用する方法がある。デバイス固有の識別子
とは、例えば集積回路チップにおいて、製造時にＲＯＭ
に焼き付けられる番号等である。このようなデバイス固
有の識別子を使用する規格として、ボード上のチップ実
装のテストにおいて使用されるＪＴＡＧ規格，多くのオ
ーディオ製品において使用されるIIC（例：Audio I/F
（IIC））がある。第２の方法として、ブランチ、リー
フのようなデバイスに対し外部からアドレスを割り当て
る方法がある。この方法を使用する例としては、IEEE13
94規格がある。さらに第３の方法として、デバイスの識
別子すなわちアドレスが方式で予め定められているもの
がある。この例としては、SCSI-2規格がある。この規格
では、プリンタ、ディスプレイ等のデバイスには、特定
のアドレスがオペレーティング・システムによって予め
推奨されている。

【０００３】

【発明が解決しようとする課題】上記のデバイス固有の
識別子を使用する第１の方法の場合、特に集積回路チッ
プの場合では、この固有識別子は、デバイスの製造業
者、デバイスの機能等による種類に依存して、各デバイ
スに固有のデバイス識別子が割り当てられ、デバイス内
のＲＯＭに書き込まれるようになっている。したがっ
て、同じデバイス種類のものであっても、異なった製造
業者の製造したデバイスには、異なったデバイス識別子
が付与されている。このため、オーディオ製品等のよう
なシステムにおいて、使用されているデバイスを、これ
と同じデバイス種類であるが異なった製造業者のデバイ
スへ単に置き換えることは、簡単に行うことができな
い。このような置き換えを行いたい場合には、置き換え
前のデバイスのシステム内におけるデバイス識別子を、
置き換え後のデバイスのデバイス識別子に置換すること
も必要となる。これには、ソフトウェアの書き換え、Ｒ
ＯＭの内容の書き換え等が含まれる。また、別の問題と
して、システム内で同じ種類のデバイスを複数個使用し
ようとする場合、同じデバイス識別子が割り当てられた
デバイスを使用することはできないため、そのための対
策として、１つのデバイスに対し複数のデバイス識別子
をＲＯＭに焼き付け、それらの１つをデバイスの使用時
に選択できるようにすることも必要となる。さらに、デ
バイスの固有識別子ではなく他のデバイス識別子を必要
とするシステムにおいて、そのデバイスに対し新たにデ
バイス識別子またはアドレスを付与しなければならな
い。さらにまた、デバイス固有識別子は、製造業者を識
別する部分も含むため、非常に冗長な番号となってい
る。

【０００４】一方、上記第２の方法では、デバイスに外
部からアドレスを付与することが必要であるため、その
アドレス付与のためのハードウェア、ソフトウェアが必
要となる。

【０００５】上記第３の方法では、オペレーティング・
システム等において、特定のデバイスが使用するアドレ
スが予め推奨されているため、アドレス割当に制限があ
る。また、システムに接続できるデバイスの数にも制限
がある。

【０００６】したがって、本発明の目的は、回路、装置
等のシステムにおける通信において、システム内のデバ
イスに対し、そのシステム内の多数のデバイスにおける
そのデバイスの番号またはシステム内番号を識別するた
めの識別子を、自動的に付与することができる通信の方
法および装置を提供することである。

【０００７】また、本発明の別の目的は、上記のような
システムにおける通信において、システム内のデバイス
に対し、共有可能な資源の割当順序等の所定の順序にお
ける順番を識別するための識別子を、自動的に付与する
ことができる通信の方法および装置を提供することであ
る。

【０００８】さらに、本発明の別の目的は、上記のよう
なシステムにおいて、上記の識別子を用いた可変時分割
多重通信の方法および装置を提供することである。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明による、複数のデバイスを含むシステムにお
いての前記複数のデバイス間での通信を行う通信システ
ムは、前記複数のデバイスを互いに接続するバスと、前
記複数のデバイスをデイジーチェーンで接続するデイジ
ーチェーン接続線と、を含むことを特徴とする。

【００１０】本発明によれば、前記複数のデバイスは、
マスタ・デバイスと少なくとも１つのグループの複数の
スレーブ・デバイスから成り、前記通信システムにおい
て、前記マスタ・デバイスと前記複数のスレーブ・デバ
イスの各々との間での通信を行うため、前記バスは、前
記マスタ・デバイスと前記１つのグループの前記複数の
スレーブ・デバイスの各々とを接続し、前記デイジーチ
ェーン接続線は、前記１つのグループの前記複数のスレ
ーブ・デバイスをデイジーチェーンで接続するようにで
きる。

【００１１】本発明によれば、前記デイジーチェーン接
続線は、前記複数のスレーブ・デバイス内の各々のデバ
イスに対し、前記複数のスレーブ・デバイス内の当該デ
バイスの番号または前記システムにおける所定の順序に
おける当該デバイスの順番を識別するためのデバイス識
別子を割り当てるために使用することができる。

【００１２】また、本発明によれば、前記少なくとも１
つのグループは、複数のグループの前記複数のスレーブ
・デバイスから成るようにできる。また、前記デイジー
チェーン接続線は、前記１グループの前記複数のスレー
ブ・デバイスに対しデバイス識別子を付与するために使
用することができる。この場合、前記デイジーチェーン
接続線は、前記複数のグループのスレーブ・デバイスの
各々に対し１つ設けることができる。このとき、複数の
前記デイジーチェーン接続線の各々に接続した前記１グ
ループのスレーブ・デバイスは、これらが接続した前記
デイジーチェーン接続線の識別子を有するようにでき
る。

【００１３】また、本発明によれば、さらに、１つのグ
ループの前記複数のスレーブ・デバイスにデバイス識別
子を付与するための装置を含み、該デバイス識別子付与
装置は、前記１つのグループの複数のスレーブ・デバイ
スの内の前記デイジーチェーンの最上流に位置する最上
流デバイスに設けた、第１の時点でデバイス識別子付与
トークンを前記デイジーチェーンの下流に向かって送出
するデバイス識別子付与トークン発生手段であって、該
最上流デバイスが第１のデバイス識別子を有する、前記
のデバイス識別子付与トークン発生手段と、前記最上流
デバイスに設けた、前記第１のデバイス識別子を記憶す
る記憶手段と、前記デイジーチェーンの下流に位置する
各下流デバイスに設けた時間測定手段であって、前記デ
バイス識別子付与トークンを第２の時点で受けたときの
前記第１時点と第２時点との時間差を測定する、前記の
時間測定手段と、前記各下流デバイスに設けたデバイス
識別子決定手段であって、測定した前記時間差に基づい
て、該各下流デバイスの自己のデバイス識別子を決定す
る、前記の決定手段と、前記各下流デバイスに設けた、
前記の決定したデバイス識別子を記憶する記憶手段と、
から成り、これによって、前記最上流デバイスの前記第
１デバイス識別子と前記下流デバイスの各々に対し決定
した前記第１デバイス識別子とは異なった各前記デバイ
ス識別子によって、前記複数のデバイスを識別するよう
にすることができる。

【００１４】また、本発明によれば、前記バスは、前記
マスタ・デバイスと前記複数のスレーブ・デバイスとの
各々の間でのデータおよび制御信号の双方を含む情報の
伝送を行うようにできる。

【００１５】また、本発明によれば、前記通信は、前記
通信を時分割多重で行うようにできる。この場合、前記
通信は、少なくとも２以上の異なった伝送帯域で行うよ
うにできる。このとき、前記通信は、連続した時間スロ
ットを用いて行うようにできる。前記異なった伝送帯域
は、所定の時間フレーム内に使用する時間スロット数が
異なることによって実現することができる。各前記スレ
ーブ・デバイスに対する前記の使用時間スロット数は、
可変とすることができる。前記使用時間スロット数は、
予め設定することができる。前記使用時間スロット数
は、０または１以上の整数とすることができる。また、
本発明によれば、前記デイジーチェーン接続線は、前記
１つのグループの複数のスレーブ・デバイスの各々に対
し時間スロットを割り当てるための時間スロット割当ト
ークンを、前記１つのグループの複数のスレーブ・デバ
イス間で伝達するのに使用することができる。この場
合、前記１つのグループの複数のスレーブ・デバイスの
各々は、前記１つのグループの複数のスレーブ・デバイ
ス間で、前記時間スロット割当トークンを伝達し、該時
間スロット割当トークンを受けた特定の前記スレーブ・
デバイスは、前記時間スロットを利用する場合、該時間
スロット割当トークンを受けた時、前記時間スロットの
利用を開始し、前記使用時間スロット数だけ前記時間ス
ロットを利用し、前記使用時間スロット数の時間スロッ
トの使用が終えた時、前記時間スロットの利用を終了
し、前記使用時間スロット数の前記時間スロットのうち
の最後に利用した前記時間スロットに後続する前記時間
スロットを、前記１つのグループの複数のスレーブ・デ
バイスのうちの前記デイジーチェーンに接続された次の
スレーブ・デバイスに割り当てるため、前記次のスレー
ブ・デバイスに対し前記時間スロット割当トークンを渡
すようにすることができる。

【００１６】また、本発明によれば、前記バスは、シリ
アルバスとすることができる。この場合、前記シリアル
バスを介しての通信は、通信時間フレームの間に実行
し、前記通信時間フレームは、第１の基準クロックの１
周期に等しくすることができる。この場合、前記シリア
ルバスを介しての通信は、データおよび制御信号の双方
に対し共通の通信フォーマットで行うことができる。前
記共通通信フォーマットは、初期化時には、少なくとも
１つのコマンド・フィールドを含み、動作時には、少な
くとも１つのコマンド・フィールドと、少なくとも１つ
のデータ・チャンネル・フィールドと、を含むようにで
きる。前記コマンド・フィールドは、デバイス識別子を
含むようにできる。前記システムが複数のデイジーチェ
ーン接続線を含むとき、前記コマンド・フィールドは、
デイジーチェーン番号を含むようにできる。

【００１７】さらに、本発明による、複数のデバイスに
デバイス識別子を付与する方法は、前記複数のデバイス
をデイジーチェーンで接続するステップと、前記複数の
デバイスの内の前記デイジーチェーンの最上流に位置す
る最上流デバイスから、前記デイジーチェーンの下流に
向かって、デバイス識別子付与トークンを第１の時点に
て送出するステップであって、該最上流デバイスが第１
のデバイス識別子を有する、前記のステップと、前記デ
イジーチェーンの下流に位置する各下流デバイスが、前
記デバイス識別子付与トークンを第２の時点で受けるス
テップと、前記各下流デバイスが、前記第１時点と前記
第２時点との間の時間差に基づいて、該各下流デバイス
が、自己のデバイス識別子を決定するステップであっ
て、該デバイス識別子が、前記第１デバイス識別子とは
異なる、前記のステップと、から成り、これによって、
前記最上流デバイスの前記第１デバイス識別子と前記下
流デバイスの各々に対し決定した前記第１デバイス識別
子とは異なった各前記デバイス識別子によって、前記複
数のデバイスを識別すること、を特徴とする。

【００１８】本発明によれば、前記第１時点は、第１の
基準クロックにより定め、前記時間差を、前記第１時点
からの第２の基準クロックの数をカウントすることによ
り、カウント値を発生するようにできる。また、前記カ
ウント値に基づき前記デバイス識別子を定めることがで
きる。さらに、前記デバイスの各々は、前記デバイス識
別子を格納するための記憶手段を有するようにできる。

【００１９】また、本発明によれば、前記複数のデバイ
スは、同種のデバイスとすることができ、また、該同種
のデバイスは、入力デバイスまたは出力デバイスのいず
れかとすることができる。

【００２０】また、本発明による、マスタ・デバイスと
複数のスレーブ・デバイスとを含むシステムにおいて、
前記マスタ・デバイスが前記複数のスレーブ・デバイス
を識別する方法は、Ａ．前記マスタ・デバイスが前記複
数のスレーブ・デバイスにデバイス識別子を付与するス
テップであって、上述のデバイス識別付与方法を実行す
ることにより前記複数のスレーブ・デバイスのデバイス
識別子を決定するステップと、から成る、前記のステッ
プと、Ｂ．前記マスタ・デバイスが、前記デバイス識別
子付与方法によって前記複数のスレーブ・デバイスに与
えられる前記デバイス識別子によって、前記複数のスレ
ーブ・デバイスを識別するステップと、から成る。

【００２１】本発明によれば、前記マスタ・デバイス
は、前記デバイス識別子付与方法によって前記複数のス
レーブ・デバイスに対し与えられる前記デバイス識別子
を、予め前記マスタ・デバイスに設けた記憶手段に格納
するようにできる。あるいは、前記マスタ・デバイス
は、前記デバイス識別子付与方法によって前記複数のス
レーブ・デバイスに対し与えられる前記デバイス識別子
を、前記スレーブ・デバイスから受けて、前記マスタ・
デバイス内の記憶手段に格納するようにできる。

【００２２】また、本発明によれば、前記複数のスレー
ブ・デバイスが、複数のグループのスレーブ・デバイス
から成るようにできる。この場合、前記複数のグループ
のスレーブ・デバイスを、複数の前記デイジーチェーン
でそれぞれ接続することによって、各グループのスレー
ブ・デバイスに対する前記デバイス識別子を付与し、前
記複数のデイジーチェーンにそれぞれ接続した前記複数
のグループのスレーブ・デバイスに対し、デバイス・グ
ループ識別子を付与し、これによって、前記複数のグル
ープのスレーブ・デバイスのうちの各スレーブ・デバイ
スを、前記デバイス・グループ識別子と前記デバイス識
別子との組み合わせで識別するようにできる。

【００２３】また、本発明による、マスタ・デバイスと
複数のスレーブ・デバイスとの間でデータを伝送するデ
ータ伝送方法は、上述のデバイス識別方法によって得た
前記デバイス識別子を使用して、前記マスタ・デバイス
が前記複数のスレーブ・デバイスとの間でデータ伝送す
ること、を特徴とする。

【００２４】また、本発明による、複数のデバイスにデ
バイス識別を付与するための装置は、前記複数のデバイ
スをデイジーチェーンで接続するデイジーチェーン接続
線と、前記複数のデバイスの内の前記デイジーチェーン
の最上流に位置する最上流デバイスに設けた、第１の時
点でデバイス識別子付与トークンを前記デイジーチェー
ンの下流に向かって送出するデバイス識別子付与トーク
ン発生手段であって、該最上流デバイスが第１のデバイ
ス識別子を有する、前記のデバイス識別子付与トークン
発生手段と、前記最上流デバイスに設けた、前記第１の
デバイス識別子を記憶する記憶手段と、前記デイジーチ
ェーンの下流に位置する各下流デバイスに設けた時間測
定手段であって、前記デバイス識別子付与トークンを第
２の時点で受けたときの前記第１時点と第２時点との時
間差を測定する、前記の時間測定手段と、前記各下流デ
バイスに設けたデバイス識別子決定手段であって、測定
した前記時間差に基づいて、該各下流デバイスの自己の
デバイス識別子を決定する、前記の決定手段と、前記各
下流デバイスに設けた、前記の決定したデバイス識別子
を記憶する記憶手段と、から成り、これによって、前記
最上流デバイスの前記第１デバイス識別子と前記下流デ
バイスの各々に対し決定した前記第１デバイス識別子と
は異なった各前記デバイス識別子によって、前記複数の
デバイスを識別する。

【００２５】さらに、本発明は、デバイスであって、デ
イジーチェーンの上流側に接続するための入力端子と、
前記デイジーチェーンの下流側に接続するための出力端
子と、該デバイスの前記デイジーチェーン内での位置に
基づき、該デバイスに対しデバイス識別子を付与するデ
バイス識別付与手段と、から成るデバイスを提供する。

【００２６】本発明によれば、前記デバイス識別付与手
段は、時間測定手段であって、第１の時点でデイジーチ
ェーンの最上流から送出されたデバイス識別子付与トー
クンを第２の時点で受けたときの前記第１時点と第２時
点との時間差を測定する、前記の時間測定手段と、デバ
イス識別子決定手段であって、測定した前記時間差に基
づいて、自己のデバイス識別子を決定する、前記の決定
手段と、前記の決定したデバイス識別子を記憶する記憶
手段と、を含むようにできる。

【００２７】また、本発明による、マスタ・デバイスと
複数のスレーブ・デバイスとを含むシステムにおいて
の、前記マスタ・デバイスが前記複数のスレーブ・デバ
イスを識別するデバイス識別システムは、上述のデバイ
ス識別付与装置と、該デバイス識別付与装置により付与
された前記複数のスレーブ・デバイスの前記デバイス識
別子を記憶するため、前記のマスタ・デバイスに設けた
記憶手段と、を含み、これによって、前記マスタ・デバ
イスが、前記複数のスレーブ・デバイスを前記マスタ・
デバイスに記憶した前記スレーブ・デバイスの前記デバ
イス識別子によって識別すること、を特徴とする。

【００２８】本発明によれば、前記複数のスレーブ・デ
バイスが、複数のグループのスレーブ・デバイスから成
るようにできる。この場合、前記複数のグループのスレ
ーブ・デバイスを、複数の前記デイジーチェーンでそれ
ぞれ接続することによって、各グループのスレーブ・デ
バイスに対する前記デバイス識別子を付与し、前記複数
のデイジーチェーンにそれぞれ接続した前記複数のグル
ープのスレーブ・デバイスに対し、デバイス・グループ
識別子を付与し、これによって、前記複数のグループの
スレーブ・デバイスのうちの各スレーブ・デバイスを、
前記デバイス・グループ識別子と前記デバイス識別子と
の組み合わせで識別するようにすることができる。

【００２９】

【発明の実施の形態】次に、本発明の実施形態につい
て、図面を参照して詳細に説明する。先ず図１を参照す
ると、これには、本発明を組み込んだ基本構成の実施形
態である通信システムＡを示している。このシステムＡ
は、図示のように、１つのマスタ・デバイス１と、複数
のスレーブ・デバイス・グループ３−１〜３−Ｎ（ＳＤ
Ｇ１〜Ｎ）と、これらスレーブ・デバイス・グループの
各々をマスタ・デバイス１と接続するバス５とで構成さ
れている。各スレーブ・デバイス・グループは、例えば
図示のように少なくとも１つ、例えば複数のスレーブ・
デバイス３０−１−１〜３０−１−Ｎ、または３０−２
−１〜３０−２−Ｎを備えている。これらスレーブ・デ
バイスの各々は、バス５に接続されている。また、通信
システムＡは、さらに少なくとも１つのデイジーチェー
ン、例えばＤＣ１〜ＤＣＮを備えている。各デイジーチ
ェーンは、各スレーブ・デバイス・グループに対応して
いて、１つのデイジーチェーンは、１つのグループ内の
スレーブ・デバイスに関係している。例えばスレーブ・
デバイス・グループ３−１においては、デイジーチェー
ンＤＣ１は、デイジーチェーン接続線７−１によって、
複数のスレーブ・デバイスをデイジーチェーン形式で接
続している。他のスレーブ・デバイス・グループには、
デイジーチェーン接続線７−２〜７−Ｎが設けられてい
る。

【００３０】図１に示した通信システムＡにおいては、
マスタ・デバイス１と各スレーブ・デバイス・グループ
ＳＤＧ１〜Ｎ内の各スレーブ・デバイス３０との間にお
けるコマンド等の制御信号およびデータは、バス５を介
して伝送される。このバスは、シリアルバスであるが、
パラレルバスで構成することもできる。この伝送におい
て使用するデバイスの識別子は、各スレーブ・デバイス
・グループ３−１〜３−Ｎに設けた各デイジーチェーン
ＤＣ１〜ＤＣＮによって自動的に付与される。すなわ
ち、スレーブ・デバイス・グループＳＤＧ１内のスレー
ブ・デバイス３０−１−１〜３０−１−Ｎの各々のデバ
イス識別子（デバイスＩＤ）は、デイジーチェーンＤＣ
１によってデバイスＩＤ付与トークンまたは資源割当ト
ークン（後述）をスレーブ・デバイス間で伝達させるこ
とによって付与されるように構成している。デイジーチ
ェーンＤＣ１がスレーブ・デバイス３０−１−１〜３０
−１−Ｎに与えるデバイスＩＤは、システム設計時に予
め分かっているときには、マスタ・デバイス１のメモリ
にそれらのデバイスＩＤを予め記憶しておくようにする
ことができる。尚、システム設計時に判明していないと
きには、それらスレーブ・デバイスに割り当てるデバイ
スＩＤは、マスタ・デバイスとスレーブ・デバイスとの
間の通信によってマスタ・デバイスが保有するようにす
ることもできる。尚、図１に示した構成では、スレーブ
・デバイス・グループが複数あるため、デバイス・グル
ープ間でスレーブ・デバイスを区別するために、スレー
ブ・デバイス・グループの識別子あるいはデイジーチェ
ーンの識別子が必要となる。このようなスレーブ・デバ
イス・グループ識別子は、各スレーブ・デバイス・グル
ープ内に設けるスレーブ・デバイスのＲＯＭまたはＲＡ
Ｍに格納したり、もしくは外部設定端子（Ｈは“１”、
Ｌは“２”）で設定するようにすることができる。

【００３１】上記のようにしてスレーブ・デバイスの各
々に与えるデバイスＩＤ（スレーブ・デバイス・グルー
プ識別子も含む場合がある）は、前述のように、通信シ
ステムＡ内におけるスレーブ・デバイスの番号すなわち
システム内番号として使用したり、あるいはこのシステ
ム内における共有可能な資源の割当順序のような所定の
順序における順番として使用したりすることができる。

【００３２】通信システムＡの動作については、本シス
テムは、例えば後述のように、可変時分割多重（ＶＴＤ
ＭＣＡ：Variable Time Division Multiplex Command a
nd Audio data）を用いることで動作させることができ
る。例えば、可変時分割多重においては、一定の通信時
間フレーム毎に、連続した複数の時間スロットを設け、
そしてこれら時間スロットを複数のチャンネルの各々に
割り当てることによって、一定の通信フォーマットを使
用して通信するようにシステムを動作させることができ
る。

【００３３】次に、図２を参照して、図１の本発明の通
信システムＡをより具体化した１実施形態であるオーデ
ィオ・マルチチップ・システムＢについて説明する。こ
のシステムＢは、マスタ・デバイスとしてデジタル・シ
グナル・プロセッサ（ＤＳＰ）１Ｂを備え、そしてスレ
ーブ・デバイスとして、入力（ＩＮ）デバイス・グルー
プにＮ個のスレーブ・デバイス３０−１−１Ｂ，３０−
１−２Ｂ…３０−１−ＮＢ（２つのみ示す）を、出力
（ＯＵＴ）デバイス・グループにＮ個のスレーブ・デバ
イス３０−２−１Ｂ，３０−２−２Ｂ…３０−２−ＮＢ
（２つのみ示す）を備えている。したがって、システム
Ｂは、２つのスレーブ・デバイス・グループを備えてい
る。ここで、ＩＮデバイス（ＤＳＰから入力を受けるデ
バイス）には、デジタル−アナログ変換器（ＤＡＣ）、
その他のデバイスが含まれ、ＯＵＴデバイス（ＤＳＰに
出力を供給するデバイス）には、アナログ−デジタル変
換器（ＡＤＣ）その他のデバイスが含まれる。尚、後述
のように、コーデック（ＣＯＤＥＣ）のようなＩＮ／Ｏ
ＵＴデバイス、ＰＬＬのような信号処理としての入力／
出力のないＮＯデバイスもシステム内に含むことができ
る。システムＢにおいては、ＤＳＰ１ＢとＩＮデバイス
３０−１−１Ｂ〜ＮＢおよびＯＵＴデバイス３０−２−
１Ｂ〜ＮＢとを相互に接続するためのバスとして、導体
５０Ｂと導体５２Ｂとを備えている。すなわち、マスタ
・デバイスから複数のスレーブ・デバイスへの伝送に対
し１本の接続線、そして複数のスレーブ・デバイスから
マスタ・デバイスへの伝送に対し１本の接続線を設けて
いる。さらに、フレーム同期クロックを供給するための
導体６０と、ポート同期クロックを供給するための導体
６２とを設けている。システムＢはまた、２つのスレー
ブ・デバイス・グループに対するデイジーチェーンとし
て、ＩＮデバイス・グループのデバイス３０−１−１Ｂ
〜ＮＢに対するデイジーチェーンＤＣ１Ｂと、ＯＵＴデ
バイス・グループのデバイス３０−２−１Ｂ〜ＮＢに対
するデイジーチェーンＤＣ２Ｂとを備えている。尚、後
述のように、デバイスＩＤ（device ID）として、ＩＮ
デバイス３０−１−１Ｂには“１”が、そしてＩＮデバ
イス３０−１−２Ｂには“２”が付与される。これと同
様に、デバイスＩＤとして、ＯＵＴデバイス３０−２−
１Ｂには“１”が、そしてＯＵＴデバイス３０−２−２
Ｂには“２”が付与される。これら２つのデバイス・グ
ループを識別するためには、さらに、スレーブ・デバイ
ス・グループ識別子が、各グループに属するデバイスの
ＲＯＭに予め焼き付けられる等の方法によって付与され
る。例えば、ＩＮデバイス・グループには“１”、そし
てＯＵＴデバイス・グループには“２”等が付される。

【００３４】詳細には、ＤＳＰ１Ｂは、一般に入手可能
なデジタル・シグナル・プロセッサを使用することがで
き、そしてこれは、送信用の通信フレーム（ＦＳＸ）と
受信用の通信フレーム（ＦＳＲ）を定めるフレーム同期
クロックを供給するポートと、送信用ポート同期クロッ
ク（ＣＬＫＸ）と受信用ポート同期クロック（ＣＬＫ
Ｒ）を供給するポートと、そしてこのＤＳＰのシリアル
・ポートを構成する、コマンドおよびデータの送信のた
めのデータ送信ポートＤＸとそしてそれらの受信のため
のデータ受信ポートＤＲとを備えている。一方、ＩＮデ
バイスおよびＯＵＴデバイスの各々は、導体６０を介し
てフレーム同期クロックを受けるＬＲＣＫポートと、導
体６２を介してポート同期クロックを受けるＢＣＫポー
トと、導体５０Ｂを介してＤＳＰ１Ｂからのデータおよ
びコマンドを受ける入力ポートＰＤＩと、導体５２Ｂを
介してＤＳＰ１Ｂに対し状態やデータを出力する出力ポ
ートＰＤＯとを備えている。さらに、これらデバイスに
は、各デバイスに対しデバイスＩＤを付与するため、デ
イジーチェーンの入力ポートＤＣＩと出力ポートＤＣＯ
とを備えている。これらポートは、デイジーチェーンを
構成するデイジーチェーン接続線７−１Ｂまたは７−２
Ｂのいずれかに接続されている。尚、ＩＮデバイスに
は、ＤＡＣである場合のそのアナログ出力端子は図示し
ておらず、また、ＯＵＴデバイスでは、これがＡＤＣで
ある場合のそのアナログ入力端子は図示しておらず、デ
ジタル信号を伝達する線のみを示している。

【００３５】次に、図３を参照して、デイジーチェーン
を用いてデバイスＩＤ（またはデバイス番号）を付与す
る回路等を詳細に説明する。尚、図３には、図２のシス
テムＢ内のＩＮデバイス３０−１−１Ｂ，３０−１−２
Ｂの２つのデバイスのみを示しているが、他のＩＮデバ
イスおよびＯＵＴデバイスについても同様である。ＩＮ
デバイス３０−１−１Ｂは、デイジーチェーンＤＣ１Ｂ
の一部を構成する回路として、当該デバイスにデバイス
ＩＤ付与するためのデバイスＩＤ付与回路７０−１Ｂ
と、当該デバイスに共有可能な資源であるバスの利用の
順番（本例では、通信フレーム内の連続した多数の時間
スロットのうちの特定の順番の時間スロット）を割り当
てるための時間スロット割当回路７２−１Ｂとを備えて
いる。これら回路の入力は、ＤＣＩポートを介してデイ
ジーチェーンの上流側の接続線７−１ＢＵ１に、そして
それらの出力は、ＤＣＯポートを介して下流側の接続線
７−１ＢＤ１に接続されている。尚、上流側接続線７−
１ＢＵ１は、基準電圧に接続されており、そして下流側
接続線７−１ＢＤ１は、１つ下流のＩＮデバイス３０−
１−２Ｂの上流側接続線７−１ＢＵ２に接続されてい
る。ＩＮデバイス３０−１−２Ｂも、同様に、同じＩＤ
付与回路７０−２Ｂとスロット割当回路７２−２Ｂとを
備え、そして下流側接続線７−１ＢＤ２は、さらに１つ
下位のＩＮデバイスの上流側接続線に接続されている。
これら回路の詳細については、以下で後述する。

【００３６】次に、図４を参照して、図２のオーディオ
・マルチチップ・システムＢの全体の動作について説明
する。図４には、本システムで利用する可変時分割多重
通信（ＶＴＤＭＣＡ）のフォーマットを示している。詳
細には、フレーム同期クロックであるＬＲＣＫは、オー
ディオ信号のサンプリング周波数と同じ周波数ｆｓの逆
数の周期１／ｆｓを有している。これは、従来のオーデ
ィオ製品において用いられているインターフェース（Au
dio Serial Interface）におけるデューティー比５０％
のものに比べ、デューティー比が５０％よりかなり小さ
くされており、例えばクロックＢＣＫの２周期分の
“Ｈ”区間にしている。その理由は、本発明によるＶＴ
ＤＭＣＡ通信インターフェースと、従来の通信インター
フェースとをそのデューティー比の違いによって識別で
きるようにすることによって、従来方式と共存可能とし
てコンパチビリティを保証するためである。ポート同期
クロックＢＣＫの周波数によって、フレーム同期クロッ
クの１周期の間に、多数の連続した時間スロットを定
め、これによって多チャンネルに対応可能としている。
これにより、時分割多重通信を実現している。また、図
４は、この多数の時間スロットをもつ通信フレームの間
において、初期化時と動作時においてＩＮデバイスおよ
びＯＵＴデバイスの入力ポートＰＤＩに入出力されるデ
ータおよびコマンドの入力フォーマットおよび出力ポー
トＰＤＯから出力されるデータおよびコマンドの出力フ
ォーマットを示している。初期化（initialization）時
においては、入力ＰＤＩのフォーマットは、図示のよう
に、先頭にコマンド・フィールド（ＣＭＤ）、そしてこ
れに多数の拡張コマンド・フィールド（ＥＭＤ）が続
く。尚、各フィールドは、３２ビットを有していて、上
記の１つの時間スロットの期間内に収まる長さを有して
いる。ＩＮデバイス等からの出力ＰＤＯのフォーマット
は、８ビットの状態フィールド（ＳＴＦ）が連続してお
り、この各状態フィールドはレジスタに格納された状態
データを含む。次に、動作時においては、入力ＰＤＩの
フォーマットは、先頭に３２ビットのコマンド・フィー
ルド（ＣＭＤ）、そしてこれに続いて、多数のｎ個のチ
ャンネルｃｈ１〜ｃｈｎの各々に対するオーディオ・チ
ャンネル・フィールド（Ｃｈ１〜Ｃｈ（ｎ））がある。
また出力ＰＤＯのフォーマットは、先頭に８ビットの状
態フィールド（ＳＴＦ）、そしてこれに続いて、ｍ個の
チャンネルの各々に対するオーディオ・チャンネル・フ
ィールド（Ｃｈ１〜Ｃｈ（ｍ））がある。尚、入力チャ
ンネルと出力チャンネルの数は異なった数とすることが
できるため、チャンネルの数ｍと数ｎとは同一としたり
あるいは異なった数とすることができる。すなわち、動
作時には、ＩＮデバイスは、入力データのみを受けるた
め、ＰＤＩフォーマットのみを使用し、そしてＯＵＴデ
バイスは、出力データを送出するだけであるので、ＰＤ
Ｏフォーマットのみを使用する。以上から分かるよう
に、本発明のＶＴＤＭＣＡ通信では、シリアルバスを時
分割多重で用いるものである。

【００３７】次に、図５を参照して、上記のコマンド・
フィールド、拡張コマンド・フィールド、オーディオ・
チャンネル・フィールドを説明する。詳細には、図５
（ａ）は、コマンド・フィールドの構造を示している。
このコマンドの先頭のＤＩＤフィールドは、デバイスＩ
Ｄ決定シーケンスの実行有無を示すフィールドであり、
このビットが“１”のときは、その決定シーケンスを実
行し、“０”のときは後続のコマンドを実行する。ＥＭ
Ｄフィールドは、図４に示した拡張コマンド・フィール
ドの後続の有無を示すフィールドであり、このビットが
“１”のときは、次のフィールドが拡張コマンド・フィ
ールドであることを示し、“０”のときは、次のフィー
ルドがオーディオ・チャンネル・フィールドであること
を示す。デイジーチェーン・セレクト・フィールド（Ｄ
ＣＳ）は、スレーブ・デバイス・グループを示すフィー
ルドであり、図２に示した例においては、ＩＮデバイス
に０を、ＯＵＴデバイスに１を割り当てている。“デバ
イスＩＤ（device id）”フィールドは、デバイスＩＤ
決定シーケンスで付与されたデバイス番号であり、デバ
イスの識別に使用する。この“デバイスＩＤ”フィール
ドが、“０ｘ００”のときは、デバイスは全て選ばれて
おらず、そして“０ｘ１Ｆ”のときは、デバイスは全て
選ばれている。この設定は、一度に同じ設定（例えば、
ＤＡＣのイネーブル、ミュートのオン／オフ等））を行
うことができる。“レジスタＩＤ（register id）”フ
ィールドは、ＩＮデバイスまたはＯＵＴデバイスの各々
の固有の内部レジスタに割り当てられた番号であり、こ
の番号は、レジスタの識別に使用する。このフィールド
には、Ｒ／Ｗフラグが含まれ、その内部レジスタへの書
き込みまたは読み出しを指定する。“データ（data）”
フィールドは、デバイスＩＤとレジスタＩＤとによって
選択した指定のデバイスの指定の内部レジスタに対する
データを含む。

【００３８】次に、図５（ｂ）に示した拡張コマンド・
フィールドについて説明すると、このフィールドは、Ｍ
ＳＢビットが未使用（rvd）である以外は、図５（ａ）
のコマンド・フィールドと同じ構造を有している。尚、
このフィールドの後には、拡張コマンド・フィールドし
か選択できない。

【００３９】図５（ｃ）は、状態フィールド（ＳＴＦ）
を示しており、これは、３２ビットのうちのビット８〜
１５の８ビットのみを使用する（図４では、８ビットと
して図示）。この状態フィールドは、コマンド・フィー
ルドまたは拡張コマンド・フィールドにおける要求に応
答して、スレーブ・デバイス内のレジスタに格納したス
レーブ・デバイスの状態を読み出してＤＳＰ１Ｂに送る
のに使用する。

【００４０】最後に、オーディオ・チャンネル・フィー
ルドは、図示していないが、オーディオ・データの伝送
に使用する。各々のオーディオ・チャンネル・フィール
ドは、これらフィールドに先行するコマンド・フィール
ドで選択されたデバイスのオーディオ・データとして扱
う。尚、オーディオ・フォーマットは、デバイス毎に任
意に選択することもできる。

【００４１】以上に説明したフォーマットからも分かる
ように、図２および図３に示したスレーブ・デバイスで
あるＩＮデバイスおよびＯＵＴデバイスには、図示して
いないが、各デバイスが占有するオーディオ・チャネル
を選択するレジスタを設けている。また、確認用とし
て、各デバイスのデバイスＩＤを格納するレジスタを設
けるのが好ましい。また、各デバイスの内部レジスタ
は、上述のように、各デバイスの内部レジスタにコント
ロール・データを設定するだけではなく、その内部レジ
スタから読み出すこともできる。図２のシステムでは、
読み出し用ポートとしてＰＤＯポートを使っているが、
ＰＤＯをＨｉｚ（高インピーダンス、すなわち開放）出
力にすることにより、全てのデバイスのＰＤＯポートを
ワイヤドオア接続できる。レジスタのリード／ライトの
タイミングについては、当業者であれば任意に設計する
ことができるので、その詳細については説明を省略す
る。

【００４２】次に、図６のフローチャートを参照して、
図２に示したオーディオ・マルチチップ・システムＢの
全体の動作について説明する。尚、このフローチャート
は、ホスト・コントローラ(本例ではＤＳＰ)からの制御
を示している。先ず、ステップ６０において、ＶＴＤＭ
ＣＡ通信モードを使用するか否かを判定する。この判定
は、通常、システム設計の段階で決められる。ＶＴＤＭ
ＣＡモードではないと判定したときは、ステップ６１に
おいて、従来の通常の動作モードを使用する。この従来
のモードでは、Audio Serial Interfaceおよび Host Se
rial Interfaceを用いる。一方、ＶＴＤＭＣＡモードを
使用すると判定した場合、ステップ６２において、ホス
ト・コントローラが、ＶＴＤＭＣＡモードを使用するた
めの初期化を実行する。すなわち、ＤＳＰ１Ｂのシリア
ル・ポートを初期化し、フレーム同期クロックＬＲＣＫ
の“Ｈ”区間幅、ＢＣＫクロック数、データ長、フレー
ム長等を設定する。その後、ステップ６３において、Ｖ
ＴＤＭＣＡモード決定シーケンスを生成する。また、図
４に示した初期化用のＰＤＩ入力（図５（ａ）のＤＩＤ
フィールドが“１”）を生成することによって、デバイ
スＩＤ決定シーケンスを開始させ、これによってＩＮデ
バイスとＯＵＴデバイスに対しデバイスＩＤを自動的に
付与する。次に、ステップ６４において、必要な場合に
は、全てのＩＮデバイスおよびＯＵＴデバイスのデバイ
スＩＤを確認する。これは、ＤＳＰ１Ｂが、各デバイス
の内部レジスタに格納されたデバイスＩＤを読み出すこ
とによって行う。すなわち、ＰＤＩ入力を使用してＤＳ
Ｐ１Ｂが各スレーブ・デバイスに対しそのデバイスＩＤ
を格納した内部レジスタを読み出すコマンドを送り、こ
れに応答して、各スレーブ・デバイスが、その読み出し
たデバイスＩＤをＤＳＰ１Ｂに対しＰＤＯ出力を使用し
て送ることによって実現される。ＤＳＰ１Ｂは、これら
受け取った各スレーブ・デバイスのデバイスＩＤを、予
めＤＳＰ自身のメモリに格納されたスレーブ・デバイス
のデバイスＩＤと照合する。またさらに、ステップ６４
において、ＰＤＩデータの拡張コマンド・フィールド
（図５（ｂ）に図示）を使用することによって、全ての
スレーブ・デバイスを初期化する。初期化の完了後、次
のステップ６５では、ＤＳＰ１Ｂは、ＩＮデバイスに対
し、ＰＤＩ入力を送るか、あるいはＯＵＴデバイスから
ＰＤＯ出力を受ける。例えば、動作時においては、ＩＮ
デバイスへのＰＤＩ入力では、ＤＳＰ１Ｂは、最初にあ
るＩＮデバイス（任意に選択可）に対して、書き込みあ
るいは読み出しのコマンド・フィールドを送り、そして
それに続いて、オーディオ・チャンネル・フィールドを
送る。オーディオ・チャンネル・フィールドは、予め、
全てのデバイスに対して行われた初期化によってその割
り当てが決定している。このときのコマンド・フィール
ドが読み出しであれば、そのコマンド・フィールドで指
定されたレジスタの内容がＰＤＯポートから状態フィー
ルドに出力される。また、ＯＵＴデバイスに対するコマ
ンド・フィールドも同様であり、オーディオ・チャンネ
ル・フィールドがオーディオ・データの送信に変わるだ
けである。

【００４３】次に、図７〜図２１を参照して、上述した
システムＢの動作の詳細について説明する。図７は、Ｄ
ＳＰ１Ｂが図６のステップ６２において生成するＶＴＤ
ＭＣＡモード決定のためのクロックＬＲＣＫおよびＢＣ
Ｋのタイミングを示している。図示のように、ＬＲＣＫ
のＨ（“１”）区間をＢＣＫ２クロック分としている。
さらに、誤動作を防ぐため、ＩＮデバイスおよびＯＵＴ
デバイス側は、２回の検知（図７には、１回目はプレ
（pre）ＶＴＤＭＣＡフレーム、２回目をＶＴＤＭＣＡ
フレームとして示している）でＶＴＤＭＣＡモードを確
定するよう動作する。尚、ＬＲＣＫのＨ（“１”）区間
をＢＣＫ２クロック分としたのは、上述のように、従来
の動作モードにおけるAudio Serial InterfaceのＬＲＣ
Ｋ５０％デューティーと区別できるようにするためであ
る。

【００４４】次に、図８を参照して、デバイスＩＤ付与
シーケンスのタイミングについて説明する。尚、このシ
ーケンスは、図６のステップ６３で実行するものであ
る。このデバイスＩＤ決定シーケンスは、ＩＮデバイス
・グループおよびＯＵＴデバイス・グループの各々で互
いに独立に行い、そしてデバイスＩＤ付与トークン（Ｄ
ＩＤトークン）をデイジーチェーンの最上流から下流に
向かって伝達することにより行う。以下の説明ではＩＮ
デバイスについてのみ説明するが、同様の動作は、ＯＵ
Ｔデバイス・グループについても行う。詳細には、ＤＩ
Ｄトークンは、デイジーチェーンの最上流に接続した基
準電圧により形成される。先ず、図８のＰＤＩポートに
入力されるＰＤＩデータは、デバイスＩＤ付与シーケン
スを開始させるため、前述のＤＩＤフィールドが“１”
にセットされたコマンド・フィールドを含む。このコマ
ンドを受けたＩＮデバイスは、デイジーチェーンの最上
流のＩＮデバイスでは、ＤＣＩ１ポートに、常にハイの
ＤＩＤトークンを受けているため、クロックＬＲＣＫが
ハイのときにデバイスＩＤ＝１と判断する。そしてこの
ＤＩＤトークンを下流のＩＮデバイスへと伝達する。下
流のＩＮデバイスは、このＤＩＤトークンを受けるまで
にカウントしたＢＣＫのクロック数に基づいて(２クロ
ックで１と判定)それ自身のデバイスＩＤを決定する。
図８に示したように、最上流のＩＮデバイス（先頭デバ
イスとも呼ぶ）の次に下位のＩＮデバイスは、ＤＣＯ１
に接続したＤＣＩ２がハイとなるまでのＢＣＫクロック
をカウントし、そしてカウント４をデバイスＩＤ＝２と
する。次に下位のＩＮデバイスは、カウント６をデバイ
スＩＤ＝３とする。すなわち、内部カウンタの２桁目以
上を使用してデバイスＩＤを決定する。以上のようにし
て、ＤＩＤトークンをデイジーチェーンで最上流から下
流へと伝達することによって、ＩＮデバイスが実行のデ
バイスＩＤを決定することができる。要約すると、コマ
ンド・フィールド内のＤＩＤフィールドにより、全ての
スレーブ・デバイスがデバイスＩＤ決定シーケンスを認
識し、そして先頭のスレーブ・デバイスから順番にＤＩ
ＤトークンをＢＣＫに同期して送っていき、ＤＣＩポー
トに“ハイ”が現れたサイクルで自分が何番目に接続さ
れているか各スレーブ・デバイスが自分で認識すると共
に、次のデバイスにＤＩＤトークンを出力して行く。先
頭のデバイスのＤＣＩポートを“１”に固定にすること
により、デバイスＩＤ＝１を認識し起点となる。

【００４５】本発明のこのデバイスＩＤ決定方法を使用
することにより、同一システム内に同じ種類のデバイス
が複数存在しても、ＤＳＰのようなマスタ・デバイスが
それぞれを特定することができる。この方法では、単純
にマスタ・デバイスの外部端子を利用してデバイスを識
別する方法と比べ、識別できるデバイスの数は、利用で
きるマスタ・デバイスの端子数に制限されない、という
利点がある。すなわち、本発明のデイジーチェーンを利
用するとで、そのような従来の制約はなくなり、マスタ
・デバイスの設定端子数の増加を伴わずに、スレーブ・
デバイスの数を増加させることができる。

【００４６】次に、図９を参照して、このデバイスＩＤ
付与シーケンスを実行する図３に示したデバイスＩＤ付
与回路７０の１つの詳細について説明する。尚、他のデ
バイスＩＤ付与回路も同じ回路のものであるので、回路
７０−２Ｂについて詳細に説明することにする。デバイ
スＩＤ付与回路７０−２Ｂは、図示のように、クロック
ＬＲＣＫとクロックＢＣＫ、そしてＤＣＩポートからの
デバイス識別子（ＤＩＤ）付与トークン入力と、デバイ
スＩＤ決定シーケンスの開始コマンドと、システム・リ
セット信号とを、入力として受け、そして出力として、
ＤＣＯポートへのＤＩＤ付与トークン出力を発生するよ
うに構成されている。尚、開始コマンドは、図８で説明
したコマンド・フィールド内のＤＩＤフィールドにおけ
る“１”の信号である。また、システム・リセット信号
は、システムのリセットが解除されるときにハイとなる
信号である。これら入力および出力を有する本回路は、
図示のように、大きく分けて、デバイスＩＤ決定シーケ
ンス開始制御部７００と、時間測定部７０１と、デバイ
スＩＤ記憶部７０２と、トークン判別回路７０３と、Ｄ
ＩＤ付与下流側トークン生成回路７０４と、先頭デバイ
ス（最上流デバイス）判別回路７０５と、先頭トークン
生成回路７０６とから構成されている。詳細には、シー
ケンス開始制御部７００は、Ｄ形フリップフロップ（Ｆ
／Ｆ５）７０００を備え、これは、Ｄ入力、ＣＫ入力、
リセット（ＲＳＴ）入力、そしてＱ出力を有し、そして
ＣＫ端子は、インバータ７００２を介してクロックＬＲ
ＣＫを受ける。このＦ／Ｆ５は、システム・リセット信
号がハイで、開始コマンドがハイのとき、クロックＬＲ
ＣＫに応答して、ハイのＱ出力を発生する。このハイの
Ｑ出力は、決定シーケンスの開始から終了までの期間
（１フレーム期間に等しい）を示す信号を出力する。

【００４７】一方、時間測定部７０１は、カウンタ７０
１０で構成され、このカウンタ７０１０は、クロックＢ
ＣＫを受けるＣＬＯＣＫ端子と、Ｆ／Ｆ５のＱ出力に接
続したＲＥＳＥＴ端子とを備えている。このカウンタ
は、ＲＥＳＥＴ端子に受けるＦ／Ｆ２のＱ出力の立ち下
がりエッジによってリセットされ、そしてデバイスＩＤ
決定シーケンスの開始後に受けるクロックＢＣＫをカウ
ントすることにより、決定シーケンス開始時からの時間
測定を開始し、その時間測定結果としてカウント値をそ
の出力に発生する。また、デバイスＩＤ記憶部７０２
は、＋１加算器７０２０とレジスタ７０２２で構成され
ている。＋１加算器７０２０は、入力がカウンタ７０１
０のＬＳＢを除くカウンタ出力を受けるように接続し、
そしてカウンタ出力に１加算した出力を発生する。これ
により、クロックＢＣＫの２クロック分を、デバイス識
別子１つ分としてカウントする。レジスタ７０２２は、
クロックＢＣＫを受けるＣＬＯＣＫ端子に加え、トーク
ン入力を受けるＬＡＴＣＨ端子と、＋１加算器７０２０
の出力に接続された入力を有している。このレジスタ７
０２２は、ハイのトークン入力を受けたときに、クロッ
クＢＣＫに応答して、決定シーケンス開始時からトーク
ン入力受信時までの時間測定の結果としての加算器出力
をラッチし、この加算器出力を当該デバイスのデバイス
ＩＤとして記憶する。デバイスＩＤ付与回路７０−２Ｂ
が含むＤＩＤ付与下流側トークン生成部７０４は、Ｄ形
フリップフロップ（Ｆ／Ｆ１）７０４０とＤ形フリップ
フロップ（Ｆ／Ｆ２）７０４２から成る。これらＦ／Ｆ
は、Ｆ／Ｆ５（７０００）のＱ出力を受けるＲＳＴ入力
と、クロックＢＣＫを受けるＣＫ端子とを備えている。
それらのＤ入力は、Ｆ／Ｆ１がトークン判別回路７０３
からのトークンを受け、そしてＦ／Ｆ２がＦ／Ｆ１のＱ
出力を受けるように接続されている。この構成により、
Ｆ／Ｆ１とＦ／Ｆ２は、決定シーケンス開始時にリセッ
ト(立ち下がりエッジでリセット)された後、その後にト
ークン判別回路７０３を介してトークンを受けたとき
に、この受けたトークンをクロックＢＣＫの２クロック
分（２段のＦ／Ｆ）遅延させたものを、下流側のＤＩＤ
付与トークンとしてＦ／Ｆ２のＱ出力に生成するよう動
作する。以上は、先頭デバイスを含むデバイスの一般的
な動作であるが、先頭デバイスの場合、ＤＩＤ付与トー
クン入力は常にハイであるため、先頭トークンを特別に
生成する必要がある。このため、上記のように、デバイ
スＩＤ付与回路７０−２Ｂは、回路７０３，７０５，７
０６をさらに備えている。

【００４８】詳細には、トークン判別回路７０３は、セ
レクタ７０３０を備え、これは、ＤＩＤ付与トークン
（これは、先頭デバイスでは常にハイの信号）を受ける
入力と、先頭トークン（後述）を受ける入力とを有し、
そしてまた当該デバイスが先頭デバイスであること（ハ
イのとき）を示す先頭デバイス信号を受ける制御入力と
を備えている。このセレクタは、先頭デバイス信号がハ
イのとき、先頭トークンを出力に通し、そしてローのと
きには上流からのＤＩＤ付与トークンを出力に通すよう
に動作する。また、先頭デバイス判別回路７０５は、フ
リップフロップ（Ｆ／Ｆ６）７０５０とＡＮＤゲート７
０５２とを備えている。Ｆ／Ｆ６は、システム・リセッ
ト信号を受けるリセット入力と、インバータ７００２を
介してクロックＬＲＣＫを受けるＣＫ端子と、そしてＡ
ＮＤゲート７０５２の出力に接続したＤ端子とを備え、
そしてそのＡＮＤゲートは、開始コマンドを受ける入力
とＤＩＤ付与トークン入力を受ける入力とを備えてい
る。先頭デバイスの場合、ＤＣＩは常にハイであるた
め、ＡＮＤゲート（ＡＮ１）７０５２は、開始コマンド
がハイになったときにハイの出力を出す。この出力を受
けるＦ／Ｆ６は、クロックＬＲＣＫの立ち下がりに応答
して、ハイのＱ出力を発生し、そしてこれはクロックＬ
ＲＣＫの次の立ち下がり時にローになる（図１０参
照）。一方、先頭デバイス以外の下流のデバイスでは、
開始コマンドとＤＣＩ入力とが同時にハイになることは
ないため、Ｆ／Ｆ６のＱ出力は常にローに留まる。この
ようにして、Ｆ／Ｆ６のハイのＱ出力は、当該デバイス
が先頭デバイスであることを示す。

【００４９】次に、先頭トークン生成回路７０６は、先
頭デバイスではＤＣＩが常にハイであるため、先頭デバ
イス専用のトークンを生成するために設けられている。
詳細には、この回路７０６は、Ｆ／Ｆ３（７０６０）と
Ｆ／Ｆ４（７０６２）と、インバータ７０６４と、そし
てＡＮＤゲート（ＡＮ２）７０６６とを備えている。Ｆ
／Ｆ３とＦ／Ｆ４とは、Ｆ／Ｆ５のＱ出力を受けるリセ
ット端子と、クロックＢＣＫを受けるＣＫ端子とを備
え、そしてＦ／Ｆ３は、先頭デバイス信号（Ｆ／Ｆ６の
Ｑ出力）を受けるＤ端子を備え、そしてＦ／Ｆ４は、Ｆ
／Ｆ３のＱ出力に接続したＤ端子を備えている。この接
続により、Ｆ／Ｆ３とＦ／Ｆ４とは、先頭デバイス信号
の前縁を１クロック分ずつ（図１０参照）、したがって
２クロック分遅延させるよう動作する。遅延した信号を
インバータ７０６４で反転させた信号と、先頭デバイス
信号とを受けるＡＮＤゲートＡＮ２は、通信フレームの
開始（クロックＬＲＣＫの立ち下がり）からクロックＢ
ＣＫの２クロック分の長さだけハイの信号を出力に発生
する。この出力は、先頭デバイス用の先頭トークンを構
成する（図１０参照）。この先頭トークンは、上記のよ
うに、トークン判別回路７０３に供給される。尚、先頭
デバイス以外の下流のデバイスでは、先頭デバイス信号
は常にローであり、したがってＡＮＤゲートＡＮ２の出
力は常にローとなる。

【００５０】次に、図１０および図１１を参照して、こ
のデバイスＩＤ付与回路７０の動作を説明する。先ず、
図１０のタイミング図を参照して先頭デバイスについて
説明する。最初に、システム・リセット信号がハイにな
った後、クロックＬＲＣＫがハイになってＶＴＤＭＣＡ
フレームが開始され、その後に受ける開始コマンドのハ
イによって、デバイスＩＤ決定シーケンスの開始が示さ
れると、Ｆ／Ｆ５のＱ出力は、ハイとなってデバイスＩ
Ｄ決定シーケンスを示す。これにより、カウンタ７０１
０は、図示のようにクロックＢＣＫのカウントを開始
し、また加算器７０２０の加算によるデバイス識別子の
カウントアップを開始する。一方で、Ｆ／Ｆ６は、当該
デバイスが先頭デバイスであることを示す先頭デバイス
信号を出力し、そしてこれに応答してＦ／Ｆ３，４等を
介して、図示のように２クロック分ハイとなる先頭トー
クンを発生する。この先頭トークンは、セレクタ７０３
０が、先頭デバイス信号がハイであるため出力に通して
レジスタ７０２２とＦ／Ｆ１に供給される。これによ
り、レジスタ７０２２は、先頭トークンに応答してその
ときの加算器出力“１”をラッチして記憶する。この
“１”は、当該デバイスのデバイス識別子＝１であるこ
とを示す。一方で、その先頭トークンを受けるＦ／Ｆ１
は、Ｆ／Ｆ２と共に動作して、先頭トークンを２クロッ
ク分遅延させて下流側トークンを生成し、これをＦ／Ｆ
２のＱ出力に発生する。以上の動作によって、先頭デバ
イスには、デバイス識別子＝１が与えられる。

【００５１】次に、図１１を参照して、先頭デバイスの
１つ下流のデバイスについて説明すると、下流デバイス
の場合、上述のようにＦ／Ｆ６並びにＦ／Ｆ３，４，５
のＱ出力は全てローであるため、先頭デバイス信号（Ｆ
／Ｆ６のＱ出力）および先頭トークン（ＡＮの出力）は
ローである。一方で、先頭デバイスからの下流トークン
をＤＩＤ付与トークンとしてＤＣＩを介して受けると、
セレクタ７０３０は、先頭デバイス信号がローであるた
め、このＤＩＤ付与トークンを出力に通過させてレジス
タ７０２２、Ｆ／Ｆ１に供給する。これにより、レジス
タ７０２２は、その時の加算器出力をラッチしてデバイ
ス識別子＝２を記憶する。これと同時に、Ｆ／Ｆ１とＦ
／Ｆ２は、このトークンを２クロック分遅延させること
によって、さらに下流のデバイスに対するＤＩＤ付与ト
ークンを生成する。

【００５２】以上の動作によって、ＩＮデバイス・グル
ープの各デバイスは、自己のデバイスＩＤを決定する、
すなわちデバイスＩＤの付与を受けることができる。
尚、Ｆ／Ｆ５のＱ出力が“ロー”に立ち下がったとき、
この決定シーケンスは終了する。この決定シーケンス
は、システムの初期化時に一回行うことが必要なだけで
あり、したがって、開始コマンドは、初期化時に一回生
成させるだけである。初期化後の動作時においては、一
度決定されたデバイスＩＤがレジスタに格納されたまま
となる。

【００５３】次に、図１２を参照して、図３に示した時
間スロット割当回路７２の全体の動作について説明す
る。この回路は、可変時分割多重（ＶＴＤＭＣＡ）通信
において、ＩＮデバイスまたはＯＵＴデバイスのような
スレーブ・デバイスの各々に対し、通信フレーム内の時
間スロットを割り当てるのに使用するものである。尚、
デバイスＩＤ付与回路７０の場合と同様に、ＩＮデバイ
ス・グループとＯＵＴデバイス・グループとは互いに独
立して同じ方法でこの時間スロット割当を行うため、図
１２に示したＩＮデバイス・グループについて最初に説
明する。図示のように、１つの通信フレームは、クロッ
クＬＲＣＫの立ち上がりから次の立ち上がりまでの期間
であり、そして、クロックＬＲＣＫの立ち上がりから最
初の時間スロットが開始し、そしてこの後に多数の時間
スロットが続く。図１２に示した例では、最初の時間ス
ロットでは、ＰＤＩ入力のコマンド・フィールドが、そ
して２番目以降の時間スロットの各々には、オーディオ
・チャンネル・フィールドｃｈ１〜ｃｈ８の１つが存在
する。尚、ｃｈ８より後の期間は、図示例では不使用の
期間である。また、図１２の例では、それぞれのＩＮデ
バイスが２チャンネル分を利用する場合、最上流デバイ
ス（ＤＩＤ＝１）はｃｈ１とｃｈ２を利用し、次のデバ
イス（ＤＩＤ＝２）はｃｈ３とｃｈ４を利用し、そして
次のデバイス（ＤＩＤ＝３）はｃｈ５とｃｈ６を利用
し、そして最後のデバイス（ＤＩＤ＝４）はｃｈ７とｃ
ｈ８を利用する。

【００５４】通信フレームの開始後、デバイスＩＤ（Ｄ
ＩＤ＝１）番号１の先頭（最上流）デバイスは、２つ分
のオーディオ・チャンネルがイネーブルで、また常にＤ
ＣＩ１ポートがハイであるため、ＤＳＰ１ＢからＰＤＩ
ポートに受けたＰＤＩ入力内のコマンド・フィールド後
の最初のオーディオ・チャンネル・フィールドから２チ
ャンネル分を取り込む。その際、ｃｈ２のオーディオ・
チャンネル・フィールドの時間スロット期間の間、ＤＣ
Ｏ１ポートをハイにして、時間スロット割当トークン
（以下では、時間スロット割当（ＳＡ）トークンと呼
ぶ）を生成して、１つ下流の第２のＩＮデバイス（ＤＩ
Ｄ＝２）に送る。この第２のＩＮデバイスも２チャンネ
ル・フィールド分を取り込むので、ｃｈ３とｃｈ４を取
り込む。同様に、その際、ｃｈ４のオーディオ・チャン
ネル・フィールドの時間スロット期間の間、ＤＣＯ２ポ
ートをハイにしてＳＡトークンを生成して、１つ下流の
第３のＩＮデバイス（ＤＩＤ＝３）に送る。その後、同
様にして、最後のＩＮデバイス（ＤＩＤ＝４）がＳＡト
ークンを受け取り、その直後のオーディオ・チャンネル
・フィールドから自身の利用チャンネル数分（２つ分）
だけオーディオ・チャンネル・フィールドを取り込み、
そして自身の最後のオーディオ・チャンネル・フィール
ドの時間スロット期間（ｃｈ８）にＳＡトークンを生成
し、１つ下流のＩＮデバイスにこのＳＡトークンを渡し
ていく。これによって、時分割多重通信が実現される。
また、この例では、最後のＩＮデバイス（ＤＩＤ＝４）
は、自身が最後であるという認識は必要なく、下流にＳ
Ａトークンを出力している。また、各デバイスが使用す
る時間スロットの数を互いに異なるように設定すること
により、可変時分割多重が実現される。尚、以上のＩＮ
デバイス・グループに対するタイミングは、ＯＵＴデバ
イス・グループについても、図示のように同様である。

【００５５】次に、図１３〜図１５を参照して、図３に
示した時間スロット割当回路７２の回路の詳細について
説明する。図１３（ａ）および（ｂ）に示したように、
時間スロット割当回路７２は、大きく分けて、時間スロ
ット位置指示部７２０と、利用時間スロット指示部７２
１（図１３（ｂ））と、割当時間スロット判別部７２２
（図１３（ｂ））と、データ保持部７２４と、データ記
憶部７２５と、そしてＳＡ（スロット割当）トークン生
成部７２６と、源トークン生成部７２７とから成ってい
る。時間スロット位置指示部７２０は、カウンタ７２０
０とＡＮＤゲート７２０２で構成されている。カウンタ
７２００は、クロックＬＲＣＫを受けるＲＳＴ端子と、
クロックＢＣＫを受けるＣＫ端子と、５ビットのカウン
タ出力（Ｑ１〜Ｑ５）とを有し、そしてクロックＬＲＣ
Ｋの立ち下がりエッジでリセットされ、そして１つの時
間スロット（クロックＢＣＫ３２個分）の間に発生する
クロックＢＣＫの数のカウントを完了したときに、５ビ
ット・カウンタ出力（Ｑ１〜Ｑ５）が全てハイとなる
（クロックＢＣＫの２個目からカウント開始するためカ
ウント“３１”で全てハイとなる）。このカウンタ出力
の各ビットに接続した入力をもつＡＮＤゲート７２０２
は、カウンタ出力が全て“１”になったときのみハイの
出力を発生する。このハイのＡＮＤゲート出力は、各々
の時間スロットの終了部分を指示する信号（ｂｃ３１）
となる。

【００５６】利用時間スロット指示部７２１は、当該Ｉ
Ｎデバイスが利用する時間スロット数を指示するもので
あって、Ｎビットのレジスタ７２１０で構成されてい
る。Ｎは、デバイス内に設けられたチャンネルの総数で
ある。このレジスタ７２１０は、ｃｈ１からｃｈＮまで
のチャンネル・イネーブル・ビットを有しており、該当
するビットが“１”であるときは、そのチャンネルがイ
ネーブルされていること、すなわち、当該ＩＮデバイス
にそのチャンネル（または時間スロット）を利用するよ
う設定されていることを示す。したがって、“１”のチ
ャンネル・イネーブル・ビットは、時間スロット利用イ
ネーブル信号を構成する。Ｎビットあるため、Ｎ個のチ
ャンネルまでこのＩＮデバイスに割り当てることがで
き、これによって可変時分割多重が実現できる。尚、こ
こで、ｃｈ１イネーブル信号とは、図１２に示したｃｈ
１スロットのことではなく、当該デバイスが利用するよ
う設定されたスロットの１番目のものという意味であ
る。このレジスタ７２１０は、当該ＩＮデバイス内の内
部レジスタであるコマンド・レジスタ７２１２内に含ま
れたものである。レジスタ７２１０の各ビットは、当該
ＩＮデバイスに予め設定することができ、そしてこの場
合、マスタ・デバイスであるＤＳＰ１Ｂのメモリ内にシ
ステム設計時に予め格納することが好ましい。但し、シ
ステム設計時にスレーブ・デバイスへの時間スロットの
割当内容が既知でない場合、あるいは可変である場合、
マスタ・デバイスは、マスタ・デバイスにおいてシステ
ム設計後に設定されたそれらスレーブ・デバイスに対す
る時間スロット割当内容を、通信によって（コマンド・
フィールドを用いて）スレーブ・デバイスのコマンド・
レジスタ７２１２内のレジスタ７２１０に書き込むこと
もでき、これは、シフトレジスタ７２４０およびアドレ
ス・デコード回路（図１３（ｂ））を介して行うことが
できる。あるいはまた、スレーブ・デバイスにおいて設
定されたこのレジスタの設定内容は、マスタ・デバイス
が通信によって受けるようにすることもでき、これは、
スレーブ・デバイスのレジスタ７２１０の読み出しを図
１３（ｂ）の状態フィールド出力回路（パラレル／シリ
アル変換回路）を通じて受けることにより実現される。
割当時間スロット判別部７２２は、チャンネル１〜Ｎに
それぞれ対応するＮ個のＡＮＤゲート７２２０−１〜Ｎ
から構成され、各ＡＮＤゲート７２２０は、１つの入力
にチャンネル・イネーブル信号であるｃｈ１〜ｃｈＮの
イネーブル信号の対応する１つを受け、そして別の１つ
の入力に同じく対応するチャンネルのＳＡ（時間スロッ
ト割当）トークン入力（ＳＡ１〜ＳＡＮ（またはＤＣ
Ｏ））を受け、そして残りの第３の入力にスロット開始
位置指示信号ｂｃ３１を受けるように接続されている。
ＳＡトークンＳＡ１〜ＳＡＮの各々は、各オーディオ・
チャンネル・フィールド１〜Ｎにそれぞれ対応する時間
スロットを、当該デバイスが利用できるようにするため
に割り当てるものである。したがって、各ＡＮＤゲート
７２２０の出力には、ある特定の時間スロットに関し
て、この時間スロット（またはチャンネルの）の利用が
イネーブルされており、かつＳＡトークンを受けてお
り、しかも時間スロット位置指示信号を受けたときの
み、ハイの出力を発生する。このハイの出力は、このハ
イのときの時間スロットが当該デバイスに割り当てられ
ているスロット（すなわち割当スロット）でかつ当該デ
バイスが利用するスロット（すなわち利用スロット）あ
ることを示す割当スロット利用指示信号となる。尚、チ
ャンネル・イネーブル信号がローのときは、当該デバイ
スが利用しない時間スロットであるため、割当スロット
利用指示信号はローとなる。

【００５７】データ保持部７２４は、図示のように、シ
フトレジスタ７２４０で構成され、このシフトレジスタ
は、ＰＤＩポートからのＰＤＩ入力すなわちパケット・
データを受けるＤＡＴＡ端子と、クロックＢＣＫを受け
るＣＫ端子とを有し、そしてシフトレジスタに保持した
データを発生する出力端子を有している。このシフトレ
ジスタ７２４０は、入来するＰＤＩ入力を１パケット
（または１時間スロット）の長さ分だけ保持するように
動作する。

【００５８】データ記憶部７２５は、Ｎチャンネルの数
と同じＮ個のオーディオ・チャンネル・レジスタ７２５
０−１〜Ｎで構成され、これらレジスタの各々は、対応
するＡＮＤゲート７２２２からの割当スロット利用指示
信号を受けるイネーブルＥＮ端子と、クロックＢＣＫを
受けるＣＫ端子とを有し、そしてまたシフトレジスタ７
２４０の出力に接続した入力（図では、概略的に示す）
を有している。各レジスタ７２５０は、ＡＮＤゲート７
２２２からの割当スロット利用指示信号に応答して、当
該割当スロット（または割当チャンネル）内のパケット
をシフトレジスタ７２４０から受けてラッチすることに
より、そのパケットを記憶する。これにより、当該ＩＮ
デバイスは、割り当てられしかも利用する時間スロット
からデータを受け取ることができる。尚、このレジスタ
７２５０内のデータは、後続の処理（ＤＡＣの場合は、
デジタル−アナログ変換）のために読み出されることに
なる。

【００５９】次に、源トークン生成部７２７は、源（ソ
ース）トークンを発生する回路部分であり、これは、先
頭トークンを発生するかあるいは上流からのＳＡトーク
ンを出力する。すなわち、源トークン生成部７２７は、
マルチプレクサ（ＭＵＸ）７２７０と、先頭トークン生
成回路７２７２とを備えている。ＭＵＸ７２７０は、一
方の入力がデイジーチェーン入力ＤＣＩに接続され、そ
して他方の入力が先頭トークン生成回路７２７２の出力
に接続され、そして図９の先頭デバイス判別回路７０５
と同様の回路(共用も可能)からの先頭デバイス信号を受
ける制御入力とを有している。したがって、先頭デバイ
ス信号が真すなわちハイのとき、すなわち、当該デバイ
スが先頭デバイスであるときは、回路７２７２からの先
頭トークンを出力に通し、そしてローのとき、すなわ
ち、当該デバイスが先頭以外のデバイスであるときは、
上流からＤＣＩポートで受けるＳＡトークンを出力に通
す。先頭トークン生成回路７２７２は、クロックＢＣＫ
を受けるＢＣＫ端子と、クロックＬＲＣＫを受けるＬＲ
ＣＫ端子とを有し、そして先頭トークンを発生する出力
を有する。

【００６０】詳細には、図１４に示すように、先頭トー
クン生成回路７２７２は、６ビット・カウンタ７２７２
０と、ＡＮＤゲート７２７２２と、そしてＯＲゲート７
２７２４とから構成されている。カウンタ７２７２０
は、ＡＮＤゲート７２７２２の出力に結合したＣＬＫ端
子と、クロックＬＲＣＫを受けるように接続したＲＳＴ
端子とを有し、また、６ビットのカウンタ出力Ｑ１〜Ｑ
６を有している。ＡＮＤゲート７２７２２は、一方の入
力がクロックＢＣＫを受け、そして他方の入力が最上位
のＱ６端子に接続されており、したがって、Ｑ６がロー
の間はクロックＢＣＫをカウンタＣＬＫ端子に供給し、
そしてＱ６がハイになるとそれ以降は、リセットされる
まで、クロックをカウンタＣＬＫ端子に供給するのを停
止する。したがって、カウンタ出力Ｑ１〜Ｑ５を受ける
ＯＲゲートは、５ビット・カウンタ部分のビット出力の
少なくとも１つがハイの間、すなわちカウンタ出力が１
から３１の間（すなわち、時間スロットのうちコマンド
・フィールドのある最初の時間スロット）は、出力にハ
イを発生する（図１６のトークンを参照）。このハイＯ
Ｒゲート出力は、先頭トークンを構成する。

【００６１】最後に、図１３（ａ）に示すＳＡトークン
生成部７２６は、Ｎ個のチャンネルにそれぞれ対応して
設けたＮ個の縦続接続したトークン伝播回路７２６０−
１〜Ｎを備えている。各トークン伝播回路７２６０は、
クロックＢＣＫを受けるＢＣＫ端子と、時間スロット開
始位置指示信号ｂｃ３１を受けるＢＣ３１端子と、この
伝播回路が対応するチャンネルのチャンネル・イネーブ
ル信号を受けるイネーブルＥＮ端子と、そして入力ＩＮ
端子および出力ＯＵＴ端子を有している。伝播回路は、
最初の段では、源トークン生成部７２７からのトークン
を受ける入力ＩＮ端子を備え、そしてそれ以降の段で
は、前段のＯＵＴ端子に接続した入力ＩＮ端子を備えて
いる。また、各伝播回路の出力ＯＵＴ端子は、ＩＮ端子
で受けたトークンを、チャンネル・イネーブル信号がハ
イの時はほぼ１時間スロット分（ほぼクロックＢＣＫ３
２個分）遅延させたものを発生し、そしてチャンネル・
イネーブル信号がローのときは遅延なしでそのまま通過
させる。最後の段７２６０−ＮのＯＵＴ端子は、次に下
流のデバイスへのＳＡトークン（ＳＡＮ）をＤＣＯポー
トに供給する。これによって、下流側のデバイスが、順
番に時間スロットを利用できるようになる。これら各伝
播回路のＯＵＴ端子に発生されるトークンは、次段また
は次に下流のデバイスへのトークンとなると共に、当該
デバイス内における時間スロット割当トークンＳＡ１〜
ＳＡＮとして使用する。尚、ｃｈ１とｃｈ２のチャンネ
ル・イネーブル信号がハイであるときは、２つのチャン
ネル、すなわち２つのスロットを使用することを意味
し、図１２にｃｈ１およびｃｈ２を付して示した時間ス
ロットを必ずしも使用することを意味するものではな
い。したがって、当該デバイスの上流のデバイスが図１
２のｃｈ１とｃｈ２を利用しているとした場合、当該デ
バイスが利用するｃｈ１とｃｈ２は、図１２のｃｈ３と
ｃｈ４を付したスロットに相当することになる。

【００６２】詳細には、図１５に示したように、各伝播
回路７２６０は、マルチプレクサ（ＭＵＸ）７２６００
と、イネーブル制御付きＤ形Ｆ／Ｆ７２６０２とから構
成されている。ＭＵＸ７２６００は、一方の入力が当該
伝播回路のＩＮ端子に接続され、そして他方の入力がＦ
／Ｆ７２６０２のＱ出力に接続され、そして制御入力が
ＥＮ端子に接続されており、これによって、ＥＮ端子が
ローのときはＩＮ端子で受けたトークンをそのまま通過
させ、そしてＥＮ端子がハイのときは、Ｆ／ＦのＱ出力
をＭＵＸの出力、すなわち１時間スロット分遅延させた
ＩＮ端子のトークンを通過させる。Ｆ／Ｆ７２６０２の
Ｄ端子は、ＩＮ端子に接続され、ＥＮ端子はｂｃ３１を
受けるように接続されている。また、Ｆ／Ｆは、クロッ
クＢＣＫを受けるように接続されたＣＬＫ端子を有し、
ＥＮがハイの場合のみ入力信号をラッチする。したがっ
て、このＦ／Ｆは、信号ｂｃ３１がハイであるときに、
ＩＮ端子から入力された信号がハイであれば、次のスロ
ットの間にハイの信号を発生する。尚、当該デバイスで
利用するチャンネルの設定は、上述のようにレジスタ７
２１０に格納されている。

【００６３】次に、図１６〜図２１のタイミング図を参
照して、この時間スロット割当回路７２の全体の動作に
ついて説明する。先ず、図１６〜図２０で、１つのデバ
イス例えば先頭デバイスの動作について説明する。ここ
で、図１７〜図２０においては、デバイス内に４チャン
ネル分の処理部を有するものとする。図１６では、先頭
デバイスがチャンネルｃｈ１を利用するが、ｃｈ２を利
用せず、さらに図示しない別のチャンネルを利用する場
合について示している。詳細には、図示のクロックＬＲ
ＣＫおよびＢＣＫの下で、５ビット・カウンタ７２００
は、図示のようにカウントを行って、各スロットの終わ
りにハイとなるｂｃ３１信号を発生し、これによって、
スロットの終わりを示す。次に、先頭トークン生成回路
７２７２は、図示のように最初のスロットで先頭トーク
ンを発生するが、この先頭デバイスは、ｃｈ１を利用す
るため、ｃｈ１イネーブルはハイであり、したがってト
ークン伝播回路７２６０−１はその出力に１スロット分
遅延したトークンＳＡ１を発生する。このトークンに応
答して、この先頭デバイスは、シフトレジスタ７２４０
の内容（チャンネルｃｈ１のデータ）をレジスタ７２５
０−１にラッチして格納する。次に、トークンＳＡ１を
受ける次のトークン伝播回路７２６０−２は、ｃｈ２イ
ネーブルがローであるため、ＳＡ１を遅延させずにその
ままＳＡ２として通過させる。このとき、ＡＮＤゲート
７２２０−２の出力は、ｃｈ２イネーブル信号がローで
あるためローのままであり、したがって、レジスタ７２
５０−２へのラッチは生じない。さらに、先頭デバイス
は、別のチャンネル等を利用した後に、最後に下流への
トークンをＤＣＯポートに発生する。このようにして、
先頭デバイスは、このデバイスが利用する時間スロット
のチャンネル・データのみを受けることができる。

【００６４】次に、図１７は、先頭デバイスがｃｈ１〜
ｃｈ４の４チャンネル分を利用する場合（ｃｈ１〜ｃｈ
４のチャンネル・イネーブル信号がハイ）を示してい
る。この場合、ｃｈ１〜ｃｈ４のイネーブル信号はハイ
であるため、図示のように、ＳＡ１、ＳＡ２、ＳＡ３、
ＳＡ４（＝ＤＣＯ）は、先頭トークンから１スロット分
ずつ遅延したものとなる。この時、ＡＮＤゲート７２２
０−１〜４の出力はハイであるため、レジスタ７２５０
−１〜４のレジスタへのラッチが生ずる。尚、ＳＡ４ト
ークンは、下流デバイスへのトークンとしてＤＣＯポー
トに出力される。このように、１つのデバイスに、多数
の時間スロットを利用させることができ、可変時分割多
重を実現できることが分かる。

【００６５】図１８は、先頭デバイスがｃｈ１とｃｈ３
のハイのイネーブル信号によって２つのチャンネルを利
用する場合のタイミング図である。この場合、ｃｈ２イ
ネーブル信号はローであるため、ＳＡ２トークンはＳＡ
１トークンと同じである。このとき、ＡＮＤゲート７２
２０−３は、ｃｈ３イネーブル信号がハイであるため、
レジスタ７２５０−３は、ｃｈ２オーディオ・チャンネ
ル・フィールドのデータをｃｈ２レジスタ７２５０−２
ではなく、ｃｈ３レジスタ７２５０−３にラッチするこ
とになる。したがって、１つのデバイス内で、２以上の
受け取りチャンネルを利用する場合、イネーブルするチ
ャンネルは、必ずしも連続している必要はない。ある条
件下において、デバイス内のｃｈ２およびｃｈ４が使用
されない場合、あるいはデバイス内のｃｈ１とｃｈ２お
よびｃｈ３とｃｈ４が同じデータを使用する場合には、
このような設定を行うことにより、マスタ・デバイスの
データ送信の効率を高めることが可能である。これによ
り、任意のチャンネルを限定して使用でき、無駄なデー
タ送信を行う必要がない。尚、本例の場合、利用時間ス
ロット数＝２である。

【００６６】次に、図１９は、先頭デバイスにおいて、
ｃｈ２イネーブル信号のみがハイの場合のタイミング図
である。この場合、ｃｈ１イネーブル信号はローである
ため、ＳＡ１は先頭トークンに等しく、そしてＳＡ２
は、ＳＡ１から１スロット分遅延し、そしてその後のＳ
Ａ３等は、ＳＡ２からの遅延はない。この場合、ＡＮＤ
ゲート７２２０−２の出力のみがハイとなるため、ｃｈ
２レジスタ７２５０―２がｃｈ１オーディオ・チャンネ
ル・フィールドのデータを受けることになる。これは、
デバイスに設けられている４チャンネル内のｃｈ２のみ
を使用する例である。

【００６７】図２０は、先頭デバイスにおいて、全ての
ｃｈイネーブル信号がローである場合、すなわち全く時
間スロットを利用しない場合のタイミング図を示してい
る。この場合、先頭トークンは、そのままＳＡ１，ＳＡ
２、ＳＡ３等として遅延されずに伝達され、そしてその
まま下流側のデバイスに伝達される。この使用モード
は、ある条件下で当該デバイスを全く使用しないこと、
あるいはデイジーチェーン接続の必要があるが、全く入
力または出力を行わず時間スロットを利用する必要がな
いデバイスに対して使用できる。この場合、利用時間ス
ロット数＝０の場合を構成する。以上のように、デバイ
ス内の個々のチャンネルについて、使用／未使用を設定
することができ、無駄なデータ送信を行う必要がないた
め、伝送効率を高めることができる。

【００６８】図２１は、複数のデバイス間でのＳＡトー
クンの受け渡しを示すタイミング図である。図示例は、
図２１（ａ）に示すように複数のデバイスをカスケード
接続した場合を示している。しかも、デバイス１が１チ
ャンネル分、デバイス２が２チャンネル分、デバイス３
が全くチャンネルを使用せず、そしてデバイス４が３チ
ャンネル分を使用するとする。この場合、図２１（ｂ）
のタイミング図に示すように、デバイス１は、ｃｈ１オ
ーディオ・チャンネル・フィールドを利用することによ
り、先頭トークンから１スロット分遅延したトークンを
出力ＤＣＯ１に発生する。次に、デバイス２は、２チャ
ンネル分利用するため、さらに２スロット分遅延したト
ークンをＤＣＯ２に発生する。デバイス３は、スロット
を利用しないため、デバイス２の出力トークンをそのま
ま遅延させずにＤＣＯ３に出力する。次のデバイス４
は、３チャンネル分を利用するため、デバイス３からの
トークンをさらに３スロット分遅延させたトークンをＤ
ＣＯ４に発生する。このようにして、デバイス間でデイ
ジーチェーンを使って、時間スロット割当トークンを順
番に伝播させることができる。さらに、これと共に、各
デバイスでは利用する時間スロットの数を任意に設定で
きるため、本例では、デバイス２は、デバイス１の２倍
の伝送帯域を有し、そしてデバイス４は、デバイス１の
３倍の伝送帯域を有することになる。尚、デバイス３の
伝送帯域はゼロである。このようにして、本発明によれ
ば、可変の時分割多重をデイジーチェーンを使用するこ
とによって実現することができる。

【００６９】以上に、ＤＳＰ１ＢからＩＮデバイスへの
データ伝送について説明したが、ＯＵＴデバイスからＤ
ＳＰ１Ｂへのデータ伝送も上記と同様にして実現でき
る。異なる点は、レジスタ７２５０に送出するデータを
配置し、そして割当スロットの開始時にそのデータをシ
フトレジスタ７２４０に移してＰＤＯポートから出力す
る点である。その他の時間スロット割当（ＳＡ）トーク
ンの受け渡し、並びにチャンネル・イネーブル信号の使
用は同じである。上記の説明からも分かるように、ＩＮ
デバイス・グループと、ＯＵＴデバイス・グループは、
別個のデイジーチェーンを備えているため、互いに独立
してデバイス識別子の付与および時間スロット割当トー
クンの伝達が可能であるため、同時に動作することが可
能である。

【００７０】以上に、本発明の好ましい実施形態につい
て説明したが、この実施形態に対し種々の変更が可能で
ある。第１に、デイジーチェーンの数は、デバイス・グ
ループに対応させて２つ以上の任意の数とすることも可
能である。この場合、各デイジーチェーン・グループの
デバイスには、デイジーチェーン接続線の識別子または
番号をデバイス・グループ識別子として格納することが
必要である。第２に、マスタ・デバイスとして、ＤＳＰ
以外のマイクロプロセッサのようなプログラマブル・デ
バイスとすることも可能であり、そしてそのシリアル・
ポートをスレーブ・デバイスとのデータ伝送に使用する
ことができる。第３に、スレーブ・デバイスのデバイス
識別子は、マスタ・デバイスのメモリに予め記憶するこ
と以外に、スレーブ・デバイスからマスタ・デバイスに
伝送するようにすることも可能である。これは、スレー
ブ・デバイスの内部レジスタを読み出すことによって実
現することができる。

【００７１】第４に、図２２に示したように、同一のデ
バイスを２以上のデイジーチェーンに接続することも可
能である。例えば、スレーブ・デバイスが、図示のよう
に、コーデックのようなＩＮ／ＯＵＴデバイスの場合で
ある。この場合、デバイスＩＤ付与回路７０は１つ設け
るだけで良いが、時間スロット割当回路７２は２組設け
る必要がある。これは、デバイスＩＤはコマンド・フィ
ールドの送受信に利用されるので、マスタ側から区別で
き、１つで良いが、オーディオ・チャンネル・フィール
ドは受信用（ＩＮ側）と送信用（ＯＵＴ側）で互いに独
立しているので、デイジーチェーンが２つ必要だからで
ある。第５に、上記のように、各スレーブ・デバイスに
割り当てるスロット数を可変とすることによって、スレ
ーブ・デバイス毎に異なった可変の伝送帯域を実現する
ことができる。

【００７２】第６に、上記実施形態におけるバスは、シ
リアルバスとしたが、パラレルバスも同様に使用するこ
とができる。第７に、所定の順序として、上記実施形態
では、バスの時間スロット割当順序を“所定の順序”と
した例を示しているが、その他の資源割当順序にも本発
明を適用することができる。第８に、上記システムは、
オーディオ・システムの例であるが、それ以外のシステ
ム(例えば、ＬＡＮ、ＡＴＭ、遠隔監視システム、自動
計測装置等)にも本発明を適用可能である。第９に、上
記のスレーブ・デバイスとして、ＤＡＣ、ＡＤＣのよう
なデバイスを示したが、それ以外の集積回路チップ、ま
たは他の種類、規模の回路、ユニット、装置、機器(例
えば端末、コンピュータ、カメラ、マイク、温度セン
サ、湿度センサ、圧力センサ、アクチュエータ等)等と
することも可能である。

【００７３】

【発明の効果】以上に説明した本発明によれば、集積回
路チップ等のデバイスに対し、自動的にデバイスに識別
子を付与することができる。また、デバイスに対しより
自由な識別子を付与することができるため、同種類のチ
ップに対し異なったデバイス識別子を割り当てることが
でき、これにより、同一システム内において、同種類の
チップを複数使用またはサポートすることが可能とな
る。これによって、従来のように、チップにデバイス識
別子またはアドレスを、予めチップ製造時にＲＯＭに焼
き付ける等して付与したり、あるいは、特定のデバイス
種類に対し特定のデバイス識別子を付与することが不要
となり、また、デバイスに対し外部からデバイス識別子
を付与することも不要となる。これにより、回路等のシ
ステムの設計が、チップ固有のデバイス識別子に拘束さ
れないため、異なったメーカーの同種のチップを交換可
能に使用することができる。

【００７４】さらにまた、回路等のシステムにおいて付
与する本発明のデバイス識別子では、従来のチップ固有
のデバイス識別子のような冗長な識別子と比べ、単純な
番号とすることができ、これによって、このデバイス識
別子をそのまま使用して、最適なアドレスを形成した
り、あるいはシステム内の共有可能な資源等の割当順序
の順番としてもそのまま使用することができる。

【００７５】また、上記順番として、共有可能な資源の
順番とすれば、それら資源の効率的な利用を図ることが
できる。また、共有可能な資源として、バスを使用する
時間スロットとすれば、可変時分割多重通信が実現され
る、また、時間スロットの割当量を可変とすることによ
り、バスの共有資源を使用しないデバイス、使用するデ
バイス、使用する頻度の高いデバイス等（ＩＮデバイス
（ＤＡＣ）、ＯＵＴデバイス（ＡＤＣ）、ＩＮ／ＯＵＴ
デバイス（ＣＯＤＥＣ））を共存させても、これらデバ
イスの通信量を最適化（少ない冗長度）することができ
る。

【図面の簡単な説明】

【図１】図１は、本発明による実施形態の基本構成の通
信システムを示すブロック図。

【図２】図２は、図１の通信システムをより具体化した
１実施形態であるオーディオ・マルチチップ・システム
Ｂを示すブロック図。

【図３】図３は、図２の各スレーブ・デバイス内に設け
た、デバイスＩＤ付与回路、および時間スロット割当回
路を示すブロック図。

【図４】図４は、図２のシステムで利用する可変時分割
多重通信（ＶＴＤＭＣＡ）における通信フレームと、こ
のフレーム内で伝送する伝送データ（ＰＤＩ入力および
ＰＤＯ出力）の初期化時および動作時のフォーマットを
示す図である。

【図５】図５は、図４に示した伝送フォーマットにおけ
るコマンド・フィールド、拡張コマンド・フィールドの
構造を示す図であり、（ａ）はコマンド・フィールド、
（ｂ）は拡張コマンド・フィールド、（ｃ）は状態フィ
ールドを示す。

【図６】図６は、図２に示したオーディオ・マルチチッ
プ・システムＢの全体の動作を示すフローチャート。

【図７】図７は、ＶＴＤＭＣＡモード決定のためのクロ
ックＬＲＣＫおよびＢＣＫのタイミングを示す図。

【図８】図８は、デバイスＩＤ付与シーケンスにおける
種々の信号を示すタイミング図。

【図９】図９は、図３に示したデバイスＩＤ付与回路７
０の詳細を示す回路図。

【図１０】図１０は、先頭デバイス（最上流デバイス）
における図９のデバイスＩＤ付与回路７０の動作を説明
するためのタイミング図。

【図１１】図１１は、先頭デバイス以外の次の下流の第
２のデバイスにおける図９のデバイスＩＤ付与回路７０
の動作を説明するためのタイミング図。

【図１２】図１２は、図３に示した時間スロット割当回
路群の全体の動作を説明するためのタイミング図。

【図１３】図１３は、（ａ）と（ｂ）が合わさって、図
３に示した時間スロット割当回路７２の回路の詳細を示
す回路図。

【図１４】図１４は、図１３の先頭トークン生成回路の
詳細を示す回路図。

【図１５】図１５は、図１３のトークン伝播回路の詳細
を示す回路図。

【図１６】図１６は、先頭デバイスがチャンネルｃｈ１
を利用するがｃｈ２を利用しない場合を含む状況におけ
る、時間スロット割当回路内の種々の信号を示すタイミ
ング図。

【図１７】図１７は、先頭デバイスがｃｈ１〜ｃｈ４の
４チャンネル分を利用する場合における、時間スロット
割当回路内の種々の信号のタイミング図。

【図１８】図１８は、先頭デバイスがｃｈ１とｃｈ３の
ハイのイネーブル信号によって２つのチャンネルを利用
する場合における、時間スロット割当回路内の信号のタ
イミング図。

【図１９】図１９は、先頭デバイスにおいてｃｈ１イネ
ーブル信号はローでｃｈ２イネーブル信号のみがハイの
場合における、時間スロット割当回路内の信号のタイミ
ング図。

【図２０】図２０は、先頭デバイスにおいて全てのｃｈ
イネーブル信号がローである場合における、時間スロッ
ト割当回路内の信号のタイミング図。

【図２１】図２１は、複数のデバイス間でのＳＡトーク
ンの受け渡しを示すタイミング図である。

【図２２】図２２は、同一のデバイスを２つのデイジー
チェーンに接続したシステム例を示すブロック図。

【符号の説明】

１ マスタ・デバイス ３−１〜Ｎ スレーブ・デバイス・グループ ５ バス ３０−１−１〜Ｎ スレーブ・デバイス ３０−２−１〜Ｎ スレーブ・デバイス ７−１〜Ｎ デイジーチェーン接続線 １Ｂ ＤＳＰ ３０−１−１Ｂ〜ＮＢ スレーブ・デバイス ３０−２−１Ｂ〜ＮＢ スレーブ・デバイス ＤＣ１Ｂ デイジーチェーン ５０Ｂ バス導体 ５２Ｂ バス導体 ６０ 導体 ６２ 導体 ７０ デバイスＩＤ付与回路 ７００ デバイスＩＤ決定シーケンス開始制御部 ７０１ 時間測定部 ７０２ デバイスＩＤ記憶部 ７０３ トークン判別回路 ７０４ 下流側トークン生成回路 ７０５ 先頭デバイス判別回路 ７０６ 先頭トークン生成回路 ７２０ 時間スロット位置指示部 ７２１ 利用時間スロット指示部 ７２２ 割当時間スロット判別部 ７２４ データ保持部 ７２５ データ記憶部 ７２６ 時間スロット割当（ＳＡ）トークン生成部 ７２７ 源トークン生成部 ７２６０ トークン伝播回路 ７２７２ 先頭トークン生成回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B014 HB04 5B061 BB22 BB36 BB37 RR02 RR03 RR05 RR06

Claims (55)

【特許請求の範囲】
1. 【請求項１】複数のデバイスを含むシステムにおいて、
   前記複数のデバイス間での通信を行う通信システムが、 前記複数のデバイスを互いに接続するバスと、 前記複数のデバイスをデイジーチェーンで接続するデイ
   ジーチェーン接続線と、を含むこと、を特徴とする通信
   システム。
2. 【請求項２】請求項１記載のシステムにおいて、 前記複数のデバイスは、マスタ・デバイスと少なくとも
   １つのグループの複数のスレーブ・デバイスから成り、 前記通信システムにおいて、前記マスタ・デバイスと前
   記複数のスレーブ・デバイスの各々との間での通信を行
   うため、 前記バスは、前記マスタ・デバイスと前記１つのグルー
   プの前記複数のスレーブ・デバイスの各々とを接続し、 前記デイジーチェーン接続線は、前記１つのグループの
   前記複数のスレーブ・デバイスをデイジーチェーンで接
   続すること、を特徴とする通信システム。
3. 【請求項３】請求項１記載のシステムにおいて、 前記デイジーチェーン接続線は、前記複数のスレーブ・
   デバイス内の各々のデバイスに対し、前記複数のスレー
   ブ・デバイス内の当該デバイスの番号または前記システ
   ムにおける所定の順序における当該デバイスの順番を識
   別するためのデバイス識別子を割り当てるために使用す
   ること、を特徴とする通信システム。
4. 【請求項４】請求項２記載のシステムにおいて、 前記少なくとも１つのグループは、複数のグループの前
   記複数のスレーブ・デバイスから成ること、を特徴とす
   る通信システム。
5. 【請求項５】請求項２記載のシステムにおいて、 前記デイジーチェーン接続線は、前記１グループの前記
   複数のスレーブ・デバイスに対しデバイス識別子を付与
   するために使用すること、を特徴とする通信システム。
6. 【請求項６】請求項５記載のシステムにおいて、 前記デイジーチェーン接続線は、前記複数のグループの
   スレーブ・デバイスの各々に対し１つ設けたこと、を特
   徴とする通信システム。
7. 【請求項７】請求項６記載のシステムにおいて、 複数の前記デイジーチェーン接続線の各々に接続した前
   記１グループのスレーブ・デバイスは、これらが接続し
   た前記デイジーチェーン接続線の識別子を有すること、
   を特徴とする通信システム。
8. 【請求項８】請求項５記載のシステムであって、 さらに、１つのグループの前記複数のスレーブ・デバイ
   スにデバイス識別子を付与するための装置を含み、 該デバイス識別子付与装置は、 前記１つのグループの複数のスレーブ・デバイスの内の
   前記デイジーチェーンの最上流に位置する最上流デバイ
   スに設けた、第１の時点でデバイス識別子付与トークン
   を前記デイジーチェーンの下流に向かって送出するデバ
   イス識別子付与トークン発生手段であって、該最上流デ
   バイスが第１のデバイス識別子を有する、前記のデバイ
   ス識別子付与トークン発生手段と、 前記最上流デバイスに設けた、前記第１のデバイス識別
   子を記憶する記憶手段と、 前記デイジーチェーンの下流に位置する各下流デバイス
   に設けた時間測定手段であって、前記デバイス識別子付
   与トークンを第２の時点で受けたときの前記第１時点と
   第２時点との時間差を測定する、前記の時間測定手段
   と、 前記各下流デバイスに設けたデバイス識別子決定手段で
   あって、測定した前記時間差に基づいて、該各下流デバ
   イスの自己のデバイス識別子を決定する、前記の決定手
   段と、 前記各下流デバイスに設けた、前記の決定したデバイス
   識別子を記憶する記憶手段と、から成り、 これによって、前記最上流デバイスの前記第１デバイス
   識別子と前記下流デバイスの各々に対し決定した前記第
   １デバイス識別子とは異なった各前記デバイス識別子に
   よって、前記複数のデバイスを識別すること、を特徴と
   する通信システム。
9. 【請求項９】請求項１から３のいずれかに記載のシステ
   ムにおいて、 前記バスは、前記マスタ・デバイスと前記複数のスレー
   ブ・デバイスとの各々の間でのデータおよび制御信号の
   双方を含む情報の伝送を行うこと、を特徴とする通信シ
   ステム。
10. 【請求項１０】請求項２記載のシステムにおいて、 前記通信は、前記通信を時分割多重で行うこと、を特徴
    とする通信システム。
11. 【請求項１１】請求項１０記載のシステムにおいて、 前記通信は、少なくとも２以上の異なった伝送帯域で行
    うこと、を特徴とする通信システム。
12. 【請求項１２】請求項１１記載のシステムにおいて、 前記通信は、連続した時間スロットを用いて行うこと、
    を特徴とする通信システム。
13. 【請求項１３】請求項１２記載のシステムにおいて、 前記異なった伝送帯域は、所定の時間フレーム内に使用
    する時間スロット数が異なることによって実現するこ
    と、を特徴とする通信システム。
14. 【請求項１４】請求項１３記載のシステムにおいて、 各前記スレーブ・デバイスに対する前記の使用時間スロ
    ット数は、可変であること、を特徴とする通信システ
    ム。
15. 【請求項１５】請求項１４記載のシステムにおいて、 前記使用時間スロット数は、予め設定すること、を特徴
    とする通信システム。
16. 【請求項１６】請求項１４記載のシステムにおいて、 前記使用時間スロット数は、０または１以上の整数であ
    ること、を特徴とする通信システム。
17. 【請求項１７】請求項１４記載のシステムにおいて、 前記デイジーチェーン接続線は、前記１つのグループの
    複数のスレーブ・デバイスの各々に対し時間スロットを
    割り当てるための時間スロット割当トークンを、前記１
    つのグループの複数のスレーブ・デバイス間で伝達する
    のに使用すること、を特徴とする通信システム。
18. 【請求項１８】請求項１７記載のシステムにおいて、 前記１つのグループの複数のスレーブ・デバイスの各々
    は、前記１つのグループの複数のスレーブ・デバイス間
    で、前記時間スロット割当トークンを伝達し、 該時間スロット割当トークンを受けた特定の前記スレー
    ブ・デバイスは、前記時間スロットを利用する場合、 該時間スロット割当トークンを受けた時、前記時間スロ
    ットの利用を開始し、 前記使用時間スロット数だけ前記時間スロットを利用
    し、 前記使用時間スロット数の時間スロットの使用を終えた
    時、前記時間スロットの利用を終了し、 前記使用時間スロット数の前記時間スロットのうちの最
    後に利用した前記時間スロットに後続する前記時間スロ
    ットを、前記１つのグループの複数のスレーブ・デバイ
    スのうちの前記デイジーチェーンに接続された次のスレ
    ーブ・デバイスに割り当てるため、前記次のスレーブ・
    デバイスに対し前記時間スロット割当トークンを渡すこ
    と、を特徴とする通信システム。
19. 【請求項１９】請求項２記載のシステムにおいて、 前記バスは、シリアルバスであること、を特徴とする通
    信システム。
20. 【請求項２０】請求項１９記載のシステムにおいて、 前記シリアルバスを介しての通信は、通信時間フレーム
    の間に実行し、 前記通信時間フレームは、第１の基準クロックの１周期
    に等しいこと、を特徴とする通信システム。
21. 【請求項２１】請求項１９記載のシステムにおいて、 前記シリアルバスを介しての通信は、データおよび制御
    信号の双方に対し共通の通信フォーマットで行うこと、
    を特徴とする通信システム。
22. 【請求項２２】請求項２１記載のシステムにおいて、 前記共通通信フォーマットは、 初期化時には、少なくとも１つのコマンド・フィールド
    を含み、 動作時には、少なくとも１つのコマンド・フィールド
    と、少なくとも１つのデータ・チャンネル・フィールド
    と、を含むこと、を特徴とする通信システム。
23. 【請求項２３】請求項２２記載のシステムにおいて、 前記コマンド・フィールドは、デバイス識別子を含むこ
    と、を特徴とする通信システム。
24. 【請求項２４】請求項２３記載のシステムにおいて、 前記システムが複数のデイジーチェーン接続線を含むと
    き、 前記コマンド・フィールドは、デイジーチェーン番号を
    含むこと、を特徴とする通信システム。
25. 【請求項２５】請求項２記載のシステムにおいて、 前記バスは、パラレルバスであること、を特徴とする通
    信システム。
26. 【請求項２６】請求項２記載のシステムにおいて、 前記システムは、オーディオ・システムであること、を
    特徴とする通信システム。
27. 【請求項２７】複数のデバイスにデバイス識別子を付与
    する方法であって、 前記複数のデバイスをデイジーチェーンで接続するステ
    ップと、 前記複数のデバイスの内の前記デイジーチェーンの最上
    流に位置する最上流デバイスから、前記デイジーチェー
    ンの下流に向かって、デバイス識別子付与トークンを第
    １の時点にて送出するステップであって、該最上流デバ
    イスが第１のデバイス識別子を有する、前記のステップ
    と、 前記デイジーチェーンの下流に位置する各下流デバイス
    が、前記デバイス識別子付与トークンを第２の時点で受
    けるステップと、 前記各下流デバイスが、前記第１時点と前記第２時点と
    の間の時間差に基づいて、該各下流デバイスが、自己の
    デバイス識別子を決定するステップであって、該デバイ
    ス識別子が、前記第１デバイス識別子とは異なる、前記
    のステップと、から成り、 これによって、前記最上流デバイスの前記第１デバイス
    識別子と前記下流デバイスの各々に対し決定した前記第
    １デバイス識別子とは異なった各前記デバイス識別子に
    よって、前記複数のデバイスを識別すること、を特徴と
    するデバイス識別付与方法。
28. 【請求項２８】請求項２７記載のシステムにおいて、 前記第１時点は、第１の基準クロックにより定めるこ
    と、 前記時間差を、前記第１時点からの第２の基準クロック
    の数をカウントすることにより、カウント値を発生する
    こと、を特徴とするデバイス識別付与方法。
29. 【請求項２９】請求項２８記載のシステムにおいて、 前記カウント値に基づき前記デバイス識別子を定めるこ
    と、を特徴とするデバイス識別付与方法。
30. 【請求項３０】請求項２７記載のシステムにおいて、 前記デバイスの各々は、前記デバイス識別子を格納する
    ための記憶手段を有すること、を特徴とするデバイス識
    別付与方法。
31. 【請求項３１】請求項２７記載のシステムにおいて、 前記複数のデバイスは、同種のデバイスであること、を
    特徴とするデバイス識別付与方法。
32. 【請求項３２】請求項３１記載のシステムにおいて、 前記同種のデバイスは、入力デバイスまたは出力デバイ
    スのいずれかであること、を特徴とするデバイス識別付
    与方法。
33. 【請求項３３】請求項２７記載のシステムにおいて、 前記複数のデバイスは、集積回路チップであること、を
    特徴とするデバイス識別付与方法。
34. 【請求項３４】マスタ・デバイスと複数のスレーブ・デ
    バイスとを含むシステムにおいて、前記マスタ・デバイ
    スが前記複数のスレーブ・デバイスを識別する方法であ
    って、 Ａ． 前記マスタ・デバイスが前記複数のスレーブ・デ
    バイスにデバイス識別子を付与するステップであって、
    請求項２７から３３のいずれかに記載のデバイス識別付
    与方法を実行することにより前記複数のスレーブ・デバ
    イスのデバイス識別子を決定するステップと、から成
    る、前記のステップと、 Ｂ． 前記マスタ・デバイスが、前記デバイス識別子付
    与方法によって前記複数のスレーブ・デバイスに与えら
    れる前記デバイス識別子によって、前記複数のスレーブ
    ・デバイスを識別するステップと、から成るデバイス識
    別方法。
35. 【請求項３５】請求項３４記載のシステムにおいて、 前記マスタ・デバイスは、前記デバイス識別子付与方法
    によって前記複数のスレーブ・デバイスに対し与えられ
    る前記デバイス識別子を、予め前記マスタ・デバイスに
    設けた記憶手段に格納すること、を特徴とするデバイス
    識別方法。
36. 【請求項３６】請求項３４記載のシステムにおいて、 前記マスタ・デバイスは、前記デバイス識別子付与方法
    によって前記複数のスレーブ・デバイスに対し与えられ
    る前記デバイス識別子を、前記スレーブ・デバイスから
    受けて、前記マスタ・デバイス内の記憶手段に格納する
    こと、を特徴とするデバイス識別方法。
37. 【請求項３７】請求項３４記載のシステムにおいて、 前記複数のスレーブ・デバイスが、複数のグループのス
    レーブ・デバイスから成ること、を特徴とするデバイス
    識別方法。
38. 【請求項３８】請求項３７記載のシステムにおいて、 前記複数のグループのスレーブ・デバイスを、複数の前
    記デイジーチェーンでそれぞれ接続することによって、
    各グループのスレーブ・デバイスに対する前記デバイス
    識別子を付与し、 前記複数のデイジーチェーンにそれぞれ接続した前記複
    数のグループのスレーブ・デバイスに対し、デバイス・
    グループ識別子を付与し、これによって、前記複数のグ
    ループのスレーブ・デバイスのうちの各スレーブ・デバ
    イスを、前記デバイス・グループ識別子と前記デバイス
    識別子との組み合わせで識別すること、を特徴とするデ
    バイス識別方法。
39. 【請求項３９】マスタ・デバイスと複数のスレーブ・デ
    バイスとの間でデータを伝送するデータ伝送方法であっ
    て、 請求項３４から３８のいずれかに記載のデバイス識別方
    法によって得た前記デバイス識別子を使用して、前記マ
    スタ・デバイスが前記複数のスレーブ・デバイスとの間
    でデータ伝送すること、を特徴とするデータ伝送方法。
40. 【請求項４０】複数のデバイスにデバイス識別を付与す
    るための装置であって、 前記複数のデバイスをデイジーチェーンで接続するデイ
    ジーチェーン接続線と、 前記複数のデバイスの内の前記デイジーチェーンの最上
    流に位置する最上流デバイスに設けた、第１の時点でデ
    バイス識別子付与トークンを前記デイジーチェーンの下
    流に向かって送出するデバイス識別子付与トークン発生
    手段であって、該最上流デバイスが第１のデバイス識別
    子を有する、前記のデバイス識別子付与トークン発生手
    段と、 前記最上流デバイスに設けた、前記第１のデバイス識別
    子を記憶する記憶手段と、 前記デイジーチェーンの下流に位置する各下流デバイス
    に設けた時間測定手段であって、前記デバイス識別子付
    与トークンを第２の時点で受けたときの前記第１時点と
    第２時点との時間差を測定する、前記の時間測定手段
    と、 前記各下流デバイスに設けたデバイス識別子決定手段で
    あって、測定した前記時間差に基づいて、該各下流デバ
    イスの自己のデバイス識別子を決定する、前記の決定手
    段と、 前記各下流デバイスに設けた、前記の決定したデバイス
    識別子を記憶する記憶手段と、から成り、 これによって、前記最上流デバイスの前記第１デバイス
    識別子と前記下流デバイスの各々に対し決定した前記第
    １デバイス識別子とは異なった各前記デバイス識別子に
    よって、前記複数のデバイスを識別すること、を特徴と
    するデバイス識別付与装置。
41. 【請求項４１】請求項４０記載のシステムにおいて、 前記デバイス識別子付与装置は、 前記第１時点を定めるための第１の基準クロックと、 前記時間差を計測するための第２の基準クロックと、を
    含み、 前記時間測定手段は、前記時間差を、前記第１時点から
    の前記第２基準クロックの数をカウントすることによ
    り、カウント値を発生すること、を特徴とするデバイス
    識別付与装置。
42. 【請求項４２】請求項４１記載のシステムにおいて、 前記デバイス識別子決定手段は、 前記時間測定手段から受ける前記カウント値に基づき前
    記デバイス識別子を決定すること、を特徴とするデバイ
    ス識別付与装置。
43. 【請求項４３】請求項４０記載のシステムにおいて、 前記複数のデバイスは、同種のデバイスであること、を
    特徴とするデバイス識別付与装置。
44. 【請求項４４】請求項４３記載のシステムにおいて、 前記同種のデバイスは、入力デバイスまたは出力デバイ
    スのいずれかであること、を特徴とするデバイス識別付
    与装置。
45. 【請求項４５】請求項４０記載のシステムにおいて、 前記複数のデバイスは、集積回路チップであること、を
    特徴とするデバイス識別付与装置。
46. 【請求項４６】デバイスであって、 デイジーチェーンの上流側に接続するための入力端子
    と、 前記デイジーチェーンの下流側に接続するための出力端
    子と、 該デバイスの前記デイジーチェーン内での位置に基づ
    き、該デバイスに対しデバイス識別子を付与するデバイ
    ス識別付与手段と、から成るデバイス。
47. 【請求項４７】請求項４６記載のシステムにおいて、 前記デバイス識別付与手段は、 時間測定手段であって、第１の時点でデイジーチェーン
    の最上流から送出されたデバイス識別子付与トークンを
    第２の時点で受けたときの前記第１時点と第２時点との
    時間差を測定する、前記の時間測定手段と、 デバイス識別子決定手段であって、測定した前記時間差
    に基づいて、自己のデバイス識別子を決定する、前記の
    決定手段と、 前記の決定したデバイス識別子を記憶する記憶手段と、
    を含むこと、を特徴とするデバイス。
48. 【請求項４８】請求項４７記載のシステムにおいて、 前記デバイス識別子付与手段は、 前記第１時点を定めるための第１の基準クロックと、 前記時間差を計測するための第２の基準クロックと、を
    受け、 前記時間測定手段は、前記時間差を、前記第１時点から
    の前記第２基準クロックの数をカウントすることによ
    り、カウント値を発生すること、を特徴とするデバイ
    ス。
49. 【請求項４９】請求項４８記載のシステムにおいて、 前記デバイス識別子決定手段は、 前記時間測定手段から受ける前記カウント値に基づき前
    記デバイス識別子を決定すること、を特徴とするデバイ
    ス。
50. 【請求項５０】請求項４６記載のシステムにおいて、 前記複数のデバイスは、集積回路チップであること、を
    特徴とするデバイス。
51. 【請求項５１】マスタ・デバイスと複数のスレーブ・デ
    バイスとを含むシステムにおいて、前記マスタ・デバイ
    スが前記複数のスレーブ・デバイスを識別するデバイス
    識別システムであって、 請求項４０から４５のいずれかに記載のデバイス識別付
    与装置と、 該デバイス識別付与装置により付与された前記複数のス
    レーブ・デバイスの前記デバイス識別子を記憶するた
    め、前記のマスタ・デバイスに設けた記憶手段と、を含
    み、 これによって、前記マスタ・デバイスが、前記複数のス
    レーブ・デバイスを前記マスタ・デバイスに記憶した前
    記スレーブ・デバイスの前記デバイス識別子によって識
    別すること、を特徴とするデバイス識別システム。
52. 【請求項５２】請求項５１記載のシステムにおいて、 前記マスタ・デバイスの前記記憶手段には、前記デバイ
    ス識別子付与方法によって前記複数のスレーブ・デバイ
    スに対し与えられる前記デバイス識別子を、予め格納し
    たこと、を特徴とするデバイス識別システム。
53. 【請求項５３】請求項５１記載のシステムにおいて、 前記マスタ・デバイスの前記記憶手段は、前記デバイス
    識別子付与方法によって前記複数のスレーブ・デバイス
    に対し与えられる前記デバイス識別子を、前記スレーブ
    ・デバイスから受けて格納したこと、を特徴とするデバ
    イス識別システム。
54. 【請求項５４】請求項５１記載のシステムにおいて、 前記複数のスレーブ・デバイスが、複数のグループのス
    レーブ・デバイスから成ること、を特徴とするデバイス
    識別システム。
55. 【請求項５５】請求項５４記載のシステムにおいて、 前記複数のグループのスレーブ・デバイスを、複数の前
    記デイジーチェーンでそれぞれ接続することによって、
    各グループのスレーブ・デバイスに対する前記デバイス
    識別子を付与し、 前記複数のデイジーチェーンにそれぞれ接続した前記複
    数のグループのスレーブ・デバイスに対し、デバイス・
    グループ識別子を付与し、 これによって、前記複数のグループのスレーブ・デバイ
    スのうちの各スレーブ・デバイスを、前記デバイス・グ
    ループ識別子と前記デバイス識別子との組み合わせで識
    別すること、を特徴とするデバイス識別システム。