JP2003188337A - 高周波モジュール - Google Patents
高周波モジュールInfo
- Publication number
- JP2003188337A JP2003188337A JP2001388878A JP2001388878A JP2003188337A JP 2003188337 A JP2003188337 A JP 2003188337A JP 2001388878 A JP2001388878 A JP 2001388878A JP 2001388878 A JP2001388878 A JP 2001388878A JP 2003188337 A JP2003188337 A JP 2003188337A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- chip
- frequency module
- wiring pattern
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
ない高周波モジュールを提供する。 【解決手段】 本発明の高周波モジュールは、複数枚の
セラミック薄板2が積層されて形成された絶縁基体1
と、この絶縁基体1の上面に形成された絶縁層7とを備
え、絶縁層7の上面には、薄膜によって形成された配線
パターン8と、この配線パターン8に接続され、薄膜に
よって形成された少なくとも抵抗、又は/及びコンデン
サからなる電気部品9とで構成される薄膜回路10が形
成されため、従来に比して、電気部品が精度良く形成で
きて、性能の良好な高周波モジュールを提供できる。
Description
れる送受信ユニットや電圧制御発振器等に使用して好適
な高周波モジュールに関する。
形成された絶縁基体の表面や層間には、厚膜によって配
線パターンが形成されると共に、絶縁基体の表面と層間
には、厚膜によって抵抗やコンデンサからなる電気部品
が形成されている。また、絶縁基体の表面に形成された
配線パターンには、半導体からなるICチップが搭載さ
れて、ICチップが絶縁基体の表面から露出、突出した
状態で取り付けられた構成となっている。
ルは、厚膜によって電気部品が形成されているため、そ
のバラツキが大きく、性能が悪くなるという問題があ
る。また、ICチップが絶縁基体の表面に搭載されてい
るため、厚みが大きくなって、薄型に不適であると共
に、露出状態にあるICチップに外力がかかりやすく、
破損を招くという問題がある。
Cチップの破損の少ない高周波モジュールを提供するこ
とを目的とする。
の第1の解決手段として、複数枚のセラミック薄板が積
層されて形成された絶縁基体と、この絶縁基体の上面に
形成された絶縁層とを備え、前記絶縁層の上面には、薄
膜によって形成された配線パターンと、この配線パター
ンに接続され、薄膜によって形成された少なくとも抵
抗、又は/及びコンデンサからなる電気部品とで構成さ
れる薄膜回路が形成され、前記絶縁基体は、少なくとも
層間に形成された導電体と、厚み方向に形成された第
1,第2の接続導体と、前記導電体に接続された状態
で、側面に形成された電極部とを有し、前記第1の接続
導体が前記配線パターンに接続されると共に、前記第2
の接続導体が前記絶縁基体内に収納されたICチップと
前記配線パターンとに接続された構成とした。
体が低温で焼成可能な前記セラミック薄板で形成される
と共に、前記絶縁層がガラス、又はポリイミドで形成さ
れた構成とした。また、第3の解決手段として、前記接
続導体の上端は、前記絶縁基体の上面から突出した突出
部を有し、この突出部が前記絶縁層の表面と面一、又は
前記絶縁層の表面から突出して、前記突出部に前記配線
パターンを導通させた構成とした。
ップを収納する前記絶縁基体の凹部には、絶縁材からな
る封止材が充填された構成とした。また、第5の解決手
段として、前記ICチップがベアチップで形成された構
成とした。
を説明すると、図1は本発明の高周波モジュールの斜視
図、図2は本発明の高周波モジュールの要部の断面図で
ある。
図1,図2に基づいて説明すると、平板状の絶縁基体1
は、複数枚のセラミック薄板2が積層されて形成され、
その下面には、複数個の凹部1aが設けられると共に、
絶縁基体1の厚み方向には、複数個の孔1bが設けられ
ている。
面には、銀等の導電材からなる導電体3が設けられてお
り、これ等の導電体3は、孔1bに対応した位置で形成
されている。
体4,5は、絶縁基体1の孔1bに充填されて形成さ
れ、第1の接続導体4は、層間に形成された導電体3に
接続されると共に、第2の接続導体5は、凹部1aの底
面に設けられた導電体3に接続されている。
の上端は、絶縁基体1の上面から僅かに突出した突出部
4a、5aを有する。また、絶縁基体1の側面には、銀
等の導電材からなる複数の電極部6が設けられ、この電
極部6は、層間に形成された導電体3に接続された状態
で、絶縁基体1の厚み方向に形成されると共に、絶縁基
体1の下面に跨って形成されている。
は、低温(1000℃以下)で焼成可能なグリーンシー
ト(生状態)からなる複数枚のセラミック薄板2が積層
されると共に、銀ペーストからなる導電体3に導通する
ように、銀ペーストからなる第1,第2の接続導体4,
5を孔1bに充填し、且つ、導電体3に導通した状態
で、銀ペーストからなる電極部6を側面に形成する。
2は焼結して、ブロック体からなる絶縁基体1が形成さ
れると共に、銀ペーストが焼成されて、導電体3と第
1,第2の接続導体4,5、及び電極部6が形成され
る。この時、第1,第2の接続導体4,5の上端の突出
部4a、5aは、絶縁基体1の上面から突出した状態で
形成される。
2、BCB(ベンゾシクロブテン)、アモルファスフッ
素樹脂、窒化シリコン、エポキシ樹脂等からなり、この
絶縁層7は、第1,第2の接続導体4,5の突出部4
a、5aの先端を除く絶縁基体1の上面に形成されてい
る。そして、絶縁層7が形成された際、突出部4a、5
aの先端部は、絶縁層7の表面と面一、或いは絶縁層7
の表面から僅かに突出した状態となっている。
薄膜形成された配線パターン8が設けられると共に、こ
の配線パターン8に接続された状態で、絶縁層7の表面
には、薄膜によって抵抗9a、コンデンサ9b、及びイ
ンダクタ9cからなる電気部品9が形成されて、絶縁層
7の表面には、薄膜回路10が形成されている。
形成された際、配線パターン8は、第1,第2の接続導
体4,5の突出部4a、5aに導通した状態で形成され
て、配線パターン8が第1の接続導体4と導電体3を介
して、側面に位置する電極部6に電気的に導出された構
成となる。
1は、絶縁基体1の凹部1a内に収納され、ICチップ
11のワイヤ11aと引出電極11bがそれぞれ導電体
3に接続される。その結果、ICチップ11は、導電体
3と第2の接続導体5とを介して配線パターン8に接続
された構成となる。
の凹部1aに充填されて、ICチップ11を封止してお
り、これによって、ICチップ11が外気、及び外力か
ら保護されると共に、封止材12の下面が絶縁基体1の
下面と一致して、絶縁基体1の搭載時における安定を図
っている。
は、電子機器の回路基板上に載置され、絶縁基体1の側
面に設けられた電極部6が回路基板上の導電パターンに
半田付けされて、高周波モジュールは、取付、配線が行
われるようになっている。
セラミック薄板が積層されて形成された絶縁基体と、こ
の絶縁基体の上面に形成された絶縁層とを備え、絶縁層
の上面には、薄膜によって形成された配線パターンと、
この配線パターンに接続され、薄膜によって形成された
少なくとも抵抗、又は/及びコンデンサからなる電気部
品とで構成される薄膜回路が形成されため、従来に比し
て、電気部品が精度良く形成できて、性能の良好な高周
波モジュールを提供できる。また、絶縁基体内には、I
Cチップが収納されているため、従来に比して、薄型に
できると共に、ICチップの破損の少ないものが提供で
きる。
ック薄板で形成されため、銀による導電体、接続導体、
及び電極部が形成できて、電気損失が少なく、回路基板
への半田付けの確実なものが得られる。また、絶縁層が
ガラス、又はポリイミドで形成されたため、表面が滑ら
かで、薄膜による配線パターンや電気部品が高精度に形
成できる。
から突出した突出部を有し、この突出部が絶縁層の表面
と面一、又は絶縁層の表面から突出して、突出部に配線
パターンを導通させたため、接続導体と配線パターンの
導通が容易となり、生産性の良好なものが得られる。
部には、絶縁材からなる封止材が充填されたため、IC
チップの保護が確実となり、ICチップの破損のより少
ないものが得られる。
たため、ICチップが安価となる。
Claims (5)
- 【請求項1】 複数枚のセラミック薄板が積層されて形
成された絶縁基体と、この絶縁基体の上面に形成された
絶縁層とを備え、前記絶縁層の上面には、薄膜によって
形成された配線パターンと、この配線パターンに接続さ
れ、薄膜によって形成された少なくとも抵抗、又は/及
びコンデンサからなる電気部品とで構成される薄膜回路
が形成され、前記絶縁基体は、少なくとも層間に形成さ
れた導電体と、厚み方向に形成された第1,第2の接続
導体と、前記導電体に接続された状態で、側面に形成さ
れた電極部とを有し、前記第1の接続導体が前記配線パ
ターンに接続されると共に、前記第2の接続導体が前記
絶縁基体内に収納されたICチップと前記配線パターン
とに接続されたことを特徴とする高周波モジュール。 - 【請求項2】 前記絶縁基体が低温で焼成可能な前記セ
ラミック薄板で形成されると共に、前記絶縁層がガラ
ス、又はポリイミドで形成されたことを特徴とする請求
項1記載の高周波モジュール。 - 【請求項3】 前記接続導体の上端は、前記絶縁基体の
上面から突出した突出部を有し、この突出部が前記絶縁
層の表面と面一、又は前記絶縁層の表面から突出して、
前記突出部に前記配線パターンを導通させたことを特徴
とする請求項1、又は2記載の高周波モジュール。 - 【請求項4】 前記ICチップを収納する前記絶縁基体
の凹部には、絶縁材からなる封止材が充填されたことを
特徴とする請求項1から3の何れかに記載の高周波モジ
ュール。 - 【請求項5】 前記ICチップがベアチップで形成され
たことを特徴とする請求項1から4の何れかに記載の高
周波モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001388878A JP3836367B2 (ja) | 2001-12-21 | 2001-12-21 | 高周波モジュール |
EP02258611A EP1324390A3 (en) | 2001-12-21 | 2002-12-13 | A high-frequency module |
US10/319,063 US6812561B2 (en) | 2001-12-21 | 2002-12-13 | Thin high-frequency module having integrated circuit chip with little breakage |
CNB021578737A CN1264215C (zh) | 2001-12-21 | 2002-12-23 | Ic芯片破损少的薄型高频模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001388878A JP3836367B2 (ja) | 2001-12-21 | 2001-12-21 | 高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188337A true JP2003188337A (ja) | 2003-07-04 |
JP3836367B2 JP3836367B2 (ja) | 2006-10-25 |
Family
ID=19188216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001388878A Expired - Fee Related JP3836367B2 (ja) | 2001-12-21 | 2001-12-21 | 高周波モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US6812561B2 (ja) |
EP (1) | EP1324390A3 (ja) |
JP (1) | JP3836367B2 (ja) |
CN (1) | CN1264215C (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3945483B2 (ja) * | 2004-01-27 | 2007-07-18 | カシオ計算機株式会社 | 半導体装置の製造方法 |
US7977785B2 (en) * | 2009-03-05 | 2011-07-12 | Freescale Semiconductor, Inc. | Electronic device including dies, a dielectric layer, and a encapsulating layer |
CN103443879B (zh) * | 2011-04-11 | 2016-01-20 | 株式会社村田制作所 | 层叠型电感元件及其制造方法 |
DE102020200421B4 (de) * | 2020-01-15 | 2021-07-29 | Albert-Ludwigs-Universität Freiburg | Integrierte Schaltungsanordnung und Verfahren zum Herstellen einer integrierten Schaltungsanordnung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3593174A (en) * | 1969-06-05 | 1971-07-13 | Westinghouse Electric Corp | Solid state amplifier for microwave frequency signals |
JPH04271161A (ja) | 1991-02-27 | 1992-09-28 | Mitsubishi Electric Corp | 半導体装置 |
JPH05275609A (ja) | 1992-03-26 | 1993-10-22 | Hitachi Ltd | 半導体モジュール基板 |
DE4404298A1 (de) | 1994-02-11 | 1995-08-17 | Sel Alcatel Ag | Verfahren zur Herstellung eines Multilayers |
JPH0818001A (ja) | 1994-07-01 | 1996-01-19 | Nippondenso Co Ltd | Icパッケージ |
JP3322575B2 (ja) * | 1996-07-31 | 2002-09-09 | 太陽誘電株式会社 | ハイブリッドモジュールとその製造方法 |
JPH1145977A (ja) | 1997-07-28 | 1999-02-16 | Hitachi Ltd | マルチチップモジュールおよびその製造方法 |
JP2000058741A (ja) | 1998-08-12 | 2000-02-25 | Taiyo Yuden Co Ltd | ハイブリッドモジュール |
JP2000252407A (ja) | 1999-03-04 | 2000-09-14 | Hitachi Ltd | マルチチップモジュール |
JP3407716B2 (ja) * | 2000-06-08 | 2003-05-19 | 株式会社村田製作所 | 複合積層電子部品 |
US20020140081A1 (en) * | 2000-12-07 | 2002-10-03 | Young-Huang Chou | Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices |
-
2001
- 2001-12-21 JP JP2001388878A patent/JP3836367B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-13 US US10/319,063 patent/US6812561B2/en not_active Expired - Fee Related
- 2002-12-13 EP EP02258611A patent/EP1324390A3/en not_active Withdrawn
- 2002-12-23 CN CNB021578737A patent/CN1264215C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6812561B2 (en) | 2004-11-02 |
US20030122250A1 (en) | 2003-07-03 |
CN1264215C (zh) | 2006-07-12 |
EP1324390A2 (en) | 2003-07-02 |
EP1324390A3 (en) | 2004-02-18 |
CN1430276A (zh) | 2003-07-16 |
JP3836367B2 (ja) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2005122247A1 (ja) | 複合型電子部品 | |
TW200402138A (en) | Electronic device and method of manufacturing same | |
US20130271251A1 (en) | Substrate-Less Electronic Component | |
JP2003124595A (ja) | 電子回路ユニット | |
JP2003188337A (ja) | 高周波モジュール | |
JP2000182872A (ja) | チップインダクタの製造方法およびチップインダクタ | |
JPH06181119A (ja) | Lc複合部品 | |
JPH04206658A (ja) | ハーメチックシール型電気回路装置 | |
JP2006005309A (ja) | キャパシタ装置 | |
JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
JP2003198310A (ja) | 圧電振動子収納用パッケージ | |
JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 | |
JP2003101382A (ja) | 弾性表面波装置 | |
JP2001015881A (ja) | 電子回路ユニット | |
JP2002076629A (ja) | 複合多層配線基板 | |
JP2556044Y2 (ja) | 電子素子搭載基板 | |
JP2000077796A (ja) | フレキシブル両面プリント回路板および接続方法およびコンデンサ形成方法およびコンデンサを備えたフレキシブル両面プリント回路板 | |
JP2008205064A (ja) | 電子部品の実装構造 | |
JPH10190355A (ja) | 圧電デバイス用パッケージ | |
JP2004072064A (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
JPS58215111A (ja) | チツプ形水晶振動子 | |
JP2002134689A (ja) | 高周波モジュールならびにその製造方法 | |
JP2005019009A (ja) | 表面実装型電子部品およびそれを用いた電子回路装置 | |
JP2004064027A (ja) | 複合多層基板およびその製造方法 | |
JP2000200846A (ja) | 電子部品容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
LAPS | Cancellation because of no payment of annual fees |