JP2004064027A - 複合多層基板およびその製造方法 - Google Patents
複合多層基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004064027A JP2004064027A JP2002224060A JP2002224060A JP2004064027A JP 2004064027 A JP2004064027 A JP 2004064027A JP 2002224060 A JP2002224060 A JP 2002224060A JP 2002224060 A JP2002224060 A JP 2002224060A JP 2004064027 A JP2004064027 A JP 2004064027A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- composite multilayer
- dielectric
- ceramics
- fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】小型化を図りつつ、伝送損失の悪化を回避し、セラミックス本来の優れた特性(高誘電率εや高Q)を活用し、電極のQ劣化を防止し、低温焼成セラミックスの抗折強度も損なわず、しかも、良好な歩留まりが得られる複合多層基板を提供する。
【解決手段】複合多層基板2は、絶縁材料(1)内に複数の要素部品(4〜11)を埋め込み、該複数の要素部品(9〜11)によって所望の電気的回路機能(3)を実現する。その特徴とするところは、前記要素部品(4〜11)は一つ又は複数の誘電体部材(6〜8)を含むこと、且つ、前記一つ又は複数の誘電体部材(6〜8)のすべて若しくはその一部を前記埋め込み前に焼成を完了したセラミックス又は溶融固化を完了したガラスとしたことにある。
【選択図】 図1
【解決手段】複合多層基板2は、絶縁材料(1)内に複数の要素部品(4〜11)を埋め込み、該複数の要素部品(9〜11)によって所望の電気的回路機能(3)を実現する。その特徴とするところは、前記要素部品(4〜11)は一つ又は複数の誘電体部材(6〜8)を含むこと、且つ、前記一つ又は複数の誘電体部材(6〜8)のすべて若しくはその一部を前記埋め込み前に焼成を完了したセラミックス又は溶融固化を完了したガラスとしたことにある。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、複合多層基板、詳しくは、セラミックス又はガラスを内部に含んで構成された複合多層基板に関する。
【0002】
【従来の技術】
一般に、高周波用部品や高周波用モジュールにあっては、伝送損失を低く抑えるため、その使用材料に高い誘電率εと高いQが求められる。ここに、誘電率εとは、絶縁材料に交流電圧がかけられたときに単位体積中に蓄えられる静電エネルギーの大きさを、空気(または真空)の値を1としてその比で現わした値のことをいう。誘電率εが高いほど、蓄えられる静電エネルギーが大きくなる。また、Qとは、ある周波数に対する共振の大きさを表す値である。共振回路のQ値ともいう。誘電体はそれ自身、高い振動数において共振回路となり、Qの大きな共振回路は損失の少ない系ということができる。
【0003】
たとえば、携帯電話、無線LAN(Local Area Network)、ブルートゥース、GPS(Global Positioning System)、ETC(ノンストップ自動料金収受システム)などの高周波市場(数百MHz〜数十GHz程度の周波数)のモジュール構造として、PCB(プリント基板;電子回路が配線された板に多くの電子部品が実装されているもの)基板上に、半導体や高周波部品を実装した構造のもの、いわゆる「PCBモジュール」が知られている。
【0004】
PCBモジュールは、バルクに近い導電率の銅電極や配線を使用できるため、電極や配線の伝送損失を低く抑えることができる。しかし、基板材料(有機材料)の誘電率εは一般的に2〜10程度と低いため、たとえば、コンデンサを内蔵する場合は、基板を厚くしたり、コンデンサの対向電極面積を大きくしたりしなければならず、モジュールの大型化を招くという欠点がある。しかも、モジュールの大型化は、配線長の増大を招き、結果的に配線損失を増大するという欠点もある。
【0005】
一方、モジュールの小型化に適したものとして、一部の受動素子をLTCC(低温同時焼成セラミックス)などのセラミック基板に内蔵し、その基板上に半導体や高周波部品を内蔵した構造のもの、いわゆる「LTCCモジュール」が知られている。LTCCモジュールは、受動素子を内蔵することができ、実装密度に優れ、モジュールの小型化に貢献する。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のLTCCモジュールは、次のような欠点があった。
【0007】
(1)LTCC材料と電極材料とを同時に焼成するため、仮に、AgやCu等の高導電率の電極材料を使用したとしても、それらの電極材料は最終的に厚膜焼成電極になるので、バルクのAgやCuと比べて導電率が低下し、伝送損失を増大させる。
【0008】
(2)さらに、同時焼成の際の電極材料への悪影響を抑えるために、セラミック系の誘電体材料にガラス等の添加物を加えて、焼成温度を低く(たとえば850℃程度)しているが、かかる添加物の存在は、セラミックスの材料組成を限定することとなり、セラミックス本来の優れた特性(高誘電率ε、高Q)を活かしきれない。ちなみに、一般的な高周波材料のQは、1GHzで数千〜数万程度あるのに対して、LTCC基板材料では、数百〜数千程度にしかならない。
【0009】
(3)また、LTCCモジュールは、グリーンシートの間に電極等を挟み込んで焼成した積層部品であるが、焼成時の応力によって電極の先端部につぶれが生じることがあり、この場合、つぶれた部分に電界集中が起き、電極のQが理想的な形状に対して劣化する。
【0010】
(4)また、低温焼成化により、材料の誘電率εの範囲が限定されるとともに、材料の温度特性や信頼性に対しても影響を与える。LTCC基板材料の誘電率は、5〜100程度であり、LTCC材料の抗折強度も一般的に低下する。
【0011】
(5)なお、LTCCはそれ自体で高周波部品も作れるが、モジュール同様の問題がある。高周波部品、特に高いQが必要な分布定数型フィルターなどでは、電極及び誘電体材料のQ低下による特性劣化が顕著だからである。
【0012】
(6)しかも、これらの高周波部品では、ある程度高い誘電率を必要とするため、精度に対する特性変動が敏感であり、一般的なLTCCのプロセス精度では、歩留りの低下が否めない。
【0013】
したがって、本発明の目的は、小型化を図りつつ、伝送損失の増大を回避し、セラミックス本来の優れた特性(高誘電率εや高Q)を活用し、電極のQ劣化を防止し、LTCC材料の抗折強度も損なわず、しかも、良好な歩留まりが得られる複合多層基板を提供することにある。
【0014】
【課題を解決するための手段】
本発明に係る複合多層基板は、絶縁材料内に複数の要素部品を埋め込み、該複数の要素部品によって所望の電気的回路機能を実現する複合多層基板であり、その特徴とするところは、
前記要素部品は一つ又は複数の誘電体部材を含むこと、
且つ、前記一つ又は複数の誘電体部材のすべて若しくはその一部を前記埋め込み前に焼成を完了したセラミックス又はガラスとしたことにある。
【0015】
ここで、前記のセラミックスとしては、埋め込み工程前に焼成を完了したものであればよく、たとえば、LTCCなどの低温焼成セラミックス又はHTCC等の高温焼成セラミックスのいずれであってもよい。又は、ガラスとしては、たとえば、ケイ酸ガラス、ホウケイ酸ガラス等のガラスであって、且つ、埋め込み前に溶融固化を完了したものであればよい。
【0016】
また、前記電気的回路機能は、分布定数フィルター、コンデンサ、インダクタ、バラン、カプラー又はλ/4線路であってもよく、若しくは要素部品の一つ又はいくつかに誘電体部材を必要とするその他の回路機能であってもよい。
【0017】
本発明では、所望の電気回路機能を実現するために絶縁材料に埋め込まれた要素部品のうちの誘電体部材を、その埋め込み工程前に焼成を完了したセラミックス又はその埋め込み前に溶融固化を完了したガラスとしたから、セラミックス本来又はガラス本来の高誘電率および高Qを活用して、基板の小型化とおよびを図ることができる。また、電極の焼成を必要としないため、たとえば、AgやCu等の高導電性材料を使用して、伝送損失の悪化を回避することができるうえ、電極のQ劣化を防止できる。さらに、低温焼成セラミックスの抗折強度も損なわず、しかも、良好な歩留まりが得られる複合多層基板を提供することができる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0019】
図1は、本発明の技術思想を適用して製作された複合多層基板の概念的な構造図である。この図において、周囲を絶縁材料(たとえば、エポキシ樹脂、ポリイミド樹脂等の樹脂、あるいは、これらの樹脂をガラス布に含浸したエポキシ・ガラス、ポリイミド・ガラス等の有機材料)1によって封止した複合多層基板2の内部には、複数の要素部品から構成され、所望の電気的回路機能を実現するための電気部品3が埋め込まれている。
【0020】
この電気部品3は、図示の例においては、上下(“上下”とは図面に正対したときの方向をいい、実際の複合多層基板2の方向を意味しない。以下同様とする。)に配置された一対の電極4、5と、その電極4、5の間に挟装された三つの誘電体部材6、7、8と、上側の誘電体部材6と中央の誘電体部材7との間に挟装された電極9と、中央の誘電体部材7と下側の誘電体部材8との間に挟装された電極10、11とによって構成されている。
【0021】
電気部品3は、それらの要素部品(電極4、5、9、10、11、誘電体部材6、7、8)の組み合わせにより、一体として所望の電気的回路機能、たとえば、分布定数型フィルターを実現する。なお、図示の例では、分布定数フィルターとしているが、本発明の思想はこれに限定されない。要素部品の一つ又はいくつかに誘電体部材を必要とするもの(電気的回路機能)であればよく、たとえば、コンデンサ、インダクタ、バラン、カプラー又はλ/4線路であってもよい。
【0022】
ここで、図示の複合多層基板2における構造上の特徴は、複合多層基板2の内部に埋め込まれた要素部品のうちの誘電体部材(図示の例では誘電体部材6、7、8)がセラミックス(又はガラスであってもよい。以下「セラミックス」で代表する。)であって、且つ、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である点にある。つまり、埋め込んだ後にセラミックスを焼成するのではなく、あらかじめ焼成されたセラミックス(焼成セラミックス)を、誘電体部材(図示の例では誘電体部材6、7、8)として埋め込む点を特徴とするものである。
【0023】
図2〜図5は、複合多層基板2の製造工程図である。
【0024】
(第1の工程:図2(a)(b))
まず、二つの有機基材1a、1bをラミネートする。図中の上側に位置する有機基材1aの一方面(図では下面)には、エッチング等によって形成された電極10、11が設けられている。この電極10、11は、当該工程におけるラミネートにより、二つの有機基材1a、1bの間に埋め込まれる。
【0025】
(第2の工程:図2(c)(d))
次に、ラミネート後の一方の有機基材1aの上面に、レーザー加工あるいはNC加工等により、溝12を形成する。溝12の深さは、他方の有機基材1bに埋設された電極10、11の表面が露出する程度とする。次に、その溝12に誘電体部材7を実装し、必要であれば、エポキシ樹脂等の接着剤を用いて溝12に固定する。ここで、先にも説明したとおり、この誘電体部材7は、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である。
【0026】
(第3の工程:図3(a)(b))
次に、電極付きの有機基材1c、すなわち、エッチング等によって形成された電極9を下面に有する有機基材1cと、上記の有機基材1aとをラミネートする。これにより、誘電体部材7と電極9が二つの有機基材1a、1cの間に埋め込まれる。
【0027】
(第4の工程:図3(c)(d))
次に、ラミネート後の有機基材1cの上面に、レーザー加工またはNC加工等により、溝13を形成する。溝13の深さは、有機基材1cに埋設された電極9の表面が露出する程度とする。次に、その溝13に誘電体部材6を実装し、必要であれば、エポキシ樹脂等の接着剤を用いて溝13に固定する。ここで、先にも説明したとおり、この誘電体部材9は、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である。
【0028】
(第5の工程:図4(a)(b))
次に、電極付きの有機基材1d、すなわち、エッチング等によって形成された電極4を下面に有する有機基材1dと、上記の有機基材1cとをラミネートする。これにより、誘電体部材6と電極4が二つの有機基材1c、1dの間に埋め込まれる。
【0029】
(第6の工程:図4(c)(d))
ここで、この工程(第6の工程)以降の作業は、実際には基板の向き(上下)を反転して行われるが、図示の都合上、便宜的にそのままの向きで行うものとする。
【0030】
この工程では、まず、最下面に位置する有機基材1bの下面に、レーザー加工等により、溝14を形成する。溝14の深さは、有機基材1bに埋設された電極10、11の表面(下面)が露出する程度とする。次に、その溝14に誘電体部材8を実装し、必要であれば、エポキシ樹脂等の接着剤を用いて溝14に固定する。ここで、先にも説明したとおり、この誘電体部材8は、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である。
【0031】
(第7の工程:図5(a)(b))
最後に、電極付きの有機基材1e、すなわち、エッチング等によって形成された電極5を上面に有する有機基材1eと、上記の有機基材1bとをラミネートする。これにより、誘電体部材8が二つの有機基材1b、1eの間に埋め込まれる。
【0032】
以上の工程(第1〜第7の工程)を経て、図1に示す複合多層基板2が作られる。この工程図における図1との相違は、複合多層基板2の周囲を封止する絶縁材料1が、各工程毎に積層される複数の有機基材1a〜1eによつて構成されている点にある。なお、実際の複合多層基板2の生産に際しては、多数個取りできる集合基板として製造することが望ましい。そのように製造された集合基板から複合多層基板2を分割して切り出し、各々に所要の外部電極等を形成した後、バルクチップとして、又は、パッケージングされたチップとして製品化する。
【0033】
さて、本実施の形態における複合多層基板2は、上記のとおり、三つの誘電体部材6、7、8を含む電気部品3を内部に埋め込んで構成されている。これらの誘電体部材6、7、8の電気的特性(特に誘電率εとQ)は、その電気部品3の機能(ここでは分布定数型フィルター)に係る性能を決定するが、とりわけ、樹脂材料等の一般的な誘電体材料では得られない程度の高い誘電率とQが要求される場合は、三つの誘電体部材6、7、8の各々に焼成セラミックスを使用することが望ましい−−−−−−焼成セラミックス本来の誘電率は20〜100程度であり、樹脂材料等の誘電率(2〜10)よりも一桁大きく、また、Qについても樹脂材料等のそれ(100〜1000)に対して、焼成セラミックス本来のQは1000〜3000と遙かに大きいからである。−−−−−−ものの、同時焼成セラミックの使用は、冒頭で説明した様々な欠点(セラミックス本来の特性を得られない、又は、埋め込み電極が厚膜焼成電極になるため電極の特性も劣化する・・・・等)があるので、何らかの工夫が必要である。
【0034】
そこで、本実施の形態における複合多層基板2にあっては、所望の電気的回路機能を実現するための電子部品3を絶縁材料1に埋め込む際に、その電子部品3の要素部品に含まれる誘電体部材6、7、8を、当該埋め込み工程以前にすでに焼成を完了した焼成セラミックス(低温焼成セラミックス又は高温焼成セラミックス)とし、その焼成セラミックスを埋め込むようにした。これにより、以下の効果を得ることができる。
【0035】
(A)焼成セラミックス本来の高い誘電率εと高いQとを活用して、電子部品3の特性改善を図ることができる。
【0036】
(B)埋め込み工程後の焼成を必要とせず、したがって、電極4、5、9、10、11が厚膜焼成電極にならないため、たとえば、AgやCu等の高導電率の電極材料を使用した場合にその良好な導電性能を活用して、電極4、5、9、10、11の導電性改善を図ることができる。
【0037】
(C)埋め込み後の焼成を行わないので、要素部品への応力(焼成時の応力)印加がなく、したがって、電極4、5、9、10、11の先端部につぶれを生じないため、電界集中を回避して、電極4、5、9、10、11のQの劣化を防止できる。
【0038】
(D)また、埋め込み前の焼成においては、焼成温度の制限がなく、材料の誘電率εの範囲が限定されないうえ、材料の温度特性や信頼性に対しても影響を与えないし、高温焼成セラミックスにすれば抗折強度の低下も回避できる。
【0039】
【発明の効果】
本発明によれば、所望の電気回路機能を実現するために絶縁材料に埋め込まれた要素部品のうちの誘電体部材を、その埋め込み工程前に焼成を完了したセラミックス又はガラスとしたから、セラミックス本来又はガラス本来の高誘電率および高Qを活用して、基板の小型化とおよびを図ることができる。また、電極の焼成を必要としないため、たとえば、AgやCu等の高導電性材料を使用して、伝送損失の増大を回避することができるうえ、電極のQ劣化を防止できる。さらに、低温焼成セラミックスの抗折強度も損なわず、しかも、良好な歩留まりが得られる複合多層基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の技術思想を適用して製作された複合多層基板の概念的な構造図である。
【図2】複合多層基板2の製造工程図(その1)である。
【図3】複合多層基板2の製造工程図(その2)である。
【図4】複合多層基板2の製造工程図(その3)である。
【図5】複合多層基板2の製造工程図(その4)である。
【符号の説明】
1 絶縁材料
2 複合多層基板
3 電気部品(電気的回路機能)
4〜11 要素部品
6〜8 誘電体部材
【発明の属する技術分野】
本発明は、複合多層基板、詳しくは、セラミックス又はガラスを内部に含んで構成された複合多層基板に関する。
【0002】
【従来の技術】
一般に、高周波用部品や高周波用モジュールにあっては、伝送損失を低く抑えるため、その使用材料に高い誘電率εと高いQが求められる。ここに、誘電率εとは、絶縁材料に交流電圧がかけられたときに単位体積中に蓄えられる静電エネルギーの大きさを、空気(または真空)の値を1としてその比で現わした値のことをいう。誘電率εが高いほど、蓄えられる静電エネルギーが大きくなる。また、Qとは、ある周波数に対する共振の大きさを表す値である。共振回路のQ値ともいう。誘電体はそれ自身、高い振動数において共振回路となり、Qの大きな共振回路は損失の少ない系ということができる。
【0003】
たとえば、携帯電話、無線LAN(Local Area Network)、ブルートゥース、GPS(Global Positioning System)、ETC(ノンストップ自動料金収受システム)などの高周波市場(数百MHz〜数十GHz程度の周波数)のモジュール構造として、PCB(プリント基板;電子回路が配線された板に多くの電子部品が実装されているもの)基板上に、半導体や高周波部品を実装した構造のもの、いわゆる「PCBモジュール」が知られている。
【0004】
PCBモジュールは、バルクに近い導電率の銅電極や配線を使用できるため、電極や配線の伝送損失を低く抑えることができる。しかし、基板材料(有機材料)の誘電率εは一般的に2〜10程度と低いため、たとえば、コンデンサを内蔵する場合は、基板を厚くしたり、コンデンサの対向電極面積を大きくしたりしなければならず、モジュールの大型化を招くという欠点がある。しかも、モジュールの大型化は、配線長の増大を招き、結果的に配線損失を増大するという欠点もある。
【0005】
一方、モジュールの小型化に適したものとして、一部の受動素子をLTCC(低温同時焼成セラミックス)などのセラミック基板に内蔵し、その基板上に半導体や高周波部品を内蔵した構造のもの、いわゆる「LTCCモジュール」が知られている。LTCCモジュールは、受動素子を内蔵することができ、実装密度に優れ、モジュールの小型化に貢献する。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のLTCCモジュールは、次のような欠点があった。
【0007】
(1)LTCC材料と電極材料とを同時に焼成するため、仮に、AgやCu等の高導電率の電極材料を使用したとしても、それらの電極材料は最終的に厚膜焼成電極になるので、バルクのAgやCuと比べて導電率が低下し、伝送損失を増大させる。
【0008】
(2)さらに、同時焼成の際の電極材料への悪影響を抑えるために、セラミック系の誘電体材料にガラス等の添加物を加えて、焼成温度を低く(たとえば850℃程度)しているが、かかる添加物の存在は、セラミックスの材料組成を限定することとなり、セラミックス本来の優れた特性(高誘電率ε、高Q)を活かしきれない。ちなみに、一般的な高周波材料のQは、1GHzで数千〜数万程度あるのに対して、LTCC基板材料では、数百〜数千程度にしかならない。
【0009】
(3)また、LTCCモジュールは、グリーンシートの間に電極等を挟み込んで焼成した積層部品であるが、焼成時の応力によって電極の先端部につぶれが生じることがあり、この場合、つぶれた部分に電界集中が起き、電極のQが理想的な形状に対して劣化する。
【0010】
(4)また、低温焼成化により、材料の誘電率εの範囲が限定されるとともに、材料の温度特性や信頼性に対しても影響を与える。LTCC基板材料の誘電率は、5〜100程度であり、LTCC材料の抗折強度も一般的に低下する。
【0011】
(5)なお、LTCCはそれ自体で高周波部品も作れるが、モジュール同様の問題がある。高周波部品、特に高いQが必要な分布定数型フィルターなどでは、電極及び誘電体材料のQ低下による特性劣化が顕著だからである。
【0012】
(6)しかも、これらの高周波部品では、ある程度高い誘電率を必要とするため、精度に対する特性変動が敏感であり、一般的なLTCCのプロセス精度では、歩留りの低下が否めない。
【0013】
したがって、本発明の目的は、小型化を図りつつ、伝送損失の増大を回避し、セラミックス本来の優れた特性(高誘電率εや高Q)を活用し、電極のQ劣化を防止し、LTCC材料の抗折強度も損なわず、しかも、良好な歩留まりが得られる複合多層基板を提供することにある。
【0014】
【課題を解決するための手段】
本発明に係る複合多層基板は、絶縁材料内に複数の要素部品を埋め込み、該複数の要素部品によって所望の電気的回路機能を実現する複合多層基板であり、その特徴とするところは、
前記要素部品は一つ又は複数の誘電体部材を含むこと、
且つ、前記一つ又は複数の誘電体部材のすべて若しくはその一部を前記埋め込み前に焼成を完了したセラミックス又はガラスとしたことにある。
【0015】
ここで、前記のセラミックスとしては、埋め込み工程前に焼成を完了したものであればよく、たとえば、LTCCなどの低温焼成セラミックス又はHTCC等の高温焼成セラミックスのいずれであってもよい。又は、ガラスとしては、たとえば、ケイ酸ガラス、ホウケイ酸ガラス等のガラスであって、且つ、埋め込み前に溶融固化を完了したものであればよい。
【0016】
また、前記電気的回路機能は、分布定数フィルター、コンデンサ、インダクタ、バラン、カプラー又はλ/4線路であってもよく、若しくは要素部品の一つ又はいくつかに誘電体部材を必要とするその他の回路機能であってもよい。
【0017】
本発明では、所望の電気回路機能を実現するために絶縁材料に埋め込まれた要素部品のうちの誘電体部材を、その埋め込み工程前に焼成を完了したセラミックス又はその埋め込み前に溶融固化を完了したガラスとしたから、セラミックス本来又はガラス本来の高誘電率および高Qを活用して、基板の小型化とおよびを図ることができる。また、電極の焼成を必要としないため、たとえば、AgやCu等の高導電性材料を使用して、伝送損失の悪化を回避することができるうえ、電極のQ劣化を防止できる。さらに、低温焼成セラミックスの抗折強度も損なわず、しかも、良好な歩留まりが得られる複合多層基板を提供することができる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0019】
図1は、本発明の技術思想を適用して製作された複合多層基板の概念的な構造図である。この図において、周囲を絶縁材料(たとえば、エポキシ樹脂、ポリイミド樹脂等の樹脂、あるいは、これらの樹脂をガラス布に含浸したエポキシ・ガラス、ポリイミド・ガラス等の有機材料)1によって封止した複合多層基板2の内部には、複数の要素部品から構成され、所望の電気的回路機能を実現するための電気部品3が埋め込まれている。
【0020】
この電気部品3は、図示の例においては、上下(“上下”とは図面に正対したときの方向をいい、実際の複合多層基板2の方向を意味しない。以下同様とする。)に配置された一対の電極4、5と、その電極4、5の間に挟装された三つの誘電体部材6、7、8と、上側の誘電体部材6と中央の誘電体部材7との間に挟装された電極9と、中央の誘電体部材7と下側の誘電体部材8との間に挟装された電極10、11とによって構成されている。
【0021】
電気部品3は、それらの要素部品(電極4、5、9、10、11、誘電体部材6、7、8)の組み合わせにより、一体として所望の電気的回路機能、たとえば、分布定数型フィルターを実現する。なお、図示の例では、分布定数フィルターとしているが、本発明の思想はこれに限定されない。要素部品の一つ又はいくつかに誘電体部材を必要とするもの(電気的回路機能)であればよく、たとえば、コンデンサ、インダクタ、バラン、カプラー又はλ/4線路であってもよい。
【0022】
ここで、図示の複合多層基板2における構造上の特徴は、複合多層基板2の内部に埋め込まれた要素部品のうちの誘電体部材(図示の例では誘電体部材6、7、8)がセラミックス(又はガラスであってもよい。以下「セラミックス」で代表する。)であって、且つ、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である点にある。つまり、埋め込んだ後にセラミックスを焼成するのではなく、あらかじめ焼成されたセラミックス(焼成セラミックス)を、誘電体部材(図示の例では誘電体部材6、7、8)として埋め込む点を特徴とするものである。
【0023】
図2〜図5は、複合多層基板2の製造工程図である。
【0024】
(第1の工程:図2(a)(b))
まず、二つの有機基材1a、1bをラミネートする。図中の上側に位置する有機基材1aの一方面(図では下面)には、エッチング等によって形成された電極10、11が設けられている。この電極10、11は、当該工程におけるラミネートにより、二つの有機基材1a、1bの間に埋め込まれる。
【0025】
(第2の工程:図2(c)(d))
次に、ラミネート後の一方の有機基材1aの上面に、レーザー加工あるいはNC加工等により、溝12を形成する。溝12の深さは、他方の有機基材1bに埋設された電極10、11の表面が露出する程度とする。次に、その溝12に誘電体部材7を実装し、必要であれば、エポキシ樹脂等の接着剤を用いて溝12に固定する。ここで、先にも説明したとおり、この誘電体部材7は、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である。
【0026】
(第3の工程:図3(a)(b))
次に、電極付きの有機基材1c、すなわち、エッチング等によって形成された電極9を下面に有する有機基材1cと、上記の有機基材1aとをラミネートする。これにより、誘電体部材7と電極9が二つの有機基材1a、1cの間に埋め込まれる。
【0027】
(第4の工程:図3(c)(d))
次に、ラミネート後の有機基材1cの上面に、レーザー加工またはNC加工等により、溝13を形成する。溝13の深さは、有機基材1cに埋設された電極9の表面が露出する程度とする。次に、その溝13に誘電体部材6を実装し、必要であれば、エポキシ樹脂等の接着剤を用いて溝13に固定する。ここで、先にも説明したとおり、この誘電体部材9は、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である。
【0028】
(第5の工程:図4(a)(b))
次に、電極付きの有機基材1d、すなわち、エッチング等によって形成された電極4を下面に有する有機基材1dと、上記の有機基材1cとをラミネートする。これにより、誘電体部材6と電極4が二つの有機基材1c、1dの間に埋め込まれる。
【0029】
(第6の工程:図4(c)(d))
ここで、この工程(第6の工程)以降の作業は、実際には基板の向き(上下)を反転して行われるが、図示の都合上、便宜的にそのままの向きで行うものとする。
【0030】
この工程では、まず、最下面に位置する有機基材1bの下面に、レーザー加工等により、溝14を形成する。溝14の深さは、有機基材1bに埋設された電極10、11の表面(下面)が露出する程度とする。次に、その溝14に誘電体部材8を実装し、必要であれば、エポキシ樹脂等の接着剤を用いて溝14に固定する。ここで、先にも説明したとおり、この誘電体部材8は、埋め込み前に所定の温度で焼き固められたいわゆる「焼成セラミックス」(たとえば、低温焼成の場合は低温焼成セラミックス、高温焼成の場合は高温焼成セラミックス)である。
【0031】
(第7の工程:図5(a)(b))
最後に、電極付きの有機基材1e、すなわち、エッチング等によって形成された電極5を上面に有する有機基材1eと、上記の有機基材1bとをラミネートする。これにより、誘電体部材8が二つの有機基材1b、1eの間に埋め込まれる。
【0032】
以上の工程(第1〜第7の工程)を経て、図1に示す複合多層基板2が作られる。この工程図における図1との相違は、複合多層基板2の周囲を封止する絶縁材料1が、各工程毎に積層される複数の有機基材1a〜1eによつて構成されている点にある。なお、実際の複合多層基板2の生産に際しては、多数個取りできる集合基板として製造することが望ましい。そのように製造された集合基板から複合多層基板2を分割して切り出し、各々に所要の外部電極等を形成した後、バルクチップとして、又は、パッケージングされたチップとして製品化する。
【0033】
さて、本実施の形態における複合多層基板2は、上記のとおり、三つの誘電体部材6、7、8を含む電気部品3を内部に埋め込んで構成されている。これらの誘電体部材6、7、8の電気的特性(特に誘電率εとQ)は、その電気部品3の機能(ここでは分布定数型フィルター)に係る性能を決定するが、とりわけ、樹脂材料等の一般的な誘電体材料では得られない程度の高い誘電率とQが要求される場合は、三つの誘電体部材6、7、8の各々に焼成セラミックスを使用することが望ましい−−−−−−焼成セラミックス本来の誘電率は20〜100程度であり、樹脂材料等の誘電率(2〜10)よりも一桁大きく、また、Qについても樹脂材料等のそれ(100〜1000)に対して、焼成セラミックス本来のQは1000〜3000と遙かに大きいからである。−−−−−−ものの、同時焼成セラミックの使用は、冒頭で説明した様々な欠点(セラミックス本来の特性を得られない、又は、埋め込み電極が厚膜焼成電極になるため電極の特性も劣化する・・・・等)があるので、何らかの工夫が必要である。
【0034】
そこで、本実施の形態における複合多層基板2にあっては、所望の電気的回路機能を実現するための電子部品3を絶縁材料1に埋め込む際に、その電子部品3の要素部品に含まれる誘電体部材6、7、8を、当該埋め込み工程以前にすでに焼成を完了した焼成セラミックス(低温焼成セラミックス又は高温焼成セラミックス)とし、その焼成セラミックスを埋め込むようにした。これにより、以下の効果を得ることができる。
【0035】
(A)焼成セラミックス本来の高い誘電率εと高いQとを活用して、電子部品3の特性改善を図ることができる。
【0036】
(B)埋め込み工程後の焼成を必要とせず、したがって、電極4、5、9、10、11が厚膜焼成電極にならないため、たとえば、AgやCu等の高導電率の電極材料を使用した場合にその良好な導電性能を活用して、電極4、5、9、10、11の導電性改善を図ることができる。
【0037】
(C)埋め込み後の焼成を行わないので、要素部品への応力(焼成時の応力)印加がなく、したがって、電極4、5、9、10、11の先端部につぶれを生じないため、電界集中を回避して、電極4、5、9、10、11のQの劣化を防止できる。
【0038】
(D)また、埋め込み前の焼成においては、焼成温度の制限がなく、材料の誘電率εの範囲が限定されないうえ、材料の温度特性や信頼性に対しても影響を与えないし、高温焼成セラミックスにすれば抗折強度の低下も回避できる。
【0039】
【発明の効果】
本発明によれば、所望の電気回路機能を実現するために絶縁材料に埋め込まれた要素部品のうちの誘電体部材を、その埋め込み工程前に焼成を完了したセラミックス又はガラスとしたから、セラミックス本来又はガラス本来の高誘電率および高Qを活用して、基板の小型化とおよびを図ることができる。また、電極の焼成を必要としないため、たとえば、AgやCu等の高導電性材料を使用して、伝送損失の増大を回避することができるうえ、電極のQ劣化を防止できる。さらに、低温焼成セラミックスの抗折強度も損なわず、しかも、良好な歩留まりが得られる複合多層基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の技術思想を適用して製作された複合多層基板の概念的な構造図である。
【図2】複合多層基板2の製造工程図(その1)である。
【図3】複合多層基板2の製造工程図(その2)である。
【図4】複合多層基板2の製造工程図(その3)である。
【図5】複合多層基板2の製造工程図(その4)である。
【符号の説明】
1 絶縁材料
2 複合多層基板
3 電気部品(電気的回路機能)
4〜11 要素部品
6〜8 誘電体部材
Claims (4)
- 絶縁材料内に複数の要素部品を埋め込み、該複数の要素部品によって所望の電気的回路機能を実現する複合多層基板において、
前記要素部品は一つ又は複数の誘電体部材を含み、
且つ、前記一つ又は複数の誘電体部材のすべて若しくはその一部を前記埋め込み前に焼成を完了したセラミックス又はガラスとしたことを特徴とする複合多層基板。 - 前記電気的回路機能は、分布定数フィルター、コンデンサ、インダクタ、バラン、カプラー又はλ/4線路若しくは要素部品の一つ又はいくつかに誘電体材料を必要とするその他の回路機能であることを特徴とする請求項1記載の複合多層基板。
- 所望の電気的回路機能を実現するために必要となる複数の要素部品を絶縁材料内に埋め込む埋め込み工程を有する複合多層基板の製造方法において、
前記要素部品は一つ又は複数の誘電体部材を含み、
且つ、前記一つ又は複数の誘電体部材のすべて若しくはその一部を前記埋め込み工程前に焼成を完了したセラミックス又はガラスとしたことを特徴とする複合多層基板の製造方法。 - 前記電気的回路機能は、分布定数フィルター、コンデンサ、インダクタ、バラン、カプラー又はλ/4線路若しくは要素部品の一つ又はいくつかに誘電体部材を必要とするその他の回路機能であることを特徴とする請求項3記載の複合多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224060A JP2004064027A (ja) | 2002-07-31 | 2002-07-31 | 複合多層基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224060A JP2004064027A (ja) | 2002-07-31 | 2002-07-31 | 複合多層基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004064027A true JP2004064027A (ja) | 2004-02-26 |
Family
ID=31943655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002224060A Pending JP2004064027A (ja) | 2002-07-31 | 2002-07-31 | 複合多層基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004064027A (ja) |
-
2002
- 2002-07-31 JP JP2002224060A patent/JP2004064027A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Barlow III et al. | Ceramic interconnect technology handbook | |
KR100463092B1 (ko) | 세라믹 적층 소자 | |
KR20060018818A (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
KR101215303B1 (ko) | 엘티씨씨 인덕터를 포함하는 전자 장치 | |
JP2002520878A (ja) | 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用 | |
JP2003188538A (ja) | 多層基板、および多層モジュール | |
US6781484B2 (en) | SAW filter module capable of being easily miniaturized | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
JP2004064027A (ja) | 複合多層基板およびその製造方法 | |
JP2006196811A (ja) | コンデンサおよびそれを用いた複合部品 | |
JP2010016141A (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
US6812561B2 (en) | Thin high-frequency module having integrated circuit chip with little breakage | |
KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
WO2005089510A2 (en) | Method of forming one or more base structures on an ltcc cofired module | |
JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
US12094631B2 (en) | Chip inductor and method for manufacturing same | |
JP2000188475A (ja) | セラミック多層基板の製造方法 | |
JP2003347160A (ja) | 多連型コンデンサ | |
JP4583123B2 (ja) | 高周波モジュール | |
JPH11340634A (ja) | 積層体およびその製造方法 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
KR20090100916A (ko) | 고 신뢰성 다층 기판 및 그의 제조 방법 | |
JP2004247699A (ja) | 配線基板 | |
Elshabini et al. | Overview of Ceramic Interconnect Technolgy | |
KR100565501B1 (ko) | 수동소자 매립 회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071105 |