JP2003174147A - 半導体製造方法および強誘電体メモリ素子 - Google Patents
半導体製造方法および強誘電体メモリ素子Info
- Publication number
- JP2003174147A JP2003174147A JP2001369888A JP2001369888A JP2003174147A JP 2003174147 A JP2003174147 A JP 2003174147A JP 2001369888 A JP2001369888 A JP 2001369888A JP 2001369888 A JP2001369888 A JP 2001369888A JP 2003174147 A JP2003174147 A JP 2003174147A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- capacitor
- ferroelectric capacitor
- laser
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体結晶の分極方向と強誘電体面の法線
方向とのなす角を一定とし、キャパシタ特性のバラツキ
が最小限に抑える。 【解決手段】 基板２０上に形成されたアモルファス層
３０の強誘電体キャパシタ４０を成す部分だけにレーザ
が当たるようにフォトマスク１０を作成し、そのフォト
マスク１０を介してレーザアニールを行うことにより、
強誘電体キャパシタ４０を成す部分は、全てのキャパシ
タ４０で初期結晶核であるように強誘電結晶４１の結晶
化を行う。この後、強誘電体キャパシタ４０を形成する
のに充分な面積が結晶化するまでレーザを照射し、キャ
パシタ４０を成す部分だけが同一の配向をもつドメイン
からなる結晶とし、各キャパシタの特性のバラツキが生
じないように強誘電体キャパシタ４０を形成することが
できる。
方向とのなす角を一定とし、キャパシタ特性のバラツキ
が最小限に抑える。 【解決手段】 基板２０上に形成されたアモルファス層
３０の強誘電体キャパシタ４０を成す部分だけにレーザ
が当たるようにフォトマスク１０を作成し、そのフォト
マスク１０を介してレーザアニールを行うことにより、
強誘電体キャパシタ４０を成す部分は、全てのキャパシ
タ４０で初期結晶核であるように強誘電結晶４１の結晶
化を行う。この後、強誘電体キャパシタ４０を形成する
のに充分な面積が結晶化するまでレーザを照射し、キャ
パシタ４０を成す部分だけが同一の配向をもつドメイン
からなる結晶とし、各キャパシタの特性のバラツキが生
じないように強誘電体キャパシタ４０を形成することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に強誘電体
キャパシタを形成する半導体製造方法、およびその製造
方法によって形成される強誘電体メモリ素子に関するも
のである。
キャパシタを形成する半導体製造方法、およびその製造
方法によって形成される強誘電体メモリ素子に関するも
のである。
【０００２】
【従来の技術】従来より、ウェーハ上に形成したアモル
ファス層にアニール処理を行うことにより、強誘電体キ
ャパシタの誘電膜を成す強誘電体を焼成し、その上層に
強誘電体キャパシタのキャパシタ電極を形成することに
より、例えば強誘電体メモリ素子を作成する半導体製造
方法が知られている。
ファス層にアニール処理を行うことにより、強誘電体キ
ャパシタの誘電膜を成す強誘電体を焼成し、その上層に
強誘電体キャパシタのキャパシタ電極を形成することに
より、例えば強誘電体メモリ素子を作成する半導体製造
方法が知られている。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
半導体製造方法では、強誘電体キャパシタの誘電膜を成
す強誘電体を形成する際の焼成過程として、電気炉で焼
成する際にも、レーザスキャンによって焼成する際で
も、強誘電体キャパシタとして動作する部分だけでな
く、ウェーハ全面を焼成していた。しかしながら、この
ような方法では、ウェーハ全面を焼成することによって
強誘電体キャパシタよりも下層に位置するトランジスタ
や、強誘電体キャパシタの熱履歴が増加し、トランジス
タ特性の悪化、各コンタクトの抵抗増加を引き起こすと
いう問題がある。また、特に強誘電体キャパシタが多層
構造をなす場合には、各層のキャパシタが異なる熱履歴
を持つことになるので、各層ごとの強誘電体キャパシタ
特性のバラツキを引き起こすことになる。さらに、微細
化が進むと同一層のキャパシタ間のバラツキも生じる。
半導体製造方法では、強誘電体キャパシタの誘電膜を成
す強誘電体を形成する際の焼成過程として、電気炉で焼
成する際にも、レーザスキャンによって焼成する際で
も、強誘電体キャパシタとして動作する部分だけでな
く、ウェーハ全面を焼成していた。しかしながら、この
ような方法では、ウェーハ全面を焼成することによって
強誘電体キャパシタよりも下層に位置するトランジスタ
や、強誘電体キャパシタの熱履歴が増加し、トランジス
タ特性の悪化、各コンタクトの抵抗増加を引き起こすと
いう問題がある。また、特に強誘電体キャパシタが多層
構造をなす場合には、各層のキャパシタが異なる熱履歴
を持つことになるので、各層ごとの強誘電体キャパシタ
特性のバラツキを引き起こすことになる。さらに、微細
化が進むと同一層のキャパシタ間のバラツキも生じる。
【０００４】図３は、強誘電体の分極方向を説明する断
面図である。図３に矢印Ａ、Ｂで示すように、強誘電体
の分極方向Ｂは決して面の法線方向Ａに垂直ではなく、
ある角度θを持っている。よって、強誘電体薄膜１１０
の上下面に印加される電界Ｅの全成分が分極方向に印加
されるのではなく、Ｅｃｏｓθの電界だけが分極方向に
印加され、それが分極の反転に寄与することになる。
面図である。図３に矢印Ａ、Ｂで示すように、強誘電体
の分極方向Ｂは決して面の法線方向Ａに垂直ではなく、
ある角度θを持っている。よって、強誘電体薄膜１１０
の上下面に印加される電界Ｅの全成分が分極方向に印加
されるのではなく、Ｅｃｏｓθの電界だけが分極方向に
印加され、それが分極の反転に寄与することになる。
【０００５】また、分極方向に生じた分極Ｐのうちの全
てが強誘電体薄膜１１０の上下面に配置される電極に反
映される分けではなく、Ｐｃｏｓθだけの分極が上下部
電極に反映されることになる。このように強誘電体キャ
パシタの特性は分極方向と面の法線方向とが成す角θに
強く依存することになる。そして、図４に示すようなラ
ンダム配向の多結晶強誘電体膜１１１の場合には、各キ
ャパシタ１１２の微細化が進むと、各キャパシタ１１２
に対応して、異なるθをもつドメイン（領域）１１３が
数個ずつしか含まれなくなるため、各キャパシタ１１２
間の特性バラツキが顕著になる。
てが強誘電体薄膜１１０の上下面に配置される電極に反
映される分けではなく、Ｐｃｏｓθだけの分極が上下部
電極に反映されることになる。このように強誘電体キャ
パシタの特性は分極方向と面の法線方向とが成す角θに
強く依存することになる。そして、図４に示すようなラ
ンダム配向の多結晶強誘電体膜１１１の場合には、各キ
ャパシタ１１２の微細化が進むと、各キャパシタ１１２
に対応して、異なるθをもつドメイン（領域）１１３が
数個ずつしか含まれなくなるため、各キャパシタ１１２
間の特性バラツキが顕著になる。
【０００６】さらに、例えば特開平９−１２１０３２号
に記載されるように、強誘電体キャパシタ対で構成した
メモリセルにビット線およびワード線を接続したメモリ
構造では、書き込み電圧Ｖｃｃに対して非選択セルに１
／３Ｖｃｃの電圧を印加（これをディスターブと呼ぶ）
するような動作シーケンズであるため、１／３Ｖｃｃで
は分極反転が起こらないような強誘電体膜を得ることが
望ましい。しかしながら、各キャパシタで分極方向θが
異なれば、同一の電場Ｅを印加しても強誘電体結晶は分
極方向にそれぞれ異なる電場を感じることとなり、分極
反転が起こるキャパシタと起こらないキャパシタが存在
することになる。また、１つのキャパシタ内に複数の分
極方向θを持つドメインが存在するような場合は、ディ
スターブ電圧により一部のドメインは反転し、一部のド
メインは反転しないことになるので、分極の一部が消失
して信号として取り出せる分極が減少してしまうことに
なる。
に記載されるように、強誘電体キャパシタ対で構成した
メモリセルにビット線およびワード線を接続したメモリ
構造では、書き込み電圧Ｖｃｃに対して非選択セルに１
／３Ｖｃｃの電圧を印加（これをディスターブと呼ぶ）
するような動作シーケンズであるため、１／３Ｖｃｃで
は分極反転が起こらないような強誘電体膜を得ることが
望ましい。しかしながら、各キャパシタで分極方向θが
異なれば、同一の電場Ｅを印加しても強誘電体結晶は分
極方向にそれぞれ異なる電場を感じることとなり、分極
反転が起こるキャパシタと起こらないキャパシタが存在
することになる。また、１つのキャパシタ内に複数の分
極方向θを持つドメインが存在するような場合は、ディ
スターブ電圧により一部のドメインは反転し、一部のド
メインは反転しないことになるので、分極の一部が消失
して信号として取り出せる分極が減少してしまうことに
なる。
【０００７】そこで本発明の目的は、強誘電体結晶の分
極方向と強誘電体面の法線方向とのなす角を一定とし、
キャパシタ特性のバラツキが最小限に抑えられる半導体
製造方法および強誘電体メモリ素子を提供することにあ
る。
極方向と強誘電体面の法線方向とのなす角を一定とし、
キャパシタ特性のバラツキが最小限に抑えられる半導体
製造方法および強誘電体メモリ素子を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、基板上に形成したアモルファス層にアニ
ール処理を行うことにより、強誘電体キャパシタの誘電
膜を成す強誘電体を焼成し、その上層に強誘電体キャパ
シタのキャパシタ電極を形成する半導体製造方法におい
て、上記アニール処理を行う場合に、フォトマスクとレ
ーザを用いて基板全面ではなく、強誘電体キャパシタを
成す部分だけを選択的に昇温することを特徴とする。
め、本発明は、基板上に形成したアモルファス層にアニ
ール処理を行うことにより、強誘電体キャパシタの誘電
膜を成す強誘電体を焼成し、その上層に強誘電体キャパ
シタのキャパシタ電極を形成する半導体製造方法におい
て、上記アニール処理を行う場合に、フォトマスクとレ
ーザを用いて基板全面ではなく、強誘電体キャパシタを
成す部分だけを選択的に昇温することを特徴とする。
【０００９】また、本発明は、基板上に形成したアモル
ファス層にアニール処理を行うことにより、強誘電体キ
ャパシタの誘電膜を成す強誘電体を焼成し、その上層に
強誘電体キャパシタのキャパシタ電極を設けて形成され
る強誘電体メモリ素子において、上記アニール処理を行
う場合に、フォトマスクとレーザを用いて基板全面では
なく、強誘電体キャパシタを成す部分だけを選択的に昇
温することにより、上記強誘電体キャパシタを形成した
ことを特徴とする。
ファス層にアニール処理を行うことにより、強誘電体キ
ャパシタの誘電膜を成す強誘電体を焼成し、その上層に
強誘電体キャパシタのキャパシタ電極を設けて形成され
る強誘電体メモリ素子において、上記アニール処理を行
う場合に、フォトマスクとレーザを用いて基板全面では
なく、強誘電体キャパシタを成す部分だけを選択的に昇
温することにより、上記強誘電体キャパシタを形成した
ことを特徴とする。
【００１０】本発明の半導体製造方法では、フォトマス
クとレーザを用いて基板全面ではなく、強誘電体キャパ
シタを成す部分だけを選択的に昇温して強誘電体の結晶
化を行うことにより、強誘電体の全てのグレイン（単位
結晶）の分極方向と強誘電体面の法線方向とのなす角を
一定とし、キャパシタ特性のバラツキを最小限に抑える
ことが可能である。一般に強誘電体の焼成及び結晶化過
程において、最も初期に結晶化される部分（これを初期
結晶核と呼ぶ）の分極方向θは一定であり、初期結晶核
から結晶化が面内に進むうちにグレインが生じ、徐々に
グレイン間で配向の違いが生じていき、異なるθを持つ
ドメインが形成されて行き、最終的に面内全体が結晶化
されたときにはランダム配向となる。そこで、本発明
は、このような強誘電体の結晶化過程に着目し、それを
積極的に利用しようとするものである。
クとレーザを用いて基板全面ではなく、強誘電体キャパ
シタを成す部分だけを選択的に昇温して強誘電体の結晶
化を行うことにより、強誘電体の全てのグレイン（単位
結晶）の分極方向と強誘電体面の法線方向とのなす角を
一定とし、キャパシタ特性のバラツキを最小限に抑える
ことが可能である。一般に強誘電体の焼成及び結晶化過
程において、最も初期に結晶化される部分（これを初期
結晶核と呼ぶ）の分極方向θは一定であり、初期結晶核
から結晶化が面内に進むうちにグレインが生じ、徐々に
グレイン間で配向の違いが生じていき、異なるθを持つ
ドメインが形成されて行き、最終的に面内全体が結晶化
されたときにはランダム配向となる。そこで、本発明
は、このような強誘電体の結晶化過程に着目し、それを
積極的に利用しようとするものである。
【００１１】また、通常の強誘電体の焼成では、微細化
が進むにつれて強誘電体キャパシタ内に含まれる強誘電
体結晶のグレインもしくはドメイン数がキャパシタごと
に異なれば各キャパシタ間で特性のバラツキが予想され
る。さらに仮に１つのグレインのみから形成される強誘
電体キャパシタであっても、分極を持つ方向と面の法線
方向とが成す角がキャパシタ間で異なっていれば、やは
り特性のバラツキが発生する。一方、最終的に面内にグ
レインを多数持つ多結晶薄膜となるような結晶化過程に
おいて、経時的に結晶化過程を調べると、初期に結晶化
する部分（初期結晶核）は、誘電膜面の法線方向に対し
て一定の分極方向を持つ多晶方位だけが形成される。す
なわち、ＦｅＲＡＭの微細化が進んでも、初期に結晶化
される部分だけを用いて強誘電体キャパシタの誘電膜を
形成してやれば、キャパシタ間の特性バラツキが生じな
いように強誘電体メモリを作製することができる。した
がって、このような本発明の半導体製造方法を用いて作
製した本発明の強誘電体メモリ素子では、記憶密度の向
上と良好な特性を両立した素子を実現できる。
が進むにつれて強誘電体キャパシタ内に含まれる強誘電
体結晶のグレインもしくはドメイン数がキャパシタごと
に異なれば各キャパシタ間で特性のバラツキが予想され
る。さらに仮に１つのグレインのみから形成される強誘
電体キャパシタであっても、分極を持つ方向と面の法線
方向とが成す角がキャパシタ間で異なっていれば、やは
り特性のバラツキが発生する。一方、最終的に面内にグ
レインを多数持つ多結晶薄膜となるような結晶化過程に
おいて、経時的に結晶化過程を調べると、初期に結晶化
する部分（初期結晶核）は、誘電膜面の法線方向に対し
て一定の分極方向を持つ多晶方位だけが形成される。す
なわち、ＦｅＲＡＭの微細化が進んでも、初期に結晶化
される部分だけを用いて強誘電体キャパシタの誘電膜を
形成してやれば、キャパシタ間の特性バラツキが生じな
いように強誘電体メモリを作製することができる。した
がって、このような本発明の半導体製造方法を用いて作
製した本発明の強誘電体メモリ素子では、記憶密度の向
上と良好な特性を両立した素子を実現できる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。
て図面を参照して詳細に説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。
【００１３】（第１の実施の形態）図１は、本発明の第
１の実施の形態による半導体製造方法を用いて強誘電体
キャパシタを作製する場合の説明図である。この第１の
実施の形態は、レーザアニールを行うにあたり、フォト
マスクを用いることで、キャパシタの誘電膜を成す部分
の強誘電体結晶に初期結晶核を成す部分だけを用い、誘
電膜面内の全ての強誘電体キャパシタの配向を一様で１
つのグレインのみからなるように作製し、各キャパシタ
間の特性バラツキを抑制する。
１の実施の形態による半導体製造方法を用いて強誘電体
キャパシタを作製する場合の説明図である。この第１の
実施の形態は、レーザアニールを行うにあたり、フォト
マスクを用いることで、キャパシタの誘電膜を成す部分
の強誘電体結晶に初期結晶核を成す部分だけを用い、誘
電膜面内の全ての強誘電体キャパシタの配向を一様で１
つのグレインのみからなるように作製し、各キャパシタ
間の特性バラツキを抑制する。
【００１４】このような第１の実施の形態を実現する具
体的方法の１つとして、フォトマスクを用いたレーザア
ニールによって実現できる。すなわち、図１（Ａ）に示
すように、基板２０上に形成されたアモルファス層３０
の強誘電体キャパシタ４０を成す部分だけにレーザが当
たるようにフォトマスク１０を作成し、そのフォトマス
ク１０を介してレーザアニールを行うことにより、強誘
電体キャパシタ４０を成す部分は、全てのキャパシタ４
０で初期結晶核であるように強誘電結晶４１の結晶化を
行うことができる。
体的方法の１つとして、フォトマスクを用いたレーザア
ニールによって実現できる。すなわち、図１（Ａ）に示
すように、基板２０上に形成されたアモルファス層３０
の強誘電体キャパシタ４０を成す部分だけにレーザが当
たるようにフォトマスク１０を作成し、そのフォトマス
ク１０を介してレーザアニールを行うことにより、強誘
電体キャパシタ４０を成す部分は、全てのキャパシタ４
０で初期結晶核であるように強誘電結晶４１の結晶化を
行うことができる。
【００１５】そして、この後、強誘電体キャパシタ４０
を形成するのに充分な面積が結晶化するまでレーザを照
射する。この結果、図１（Ｂ）に示すように、キャパシ
タ４０を成す部分だけが同一の配向（強誘電体の分極方
向（矢印Ａ）と面の法線方向（矢印Ｂ）との成す角）を
もつドメインからなる結晶となり、ＦｅＲＡＭの微細化
が進んでも各キャパシタの特性のバラツキが生じないよ
うに強誘電体キャパシタ４０を形成することができる。
なお、図１の例では、３つのキャパシタ４０が同一の配
向を持つ１つのドメインのみから形成されている。この
後、各強誘電体キャパシタ４０の上部電極４２を形成し
て強誘電体キャパシタ４０を完成する。
を形成するのに充分な面積が結晶化するまでレーザを照
射する。この結果、図１（Ｂ）に示すように、キャパシ
タ４０を成す部分だけが同一の配向（強誘電体の分極方
向（矢印Ａ）と面の法線方向（矢印Ｂ）との成す角）を
もつドメインからなる結晶となり、ＦｅＲＡＭの微細化
が進んでも各キャパシタの特性のバラツキが生じないよ
うに強誘電体キャパシタ４０を形成することができる。
なお、図１の例では、３つのキャパシタ４０が同一の配
向を持つ１つのドメインのみから形成されている。この
後、各強誘電体キャパシタ４０の上部電極４２を形成し
て強誘電体キャパシタ４０を完成する。
【００１６】（第２の実施の形態）図２は、本発明の第
２の実施の形態による半導体製造方法を用いて強誘電体
キャパシタを作製する場合の説明図である。上述のよう
にフォトマスクを用いてレーザアニールを行って形成さ
れる初期結晶核は、強誘電体キャパシタ４０の面積より
も小さいが、その後の焼成によって形成されるキャパシ
タ４０内の強誘電体の配向は初期結晶核の配向と同じで
あるために、全てのキャパシタ４０で配向が一様とな
り、キャパシタ４０間での特性バラツキは生じない。
２の実施の形態による半導体製造方法を用いて強誘電体
キャパシタを作製する場合の説明図である。上述のよう
にフォトマスクを用いてレーザアニールを行って形成さ
れる初期結晶核は、強誘電体キャパシタ４０の面積より
も小さいが、その後の焼成によって形成されるキャパシ
タ４０内の強誘電体の配向は初期結晶核の配向と同じで
あるために、全てのキャパシタ４０で配向が一様とな
り、キャパシタ４０間での特性バラツキは生じない。
【００１７】そこで、この第２の実施の形態では、上述
した第１の実施の形態のように、キャパシタ４０内の強
誘電体グレイン全体の結晶化をフォトマスクを介したレ
ーザアニールのみで行うのではなく、図２（Ａ）に示す
ように、キャパシタ４０内の強誘電体グレインのごく一
部だけをフォトマスク１１を介したレーザアニールによ
って形成し、その後、全てのキャパシタ４０で面の法線
方向に対して分極方向の成す角θが同一である初期結晶
核４１Ａを形成する。
した第１の実施の形態のように、キャパシタ４０内の強
誘電体グレイン全体の結晶化をフォトマスクを介したレ
ーザアニールのみで行うのではなく、図２（Ａ）に示す
ように、キャパシタ４０内の強誘電体グレインのごく一
部だけをフォトマスク１１を介したレーザアニールによ
って形成し、その後、全てのキャパシタ４０で面の法線
方向に対して分極方向の成す角θが同一である初期結晶
核４１Ａを形成する。
【００１８】そして、この初期結晶核４１Ａを形成した
後、図２（Ｂ）に示すように、通常の電気炉による焼成
やランプアニールによる焼成、もしくはラインスキャン
によるレーザアニール（ここでは後アニール処理とい
う）を用いて結晶化すれば、初期結晶核周辺で結晶化が
進む部分の結晶配向は初期結晶核４１Ａと同一の配向と
なる。これにより、キャパシタ４０を成すのに充分な面
積を結晶化させれば、全てのキャパシタ４０において強
誘電体の分極方向（矢印Ａ）が面の法線方向（矢印Ｂ）
に対して成す角が一様である結晶配向の強誘電性結晶４
１となり、その後、図２（Ｃ）に示すように、キャパシ
タ４０の上部電極４２を形成すれば、全てのキャパシタ
で同一の分極方向θを持つ強誘電体膜が形成されてお
り、一様な強誘電体特性を示し、各キャパシタ間での特
性バラツキを防ぐことができる。なお、図２の例では、
キャパシタ４０が同一の配向を持つドメイン１つのみか
ら形成されている。
後、図２（Ｂ）に示すように、通常の電気炉による焼成
やランプアニールによる焼成、もしくはラインスキャン
によるレーザアニール（ここでは後アニール処理とい
う）を用いて結晶化すれば、初期結晶核周辺で結晶化が
進む部分の結晶配向は初期結晶核４１Ａと同一の配向と
なる。これにより、キャパシタ４０を成すのに充分な面
積を結晶化させれば、全てのキャパシタ４０において強
誘電体の分極方向（矢印Ａ）が面の法線方向（矢印Ｂ）
に対して成す角が一様である結晶配向の強誘電性結晶４
１となり、その後、図２（Ｃ）に示すように、キャパシ
タ４０の上部電極４２を形成すれば、全てのキャパシタ
で同一の分極方向θを持つ強誘電体膜が形成されてお
り、一様な強誘電体特性を示し、各キャパシタ間での特
性バラツキを防ぐことができる。なお、図２の例では、
キャパシタ４０が同一の配向を持つドメイン１つのみか
ら形成されている。
【００１９】（第３の実施の形態）上述した第１の実施
の形態では、フォトマスクを用いたレーザアニールで結
晶化させる部分の面積を、キャパシタの大きさだけでな
くキャパシタからある増分をもった面積までとし、フォ
トマスクとレーザを用いたレーザアニールをキャパシタ
面積分だけで行っていたが、これはキャパシタ部が同一
ドメインになるようにしてあれば良く、ある増分をもっ
た面積まで拡大した結晶化を行っても同様の効果が得ら
れる。
の形態では、フォトマスクを用いたレーザアニールで結
晶化させる部分の面積を、キャパシタの大きさだけでな
くキャパシタからある増分をもった面積までとし、フォ
トマスクとレーザを用いたレーザアニールをキャパシタ
面積分だけで行っていたが、これはキャパシタ部が同一
ドメインになるようにしてあれば良く、ある増分をもっ
た面積まで拡大した結晶化を行っても同様の効果が得ら
れる。
【００２０】（第４の実施の形態）上述した第２の実施
の形態では、フォトマスクとレーザアニールを用いた初
期結晶核を形成した後の後アニール処理で結晶化される
面積を、キャパシタ部となる部分までの面積としたが、
この際に結晶化される面積は、ある増分をもった面積と
してもよく、ウェーハ全面に及んでも良い。すなわち、
この後アニール処理の際に結晶化される面積はある増分
をもっても、あるいはウェーハ全面に及んだとしてもキ
ャパシタ部の結晶ドメインは全てのキャパシタで同じ分
極方向θを持つため、同様の効果が得られる。
の形態では、フォトマスクとレーザアニールを用いた初
期結晶核を形成した後の後アニール処理で結晶化される
面積を、キャパシタ部となる部分までの面積としたが、
この際に結晶化される面積は、ある増分をもった面積と
してもよく、ウェーハ全面に及んでも良い。すなわち、
この後アニール処理の際に結晶化される面積はある増分
をもっても、あるいはウェーハ全面に及んだとしてもキ
ャパシタ部の結晶ドメインは全てのキャパシタで同じ分
極方向θを持つため、同様の効果が得られる。
【００２１】以上のような各実施の形態では、次のよう
な効果を得ることが可能である。 （１）微細化が進んでサイズ的には１つのキャパシタの
面積内にグレインが数個ということになったとしても、
キャパシタ内に含まれるグレインは常に１個であり、し
かもその内部の分極方向は全てのキャパシタで法線方向
となす角が一定であり、キャパシタ特性のバラツキが最
小限に抑えることが可能である。 （２）特開平９−１２１０３２号に記載されているよう
な強誘電体メモリの構成において問題となるｄｉｓｔｕ
ｒｄ電圧による情報の消失が生じないようなキャパシタ
を得ることができる。 （３）熱履歴を最小限に抑えることができるので、下層
に存在する半導体構造にダメージを及ぼすことがない。 （４）多層に強誘電体キャパシタが存在するような構造
であっても、各層ごとのキャパシタで特性バラツキを抑
えることができる。 また、本発明にかかる半導体製造方法および強誘電体メ
モリ素子は、上記図１に示す構成のものに限定されず、
本発明の要旨を逸脱しない範囲で種々の変形が可能であ
る。
な効果を得ることが可能である。 （１）微細化が進んでサイズ的には１つのキャパシタの
面積内にグレインが数個ということになったとしても、
キャパシタ内に含まれるグレインは常に１個であり、し
かもその内部の分極方向は全てのキャパシタで法線方向
となす角が一定であり、キャパシタ特性のバラツキが最
小限に抑えることが可能である。 （２）特開平９−１２１０３２号に記載されているよう
な強誘電体メモリの構成において問題となるｄｉｓｔｕ
ｒｄ電圧による情報の消失が生じないようなキャパシタ
を得ることができる。 （３）熱履歴を最小限に抑えることができるので、下層
に存在する半導体構造にダメージを及ぼすことがない。 （４）多層に強誘電体キャパシタが存在するような構造
であっても、各層ごとのキャパシタで特性バラツキを抑
えることができる。 また、本発明にかかる半導体製造方法および強誘電体メ
モリ素子は、上記図１に示す構成のものに限定されず、
本発明の要旨を逸脱しない範囲で種々の変形が可能であ
る。
【００２２】
【発明の効果】以上のように、本発明の半導体製造方法
によれば、フォトマスクとレーザを用いて基板全面では
なく、強誘電体キャパシタを成す部分だけを選択的に昇
温して強誘電体の結晶化を行うことにより、強誘電体の
全てのグレイン（単位結晶）の分極方向と強誘電体面の
法線方向とのなす角を一定とし、キャパシタ特性のバラ
ツキを最小限に抑えることができる効果がある。また、
本発明の強誘電体メモリ素子によれば、フォトマスクと
レーザを用いて基板全面ではなく、強誘電体キャパシタ
を成す部分だけを選択的に昇温して強誘電体の結晶化を
行うことにより形成されていることから、強誘電体の全
てのグレイン（単位結晶）の分極方向と強誘電体面の法
線方向とのなす角を一定とし、キャパシタ特性のバラツ
キを最小限に抑えることが可能であり、記憶密度の向上
と良好な特性を両立した素子を実現できる効果がある。
によれば、フォトマスクとレーザを用いて基板全面では
なく、強誘電体キャパシタを成す部分だけを選択的に昇
温して強誘電体の結晶化を行うことにより、強誘電体の
全てのグレイン（単位結晶）の分極方向と強誘電体面の
法線方向とのなす角を一定とし、キャパシタ特性のバラ
ツキを最小限に抑えることができる効果がある。また、
本発明の強誘電体メモリ素子によれば、フォトマスクと
レーザを用いて基板全面ではなく、強誘電体キャパシタ
を成す部分だけを選択的に昇温して強誘電体の結晶化を
行うことにより形成されていることから、強誘電体の全
てのグレイン（単位結晶）の分極方向と強誘電体面の法
線方向とのなす角を一定とし、キャパシタ特性のバラツ
キを最小限に抑えることが可能であり、記憶密度の向上
と良好な特性を両立した素子を実現できる効果がある。
【図１】本発明の第１の実施の形態による半導体製造方
法を用いて強誘電体キャパシタを作製する場合の説明図
である。
法を用いて強誘電体キャパシタを作製する場合の説明図
である。
【図２】本発明の第２の実施の形態による半導体製造方
法を用いて強誘電体キャパシタを作製する場合の説明図
である。
法を用いて強誘電体キャパシタを作製する場合の説明図
である。
【図３】強誘電体キャパシタの分極方向と面の法線方向
を示す説明図である。
を示す説明図である。
【図４】従来の製造方法で作製された強誘電体キャパシ
タにおける分極方向のバラツキを示す説明図である。
タにおける分極方向のバラツキを示す説明図である。
１０、１１……フォトマスク、２０……基板、３０……
アモルファス層、４０……強誘電体キャパシタ、４１…
…強誘電性結晶、４２……上部電極。
アモルファス層、４０……強誘電体キャパシタ、４１…
…強誘電性結晶、４２……上部電極。
Claims (12)
- 【請求項１】 基板上に形成したアモルファス層にアニ
ール処理を行うことにより、強誘電体キャパシタの誘電
膜を成す強誘電体を焼成し、その上層に強誘電体キャパ
シタのキャパシタ電極を形成する半導体製造方法におい
て、 上記アニール処理を行う場合に、フォトマスクとレーザ
を用いて基板全面ではなく、強誘電体キャパシタを成す
部分だけを選択的に昇温する、ことを特徴とする半導体
製造方法。 - 【請求項２】 上記強誘電体キャパシタを成す部分の一
部だけをフォトマスクとレーザを用いて選択的に昇温
し、その後、後アニール処理によって結晶化を行うこと
を特徴とする請求項１記載の半導体製造方法。 - 【請求項３】 上記後アニール処理は、電気炉、ランプ
アニール、またはレーザスキャンによるアニールを用い
ることを特徴とする請求項２記載の半導体製造方法。 - 【請求項４】 上記フォトマスクとレーザを用いて強誘
電体キャパシタを成す部分だけでなく、強誘電体キャパ
シタを成す部分からある面積だけ拡大した領域まで昇温
し、その後、後アニール処理によって上記拡大した領域
までを結晶化することを特徴とする請求項１記載の半導
体製造方法。 - 【請求項５】 上記後アニール処理は、電気炉、ランプ
アニール、またはレーザスキャンによるアニールを用い
ることを特徴とする請求項４記載の半導体製造方法。 - 【請求項６】 上記強誘電体キャパシタを成す部分の一
部だけをフォトマスクとレーザを用いて選択的に昇温
し、その後、後アニール処理によって上記強誘電体キャ
パシタを成す部分だけでなく、強誘電体キャパシタを成
す部分からある面積だけ拡大した領域までを結晶化する
ことを特徴とする請求項２記載の半導体製造方法。 - 【請求項７】 上記強誘電体キャパシタを成す部分の一
部だけをフォトマスクとレーザを用いて選択的に昇温
し、その後、後アニール処理によって上記基板全体を昇
温して結晶化することを特徴とする請求項２記載の半導
体製造方法。 - 【請求項８】 基板上に形成したアモルファス層にアニ
ール処理を行うことにより、強誘電体キャパシタの誘電
膜を成す強誘電体を焼成し、その上層に強誘電体キャパ
シタのキャパシタ電極を設けて形成される強誘電体メモ
リ素子において、 上記アニール処理を行う場合に、フォトマスクとレーザ
を用いて基板全面ではなく、強誘電体キャパシタを成す
部分だけを選択的に昇温することにより、上記強誘電体
キャパシタを形成した、 ことを特徴とする強誘電体メモリ素子。 - 【請求項９】 上記強誘電体キャパシタを成す部分の一
部だけをフォトマスクとレーザを用いて選択的に昇温
し、その後、後アニール処理によって結晶化を行うこと
により形成されていることを特徴とする請求項８記載の
強誘電体メモリ素子。 - 【請求項１０】 上記フォトマスクとレーザを用いて強
誘電体キャパシタを成す部分だけでなく、強誘電体キャ
パシタを成す部分からある面積だけ拡大した領域まで昇
温し、その後、後アニール処理によって上記拡大した領
域までを結晶化することにより形成されていることを特
徴とする請求項８記載の強誘電体メモリ素子。 - 【請求項１１】 上記強誘電体キャパシタを成す部分の
一部だけをフォトマスクとレーザを用いて選択的に昇温
し、その後、後アニール処理によって上記強誘電体キャ
パシタを成す部分だけでなく、強誘電体キャパシタを成
す部分からある面積だけ拡大した領域までを結晶化する
ことにより形成されていることを特徴とする請求項９記
載の強誘電体メモリ素子。 - 【請求項１２】 上記強誘電体キャパシタを成す部分の
一部だけをフォトマスクとレーザを用いて選択的に昇温
し、その後、後アニール処理によって上記基板全体を昇
温して結晶化することにより形成されていることを特徴
とする請求項９記載の強誘電体メモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369888A JP2003174147A (ja) | 2001-12-04 | 2001-12-04 | 半導体製造方法および強誘電体メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369888A JP2003174147A (ja) | 2001-12-04 | 2001-12-04 | 半導体製造方法および強誘電体メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174147A true JP2003174147A (ja) | 2003-06-20 |
Family
ID=19179203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369888A Pending JP2003174147A (ja) | 2001-12-04 | 2001-12-04 | 半導体製造方法および強誘電体メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174147A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065631A (ja) * | 2011-09-15 | 2013-04-11 | Ricoh Co Ltd | 電気機械変換膜の製造方法、電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置 |
| KR101303853B1 (ko) * | 2011-02-01 | 2013-09-04 | 한국과학기술연구원 | 강유전체 박막의 형성방법 및 평면 구조 소자의 제조방법 |
| WO2016132638A1 (ja) * | 2015-02-17 | 2016-08-25 | 株式会社リコー | 結晶パターン形成方法、圧電膜の製造方法、圧電素子の製造方法、液体吐出ヘッドの製造方法、強誘電体素子及びその製造方法 |
-
2001
- 2001-12-04 JP JP2001369888A patent/JP2003174147A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101303853B1 (ko) * | 2011-02-01 | 2013-09-04 | 한국과학기술연구원 | 강유전체 박막의 형성방법 및 평면 구조 소자의 제조방법 |
| JP2013065631A (ja) * | 2011-09-15 | 2013-04-11 | Ricoh Co Ltd | 電気機械変換膜の製造方法、電気機械変換素子の製造方法、該製造方法により製造した電気機械変換素子、液滴吐出ヘッド及び液滴吐出装置 |
| WO2016132638A1 (ja) * | 2015-02-17 | 2016-08-25 | 株式会社リコー | 結晶パターン形成方法、圧電膜の製造方法、圧電素子の製造方法、液体吐出ヘッドの製造方法、強誘電体素子及びその製造方法 |
| TWI587551B (zh) * | 2015-02-17 | 2017-06-11 | 理光股份有限公司 | 結晶圖案形成方法、壓電薄膜的製造方法、壓電元件的製造方法、液體排出頭的製造方法、鐵電元件及其製造方法 |
| US10276778B2 (en) | 2015-02-17 | 2019-04-30 | Ricoh Company, Ltd. | Crystal pattern forming method, piezoelectric film producing method, piezoelectric element producing method, and liquid discharging head producing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| KR100336079B1 (ko) | 강유전체 트랜지스터, 반도체 기억장치, 강유전체 트랜지스터의동작방법 및 강유전체 트랜지스터의 제조방법 | |
| JPH09162362A (ja) | 不揮発性半導体記憶装置 | |
| EP0940856B1 (en) | Ferroelectric memory element and method of producing the same | |
| KR20010101386A (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| JP4104342B2 (ja) | 半導体装置の製造方法 | |
| US6376259B1 (en) | Method for manufacturing a ferroelectric memory cell including co-annealing | |
| JP3656031B2 (ja) | キャッピング層を備える強誘電性デバイスおよびその作製方法 | |
| JP4539844B2 (ja) | 誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
| US20030157766A1 (en) | Method of making ferroelectric material utilizing anneal in an electrical field | |
| JP4638232B2 (ja) | 温度補償された強誘電キャパシタ装置およびその製造方法 | |
| JP4507491B2 (ja) | 薄膜及び素子 | |
| JP2002359353A (ja) | 強誘電体メモリ及び電子機器 | |
| JP2658878B2 (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| JP4124010B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| WO2004017391A1 (ja) | 強誘電体メモリ、半導体装置、強誘電体メモリの製造方法、及び半導体装置の製造方法 | |
| JP4349293B2 (ja) | 強誘電体薄膜の製造方法、圧電素子、強誘電体メモリ | |
| JP2004022554A (ja) | 強誘電体メモリ装置およびその設計方法 | |
| JPH09321237A (ja) | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 | |
| JPH10270646A (ja) | 強誘電体薄膜素子の製造方法及び半導体装置 | |
| JP2000091511A (ja) | 半導体装置の製造方法、強誘電体キャパシタ、およびその製造方法 | |
| JPH0319373A (ja) | 強誘電体薄膜の形成方法 | |
| JP2002289808A (ja) | 強誘電体薄膜素子の作製方法 | |
| JP2006120513A (ja) | 強誘電体膜の形成方法および強誘電体膜 | |
| JP2004303994A (ja) | 強誘電体メモリ素子およびその製造方法 |