JP3656031B2 - キャッピング層を備える強誘電性デバイスおよびその作製方法 - Google Patents

キャッピング層を備える強誘電性デバイスおよびその作製方法 Download PDF

Info

Publication number
JP3656031B2
JP3656031B2 JP2000594144A JP2000594144A JP3656031B2 JP 3656031 B2 JP3656031 B2 JP 3656031B2 JP 2000594144 A JP2000594144 A JP 2000594144A JP 2000594144 A JP2000594144 A JP 2000594144A JP 3656031 B2 JP3656031 B2 JP 3656031B2
Authority
JP
Japan
Prior art keywords
ferroelectric
layer
bismuth
capping layer
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000594144A
Other languages
English (en)
Other versions
JP2002535832A (ja
Inventor
慎一郎 林
達男 大槻
デ アラージョ, カルロス エイ. パズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symetrix Corp
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of JP2002535832A publication Critical patent/JP2002535832A/ja
Application granted granted Critical
Publication of JP3656031B2 publication Critical patent/JP3656031B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
(発明の背景)
(発明の分野)
本発明は、集積回路用途の薄膜の分野に関し、特に、強誘電性薄膜に関する。本発明は、より詳細には、強誘電性薄膜の性能を向上させる、特殊なキャッピング層に関する。
【0002】
(問題の提言)
強誘電性材料は、印加電界が無い場合にでも誘発された分極状態を保持する能力によって特徴付けられる。ある方向の分極状態が論理「0」の分極状態として識別され、その方向と反対方向の分極状態が論理「1」の分極状態として識別され、分極状態を感知する適切な回路が提供された場合、強誘電性薄膜は、高速の不揮発性コンピュータメモリの情報記憶媒体として用いられ得る。このような強誘電性メモリの作製は、従来のDRAMキャパシタ回路の誘電性キャパシタ材料の代わりに強誘電性材料を用い、読出し/書込み回路に適切な変更を施して強誘電性膜を情報記憶媒体として用いることにより可能であることが公知である。例えば、Cuchiaroらに付与された、1998年7月21日に発行された米国特許第5,784,310号を参照されたい。このような取り換えにより、印加電界が無くても強誘電性材料中の誘発された分極状態が長期間保持されるため、DRAMセルは不揮発性メモリセルに変換される。Yamanobeらに付与された米国特許第5,780,886号に記載されているような、強誘電性薄膜の不揮発性分極状態による、1つの電界効果トランジスタからなる強誘電性メモリセルを作製することも可能である。
【0003】
薄膜強誘電性の利用において生じている問題は、薄膜表面上の誘発された電荷の存在が印加電界に逆向きの電界を生じるため、薄膜表面の電荷欠損によって印加電界に遮蔽効果が及ぼされる点である。この問題のため、結晶の内部の強誘電性領域の一部は、その領域を完全に分極化させるのに十分な大きさを有する電界にさらされなくなる。この電界遮蔽の結果、薄膜の分極能力が悪影響を受ける。強誘電性メモリの密度は、強誘電性材料から得られ得る残留分極の大きさによって限定される。加えて、従来からの薄膜用強誘電性材料は典型的には、分極疲労率が高い場合が多く、使用期間が長くなるほど分極の大きさが低減するため、長期間の使用の場合、メモリの信頼性は無くなる。さらに、ゼロの電圧値またはゼロの電界値に対し、薄膜強誘電性の分極ヒステリシス曲線がシフトまたはインプリント(imprint)することもあり得る。最終的には、疲労の問題またはインプリントの問題のいずれかにより、公知の強誘電性材料と結合された制御回路が、材料の疲労分極状態を読み出すことができなくなり、そのため、ビット情報を記憶または検索することができなくなる。従って、強誘電性メモリを向上させるために、薄膜強誘電性材料の分極を高める必要がある。
【0004】
これらの疲労の問題およびインプリントの問題は、1998年7月21日に発行された、Cuchiaroらに付与された米国特許第5,784,310号に記載されているように、層状超格子材料を用いることで大幅に解消することができる。強誘電性のペロブスカイト様の層状超格子材料は、公知の自己秩序化(self−ordering)結晶の種類の1種であり、例えば、1996年5月21日に発行された、Araujoらに付与された米国特許第5,519,234号に記載されているように、集積回路用途に適した薄膜として用いられてきた。「ペロブスカイト様」という用語は一般的には、相互接続した多数の酸素8面体(oxygen octahedra)を指す。最初のセルは典型的には、1つの立方体中に配置された1つの酸素8面体で形成される。この立方体は、酸素原子が立方体の平面中心部を占める大きなAサイト金属と、立方体の中心を占める、小さなBサイト元素とから規定される。いくつかの場合、この酸素8面体は、Aサイト元素の無い状態で保存され得る。
【0005】
層状超格子材料は、層状構造中に熱力学的安定性を見出す能力によって特徴付けられる。超格子を形成する金属は、熱処理を受けると不規則溶解を生じ、自発的に、相互に並べられた(intercollated)ペロブスカイト様8面体層を有する1つの層状超格子材料化合物と、酸化ビスマス等の超格子ジェネレータとを形成する。その結果生じた自己秩序化構造は、多重層に対応する2重周期性によって超格子を形成する。層状超格子材料は、この自己秩序化能力を有し、そのため、各層を別個の堆積工程で堆積させる必要がある半導体異種格子と異なる。
【0006】
化学量論的前駆体が用いられた場合、層状超格子材料の分極率が低下することが公知である。これは、ビスマス等の元素は揮発性が高く、乾燥時およびアニーリング時に材料から均衡を失わせるほどに除去されるからである。そのため、このような揮発性元素を多めに用いた前駆体を用いる場合が多く、これにより、乾燥およびアニーリングの後に生じる材料はほぼ化学量論通りとなる。また、ビスマスの勾配は、実質的に化学量論通りの完成状態の層状超格子材料を得るためにも用いられる(例えば、1995年8月8日に発行された、Watanabeらに付与された米国特許第5,439,845号を参照のこと)。勾配を用いたデバイスは、向上した分極率を示すものの、多重層から構成されているため厚みを必要とし、そのため、強誘電性メモリの密度が低くなる。
【0007】
強誘電性メモリおよび強誘電性材料を含む他の集積回路の密度を上げるために、薄膜強誘電性材料(特に層状超格子材料)からの残留分極値を大きくする必要がある。
【0008】
(解決方法)
本発明は、残留分極の大きさが向上した薄膜強誘電性デバイスを提供することにより、当該分野において先んじ、上記の問題を解消する。これらの向上は、上部電極と強誘電性材料との間にあるキャッピング層を用いて強誘電性材料と電極との間のインターフェース上の欠陥を補正することにより、得られる。本発明を用いれば、残留分極測定結果が32%も向上する。
【0009】
本発明による強誘電性デバイスは、ペロブスカイトおよび自己秩序化層状超格子材料からなる群から選択される薄膜強誘電性層を支持する基板を含む。この強誘電性材料は、上側および側面をキャッピング層によって「キャップされる」。好適には、キャッピング層は非強誘電性材料である。キャッピング層の上部には電極がある。キャッピング層は好適には、厚さが少なくとも3ナノメートル(nm)であり、電極および強誘電性材料の両方と直接接触した状態であるのが好ましい。キャッピング層は超格子ジェネレータ金属で濃縮され、超格子ジェネレータ金属としては通常は三価ビスマスまたは三価タリウムがあり得る。好適には、キャッピング層材料は、酸化ビスマス、ビスマスストロンテート、ビスマスタンタレート、ビスマスニオベートおよびビスマスニオブタンタレートからなる群から選択される。
【0010】
好適には、キャッピング層は、上部電極の下の強誘電性材料をキャップするが、強誘電性キャパシタの場合のように電極が2つある場合は、キャッピング層は、強誘電性層の上部および下部両方をキャップし得る。
【0011】
好適な実施形態において、超格子ジェネレータ金属と、自己秩序化層状超格子材料中の超格子ジェネレータ金属とは同一である。好適な実施形態において、強誘電性層は、ビスマスを含有する自己秩序化層状超格子材料から実質的になり、超格子ジェネレータ金属は、ビスマスから実質的になる。特に好適な層状超格子材料は、ストロンチウムビスマスタンタレート、ストロンチウムビスマスニオベートおよびストロンチウムビスマスニオブタンタレートからなる群から選択される。最も好適なキャッピング層材料は酸化ビスマスである。
【0012】
キャッピング層は好適には、厚さが少なくとも約3nmであり、厚さの範囲は好適には3nm〜30nmであり、最も好適な厚さは5nm〜20nmであり、これにより、寄生容量による有意な問題を回避するのに十分な薄さを保持しつつ、適切な欠陥補正を提供する。
【0013】
キャッピング層の使用は、強誘電性から導体への移行を提供することにより、電界遮蔽を防止するように見える。キャッピング層を使用すると、優れた強誘電性特性を備えた、非常に薄型の強誘電性デバイスが可能となる。本発明の他の多くの機能、目的および利点は、以下の説明を添付の図面と共に読めば、明らかである。
【0014】
(好適な実施形態の詳細な説明)
(向上した強誘電性デバイス)
図1は、強誘電性キャパシタ104を支持する基盤102を含む強誘電性デバイス100を示す。強誘電性デバイス100は、強誘電性メモリに実用性を有する薄膜強誘電性キャパシタおよび強誘電性を必要とする他の集積回路用途である。例えば、強誘電性デバイス100は、強誘電性キャパシタとして、または、電界効果トランジスタ(「FET」)内のゲートとして有用である。
【0015】
基板102は、半導体ウェハ106(好適にはシリコン)および絶縁層108(好適には二酸化シリコン)を含む。集積回路分野において、ウェハ106は「基板」と呼ばれることが多い。本明細書中、「基板」という用語は、他の層へ支持を提供する任意の層または層の組合わせに広範囲に適用される。例えば、強誘電性キャパシタ104の基板102は、絶縁層108と隣接しているが、基板102はまた、ウェハ106およびウェハ106と絶縁層108との組合わせも含むと広く解釈され得る。当該分野における慣例に習い、完成状態が異なるデバイスも基板と呼び、基板は、基準時点までに完成する全ての層を含むものとして意図される。
【0016】
本明細書中、方向付けを示す用語(例えば、「上」、「上部」「上段」、「下」、「下部」および「下段」)は、図1〜3中のウェハ106への相対位置を意味する。すなわち、第2の素子が第1の素子の「上」にある場合、これは、第2の素子の方が第1の素子よりもウェハ106から離れていることを意味し、第2の素子が別の素子の「下」にある場合、これは、第2の素子がその別の素子よりもウェハ106に近接することを意味する。本明細書中、ウェハ106の長さ(long dimension)は、「水平」面と見なされる面を規定し、この面に垂直な方向は、「垂直」であると見なされる。
【0017】
本明細書中、「薄膜」という用語は、集積回路における用途に適切な厚さを有する薄膜を意味する。このような薄膜は、厚さが1ミクロン未満であり、通常は2ナノメートル(nm)〜500nmの厚さを有する。本明細書中の「薄膜」という用語と、光学分野などの巨視的な分野において基本的に用いられる「薄膜」という用語とを区別することが重要である。というのも、このような巨視的な分野では、「薄膜」といえば1ミクロンを越える(通常は2〜100ミクロン)膜を意味するからである。このような巨視的な分野での「薄膜」は、集積回路分野で意味する「薄膜」よりも数百倍〜数千倍の厚みがあり、全く別のプロセスによって作製される。このようなプロセスは、亀裂、細孔および他の欠陥の生成を伴うことが多く、集積回路にとって破滅的な影響を与えるが、光学分野および他の巨視的な分野にとってはなんの影響も与えない。
【0018】
強誘電性キャパシタ104は、金属下部電極110を含む。金属下部電極の構造は、集積回路における用途に適した任意の金属または電極構造(例えば、アルミニウム、金、ルテニウム、ロジウムおよびパラジウム)であり得る。下部電極110は好適には、白金111とチタン109との組合わせで作製され、チタンは、白金元素が酸化物層から剥離するのを防止する接着金属として機能する。タンタル、イリジウムおよび酸化イリジウムも、接着金属として有用である。チタンまたは他の接着金属109は典型的には、10nm〜20nmの厚さになるまでスパッタリングされる。白金111の厚さは好適には、100nm〜200nmである。下部電極110の金属層は、従来の原子スパッタリング技術(例えば、DC磁電管スパッタリングまたは無線周波数スパッタリング)によって形成される。
【0019】
強誘電性層112は、下部電極110の上にある。強誘電性層112は好適には、誘電率および強誘電性特性が高い金属酸化物である。強誘電性層112の作製について以下に詳細に説明する。強誘電性層112の厚さは好適には、約400nm未満であり、最も好適には約200nm未満である。強誘電性層112は、ペロブスカイト(例えば、バリウムストロンチウムチタネートまたはストロンチウムチタネート)であり得る。強誘電性層112はより好適には、層状超格子材料であり、最も好適には混成の層状超格子材料である。
【0020】
本明細書中、「ペロブスカイト」という用語は、一般式がABO3(AおよびBはカチオンであり、Oは酸素アニオン元素である)の公知の種類の材料を含む。この用語「ペロブスカイト」は、AおよびBが複数の元素を示す材料を含むものとして意図される;例えば、「ペロブスカイト」は、A’A”BO3、AB’B”O3およびA’A”B’B”O3(A’、A”、B’およびB”は異なる金属要素)の形態をとる材料を含む。A、A’およびA”は好適には、Ba、Bi、Sr、Pb、CaおよびLaからなる金属群から選択された金属であり、B、B’およびB”は、Ti、Zr、Ta、Mo、WおよびNbからなる群から選択された金属である。AサイトおよびBサイトという用語は、ペロブスカイトの酸素8面体格子中の特定の位置を指す。
【0021】
多層の超格子材料は、対応する数の酸化ビスマス層によって分断された、複数のペロブスカイト様酸素8面体層を有する。層状超格子材料は典型的には、強誘電性材料であるが、このような材料ならば全てが室温において強誘電性を呈し得るとは限らない。これらの材料は通常、誘電率が高く、強誘電性の有無に関わらず誘電率の高いキャパシタにおいて有用である。
【0022】
全ての種類の層状超格子材料は、以下のような標準的実験式のもとで要約され得る。
【0023】
【数1】
Figure 0003656031
式(1)は、化学量論的にバランスのとれた超格子形成部分(moiety)のリストを示す点に留意されたい。式(1)は、単位格子構造を示すものではなく、各層への元素割当てを試みるものでもない。式(1)において、A1、A2...Ajは、ペロブスカイト様8面体構造中のAサイトの元素を示し、Aサイトの元素は、ストロンチウム、カルシウム、バリウム、ビスマス、鉛およびこれらの混合物ならびにイオン半径が類似する他の金属等の元素を含む。S1、S2...Skは、超格子ジェネレータ元素を示し、これらの超格子ジェネレータ元素は好適にはビスマスのみを含むが、三価材料(例えば、イットリウム、スカンジウム、ランタン、アンチモン、クロムおよびタリウム)も含み得る。B1、B2...Blは、ペロブスカイト様構造中のBサイトの元素を示し、これらのBサイトの元素は、チタン、タンタル、ハフニウム、タングステン、ニオブ、バナジウム、ジルコニウムおよび他の元素等の元素であり得る。Qはアニオンを示し、好適には酸素であるが、他の元素(例えば、フッ素、塩素およびこれらの元素の混成物(例えば、オキシフルオライド、オキシクロライド等))でもあり得る。式(1)中の上付き記号は、各元素の原子価を示す。下付き記号は、実験式化合物中の特定の元素の原子数を示す。単位格子に関して、下付き記号は、単位格子中の元素の原子数の平均を示す。これらの下付き記号は、整数または分数であり得る。すなわち、式(1)は、材料中の至るところの単位格子が異なり得る場合を含み得る(例えば、Sr.75Ba.25Bi2Ta29において、平均して、Srの75%はAサイトの原子であり、Baの25%はAサイトの原子である)。化合物中にAサイトの元素が1つしかない場合、この元素は「A1」元素によって表され、w2...wjは全てゼロに等しい。化合物中にBサイトの元素が1つしかない場合、この元素は「B1」元素によって表され、y2...ylは全てゼロに等しく、超格子ジェネレータ元素も同様である。通常の場合、Aサイトの元素が1つ、超格子ジェネレータ元素が1つ、Bサイト元素が1つまたは2つある。しかし、本発明ではAサイトおよびBサイトならびに超格子ジェネレータのいずれかが複数の元素を有し得る場合を含むよう意図しているため、式(1)はより一般式に近い式で書かれる。zの値は、以下の等式から分かる。
【0024】
【数2】
Figure 0003656031
層状超格子材料は本来、式(1)に適合するあらゆる材料を含むわけではなく、結晶化するときに自然に個別の結晶質層を形成する元素のみを含む。この自然結晶化は典型的には、元素の混合物に熱処理またはアニーリングを施すことにより支援される。この温度改善により、超格子形成部分の順序がペロブスカイト様8面体等の熱力学的に好ましい構造になることが促進される。
【0025】
S1、S2...Skに適用されるような「超格子ジェネレータ元素」という用語は、これらの金属が2層のペロブスカイト様層間に差し挟まれた集中金属酸化物層の形態である場合に特に安定性に優れる事実を指している。これは、超格子ジェネレータ金属が層状の混成超格子材料中の至るところで一様に不規則に分布しているのと対照的である。特に、ビスマスは、特定のイオン半径を有し、このイオン半径は、ビスマスがAサイトの材料または超格子ジェネレータのいずれかとして機能することを可能にする。しかし、ビスマスは、化学量論的閾比率,未満の量である場合、非ペロブスカイト様の酸化ビスマス層として自然集中する。
【0026】
また、本明細書中、「層状超格子材料」という用語は、ドープ層状超格子材料も含む。すなわち、式(1)に含まれる材料は全て、様々な材料(例えば、シリコン、ゲルマニウム、ウラニウム、ジルコニウム、スズ、クロム、ジスプロシウムまたはハフニウム)でドープ可能である。
【0027】
式(1)は、少なくとも、3種類のスモレンスキー(Smolenskii)型の強誘電性層状超格子材料(すなわち、以下の各実験式を有する材料)全てを含む。
【0028】
【数3】
Figure 0003656031
ここで、Aは、ペロブスカイト様超格子中のAサイトの金属であり、Bは、ペロブスカイト様超格子中のBサイトの金属であり、Sは、ビスマスまたはタリウム等の三価超格子ジェネレータ金属であり、mは、式の電荷全体のバランスをとるのに十分な数である。mが分数である場合、標準的な実験式は概して、別個のまたは混成の複数のペロブスカイト様層を提供し、このような複数の層において、各層は、厚さが異なるペロブスカイト様酸素8面体を有する。
【0029】
キャッピング層114は、強誘電性層112上に形成される。キャッピング層114を用いて、強誘電性層112の上段表面中の点電荷欠損を補正する。強誘電性層112用に層状超格子材料を用いる好適な用途において、キャッピング層114は好適には、超格子ジェネレータ金属の酸化物である。最も良く知られている超格子ジェネレータ金属は、現在では酸化ビスマスであるため、キャッピング層114は最も好適には、超格子中の酸化ビスマスシーケンスの通常の周期性よりも大きな厚さを有する酸化ビスマスとして配置される。キャッピング層材料は好適には、酸化ビスマス、ビスマスストロンテート、ビスマスタンタレート、ビスマスニオベートおよびビスマスニオブタンタレートからなる群から選択される。キャッピング層の厚さは好適には、少なくとも3nmであり、好適には3nm〜30nmであり、最も好適な厚さは5nm〜20nmである。最良の結果が得られるのは、厚さが10nmである場合である。キャッピング層の厚さが約30nmより厚い場合、キャッピング材料の誘電性挙動が印加電界の遮蔽と関連付けられ、電荷欠損による電界遮蔽の場合と同様の有害な様式で寄生容量が発生する場合がある。
【0030】
特定の環境下において、キャッピング層114は、強誘電性層112中に拡散するのに十分なくらいに薄い。同様に、強誘電性層112はキャッピング層114中に拡散し得、または、両層は相互拡散し得る。
【0031】
強誘電性層112がペロブスカイトである場合、この相互拡散の効果は通常は、局在化した層状超格子材料領域をペロブスカイト上に生成することである。例えばビスマスが超格子ジェネレータ元素である場合、キャッピング層114に対応する、ビスマスを豊富に含む層状の超格子材料の領域が図1に示すように形成される場合が多い。この層状超格子材料の領域は、自然秩序化した超格子からなる。この自然秩序化した超格子は、層状のシーケンス中に熱力学的安定性を求める相互拡散金属酸化物として発生する。同様に、強誘電性層112が層状超格子材料である場合、相互拡散の効果は、図1に示すキャッピング層114に対応する、超格子ジェネレータ元素を豊富に含む層状の超格子材料領域を生成することである。キャッピング層が強誘電性層112中に拡散しない場合は、強誘電性層112がペロブスカイトである場合および強誘電性層112が層状超格子材料である場合のどちらにおいても、キャッピング層自身が、配置されると、ペロブスカイトまたは層状超格子材料のいずれかと比較して分子あたりの超格子ジェネレータ元素が多い点において、超格子ジェネレータ元素を豊富に含む層となる。例えば、キャッピング層114がビスマス以外の超格子ジェネレータ金属を含む場合、上記3つの場合においてそれぞれ、ビスマスを豊富に含むキャッピング層が形成される。本明細書中用いられるように、この段落において説明した代替例は全て、キャッピング層114への適用例と同様に、「超格子ジェネレータ金属を豊富に含むキャッピング層」という用語の意味の範囲内である。また、超格子ジェネレータ元素は、超格子ジェネレータ金属とも呼ばれ、ビスマスおよびタリウムと同様のイオン半径を有する三価金属である。
【0032】
上部電極116は典型的には、厚さが約100nm〜200nmであり、通常は下部電極110と同じ金属または電極構造で作製される。但し、チタンまたは他の接着金属は通常は不要である。上部電極116はまた、下部電極110とは別の異なる構造を有するかまたは異なる金属で作製され得る。
【0033】
当該分野において公知のように、強誘電性デバイス100は、拡散障壁層等の他の従来の層を含み得る。上述した層の任意の層に多くの別の材料を用いることができ、例えば、絶縁層108用に窒化シリコンを用い、ウェハ106用にガリウムヒ素、アンチモン化インジウム、酸化マグネシウム、ストロンチウムチタネート、サファイアまたは石英を用い、また、他の多くの接着層、障壁層および電極材料を用いることができる。下部電極110は、除去可能であり、その場合、強誘電性デバイス100は強誘電性キャパシタでなくなり、金属強誘電性絶縁体半導体セルとして公知の1Tまたはトランジスタゲートとして有用となる。さらに、図1は、実在の電子デバイスの任意の特定の部位の実際の断面図を意図したものではなく、別の場合に可能な本発明の構造およびプロセスをより明確かつ十分に示すために用いられる理想化された図示に過ぎないことが理解されるべきである。例えば、個々の層の相対的厚さの図示は釣り合ったものではない。なぜならば、相対関係を無視しなければ、基板106等の特定の層の厚さが大き過ぎるものとなり、図面が用いにくくなるからである。
【0034】
(比較目的のための第2の実施形態)
図2は、第2の強誘電性デバイス200を示す。図2において、類似の参照符号は、図1の構成要素と同じ構成要素を指す。強誘電性デバイス200は、強誘電性キャパシタ202を含み、この強誘電性キャパシタ202は、強誘電性層112と下部電極110との間に酸化ビスマスキャッピング層204を追加挿入している点において強誘電性キャパシタ104と異なる。図2の実施形態では上段キャッピング層114が無いが、キャッピング層114を上部電極116と強誘電性層112との間に配置してもよい。
【0035】
(比較目的のための第3のデバイス(従来技術))
図3は、従来技術による強誘電性デバイス300を示す。図3において、類似の参照符号は、図1の構成要素と同じ構成要素を指す。強誘電性デバイス300は、強誘電性キャパシタ302を含み、この強誘電性キャパシタ302は、キャッピング層114およびキャッピング層204の無い点において強誘電性キャパシタ104および202と異なる。
【0036】
(デバイス100を作製する方法)
デバイス100、デバイス200およびデバイス300の構成要素は、キャッピング層114および204を除いて全て公知の方法に従って作製される。これらの従来の方法は当該分野において周知であり、例えば、ウェハ106を熱酸化させて絶縁層108を生じる方法または層108をスピンオンガラス堆積(spin−on glass deposition)して実質的に類似の結果を得る方法などがある。従来のスパッタリングプロセスを用いて、下部電極110および上部電極116を堆積させる。従来のレジストエッチング技術を用いて、デバイスを集積回路中への収容に適した形態にパターニングする。これらのプロセスは、本発明にとって重要ではない。例えば、基板102は、従来のCMOSプロセスから得られた積層(stacked)集積回路構造でもある。
【0037】
これらの従来のプロセスに従って、強誘電性層112の堆積を、スパッタリング法、化学蒸着法、ミスト化液体堆積法(misted liquid deposition)、スピンオン液体堆積法(spin−on liquid deposition)または他のあらゆる適切な堆積方法を用いて行う。強誘電性層112を高温環境下にさらしてアニーリングし、層112中の強誘電性を最適化する。これらの温度は典型的には、650°C〜850°Cである。これらの温度は、ビスマス金属を揮発させ、強誘電性層112に相当する層状超格子材料中のビスマスが消失することによる欠陥を生じさせると考えられる。
【0038】
一次イオンとしてセシウムを用いた二次イオン質量分光測定の結果を通じて、図3の強誘電性層112に相当する従来の層状超格子材料の最上段部分中に化学量論ビスマスが欠損していることがわかっている。これらの実験結果は、ビスマス揮発欠損の存在を証明する。このような欠損の範囲は、アニーリング時間と温度との関数であり、堆積方法とアニーリング中の他の層(特に上部電極116)の有無との関数でもある。従って、キャッピング層114の1つの重要な機能は、金属揮発欠損から生じた強誘電性層中の欠陥を補正することである。これらの揮発欠損は他の金属にも起こり得るが、ビスマスのみの欠損からは生じない。
【0039】
キャッピング層114および204は、スパッタリングされた金属をアニーリングで酸化させることにより生成され得る。酸化した金属自身がスパッタリングされ得るか、または、これらの層は、スピンオン液体前駆体(例えば、ゾル−ゲル(金属アルコキシド(alkoxide))の溶液、金属カルボキシレート(calboxylate)溶液または金属アルコキシカルボキシレート(alkoxycarboxylate)溶液から生成され得る。ミスト化液体堆積法または化学蒸着法も用いられ得る。
【0040】
以下に示す非限定的実施例は、本発明を実施する際の好適な方法および材料を示す。
【0041】
(実施例1)
一枚の基板を強誘電性層112の堆積用として調製した。従来のシリコンウェハを従来の手段で調製し、熱成長した酸化物層を含ませた。チタン金属を従来のDC磁電管手段を用いてスパッタリングして、厚さを約20nmにした。白金金属をスパッタリングして、厚さを約180nmにした。
【0042】
強誘電性層112の堆積用として、キシレン中に金属2−ヘキサノン酸エチルがある、リサーチグレードの純度の溶液を、日本の高純度化学研究所に注文して購入した。溶液中のストロンチウム、ビスマスおよびタンタルのモル比は、1:2.8:2である。従って、この溶液は、ビスマス揮発の無い、SrBi2.8Ta210.2の実験式を有する層状超格子材料を生じることが可能である。この式は、標準的実験式が、上記の式(3)(m=2)に相当する強誘電性層112の化学量論を有するために必要とするビスマス量よりも約30%多くのビスマスを含む。従って、この基板用に意図されたアニーリング条件を用いて調製された、他のサンプルからの二次イオン質量分光データに基づいた仮定では、アニーリング中、揮発によってサンプル中の約30%のビスマスが欠損したと仮定された。この溶液の実験式に対応する金属のモル濃度は0.2であった。3ミリリットルの溶液のアリコートを、2ミリリットルのn−ブチルアセテートの共溶媒と混合して、基板ウェッティング能力が向上した、0.12M溶液を提供した。
【0043】
この基板を、従来のスピン塗布器中に配置した。基板を1900rpmで30秒間スピンさせた。スピン中、ピペットを用いて3mlの溶液を基板に与えた。この塗布作業により、前駆体液体の薄膜が基板上に生じた。基板をスピン塗布器から取り外し、空気中の加熱板上に1分間配置した。加熱板は、150°Cで保持して、溶媒を除去することにより前駆体膜を乾燥するようにした。次いで、基板を加熱板上に260°Cで4分間保持し、前駆体膜からさらなる溶媒および有機配位子を除去した。次いで、乾燥した前駆体膜を含む基板を、従来のハロゲンランプのRTAデバイス下の空気中の急速熱処理に725°Cで30秒間さらした。熱処理中、室温から725°Cまでは1秒あたり125°Cの割合で加熱し、725°Cから室温に戻るまでは125°Cの割合で冷却した。急速熱アニーリングを通じた前駆体堆積工程を2回繰り返して、厚さの総計が約200nmまでの強誘電性層を構築した。
【0044】
キシレン中にビスマス2−ヘキサノン酸エチルを有する、濃度が0.4Mのリサーチグレードの純度の溶液を、日本の高純度化学研究所に注文して購入した。この溶液の1mlのアリコートを、1.6mlのn−ブチルアセテートと混合して、0.154Mの溶液を得た。ウェハを従来のスピン塗布器中に配置して、1500rpmで30秒間スピンした。スピン中、ピペットで溶液を与えた。基板をスピン塗布器から取り外して、空気中の加熱板上に1分間保持した。加熱中、溶媒を除去することにより前駆体膜を乾燥させるため、加熱板を150°Cに保持した。次いで、基板を加熱板上に260°Cで4分間保持して、さらなる溶媒および有機配位子を前駆体膜から除去した。乾燥によるこれらの前駆体堆積工程を2回繰り返して、厚さの総計が約10nmのキャッピング層114を構築した。
【0045】
白金上部電極を、DC磁電管を用いて適所でスパッタリングした。上部電極を適切に配置した基板を、拡散炉中の正の(positive)酸素流下において、800°Cのアニーリングに中に60分間放置した。アニーリング中、5分間で最高温度まで上昇させ、5分間で減少させた。次いで、当業者には明らかなように、デバイスを、(フォトレジストの塗布の次にイオンエッチングが続くなどの)従来の反応性イオンエッチングプロセスでパターニングした。従って、この基板は、それぞれのキャパシタが6940μm2の面積を有する複数の正方形のキャパシタへサポートを提供する。
【0046】
代表のキャパシタを試験測定用として選択した。Hewlett Packard 3314Aファンクションジェネレータを、Hewlett Packard 54502Aデジタルオシロスコープに接続した。分極ヒステリシス測定を、10KHzの正弦波で0.5ボルト、1ボルト、3ボルト、5ボルトおよび10ボルトの電圧振幅で行った。試験は、Colorado州のColorado Springsの標準気圧で20°Cで行われた。図4は、ヒステリシスの結果を示す。
【0047】
(実施例2)
(比較的測定)
上部電極の下に酸化ビスマスキャッピング層を配置した点以外は実施例1において説明したプロセスと同じプロセスで、別個のウェハを調製した。本明細書中、実施例1からの基板のことを、強誘電性層状超格子材料上に酸化ビスマス層を含んでいるため、BiOx/LSMサンプルと呼ぶ。この構造は、図1に示す強誘電性デバイス100に相当する。
【0048】
LSM/BiOxサンプルを、図2に示す強誘電性デバイス200に対応するものとして調整した。このデバイスでは、酸化ビスマスキャッピング層204を、強誘電性層状超格子材料の下かつ下部電極の上に配置している。従って、酸化ビスマス前駆体の堆積処理工程および乾燥処理工程を、強誘電性層状超格子材料の堆積後の直後ではなく、下部電極の堆積直後に行った。
【0049】
強誘電性キャパシタ中にキャッピング層が無いLSMサンプルを調製した。このデバイスは、図3に示す強誘電性デバイス300に相当する。従って、このLSMサンプルの場合、実施例1に示す酸化ビスマス層を堆積する工程は省略した。
【0050】
図5は、LSM、BiOx/LSMおよびLSM/BiOxのサンプルそれぞれの残留分極を比較する棒グラフである。これらの残留分極値は、各基板上の代表的セルのヒステリシス曲線からとった5ボルトおよび10ボルトの場合の2Prとして測定された。LSMサンプルと比較して、実施例1のBiOx/LSMサンプルは、10Vの場合に32%の残留分極の向上を示し、5Vの場合に19%の残留分極の向上を示した。この向上を可能にしたのは、酸化ビスマスキャッピング層である。同様にLSMサンプルとLSM/BiOxサンプルとを比較した結果、10Vの場合に残留分極の向上は殆ど無く、5Vの場合に残留分極は4%低下した。
【0051】
図6は、各サンプルについて2Ecと決定された限界スイッチング電界の比較結果を示す。BiOx/LSMサンプルは、10Vの場合に7%の低下を示し、5Vの場合に10%の低下を示した。LSM/BiOxサンプルは、それよりも小さな低下を示し、10Vの場合に2%の低下を示し、5Vの場合に5%の低下を示した。この2Ecの値における低下は、向上である。なぜならば、強誘電性材料の分極状態をスイッチングするためにはより低い電圧が必要だからである。集積回路において、有利なことに、より低い電圧は、より小さな熱生成および小さな電力消費と関連づけられる。
【0052】
上記より、上段キャッピング層を備えるキャパシタが非常に有意な向上を示し、下段キャッピング層を備えるキャパシタは殆ど向上を示さないことが明らかである。
【0053】
当業者であれば、上記の好適な実施形態は、本発明の真正なる範囲および意図から逸脱することなく改変され得ることを理解する。従って、本発明者らは、ここに、本発明の権利の十分な保護を得られるよう、均等論に基づいて自らの意図を述べる。
【図面の簡単な説明】
【図1】 図1は、本発明による強誘電性デバイスを示し、強誘電性層の上にキャッピング層があり、強誘電性層の上に上部電極がある。
【図2】 図2は、強誘電性層の下でかつ下部電極の上にキャッピング層を有する強誘電性デバイスを示す。
【図3】 図3は、図1および2の様態においてキャッピング層の無い比較用デバイスを示す。
【図4】 図4は、図1に相当するサンプルから得られた分極ヒステリシス曲線を示す。
【図5】 図5は、図1、2および3に相当する3つのサンプルの各々から得られた残留分極測定結果を比較する棒グラフである。
【図6】 図6は、図1、2および3に相当する3つのサンプルの各々から得られた保磁電界測定結果を示す棒グラフである。

Claims (17)

  1. ペロブスカイトおよび自己秩序化層状超格子材料からなる群から選択される強誘電性材料を含む薄膜強誘電性層(112)と、上部電極(116)とを支持する基板(102)を備える強誘電性デバイス(100)であって、該デバイスは、該薄膜強誘電性層(112)と該上部電極(116)との間に挿入された3nm〜30nmの厚さを有するキャッピング層(114)を備え、該キャッピング層は、超格子ジェネレータ金属を豊富に含む非強誘電性材料を含む、強誘電性デバイス。
  2. 前記強誘電性層は、実質的に自己秩序化層状超格子材料からなる、請求項1に記載の強誘電性デバイス。
  3. 前記超格子ジェネレータ金属は、前記自己秩序化層状超格子材料中の超格子ジェネレータ元素と同一である、請求項2に記載の強誘電性デバイス。
  4. 前記層状超格子材料は、ストロンチウムビスマスタンタレート、ストロンチウムビスマスニオベートおよびストロンチウムビスマスニオブタンタレートからなる群から選択される、請求項2に記載の強誘電性デバイス。
  5. 前記超格子ジェネレータ金属は実質的にビスマスからなる、請求項1に記載の強誘電性デバイス。
  6. 前記キャッピング層は、前記強誘電性材料および前記電極と直接的に接触する、請求項1に記載の強誘電性デバイス。
  7. 前記キャッピング層は、厚さが5nm〜20nmである、請求項1に記載の強誘電性デバイス。
  8. 前記強誘電性材料と前記基板との間には下部電極(110)が挿入される、請求項1に記載の強誘電性デバイス。
  9. 前記キャッピング層材料は、酸化ビスマス、ビスマスストロンテート、ビスマスタンタレート、ビスマスニオベートおよびビスマスニオブタンタレートからなる群から選択される、請求項1に記載の強誘電性デバイス。
  10. 前記キャッピング層は酸化ビスマスを含む、請求項1に記載の強誘電性デバイス。
  11. 強誘電性デバイス(100)を作製する方法であって、
    基板(102)上に強誘電性層(112)用の強誘電性材料を堆積する工程であって、該強誘電性材料は、ペロブスカイトおよび自己秩序化層状超格子材料からなる群から選択される、工程と、
    上部電極層(116)を堆積する工程であって、該上部電極は、該強誘電性層(112)よりも該基板(102)から離れている、工程と、
    該強誘電性層と該上部電極との間に超格子ジェネレータ金属を含む非強誘電性キャッピング層(114)を堆積する工程であって、該キャッピング層は、3nm〜30nmの厚さを有する、工程と、
    該強誘電性層および該キャッピング層のうちの1層以上をアニーリングする工程と、
    を包含する、方法。
  12. 前記強誘電性層用の材料を堆積する工程は、自己秩序化層状超格子材料用の材料を堆積する工程を包含する、請求項11に記載方法。
  13. 前記キャッピング層超格子ジェネレータ金属を堆積する工程は、前記自己秩序化層状超格子材料中の超格子ジェネレータ金属と同じ超格子ジェネレータ金属を堆積する工程を包含する、請求項12に記載の方法。
  14. 前記強誘電性層用の材料を堆積する工程は、ストロンチウムビスマスタンタレート、ストロンチウムビスマスニオベートおよびストロンチウムビスマスニオブタンタレートからなる群から選択される層状超格子材料用の材料を堆積する工程を包含する、請求項13に記載の方法。
  15. 前記キャッピング層を堆積する工程は、酸化ビスマス、ビスマスストロンテート、ビスマスタンタレート、ビスマスニオベート、ビスマスニオブタンタレートおよびビスマス2−ヘキサノン酸エチルの溶液からなる群から選択される材料を堆積する工程を包含する、請求項11に記載の方法。
  16. 前記アニーリング工程は、前記強誘電性層の一部に前記キャッピング層を拡散させて、前記強誘電性材料の上に超格子ジェネレータ金属を豊富に含む層状超格子材料を形成する工程を包含する、請求項11に記載の方法。
  17. 前記キャッピング層は、厚さが5nm〜20nmである、請求項11に記載の方法。
JP2000594144A 1999-01-14 1999-10-15 キャッピング層を備える強誘電性デバイスおよびその作製方法 Expired - Fee Related JP3656031B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/229,883 US6541806B2 (en) 1999-01-14 1999-01-14 Ferroelectric device with capping layer and method of making same
US09/229,883 1999-01-14
PCT/US1999/024226 WO2000042643A1 (en) 1999-01-14 1999-10-15 Ferroelectric device with capping layer and method of making same

Publications (2)

Publication Number Publication Date
JP2002535832A JP2002535832A (ja) 2002-10-22
JP3656031B2 true JP3656031B2 (ja) 2005-06-02

Family

ID=22863049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000594144A Expired - Fee Related JP3656031B2 (ja) 1999-01-14 1999-10-15 キャッピング層を備える強誘電性デバイスおよびその作製方法

Country Status (7)

Country Link
US (2) US6541806B2 (ja)
EP (1) EP1151470A1 (ja)
JP (1) JP3656031B2 (ja)
KR (1) KR20010108086A (ja)
CN (1) CN1338113A (ja)
TW (1) TW436931B (ja)
WO (1) WO2000042643A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236113B1 (en) * 1999-03-05 2001-05-22 Sharp Laboratories Of America, Inc. Iridium composite barrier structure and method for same
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US6890768B2 (en) * 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
KR20030039893A (ko) * 2001-11-16 2003-05-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법
AU2003221212A1 (en) 2002-03-26 2003-10-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
CN1319128C (zh) * 2003-01-02 2007-05-30 上海华虹(集团)有限公司 一种高介电栅堆层结构
JP4102345B2 (ja) * 2003-08-25 2008-06-18 三星電子株式会社 強誘電膜を含む記録媒体、それを用いた不揮発性メモリ素子、および、その不揮発性メモリ素子のデータ記録/再生方法
US7754111B1 (en) 2006-06-09 2010-07-13 Greatbatch Ltd. Method of making silver vanadium oxyfluorides for nonaqueous lithium electrochemical cells
KR20090028030A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2009135079A2 (en) * 2008-04-30 2009-11-05 Symetrix Corporation Ferroelectric infrared sensor and integrator
US10741678B2 (en) 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2019125368A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Gated spin orbit memory
TWI739051B (zh) 2018-12-13 2021-09-11 財團法人工業技術研究院 鐵電記憶體
TWI744784B (zh) 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
CN118116976B (zh) * 2024-05-03 2024-07-12 华中科技大学 一种超低亚阈值摆幅的晶体管及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5471364A (en) 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JP3113141B2 (ja) 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
US5426075A (en) 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
US5453908A (en) 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping
US5708302A (en) * 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
US5780886A (en) 1996-05-30 1998-07-14 Oki Electric Industry Co., Ltd. Non-volatile semiconductor memory cell and method for production thereof
US5760433A (en) 1996-05-31 1998-06-02 Hughes Electronics In situ reactive layers for protection of ferroelectric integrated circuits
US5736759A (en) * 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element
US5767543A (en) 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
KR100436056B1 (ko) * 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 커패시터의 확산장벽막 형성방법
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US6653156B2 (en) 2003-11-25
US20030034548A1 (en) 2003-02-20
EP1151470A1 (en) 2001-11-07
US6541806B2 (en) 2003-04-01
CN1338113A (zh) 2002-02-27
JP2002535832A (ja) 2002-10-22
TW436931B (en) 2001-05-28
KR20010108086A (ko) 2001-12-07
WO2000042643A1 (en) 2000-07-20
US20010011738A1 (en) 2001-08-09

Similar Documents

Publication Publication Date Title
US6489645B1 (en) Integrated circuit device including a layered superlattice material with an interface buffer layer
JP3656031B2 (ja) キャッピング層を備える強誘電性デバイスおよびその作製方法
US7368172B2 (en) Membrane multi-layer structure, and actuator element, capacitive element and filter element using the same
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JP3590353B2 (ja) 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法
JP2002543627A (ja) 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法
JP2001511600A (ja) 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程
JP2004520721A (ja) 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
KR19980703182A (ko) 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
KR19980702980A (ko) 층형성 초격자 재료 및 이를 포함하는 전자 소자 제조 방법
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US6437380B1 (en) Ferroelectric device with bismuth tantalate capping layer and method of making same
JP2002521820A (ja) 層状超格子材料の製造および層状超格子材料を含む電子デバイスを作製するための低温プロセス
JP3294214B2 (ja) 薄膜キャパシタ
CN100388420C (zh) 具有改进微型结构的层状超晶格材料的制造方法
KR100470834B1 (ko) 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법
JP2000150677A (ja) 強誘電体ゲートメモリおよびその製造方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP2002299573A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
JP2009054753A (ja) 強誘電体装置及びその製造方法
JPH10297922A (ja) 強誘電体薄膜の形成方法およびその方法に用いる前駆体溶液
JP2003282826A (ja) 強誘電体薄膜メモリ及び強誘電体薄膜メモリの製造方法
JPH11284136A (ja) 強誘電体薄膜およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees