JP2003168972A - パルス信号の周波数制御回路 - Google Patents
パルス信号の周波数制御回路Info
- Publication number
- JP2003168972A JP2003168972A JP2001364423A JP2001364423A JP2003168972A JP 2003168972 A JP2003168972 A JP 2003168972A JP 2001364423 A JP2001364423 A JP 2001364423A JP 2001364423 A JP2001364423 A JP 2001364423A JP 2003168972 A JP2003168972 A JP 2003168972A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- value
- pulse signal
- control circuit
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
数を設定して加減速を行なっても、その加減速終了時点
を、制御段数を設定していない理想的な連続制御の場合
の加減速終了時点に近づける。 【解決手段】 第1の周波数からその第1の周波数より
も高い第2の周波数に向かって、予め設定された制御段
数を経て段階的に周波数を増加させる処理を含むパルス
信号の周波数制御回路であって、予め設定した周波数変
化値Δfの1/2よりなる補正値1/2Δfを前処理の
ために予め第1の周波数に加算するとともに、以後周波
数変化値Δfを順次加算して出力する
Description
タ等のパルス駆動型モータの回転制御に使用されるパル
ス信号の周波数を増加又は減少させる制御を行うパルス
信号の周波数制御回路及びパルス信号の周波数制御方法
に関する。
平10−215167号に開示された回路が存在する。
この回路は、図12に示すように、2n 以下の周波数値
を入力するために少なくとも(n+1)ビット有した周
波数設定用レジスタ101と、周波数値を順次加算可能
な加算回路102と、2n+1毎秒の周波数を有したクロ
ックパルス信号が入力される度に周波数値を加算回路1
02により順次積算して保持するとともに(n+1)ビ
ット目に桁上がりした桁上がり信号を出力するフリップ
フロップ103と、を備えた構成にしてある。
に設定された周波数を有したパルス信号を出力するので
あるから、周波数設定用レジスタ101に任意のタイミ
ングで除除に大きくした周波数を設定することにより、
出力するパルス信号の周波数を増加させることができ
る。また、この回路は、周波数設定用レジスタ101に
任意のタイミングで除除に小さくした周波数を設定する
ことにより、出力するパルス信号の周波数を減少させる
ことができる。
回転制御について、図13に基づいて説明する。加速
は、最初の周波数である第1の周波数から、目標周波数
であって第1の周波数よりも高い第2の周波数に向かっ
て、任意段数でもって、周波数の増加が行われると、そ
の周波数の増加とともに行われる。これに対して、減速
は、加速の場合と同様に、前述した第2の周波数から、
最初の周波数である第1の周波数に向かって、任意段数
の周波数の減少が行われると、その周波数の減少ととも
に行われる。
は、起動速度としての最初の周波数、目標速度としての
目標周波数、加速開始から加速終了までの時間及び減速
開始から減速終了までの時間である加減速時間、加速開
始から減速終了までに出力されるパルス数である出力パ
ルス数、制御段数が予め設定されることにより、起動速
度から目標速度へ設定された加速時間で加速する。そし
て、その後の定速を経た後に減速後の出力パルス数が、
予め設定された値となるように定速から減速に移行し、
起動速度まで減速したところで停止する。このように、
加減速は、任意段数の周波数変化を経ることにより行わ
れるのである。
減速時間Ac、出力パルス数Pt、制御段数Nが設定さ
れると、図14に示すように、加減速が行われる。この
加減速は、(1)式により算出されるパルス変化量Δf
を任意時間毎に、増加又は減少させることにより行なわ
れる。
制御回路にあっては、制御段数を設定して、加減速を行
っているため、加速の場合には、制御段数を設定してい
ない理想的な連続制御に比較して、図15に示すよう
に、斜線を付した三角形の部分に相当する出力パルス数
の誤差(不足)を含むこととなり、減速の場合も同様
に、出力パルス数の誤差を含むこととなる。
うと、制御段数を設定していない理想的な連続制御に比
較して、図16に示すように、加減速終了時点にズレが
生じることになる。このズレは、複数のモータの同期制
御(同時起動同時停止)を行う場合に、問題となる。
ので、その目的とするところは、モータの回転制御に利
用した場合に、制御段数を設定して加減速を行なって
も、その加減速終了時点を、制御段数を設定していない
理想的な連続制御の場合の加減速終了時点に近づけるこ
とができる周波数制御回路を提供することにある。
ために、請求項1記載のパルス信号の周波数制御回路
は、第1の周波数からその第1の周波数よりも高い第2
の周波数に向かって、予め設定された制御段数を経て段
階的に周波数を増加させる処理を含むパルス信号の周波
数制御回路であって、予め設定した周波数変化値の1/
2よりなる補正値を前処理のために予め前記第1の周波
数に加算するとともに、以後前記周波数変化値を順次加
算して出力する構成にしている。
路は、請求項1記載のパルス信号の周波数制御回路にお
いて、前記第1の周波数に前記補正値を加算してなる初
期周波数又は前記周波数変化値のいずれかを選択する選
択回路と、選択回路により選択された値を順次加算する
演算を実行する演算器と、を備え、選択回路は、前記前
処理のために前記初期周波数を選択するとともに、初段
の加算のときから前記周波数変化値を選択する構成にし
ている。
路は、請求項1又は請求項2のいずれかに記載のパルス
信号の周波数制御回路において、最終段の加算後に前記
第2の周波数を出力する構成にしている。
路は、請求項3記載のパルス信号の周波数制御回路にお
いて、前記選択回路は、前記初期周波数、前記周波数変
化値又は前記補正値のいずれかを選択するものであっ
て、最終段の加算のときに、前記周波数変化値に換えて
前記補正値を選択する構成にしている。
路は、請求項3記載のパルス信号の周波数制御回路にお
いて、最終段の加算後の値と前記第2の周波数とを比較
する比較回路を設け、その比較回路は、最終段の加算後
の値が前記第2の周波数よりも高い場合に、最終段の加
算後の値に換えて前記第2の周波数を出力する構成にし
ている。
路は、請求項1乃至請求項5のいずれかに記載のパルス
信号の周波数制御回路において、最終段の加算後の出力
値からその出力値よりも低い第3の周波数に向かって、
予め設定された制御段数を経て段階的に周波数を減少さ
せる処理を含むパルス信号の周波数制御回路であって、
初段の減算で、最終段の加算後の出力値から前記補正値
を減算するとともに、次段の減算から前記周波数変化値
を順次減算して出力する構成にしている。
路は、請求項6記載のパルス信号の周波数制御回路にお
いて、前記演算器は、前記選択回路により選択された値
を、最終段の加算後の出力値から順次減算する演算を実
行するものであって、前記選択回路は、初段の減算のと
きに前記補正値を選択するとともに、次段の減算のとき
から前記周波数変化値を選択する構成にしている。
路は、請求項6又は請求項7のいずれかに記載のパルス
信号の周波数制御回路において、最終段の減算後の値と
前記初期周波数とを比較し、最終段の減算後の値が前記
初期周波数と異なる場合に、最終段の減算後の値に換え
て前記初期周波数を出力する構成にしている。
路は、第2の周波数からその第2の周波数よりも低い第
3の周波数に向かって、予め設定された制御段数を経て
段階的に周波数を減少させる処理を含むパルス信号の周
波数制御回路であって、予め設定した周波数変化値の1
/2よりなる補正値を初段の減算で前記第2の周波数か
ら減算するとともに、次段の減算から前記周波数変化値
を順次減算する構成にしている。
回路は、請求項9記載のパルス信号の周波数制御回路に
おいて、前記補正値又は前記周波数変化値のいずれかを
選択する選択回路と、選択回路により選択された値を前
記第2の周波数から順次減算する演算を実行する演算器
と、を備え、前記選択回路は、初段の減算のときに前記
補正値を選択するとともに、次段の減算のときから前記
周波数変化値を選択する構成にしている。
号の周波数制御回路を図1及び図2に基づいて以下に説
明する。本実施形態のパルス信号の周波数制御回路から
出力されるパルス信号により、ステッピングモータ等の
パルス駆動型のモータを駆動する場合、パルス信号の周
波数に対応する速度で、パルス駆動型のモータが駆動す
る。すなわち、パルス信号の周波数が高くなると、パル
ス駆動型のモータが加速することとなり、パルス信号の
周波数が低くなると、パルス駆動型のモータが減速する
こととなる。
数ft、すなわち目標速度を格納するものである。2は
起動周波数設定レジスタで、起動周波数fs、すなわち
起動速度を格納するものである。
動周波数fs及び制御段数Nにより、前述した(1)式
により、周波数変化値Δfを算出する演算を実行すると
とともに、その周波数変化値Δfの1/2よりなる補正
値1/2Δfを算出する演算を実行する。4は第2の演
算器で、第1の演算器3により算出された補正値1/2
Δfと起動周波数fsとを加算する演算を実行する。
の演算器3から出力された周波数変化値Δf又は第2の
演算器4から出力された演算結果である初期周波数(f
s+1/2Δf)のいずれか一方を、後述する制御回路
6からの選択信号に基づいて選択する。6は制御回路
で、制御段数Nに対応して適宜、前述したマルチプレク
サ5に対して、マルチプレクサ5が選択の動作をするた
めの選択信号を出力するとともに、後述する周波数設定
レジスタ8に、周波数を更新する旨を示す周波数更新信
号を出力する。
波数更新信号に基づいて、マルチプレクサ5からの出力
値と、後述する周波数設定レジスタ8から出力された現
在の周波数とを加算する演算を実行し、その演算結果を
周波数設定レジスタ8に入力する。8は周波数設定レジ
スタで、現在出力している周波数を格納するものであっ
て、初期値として「0」が格納されている。この周波数
設定レジスタ8は、第3の演算器7により、マルチプレ
クサ5からの出力値が加算される演算が実行される度
に、格納する周波数が段階的に増加する。
8に格納された周波数と後述するフリップフロップ10
からの出力値とを加算する演算を実行する。10はフリ
ップフロップで、クロックに同期して、周波数設定レジ
スタ8に格納された周波数が加算されてなる値が入力さ
れるとともに、最上位ビットがパルス信号として出力さ
れる。
算器9及びフリップフロップ10により、特開平10−
215167号に開示されたパルス信号出力回路が構成
されているのであり、出力されるパルス信号の周波数
は、周波数設定レジスタ8に格納された周波数となって
いる。
御動作について説明する。予め、起動周波数設定レジス
タ2に、起動周波数fsとして、第1の周波数を設定し
ておくとともに、目標周波数設定レジスタ1に、目標周
波数ftとして、第1の周波数よりも高い第2の周波数
を設定しておく。
周波数(fs+1/2Δf)を選択するとともに、初段
の加算のときから周波数変化値Δfを選択する。このよ
うにして、マルチプレクサ5により選択された値が、第
3の演算器7により、順次加算されるので、周波数設定
レジスタ8に設定される周波数は、段階的に増加し、そ
の結果、この回路から出力されるパルス信号の周波数
は、図2に示すように、予め設定された制御段数を経て
段階的に増加する。すなわち、この回路から出力された
パルス信号により回転駆動されるモータは、段階的に加
速するのである。
ては、予め設定した周波数変化値Δfの1/2よりなる
補正値1/2Δfを第1の周波数に前処理として予め加
算するとともに、周波数変化値Δfを順次加算するよう
にしているから、理想的な連続制御をした場合と同様
に、周波数を増加させることができる。このことは、図
2に示すように、段階的に増加させた周波数と制御段数
を設定していない理想的な連続制御により増加させた周
波数とを図示した場合に、段階的に増加させた周波数に
より階段状に図示された部分の面積と理想的な連続制御
に増加させた周波数により三角形として図示された部分
の面積とが一致することでも明らかである。よって、こ
の周波数制御回路は、その加減速終了時点を、制御段数
を設定していない理想的な連続制御の場合の加減速終了
時点に近づけることができる。
に加算する値として、前処理のときに初期周波数(fs
+1/2Δf)を選択するとともに、順次加算する値と
して、次段の加算のときから周波数変化値Δfを選択す
るようにしているから、予め設定した周波数変化値Δf
の1/2よりなる補正値1/2Δfを第1の周波数に前
処理として予め加算するとともに、周波数変化値Δfを
順次加算することができ、加減速終了時点を、制御段数
を設定していない理想的な連続制御の場合に近づけるこ
とができるという効果を奏することができる。
の周波数制御回路を図3及び図4に基づいて以下に説明
する。なお、第1実施形態のパルス信号の周波数制御回
路と同一の素子には同一の符号を付し、第1実施形態の
パルス信号の周波数制御回路と異なるところのみ記す。
は、第1実施形態のパルス信号の周波数制御回路と基本
的には同一であるが、マルチプレクサ5が、初期周波数
(fs+1/2Δf)、周波数変化値Δf又は補正値1
/2Δfのいずれか一つを選択するものであって、この
マルチプレクサ5が、最終段の加算で加算される値とし
て、補正値1/2Δfを選択することにより、図4に示
すように、最終段の加算後に第2の周波数を出力する構
成としている。
ては、第1実施形態のパルス信号の周波数制御回路と同
様に、予め設定した周波数変化値Δfの1/2よりなる
補正値1/2Δfを第1の周波数に前処理として予め加
算するために、制御段数を設定していない理想的な連続
制御の場合よりも周波数が高くなっているけれども、マ
ルチプレクサ5が、最終段の加算で加算される値とし
て、周波数変化値Δfの1/2よりなる補正値1/2Δ
fを選択することによって、加算最終段では、第2の周
波数を出力するようにしているから、制御段数を設定し
ていない理想的な連続制御の場合と周波数を一致させる
ことができるので、ひいては、加減速終了時点を、制御
段数を設定していない理想的な連続制御の場合に一致さ
せることができる。
の周波数制御回路を図5に基づいて以下に説明する。な
お、第2実施形態のパルス信号の周波数制御回路と同一
の素子には同一の符号を付し、第2実施形態のパルス信
号の周波数制御回路と異なるところのみ記す。
路では、マルチプレクサ5が、最終段の加算で加算され
る値として、周波数変化値Δfの1/2よりなる補正値
1/2Δfを選択することによって、加算最終段では、
第2の周波数を出力するようにしているのに対し、本実
施形態のパルス信号の周波数制御回路では、最終段の加
算後の値と第2の周波数とを比較する比較回路11を設
け、その比較回路11により最終段の加算後の値と第2
の周波数とを比較し、最終段の加算後の値が第2の周波
数よりも高い場合に、最終段の加算後の値に換えて第2
の周波数を出力するようにしている。
ては、比較回路11が、最終段の加算後の値と第2の周
波数とを比較し、最終段の加算後の値が第2の周波数よ
りも高い場合に、最終段の加算後の値に換えて第2の周
波数を出力するようにしているから、制御段数を設定し
ていない理想的な連続制御の場合と周波数を一致させる
ことができるという、第2実施形態のパルス信号の周波
数制御回路の効果を奏することができる。
の周波数制御回路を図6及び図7に基づいて以下に説明
する。なお、第1実施形態のパルス信号の周波数制御回
路と同一の素子には同一の符号を付し、第1実施形態の
パルス信号の周波数制御回路と異なるところのみ記す。
では、第1実施形態のパルス信号の周波数制御回路では
備えていた第2の演算器4を備えていない。マルチプレ
クサ5は、第1の演算器3から出力された周波数変化値
Δf又は補正値1/2Δfのいずれか一方を、制御回路
6からの選択信号に基づいて選択する。第3の演算器7
は、制御回路6からの周波数更新信号に基づいて、マル
チプレクサ5からの出力値を、周波数設定レジスタ8か
ら出力された現在の周波数から減算する演算を実行し、
その演算結果を周波数設定レジスタ8に入力する。周波
数設定レジスタ8は、初期値として「第2の周波数」が
格納されている。この周波数設定レジスタ8は、第3の
演算器7により、マルチプレクサ5からの出力値が減算
される演算が実行される度に、格納する周波数が段階的
に減少する。
御動作について説明する。予め、起動周波数設定レジス
タ2に、起動周波数fsとして、第2の周波数を設定し
ておくとともに、目標周波数設定レジスタ1に、目標周
波数ftとして、第2の周波数よりも低い第3の周波数
を設定しておく。
に、周波数変化値Δfの1/2よりなる補正値1/2Δ
fを選択するとともに、次段の減算のときから周波数変
化値Δfを選択する。このようにして、マルチプレクサ
5により選択された値が、第3の演算器7により、第2
の周波数から順次減算されるので、周波数設定レジスタ
8に設定される周波数は、段階的に減少し、その結果、
この回路から出力されるパルス信号の周波数は、図7に
示すように、予め設定された制御段数を経て段階的に減
少する。すなわち、この回路から出力されたパルス信号
により回転駆動されるモータは、段階的に減速するので
ある。
ては、予め設定した周波数変化値Δfの1/2よりなる
補正値1/2Δfを初段の減算で第2の周波数から減算
するとともに、次段の減算から周波数変化値Δfを順次
減算するようにしているから、理想的な連続制御をした
場合と同様に、周波数を減少させることができる。この
ことは、図7に示すように、段階的に減少させた周波数
と制御段数を設定していない理想的な連続制御により減
少せた周波数とを図示した場合に、段階的に減少させた
周波数により階段状に図示された部分の面積と理想的な
連続制御に減少させた周波数により三角形として図示さ
れた部分の面積とが一致することでも明らかである。よ
って、このパルス信号の周波数制御回路は、その加減速
終了時点を、制御段数を設定していない理想的な連続制
御の場合の加減速終了時点に一致させることができる。
ときに、補正値1/2Δfを選択するとともに、次段の
減算のときから、周波数変化値Δfを選択するようにし
ているから、第3の演算器7が、マルチプレクサ5によ
り選択された値を、第2の周波数から、順次減算する演
算を実行することにより、初段の減算で第2の周波数か
ら補正値1/2Δfを減算するとともに、次段の減算か
ら周波数変化値Δfを順次減算することができ、加減速
終了時点を、制御段数を設定していない理想的な連続制
御の場合に一致させることができるという効果を奏する
ことができる。
の周波数制御回路を図8及び図9に基づいて以下に説明
する。本実施形態のパルス信号の周波数制御回路は、回
路を構成する素子そのものは、第2実施形態のパルス信
号の周波数制御回路と同一であるが、第3の演算器7
が、制御回路6により演算切換制御されることにより、
加算のみではなく、減算も実行可能とされている点が異
なっている。
制御回路は、周波数を増加させる過程にあっては、図9
に示すように、第2実施形態のパルス信号の周波数制御
回路と同様に動作し、最終段の加算後の予め設定された
周波数同一期間が経過してからの周波数を減少させる過
程にあっては、最終段の加算後の出力値、すなわち第2
の周波数からその第2の周波数よりも低い第3の周波数
に向かって、同図に示すように、第4実施形態のパルス
信号の周波数制御回路と同様に動作する。
ては、第2実施形態のパルス信号の周波数制御回路の効
果に加えて、理想的な連続制御をした場合と同様に、周
波数を減少させることができる。
の周波数制御回路を図10に基づいて以下に説明する。
なお、第5実施形態のパルス信号の周波数制御回路と同
一の素子には同一の符号を付し、第5実施形態のパルス
信号の周波数制御回路と異なるところのみ記す。第5実
施形態のパルス信号の周波数制御回路は、回路を構成す
る素子そのものは、第2実施形態のパルス信号の周波数
制御回路と同一であって、周波数を増加させる過程にあ
っては、第2実施形態のパルス信号の周波数制御回路と
同様に動作するのに対し、本実施形態の周波数制御回路
は、回路を構成する素子そのものは、第3実施形態のパ
ルス信号の周波数制御回路と同一であって、周波数を増
加させる過程にあっては、第3実施形態のパルス信号の
周波数制御回路と同様に動作する。
ては、第3実施形態のパルス信号の周波数制御回路の効
果に加えて、理想的な連続制御をした場合と同様に、周
波数を減少させることができる。
の周波数制御回路を図11に基づいて以下に説明する。
なお、第5実施形態のパルス信号の周波数制御回路と同
一の素子には同一の符号を付し、第5実施形態のパルス
信号の周波数制御回路と異なるところのみ記す。本実施
形態は、基本的には、第5実施形態のパルス信号の周波
数制御回路と同様であるが、比較回路11が、最終段の
減算後の値と初期周波数(fs+1/2Δf)とを比較
し、最終段の減算後の値が初期周波数(fs+1/2Δ
f)と異なる場合に、最終段の減算後の値に換えて初期
周波数(fs+1/2Δf)を出力する構成にしてい
る。
ては、第5実施形態のパルス信号の周波数制御回路の効
果に加えて、比較回路11が、最終段の加算後の値と初
期周波数(fs+1/2Δf)とを比較し、最終段の減
算後の値が初期周波数(fs+1/2Δf)と異なる場
合に、最終段の減算後の値に換えて初期周波数(fs+
1/2Δf)を出力するようにしているから、制御段数
を設定していない理想的な連続制御の場合と周波数を一
致させることができるという効果を確実に奏することが
できる。
回路は、予め設定した周波数変化値の1/2よりなる補
正値を第1の周波数に前処理のために予め加算するとと
もに、周波数変化値を順次加算するようにしているか
ら、理想的な連続制御をした場合と同様に、周波数を増
加させることができる。このことは、段階的に増加させ
た周波数と制御段数を設定していない理想的な連続制御
により増加させた周波数とを図示した場合に、段階的に
増加させた周波数により階段状に図示された部分の面積
と理想的な連続制御に増加させた周波数により三角形と
して図示された部分の面積とが一致することでも明らか
である。よって、この周波数制御回路は、その加減速終
了時点を、制御段数を設定していない理想的な連続制御
の場合の加減速終了時点に近づけることができる。
路は、選択回路が、前処理のために初期周波数を選択す
るとともに、初段の加算のときから、周波数変化値を選
択するようにしているから、演算器が、選択回路により
選択された値を順次加算する演算を実行することによ
り、補正値を第1の周波数に前処理のために予め加算す
るとともに、周波数変化値を順次加算することができ、
加減速終了時点を、制御段数を設定していない理想的な
連続制御の場合に近づけることができるという請求項1
記載のパルス信号の周波数制御回路の効果を奏すること
ができる。
路は、請求項1又は請求項2のいずれかに記載の周波数
制御回路と同様に、予め設定した周波数変化値の1/2
よりなる補正値を第1の周波数に前処理として予め加算
するために、制御段数を設定していない理想的な連続制
御の場合よりも周波数が高くなっているけれども、加算
最終段では、第2の周波数を出力するようにしているか
ら、制御段数を設定していない理想的な連続制御の場合
と周波数を一致させることができ、ひいては、加減速終
了時点を、制御段数を設定していない理想的な連続制御
の場合に一致させることができる。
路は、選択回路が、最終段の加算で加算される値とし
て、周波数変化値の1/2よりなる補正値を選択するこ
とによって、加算最終段で第2の周波数を出力するよう
にしているから、制御段数を設定していない理想的な連
続制御の場合と周波数を一致させることができるという
請求項3記載のパルス信号の周波数制御回路の効果を奏
することができる。
路は、最終段の加算後の値と第2の周波数とを比較し、
最終段の加算後の値が第2の周波数よりも高い場合に、
最終段の加算後の値に換えて第2の周波数を出力するよ
うにしているから、制御段数を設定していない理想的な
連続制御の場合と周波数を一致させることができるとい
う請求項3記載のパルス信号の周波数制御回路の効果を
奏することができる。
路は、請求項1乃至請求項5のいずれかに記載のパルス
信号の周波数制御回路の効果に加えて、初段の減算で、
最終段の加算後の出力値から補正値を減算するととも
に、次段の減算から周波数変化値を順次減算して、出力
するようにしているから、理想的な連続制御をした場合
と同様に、周波数を減少させることができる。このこと
は、段階的に減少させた周波数と制御段数を設定してい
ない理想的な連続制御により増加させた周波数とを図示
した場合に、段階的に減少させた周波数により階段状に
図示された部分の面積と理想的な連続制御に増加させた
周波数により三角形として図示された部分の面積とが一
致することでも明らかである。よって、この周波数制御
回路は、その加減速終了時点を、制御段数を設定してい
ない理想的な連続制御の場合の加減速終了時点に近づけ
ることができる。
路は、請求項6記載のパルス信号の周波数制御回路の効
果に加えて、選択回路が、最終段の加算後の出力値から
減算される値として、初段の減算のときに補正値を選択
するとともに、順次減算される値として、次段の減算の
ときから周波数変化値を選択するようしているから、初
段の減算で、最終段の加算後の出力値から補正値を減算
するとともに、次段の減算から周波数変化値を順次減算
することができ、加減速終了時点を、制御段数を設定し
ていない理想的な連続制御の場合に近づけることができ
るという請求項6記載のパルス信号の周波数制御回路の
効果を奏することができる。
路は、請求項6又は請求項7のいずれかに記載のパルス
信号の周波数制御回路の効果に加えて、最終段の減算後
の値と初期周波数とを比較し、最終段の減算後の値が初
期周波数と異なる場合に、最終段の減算後の値に換えて
初期周波数を出力するようにしているから、最終段の減
算後に、確実に初期周波数を出力することができる。
路は、予め設定した周波数変化値の1/2よりなる補正
値を初段の減算で第2の周波数から減算するとともに、
次段の減算から周波数変化値を順次減算するようにして
いるから、理想的な連続制御をした場合と同様に、周波
数を減少させることができる。このことは、段階的に減
少させた周波数と制御段数を設定していない理想的な連
続制御により減少せた周波数とを図示した場合に、段階
的に減少させた周波数により階段状に図示された部分の
面積と理想的な連続制御に減少させた周波数により三角
形として図示された部分の面積とが一致することでも明
らかである。よって、この周波数制御回路は、その加減
速終了時点を、制御段数を設定していない理想的な連続
制御の場合の加減速終了時点に近づけることができる。
回路は、選択回路が、初段の減算のときに、補正値を選
択するとともに、次段の減算のときから、周波数変化値
を選択するようにしているから、演算器が、選択回路に
より選択された値を、第2の周波数から、順次減算する
演算を実行することにより、初段の減算で第2の周波数
から補正値を減算するとともに、次段の減算から周波数
変化値を順次減算することができ、加減速終了時点を、
制御段数を設定していない理想的な連続制御の場合に近
づけることができるという請求項9記載のパルス信号の
周波数制御回路の効果を奏することができる。
示す説明図である。
示す説明図である。
示す説明図である。
示す説明図である。
回転制御を示す説明図である。
加減速を示す説明図である。
較して、出力パルス数の誤差を含むことを示す説明図で
ある。
に比較して、加減速終了時点にズレが生じることを示す
説明図である。
Claims (10)
- 【請求項1】 第1の周波数からその第1の周波数より
も高い第2の周波数に向かって、予め設定された制御段
数を経て段階的に周波数を増加させる処理を含むパルス
信号の周波数制御回路であって、予め設定した周波数変
化値の1/2よりなる補正値を前処理のために予め前記
第1の周波数に加算するとともに、以後前記周波数変化
値を順次加算して出力するようにしたことを特徴とする
パルス信号の周波数制御回路。 - 【請求項2】 前記第1の周波数に前記補正値を加算し
てなる初期周波数又は前記周波数変化値のいずれかを選
択する選択回路と、選択回路により選択された値を順次
加算する演算を実行する演算器と、を備え、選択回路
は、前記前処理のために前記初期周波数を選択するとと
もに、初段の加算のときから前記周波数変化値を選択す
るようにした請求項1記載のパルス信号の周波数制御回
路。 - 【請求項3】 最終段の加算後に前記第2の周波数を出
力するようにした請求項1又は請求項2のいずれかに記
載のパルス信号の周波数制御回路。 - 【請求項4】 前記選択回路は、前記初期周波数、前記
周波数変化値又は前記補正値のいずれかを選択するもの
であって、最終段の加算のときに、前記周波数変化値に
換えて前記補正値を選択するようにした請求項3記載の
パルス信号の周波数制御回路。 - 【請求項5】 最終段の加算後の値と前記第2の周波数
とを比較する比較回路を設け、その比較回路は、最終段
の加算後の値が前記第2の周波数よりも高い場合に、最
終段の加算後の値に換えて前記第2の周波数を出力する
ようにした請求項3記載のパルス信号の周波数制御回
路。 - 【請求項6】 最終段の加算後の出力値からその出力値
よりも低い第3の周波数に向かって、予め設定された制
御段数を経て段階的に周波数を減少させる処理を含むパ
ルス信号の周波数制御回路であって、初段の減算で、最
終段の加算後の出力値から前記補正値を減算するととも
に、次段の減算から前記周波数変化値を順次減算して出
力するようにした請求項1乃至請求項5のいずれかに記
載のパルス信号の周波数制御回路。 - 【請求項7】 前記演算器は、前記選択回路により選択
された値を、最終段の加算後の出力値から順次減算する
演算を実行するものであって、前記選択回路は、初段の
減算のときに前記補正値を選択するとともに、次段の減
算のときから前記周波数変化値を選択するようにした請
求項6記載の周波数制御回路。 - 【請求項8】 最終段の減算後の値と前記初期周波数と
を比較し、最終段の減算後の値が前記初期周波数と異な
る場合に、最終段の減算後の値に換えて前記初期周波数
を出力するようにした請求項6又は請求項7のいずれか
に記載のパルス信号の周波数制御回路。 - 【請求項9】 第2の周波数からその第2の周波数より
も低い第3の周波数に向かって、予め設定された制御段
数を経て段階的に周波数を減少させる処理を含むパルス
信号の周波数制御回路であって、予め設定した周波数変
化値の1/2よりなる補正値を初段の減算で前記第2の
周波数から減算するとともに、次段の減算から前記周波
数変化値を順次減算するようにしたことを特徴とするパ
ルス信号の周波数制御回路。 - 【請求項10】 前記補正値又は前記周波数変化値のい
ずれかを選択する選択回路と、選択回路により選択され
た値を前記第2の周波数から順次減算する演算を実行す
る演算器と、を備え、前記選択回路は、初段の減算のと
きに前記補正値を選択するとともに、次段の減算のとき
から前記周波数変化値を選択するようにした請求項9記
載のパルス信号の周波数制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001364423A JP3736441B2 (ja) | 2001-11-29 | 2001-11-29 | パルス信号の周波数制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001364423A JP3736441B2 (ja) | 2001-11-29 | 2001-11-29 | パルス信号の周波数制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168972A true JP2003168972A (ja) | 2003-06-13 |
JP3736441B2 JP3736441B2 (ja) | 2006-01-18 |
Family
ID=19174616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001364423A Expired - Fee Related JP3736441B2 (ja) | 2001-11-29 | 2001-11-29 | パルス信号の周波数制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3736441B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7913102B2 (en) | 2006-11-29 | 2011-03-22 | Konica Minolta Business Technologies, Inc. | Variable frequency clock output circuit and apparatus, motor driving apparatus, and image forming apparatus |
-
2001
- 2001-11-29 JP JP2001364423A patent/JP3736441B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7913102B2 (en) | 2006-11-29 | 2011-03-22 | Konica Minolta Business Technologies, Inc. | Variable frequency clock output circuit and apparatus, motor driving apparatus, and image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3736441B2 (ja) | 2006-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001045613A (ja) | 電気自動車のモータ制御装置 | |
US4142140A (en) | Stepping motor control circuit | |
JP2003168972A (ja) | パルス信号の周波数制御回路 | |
JP4135132B2 (ja) | Pwm制御装置 | |
JP2001157457A (ja) | 3相パルス幅変調波形発生装置 | |
JP2001197725A (ja) | Pwmパルスの発生方法 | |
JPH11178380A (ja) | モータ速度制御装置 | |
JP4908129B2 (ja) | 電流制御方法及び該方法を用いた駆動制御装置 | |
JP3661052B2 (ja) | パルスモ−タ制御方法 | |
JP2623783B2 (ja) | 速度制御装置 | |
JPH1175397A (ja) | 周波数可変装置 | |
US20060091843A1 (en) | Motor control system | |
JP2001352775A (ja) | 誘導電動機の回転速度検出装置 | |
JPH09148896A (ja) | パルス発生回路 | |
JP2723545B2 (ja) | 分周装置とキャプスタンサーボ装置 | |
JPH08126371A (ja) | モータの制御装置 | |
JPH10218512A (ja) | エレベータの速度制御装置 | |
JP2000060177A (ja) | Dcブラシレスモータの速度制御装置 | |
JPH0328793A (ja) | 時刻変換装置 | |
JPS628970B2 (ja) | ||
JPS61121787A (ja) | モ−タの速度制御装置 | |
JP3829701B2 (ja) | パルス信号の周波数制御方法及び周波数制御回路 | |
JP3347777B2 (ja) | 位相制御装置 | |
JP2834736B2 (ja) | 音声合成装置 | |
JPH10290521A (ja) | モータの暴走検出方法および速度制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3736441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |