JPS628970B2 - - Google Patents
Info
- Publication number
- JPS628970B2 JPS628970B2 JP8518381A JP8518381A JPS628970B2 JP S628970 B2 JPS628970 B2 JP S628970B2 JP 8518381 A JP8518381 A JP 8518381A JP 8518381 A JP8518381 A JP 8518381A JP S628970 B2 JPS628970 B2 JP S628970B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- time
- clock pulse
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はタイマー回路に係り、特に遠心機のよ
うに運転時間を設定する必要がある電気機器用と
して好適なタイマー回路に関するものである。
うに運転時間を設定する必要がある電気機器用と
して好適なタイマー回路に関するものである。
従来のタイマーは、大別すると3つに分けるこ
とができる。第1は、ゼンマイ式のタイマーで、
これは残時間を表示できるが、前もつて時間設定
することができず、しかも、運転操作のたびにゼ
ンマイを巻く操作をしなければならないのでわず
らわしいという欠点がある。第2は、モータ式タ
イマーで、これは、残時間表示用であつて、回路
構成を工夫すれば前もつて時間設定をすることが
できるが、運転操作のたびに時間設定をしなけれ
ばならず、操作上わずらわしいという欠点があ
る。第3は、デジタル式タイマーである。これ
は、残時間表示および時間設定可能であり、ま
た、運転操作のたびに時間設定しなくとも前と同
じ条件で運転できるように回路を構成することが
可能である。しかし、従来のものは運転途中で運
転時間を変更する場合、新たに運転時間を入力す
ると、その時点以前の経過時間がクリヤされ、新
たに入力した運転時間がセツトされるため、次に
運転する場合の運転時間とくい違いを生じ、した
がつて、同条件で運転する場合、再度タイマーを
設定しなおさねばならないという不便さがある。
とができる。第1は、ゼンマイ式のタイマーで、
これは残時間を表示できるが、前もつて時間設定
することができず、しかも、運転操作のたびにゼ
ンマイを巻く操作をしなければならないのでわず
らわしいという欠点がある。第2は、モータ式タ
イマーで、これは、残時間表示用であつて、回路
構成を工夫すれば前もつて時間設定をすることが
できるが、運転操作のたびに時間設定をしなけれ
ばならず、操作上わずらわしいという欠点があ
る。第3は、デジタル式タイマーである。これ
は、残時間表示および時間設定可能であり、ま
た、運転操作のたびに時間設定しなくとも前と同
じ条件で運転できるように回路を構成することが
可能である。しかし、従来のものは運転途中で運
転時間を変更する場合、新たに運転時間を入力す
ると、その時点以前の経過時間がクリヤされ、新
たに入力した運転時間がセツトされるため、次に
運転する場合の運転時間とくい違いを生じ、した
がつて、同条件で運転する場合、再度タイマーを
設定しなおさねばならないという不便さがある。
本発明の特徴は、所望の時間値を設定する設定
手段と、この設定手段によつて設定された設定時
間値をクロツクパルスのタイミングで取り込み、
次のクロツクパルスのタイミングで出力するホー
ルド回路と、このホールド回路の出力及び上記設
定時間値をそれぞれ入力してクロツクパルスのタ
イミングで減算値を出力する減算回路と、上記設
定時間値をスタート信号のタイミングでロードし
て減算を開始するダウンカウンタと、このダウン
カウンタの出力及び上記減算回路の出力を入力し
てクロツクパルスのタイミングで加算値を出力す
る加算回路と、この加算回路の出力を上記ダウン
カウンタにクロツクパルスのタイミングでロード
する手段とを備え、スタート後に上記設定時間値
が変更されたときにそれに対応した残時間を表示
できる構成とした点にある。
手段と、この設定手段によつて設定された設定時
間値をクロツクパルスのタイミングで取り込み、
次のクロツクパルスのタイミングで出力するホー
ルド回路と、このホールド回路の出力及び上記設
定時間値をそれぞれ入力してクロツクパルスのタ
イミングで減算値を出力する減算回路と、上記設
定時間値をスタート信号のタイミングでロードし
て減算を開始するダウンカウンタと、このダウン
カウンタの出力及び上記減算回路の出力を入力し
てクロツクパルスのタイミングで加算値を出力す
る加算回路と、この加算回路の出力を上記ダウン
カウンタにクロツクパルスのタイミングでロード
する手段とを備え、スタート後に上記設定時間値
が変更されたときにそれに対応した残時間を表示
できる構成とした点にある。
〓〓〓〓
以下本発明を図に示した実施例を用いて詳細に
説明する。
以下本発明を図に示した実施例を用いて詳細に
説明する。
図は本発明のタイマー回路の一実施例を示すブ
ロツク図である。図において、aはスタート信号
で、これはパルス信号で与えられる。bはクロツ
クパルス信号で、スタート信号aと同時に与えら
れることはない。
ロツク図である。図において、aはスタート信号
で、これはパルス信号で与えられる。bはクロツ
クパルス信号で、スタート信号aと同時に与えら
れることはない。
運転時間、すなわち、設定時間値(初期値)の
設定は、ボリユーム(設定手段)1を回転するこ
とによつて行い、これによつて設定されたアナロ
グ値である信号cは、A/D変換回路2によつて
デイジタル信号dに変換される。3はラツチ回路
(ホールド回路)で、クロツクパルス信号bに同
期して信号dを取り込み、次のクロツクパルス信
号bのタイミングで信号dと1クロツク分ずれた
信号eを出力する。4は信号eを一方の入力と
し、信号dを他方の入力とする減算回路である。
スタート後にボリユーム1が動かされて信号c,
dが変化すると、変化前の設定時間を示すデータ
である信号eと変化後の信号dに差を生ずるが、
この信号eとdとの差は減算回路4によつて計算
され、減算回路4からその差の信号fが出力され
る。この信号fは、クロツクパルス信号bに同期
して更新される。
設定は、ボリユーム(設定手段)1を回転するこ
とによつて行い、これによつて設定されたアナロ
グ値である信号cは、A/D変換回路2によつて
デイジタル信号dに変換される。3はラツチ回路
(ホールド回路)で、クロツクパルス信号bに同
期して信号dを取り込み、次のクロツクパルス信
号bのタイミングで信号dと1クロツク分ずれた
信号eを出力する。4は信号eを一方の入力と
し、信号dを他方の入力とする減算回路である。
スタート後にボリユーム1が動かされて信号c,
dが変化すると、変化前の設定時間を示すデータ
である信号eと変化後の信号dに差を生ずるが、
この信号eとdとの差は減算回路4によつて計算
され、減算回路4からその差の信号fが出力され
る。この信号fは、クロツクパルス信号bに同期
して更新される。
一方、スタート信号aによつて、バスドライバ
ー5とダウンカウンタ7とが動作を開始し、ま
ず、信号dがバスドライバー5を介してダウンカ
ウンタ7に取り込まれ、同時にダウンカウンタ7
はクロツクパルス信号bに同期して減算を開始す
る。このようにして得られたダウンカウンタ7の
出力信号gは、残時間を示すデータとなる。
ー5とダウンカウンタ7とが動作を開始し、ま
ず、信号dがバスドライバー5を介してダウンカ
ウンタ7に取り込まれ、同時にダウンカウンタ7
はクロツクパルス信号bに同期して減算を開始す
る。このようにして得られたダウンカウンタ7の
出力信号gは、残時間を示すデータとなる。
設定時間の差を示す信号fと、残時間を示す信
号gとは、加算回路8によつてクロツクパルス信
号bに同期して加算され、加算した信号hは、最
終的残時間を示す信号となるとともに、バスドラ
イバー6を介してダウンカウンタ7に新しい初期
値としてセツトされる。
号gとは、加算回路8によつてクロツクパルス信
号bに同期して加算され、加算した信号hは、最
終的残時間を示す信号となるとともに、バスドラ
イバー6を介してダウンカウンタ7に新しい初期
値としてセツトされる。
次に具体的動作例について説明する。いま、最
初設定された初期値(運転時間)が50分で、10分
経過後に初期値が30分に変更されたとする。この
場合、10分経過後の初期値変更直前より安定する
までの各部信号の示すデータの推移を1クロツク
パルス毎に示すと、概略下記のようになる(単位
は分である。) 信号d;50→30→30→30→30 信号e;50→50→30→30→30 信号f;0→0→−20→0→0 信号g;40→40→40→20→20 信号h;40→40→40→20→20 このようにして、新たに設定された初期値に対
応する残時間が加算回路8から出力され、スター
ト後に初期値の設定変更を行つても、それに応じ
た正しい残時間表示を行うことが可能となる。し
かも、そのための操作上のわずらわしさが何もな
い。
初設定された初期値(運転時間)が50分で、10分
経過後に初期値が30分に変更されたとする。この
場合、10分経過後の初期値変更直前より安定する
までの各部信号の示すデータの推移を1クロツク
パルス毎に示すと、概略下記のようになる(単位
は分である。) 信号d;50→30→30→30→30 信号e;50→50→30→30→30 信号f;0→0→−20→0→0 信号g;40→40→40→20→20 信号h;40→40→40→20→20 このようにして、新たに設定された初期値に対
応する残時間が加算回路8から出力され、スター
ト後に初期値の設定変更を行つても、それに応じ
た正しい残時間表示を行うことが可能となる。し
かも、そのための操作上のわずらわしさが何もな
い。
なお、上記した実施例においては、初期値は設
定をボリユーム1を用いて行うようにしてある
が、これをデイジタルスイツチを用いて行うよう
にしてもよく、この場合、A/D変換回路2を省
略できる。また、減算回路4のかわりに、内部発
振回路を持ち、高速のカウンタを信号dに一致す
るまで動作させるようにしたものを用いるように
してもよい。加算回路8についても同様であり、
同一の効果が得られる。また、図において、ラツ
チ回路3、減算回路4、バスドライバー5,6、
ダウンカウンタ7および加算回路8をマイクロコ
ンピユータに置き換えてもよく、同一効果が得ら
れる。
定をボリユーム1を用いて行うようにしてある
が、これをデイジタルスイツチを用いて行うよう
にしてもよく、この場合、A/D変換回路2を省
略できる。また、減算回路4のかわりに、内部発
振回路を持ち、高速のカウンタを信号dに一致す
るまで動作させるようにしたものを用いるように
してもよい。加算回路8についても同様であり、
同一の効果が得られる。また、図において、ラツ
チ回路3、減算回路4、バスドライバー5,6、
ダウンカウンタ7および加算回路8をマイクロコ
ンピユータに置き換えてもよく、同一効果が得ら
れる。
以上説明したように、本発明によれば、スター
ト後に初期値を変更してもそれに対応した残時間
表示を行うことができるという効果がある。
ト後に初期値を変更してもそれに対応した残時間
表示を行うことができるという効果がある。
図は本発明のタイマー回路の一実施例を示すブ
ロツク図である。 1……ボリユーム、2……A/D変換回路、3
……ラツチ回路、4……減算回路、5,6……バ
スドライバー、7……ダウンカウンタ、8……加
算回路。 〓〓〓〓
ロツク図である。 1……ボリユーム、2……A/D変換回路、3
……ラツチ回路、4……減算回路、5,6……バ
スドライバー、7……ダウンカウンタ、8……加
算回路。 〓〓〓〓
Claims (1)
- 1 所望の時間値を設定する設定手段と、該設定
手段よつて設定された設定時間値をクロツクパル
スのタイミングで取り込み、次のクロツクパルス
のタイミングで出力するホールド回路と、該ホー
ルド回路の出力及び前記設定時間値をそれぞれ入
力してクロツクパルスのタイミングで減算値を出
力する減算回路と、前記設定時間値をスタート信
号のタイミングでロードして減算を開始するダウ
ンカウンタと、該ダウンカウンタの出力及び前記
減算回路の出力を入力してクロツクパルスのタイ
ミングで加算値を出力する加算回路と、該加算回
路の出力を前記ダウンカウンタにクロツクパルス
のタイミングでロードする手段とを備え、スター
ト後に前記設定時間値が変更されたときにそれに
対応した残時間を表示できるようにしたことを特
徴とするタイマー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8518381A JPS57199327A (en) | 1981-06-02 | 1981-06-02 | Timer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8518381A JPS57199327A (en) | 1981-06-02 | 1981-06-02 | Timer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57199327A JPS57199327A (en) | 1982-12-07 |
JPS628970B2 true JPS628970B2 (ja) | 1987-02-25 |
Family
ID=13851540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8518381A Granted JPS57199327A (en) | 1981-06-02 | 1981-06-02 | Timer circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57199327A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112219U (ja) * | 1985-12-28 | 1987-07-17 | ||
EP0425749B1 (de) * | 1989-10-31 | 1997-08-13 | SAIA-Burgess Electronics AG | Zeitrelais |
-
1981
- 1981-06-02 JP JP8518381A patent/JPS57199327A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS57199327A (en) | 1982-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4138723A (en) | Motor vehicle speed control system | |
JPS628970B2 (ja) | ||
EP0250232A2 (en) | World timepiece | |
JP2562302B2 (ja) | 指針式多機能電子時計 | |
JP3041351B2 (ja) | クロノグラフ機能付アナログ電子時計 | |
JPH04325348A (ja) | 車両用乗員保護装置の起動装置 | |
JPS60154889U (ja) | 電子時計 | |
JP2576208Y2 (ja) | 時刻変更回路 | |
JPH0341815A (ja) | パルス幅変調波形発生回路 | |
JPS58127428A (ja) | A/d変換拡張方式 | |
JP2809655B2 (ja) | ディジタル演算回路 | |
JPH0145254B2 (ja) | ||
SU1064458A1 (ru) | Преобразователь код-ШИМ | |
JP2003168972A (ja) | パルス信号の周波数制御回路 | |
JPH09148896A (ja) | パルス発生回路 | |
JPH0642233Y2 (ja) | 時計の修正機構 | |
JPS6029685Y2 (ja) | 積算器 | |
JPS583423B2 (ja) | 分周回路 | |
JPH02137133U (ja) | ||
JPH05315910A (ja) | デューティ比判定回路 | |
JPS6231917Y2 (ja) | ||
JPH02197283A (ja) | 回転制御装置 | |
JPS5920146B2 (ja) | 電子機器 | |
JPS6117636Y2 (ja) | ||
JP2625854B2 (ja) | マットカラー効果発生器 |