JPS58127428A - Ａ／ｄ変換拡張方式 - Google Patents
Ａ／ｄ変換拡張方式Info
- Publication number
- JPS58127428A JPS58127428A JP889782A JP889782A JPS58127428A JP S58127428 A JPS58127428 A JP S58127428A JP 889782 A JP889782 A JP 889782A JP 889782 A JP889782 A JP 889782A JP S58127428 A JPS58127428 A JP S58127428A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- analog
- converter
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、Ａ／Ｄ変換拡張方式に関する。
モジュール型（モノリシックＩＣを含む）Ａ／Ｄ変換器
では、人／Ｄ変換精度（変換出力ビツト数）がＡ／Ｄ変
換器の回路結線（ハードウェア）により固定されており
、簡単には変換出力ビツト数を拡張して、その分解能を
高めることはできない。このことより、例えば多チャン
ネルの入力ｒナログ信号を扱うマイクロコンビエータシ
ステ、では、最も高い精度のＡ／Ｄ変換を必要とされる
信号の変換精度に合せて、Ａ 、／ Ｄ変換器の選定を
行なう必要があるため、Ａ／Ｄ変換器のコス）ｋ対する
使用効率が悪くなるという欠点が生じる。
では、人／Ｄ変換精度（変換出力ビツト数）がＡ／Ｄ変
換器の回路結線（ハードウェア）により固定されており
、簡単には変換出力ビツト数を拡張して、その分解能を
高めることはできない。このことより、例えば多チャン
ネルの入力ｒナログ信号を扱うマイクロコンビエータシ
ステ、では、最も高い精度のＡ／Ｄ変換を必要とされる
信号の変換精度に合せて、Ａ 、／ Ｄ変換器の選定を
行なう必要があるため、Ａ／Ｄ変換器のコス）ｋ対する
使用効率が悪くなるという欠点が生じる。
特に、Ａ／’Ｄ変換器を内蔵したマイクロコンピュータ
では、Ａ／Ｄ変換器の変換精度によって、マイクロコン
ピュータの適用範囲が限定されてしまうという欠点が生
じる。
では、Ａ／Ｄ変換器の変換精度によって、マイクロコン
ピュータの適用範囲が限定されてしまうという欠点が生
じる。
この発明の目的は、Ａ／Ｄ変換器の回路変更を伴なうこ
となく、その変換精度を高めることができるＡ／Ｄ変換
拡張万式を提供することにある。
となく、その変換精度を高めることができるＡ／Ｄ変換
拡張万式を提供することにある。
この発明の他の目的は、簡単な回路を付加することによ
り、変換精度を高めることができるＡ／Ｄ変換拡張方式
を提供することにある。
り、変換精度を高めることができるＡ／Ｄ変換拡張方式
を提供することにある。
この発明の他の目的は、マイクロコンピュータ尤内蔵さ
れたＡ／Ｄ変換器の適用範囲を拡張することができるＡ
／Ｄ変換拡張方式賃提供することにある。
れたＡ／Ｄ変換器の適用範囲を拡張することができるＡ
／Ｄ変換拡張方式賃提供することにある。
この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。
らかになるであろう。
以下、この発明を実施例とともに詳細に説明する。
第１図には、この発明の一実施例のブロック図が示され
ている。
ている。
４９に制限されないが、この実施例においては、Ａ／Ｄ
変換器が内蔵されたｌチップのマイクロコンビエータに
、この発明が適用されている。
変換器が内蔵されたｌチップのマイクロコンビエータに
、この発明が適用されている。
上記マイクロコンピュータは、同図に点線で囲まれた１
チツプＩＯＫ、以下の各回路が構成されている。
チツプＩＯＫ、以下の各回路が構成されている。
ＯＰＵは、マイクロプロセッサであり、機能別に分けて
説明すると、演算部、制御部及びレジスタ部により構成
されている。これらの詳細な構成。
説明すると、演算部、制御部及びレジスタ部により構成
されている。これらの詳細な構成。
及び機能は公知であるので、その説明を省略する。
ＲＯＭは、リード・オンリー・メモリであり、主として
各種制御プログラムが書き込まれている。
各種制御プログラムが書き込まれている。
ＲＡＭは、ランダム・アクセス・メモリであり、主とし
て各種データを保持しておくために用いられる。Ｉｌｏ
は、入出力回路である。そして、Ａ／ＤがＡ／Ｄ変換器
である。
て各種データを保持しておくために用いられる。Ｉｌｏ
は、入出力回路である。そして、Ａ／ＤがＡ／Ｄ変換器
である。
上記各回路ブロック間のデータの授受は、内部データバ
スＢＵ８を介して行なわれる。なお、同図においては、
アドレスバス、制御信号線は省略されている。また、こ
の実施例に直接関係のない入出力端、子及びその信号は
省略されている。
スＢＵ８を介して行なわれる。なお、同図においては、
アドレスバス、制御信号線は省略されている。また、こ
の実施例に直接関係のない入出力端、子及びその信号は
省略されている。
この実施例におけるＡ／Ｄ変換器は、任意に設定される
最大基準電圧■□と最小基準電圧ｖｌＬとによりアナロ
グ変換電圧範囲が指定される形式のものである。言い換
えると、上記アナログ電圧範囲のアナログ電圧がｎビッ
トのディジタル信号に変換される。
最大基準電圧■□と最小基準電圧ｖｌＬとによりアナロ
グ変換電圧範囲が指定される形式のものである。言い換
えると、上記アナログ電圧範囲のアナログ電圧がｎビッ
トのディジタル信号に変換される。
第２図には、上記Ａ／Ｄ変換器の具体的一実施例回路が
示されている。
示されている。
このＡ／Ｄ変換方式は、２ｎＲ分圧（ｐｏｔｅｎｔｉｏ
−ｍｅｔｒｉｃ ）方式と呼ばれている。
−ｍｅｔｒｉｃ ）方式と呼ばれている。
最大基準電圧Ｖ□と最小基準電圧■１との間に抵抗が直
列に挿入され、これらの抵抗から分割端子が取り出され
又いる。この抵抗の数は、ｎビットのＡ／Ｄ変換を行な
う場合、２ｎ個の抵抗が直列形態とされ、２ｎ−１個の
分割１子が取り出される。
列に挿入され、これらの抵抗から分割端子が取り出され
又いる。この抵抗の数は、ｎビットのＡ／Ｄ変換を行な
う場合、２ｎ個の抵抗が直列形態とされ、２ｎ−１個の
分割１子が取り出される。
これＫより、アナログ変換電圧がスケーリングされる。
ここまでは、全並列比較方式と同じであるが、この先は
（２”’−２）個のデコーダを兼ねたアナログスイッチ
が設けられる。すなわち、これらのアナログスイッチは
、スイッチトリー（ｔｒｅｅ）デコーダ構造で、接続点
が順次広がりながら上記分割抵抗の分割部子に結線され
ている。
（２”’−２）個のデコーダを兼ねたアナログスイッチ
が設けられる。すなわち、これらのアナログスイッチは
、スイッチトリー（ｔｒｅｅ）デコーダ構造で、接続点
が順次広がりながら上記分割抵抗の分割部子に結線され
ている。
上記スイッチ） ＩＪ−の基点は、電圧比較器ＯＰの一
万の入力端子（−）に接続され、この電圧比較器ＯＰの
他方の入力端子（＋）には、変換すべきアナログ電圧ｖ
１Ｎが印加されている。そし℃、この電圧比較器の出力
信号が制御部０ＯＮＴに伝えられ、上記アナログ電圧ｖ
ＩＮとスイッチトリーを通した電圧が一致するようにス
イッチの切り換え制御が行なわれる。このようにして、
上記アナログ電圧ｖ１Ｎとスイッチトリーを通した電圧
とが一致したとき、上記スイッチトリーのスイッチのオ
ン／オフを制御するディジタル信号Ｂ０ないしＢ、か、
アナログ電圧■１Ｎに対応したディジタル信号とし℃取
り出される。
万の入力端子（−）に接続され、この電圧比較器ＯＰの
他方の入力端子（＋）には、変換すべきアナログ電圧ｖ
１Ｎが印加されている。そし℃、この電圧比較器の出力
信号が制御部０ＯＮＴに伝えられ、上記アナログ電圧ｖ
ＩＮとスイッチトリーを通した電圧が一致するようにス
イッチの切り換え制御が行なわれる。このようにして、
上記アナログ電圧ｖ１Ｎとスイッチトリーを通した電圧
とが一致したとき、上記スイッチトリーのスイッチのオ
ン／オフを制御するディジタル信号Ｂ０ないしＢ、か、
アナログ電圧■１Ｎに対応したディジタル信号とし℃取
り出される。
また、オーバーフローは、オーバー７１：Ｉ −検出回
路ＯＦＤによって検出される。オーバーフロー検出回路
ＯＦＤは、特に制限されないが、上記電圧比較器ＯＰの
出力信号及び上記ディジタル信号ＢｏないしＢ、の論理
積をとるような論理回路によっ１構成される。このよう
な構成に従えば、上記アナログ変換電圧範囲において、
最も高い電圧レベルがスイッチトリーを介して上記電圧
比較器ＯＦの（＝）入力端子に印加され、かつ上記電圧
比較器ＯＰから正の電圧が出力されたときに、上記オー
バーフロー検出回路ＯＦＤからオーバーフロー信号ＯＶ
Ｆが出力されるようになる。すなわち、オーバーフロー
を検出することができるようになる。
路ＯＦＤによって検出される。オーバーフロー検出回路
ＯＦＤは、特に制限されないが、上記電圧比較器ＯＰの
出力信号及び上記ディジタル信号ＢｏないしＢ、の論理
積をとるような論理回路によっ１構成される。このよう
な構成に従えば、上記アナログ変換電圧範囲において、
最も高い電圧レベルがスイッチトリーを介して上記電圧
比較器ＯＦの（＝）入力端子に印加され、かつ上記電圧
比較器ＯＰから正の電圧が出力されたときに、上記オー
バーフロー検出回路ＯＦＤからオーバーフロー信号ＯＶ
Ｆが出力されるようになる。すなわち、オーバーフロー
を検出することができるようになる。
上述のように最大基準電圧■ＲＨと最小基準電圧■１と
を任意に設定できる形式のＡ／Ｄ変換器とし又は、全並
列比較方式、０−１−Ｌ電荷平衡方式等他のＡ／Ｄ変換
方式のものであってもよい。
を任意に設定できる形式のＡ／Ｄ変換器とし又は、全並
列比較方式、０−１−Ｌ電荷平衡方式等他のＡ／Ｄ変換
方式のものであってもよい。
第１図において、上記Ａ／Ｄ変換器の変換ｆＩｌＩ度を
高めるため、言い換えると、変換出力ビツト数を拡張す
るため忙、次の外部回路が設けられる。
高めるため、言い換えると、変換出力ビツト数を拡張す
るため忙、次の外部回路が設けられる。
例えば、変換出力ビツト数を２ビツト拡張する場合、変
換すべき入力アナログ電圧ｖＩＮの最大値に対応した定
電圧ｖＭＸが、直列形態の抵抗Ｒによって１／４づつ分
圧される。そし工、上記定電圧■Ｍｘと分圧された電圧
ａ ／ ４ ＶＭＸ＠ ２ ／ ”ｗｘ及び１／４Ｖ
Ｍｘは、それぞれアナログスイッチＳ１ないし８４を通
して共通化され、上記最大基準電圧Ｖ□としてＡ／Ｄ変
換器に選択的に印加される。
換すべき入力アナログ電圧ｖＩＮの最大値に対応した定
電圧ｖＭＸが、直列形態の抵抗Ｒによって１／４づつ分
圧される。そし工、上記定電圧■Ｍｘと分圧された電圧
ａ ／ ４ ＶＭＸ＠ ２ ／ ”ｗｘ及び１／４Ｖ
Ｍｘは、それぞれアナログスイッチＳ１ないし８４を通
して共通化され、上記最大基準電圧Ｖ□としてＡ／Ｄ変
換器に選択的に印加される。
一方、分圧された電圧３／ ４ ｖＭｚｍ ２ ／
４ Ｖｗｘｅ１／４Ｖ、、及び０ボルトは二それぞれア
ナログスイッチＳ、ないしＳ、を通して共通化され、上
記最小基準電圧■ＲＬとしてＡ／Ｄ変換器に選択的に印
加される。上記アナログスイッチＳ、ないしＳ。
４ Ｖｗｘｅ１／４Ｖ、、及び０ボルトは二それぞれア
ナログスイッチＳ、ないしＳ、を通して共通化され、上
記最小基準電圧■ＲＬとしてＡ／Ｄ変換器に選択的に印
加される。上記アナログスイッチＳ、ないしＳ。
で構成されたマルチプレクサＭＰＸは、次のように制御
される。
される。
アナログスイッチＳ、とＳ、、Ｓ、とＳ、、Ｓ。
とＳ、及びＳ４と８．が１組とされ、それぞれ共通の制
御信号Ｃ１ｌ、Ｃ１゜、０ｏ、、０．。で選択される。
御信号Ｃ１ｌ、Ｃ１゜、０ｏ、、０．。で選択される。
ＤＯＲは、上記制御信号Ｃ１１ないしＣ０゜を形成する
デコーダである。デコーダＤＯＲは、マイクロコンビ瓢
−夕の入出力回路Ｉ１０からの２ビツトの制御信号００
．Ｏ，を受けて、上記４組のアナログスイッチを択一的
に選択する。
デコーダである。デコーダＤＯＲは、マイクロコンビ瓢
−夕の入出力回路Ｉ１０からの２ビツトの制御信号００
．Ｏ，を受けて、上記４組のアナログスイッチを択一的
に選択する。
この実施例回路のＡ／Ｄ変換動作を第３図の原理図に従
って説明する。
って説明する。
以下の動作は、マイクロコンビエータ内のＲＯＭＫ書き
込まれているプログラムに従りて実行される。
込まれているプログラムに従りて実行される。
例えば、Ａ／Ｄ変換動作の開始にあたり、上記入出力回
路Ｉ１０の制御信号０．．０．は、′θ′。
路Ｉ１０の制御信号０．．０．は、′θ′。
１０′に設定され、デコーダＤＯＲにより制御信号０１
１０が′１＃とされ、アナログスイッチ８４，８゜がオ
ン状態にされる。このため、Ａ／Ｄ変換器の最大基準電
圧■ＲＲが１７４ｖつ、に、最小基準電圧ｖＲＬが０ボ
ルトに設定される。したかつ１、変換すべき入力アナロ
グ電圧ＶＸＮが、上記電圧範囲（Ｏポルトル１／４Ｖ、
ｘ）の入力アナログ電圧■ＩＮＯであるとき忙は、その
ときのディジタル出力信号がそのまま取り込まれる。
１０が′１＃とされ、アナログスイッチ８４，８゜がオ
ン状態にされる。このため、Ａ／Ｄ変換器の最大基準電
圧■ＲＲが１７４ｖつ、に、最小基準電圧ｖＲＬが０ボ
ルトに設定される。したかつ１、変換すべき入力アナロ
グ電圧ＶＸＮが、上記電圧範囲（Ｏポルトル１／４Ｖ、
ｘ）の入力アナログ電圧■ＩＮＯであるとき忙は、その
ときのディジタル出力信号がそのまま取り込まれる。
より詳細に説明するならば、上記取り込まれたディジタ
ル信号（例えば８ビツトのディジタル信号Ｂｏ−Ｂ、）
に、第９桁目及び第１０桁目のディジタル信号Ｂｓ ＝
Ｂｅ として’０’、’Ｏ’ が付加されて、ＲＡＭ
Ｋ書き込まれる。
ル信号（例えば８ビツトのディジタル信号Ｂｏ−Ｂ、）
に、第９桁目及び第１０桁目のディジタル信号Ｂｓ ＝
Ｂｅ として’０’、’Ｏ’ が付加されて、ＲＡＭ
Ｋ書き込まれる。
変換すべき入力アナログ電圧■１Ｎが、上記電圧される
。このオーバーフロー信号０ＶＦＫよっ又、上記入出力
回路Ｉ１０の制御信号Ｃ６，Ｃ３が、％１＃、Ｊ＃に変
更される。
。このオーバーフロー信号０ＶＦＫよっ又、上記入出力
回路Ｉ１０の制御信号Ｃ６，Ｃ３が、％１＃、Ｊ＃に変
更される。
したがって、デコーダＤＯＨによりアナログスイッチＳ
、、Ｓ、がオンとされ、Ａ／Ｄ変換器の最大基準電圧Ｖ
□が２／４ｖ□に、最小基準電圧■ＩＬが１／４ＶＭｘ
に切り換えられる。
、、Ｓ、がオンとされ、Ａ／Ｄ変換器の最大基準電圧Ｖ
□が２／４ｖ□に、最小基準電圧■ＩＬが１／４ＶＭｘ
に切り換えられる。
今、変換すべき入力アナログ電圧■ＩＮがこのときの電
圧範囲（１／４ＶＭｘ〜２／４■ＭＸ）の入力アナログ
電圧ｖＩＮＩであるときには、その変換されたディジタ
ル信号に、１／４ＶＭｘに相当するディジタル値０１０
０００００００が加算されて、ＲＡＭに書き込まれる。
圧範囲（１／４ＶＭｘ〜２／４■ＭＸ）の入力アナログ
電圧ｖＩＮＩであるときには、その変換されたディジタ
ル信号に、１／４ＶＭｘに相当するディジタル値０１０
０００００００が加算されて、ＲＡＭに書き込まれる。
言い換えると、８ビツトのＡ／Ｄ６，６力信号、Ｗ、、
。、１８桁目あディヮ、ヤ償号Ｂ、、Ｂ、として、′０
＃％１＃が付加されて。
。、１８桁目あディヮ、ヤ償号Ｂ、、Ｂ、として、′０
＃％１＃が付加されて。
凡ＡＭに書き込まれる。
変換すべき入力アナログ電圧■、が上記電圧範囲（１／
４ＶＭｘ〜２／４■Ｍｘ）にないときＫは、Ａ／Ｄ変換
器がオーバーフロー信号ＯＶＦを出力する。これにより
、上記入出力回路Ｉ１０の制御信−ｑＯ０，Ｏ，が％ｏ
１． ％１１ Ｊｔｃ変更される。
４ＶＭｘ〜２／４■Ｍｘ）にないときＫは、Ａ／Ｄ変換
器がオーバーフロー信号ＯＶＦを出力する。これにより
、上記入出力回路Ｉ１０の制御信−ｑＯ０，Ｏ，が％ｏ
１． ％１１ Ｊｔｃ変更される。
したがっ℃、デコーダＤＯＲによりアナログスイッチＳ
、、Ｓ、がオンとされ、Ａ／Ｄ変換器の最大基準電圧ｖ
ＲＩＩが３／４ＶＭＸに、最小基準電圧ｖＲＬが２／４
■□に切り換えられる。
、、Ｓ、がオンとされ、Ａ／Ｄ変換器の最大基準電圧ｖ
ＲＩＩが３／４ＶＭＸに、最小基準電圧ｖＲＬが２／４
■□に切り換えられる。
今、変換すべき入力アナログ電圧■ＩＮがこのときの電
圧範囲（２／４ＶＭＩ〜３／４■Ｍりの入力アナログ電
圧■１Ｈ２であるとぎには、その変換されたディジタル
信号に、２／４ＶＭｘに相当するディジタル［１０００
００００００が加算されて、ＲＡＭに書き込まれる。言
い換えると、８ビツトのＡ／Ｄ変換出力信号の第１０．
第９桁目のディジタル信号Ｂ、、、Ｂ、とし℃、＊ Ｉ
Ｚ ％ □ Ｎが付加されて。
圧範囲（２／４ＶＭＩ〜３／４■Ｍりの入力アナログ電
圧■１Ｈ２であるとぎには、その変換されたディジタル
信号に、２／４ＶＭｘに相当するディジタル［１０００
００００００が加算されて、ＲＡＭに書き込まれる。言
い換えると、８ビツトのＡ／Ｄ変換出力信号の第１０．
第９桁目のディジタル信号Ｂ、、、Ｂ、とし℃、＊ Ｉ
Ｚ ％ □ Ｎが付加されて。
ＲＡＭに書き込まれる。
変換すべき入力アナログ電圧ｖ４が上記電圧範囲（２／
４ ＶＭＸ〜３／４ ＶＭｘ） Ｋないときには、Ａ／
Ｄ変換器がオーバーフロー信号ＯＶＦを出力する。これ
により、上記入出力回路Ｉ１０の制御信号Ｃ，，Ｏ１が
、％１１．％ｘ１ｗ変更される。
４ ＶＭＸ〜３／４ ＶＭｘ） Ｋないときには、Ａ／
Ｄ変換器がオーバーフロー信号ＯＶＦを出力する。これ
により、上記入出力回路Ｉ１０の制御信号Ｃ，，Ｏ１が
、％１１．％ｘ１ｗ変更される。
これにより、デコーダＤＯＲによりアナログスイッチＳ
、、Ｓ、がオンとされ、Ａ／Ｄ変換器の最大基準電圧■
□がＶＭｘに、最小基準電圧ｖ１１Ｌが３ ／ ４ ■
ｗｘに切り換えられる。したがつ工、この電圧範囲（３
／４ＶＭ工〜ｖＭｘ）にある入力アナログ電圧ｖＩＮＫ
の変換されたディジタル信号に、３７４■□に相当する
ディジタル値１１００００００００が加算されて、凡Ａ
Ｍに書き込まれる。言い換えると、８ビツトのＡ／Ｄ変
換出力信号の第１０゜第９桁目のディジタル信号Ｂ、、
Ｂ、として′１′。
、、Ｓ、がオンとされ、Ａ／Ｄ変換器の最大基準電圧■
□がＶＭｘに、最小基準電圧ｖ１１Ｌが３ ／ ４ ■
ｗｘに切り換えられる。したがつ工、この電圧範囲（３
／４ＶＭ工〜ｖＭｘ）にある入力アナログ電圧ｖＩＮＫ
の変換されたディジタル信号に、３７４■□に相当する
ディジタル値１１００００００００が加算されて、凡Ａ
Ｍに書き込まれる。言い換えると、８ビツトのＡ／Ｄ変
換出力信号の第１０゜第９桁目のディジタル信号Ｂ、、
Ｂ、として′１′。
％ １１が付加されて、Ｒ，ＡＭに書き込まれる。
これにより、ＯポルトからＶＭｘの範囲の入力アナログ
信号ｖ４が、１０ビツトのディジタル信号としてＡ／Ｄ
変換される。
信号ｖ４が、１０ビツトのディジタル信号としてＡ／Ｄ
変換される。
上記Ａ／Ｄ変換のための手順は、電圧範囲■ＩＮｍから
■、。Ｋ向りて行なうようにし工もよい。この場合、Ａ
／Ｄ変換器のアンダーフロー信号が電圧範囲の切り換え
に利用される。
■、。Ｋ向りて行なうようにし工もよい。この場合、Ａ
／Ｄ変換器のアンダーフロー信号が電圧範囲の切り換え
に利用される。
また、マルチプレクサＭＰＸとして、ＶＭｘと０ボルト
をそれぞれ上記基準電圧Ｖ□、ｖＩＬＬとしてＡ／Ｄ変
換器に印加する機能、又は１／２Ｖ、、づつ切り換える
ような機能を付加すれば、多チャンネルの入力アナログ
信号の種類に応じて、８ビツト、９ビツト及び上記１０
ビツトのＡ／Ｄ変換動作をそれぞれ行なうこともできる
。
をそれぞれ上記基準電圧Ｖ□、ｖＩＬＬとしてＡ／Ｄ変
換器に印加する機能、又は１／２Ｖ、、づつ切り換える
ような機能を付加すれば、多チャンネルの入力アナログ
信号の種類に応じて、８ビツト、９ビツト及び上記１０
ビツトのＡ／Ｄ変換動作をそれぞれ行なうこともできる
。
また、第１図において、アナログスイッチＳ１とＳ、、
Ｓ、とＳ、、Ｓ、と８．及びＳ４とＳ。
Ｓ、とＳ、、Ｓ、と８．及びＳ４とＳ。
をそれぞれ組とする代わりに、アナログスイッチＳ１
とＳ、、Ｓ、とＳ、及び８．とＳ、をそれぞれ組とし又
、デコーダＤＯＲＫより択一的に各組を選択して、それ
ぞれのアナログスイッチを介して供給される電圧を最大
基準電圧■□と最小基準電圧ＶＩＬとし”（Ａ／Ｄ変換
器に供給するようにしてもよい。さらに、アナログスイ
ッチＳＩ と８゜及び８．と８．をそれぞれ組として、
上記と同様に択一的に選択するようにしてもよい。この
場合、デコーダＤＯＲ及び入出カポ−）Ｉｌｏ等は、こ
の変更に応じて変更する必要がある。
とＳ、、Ｓ、とＳ、及び８．とＳ、をそれぞれ組とし又
、デコーダＤＯＲＫより択一的に各組を選択して、それ
ぞれのアナログスイッチを介して供給される電圧を最大
基準電圧■□と最小基準電圧ＶＩＬとし”（Ａ／Ｄ変換
器に供給するようにしてもよい。さらに、アナログスイ
ッチＳＩ と８゜及び８．と８．をそれぞれ組として、
上記と同様に択一的に選択するようにしてもよい。この
場合、デコーダＤＯＲ及び入出カポ−）Ｉｌｏ等は、こ
の変更に応じて変更する必要がある。
また、上記最大基準電圧ｖＲＨと最小基準電圧ｖ、Ｌと
の間を分圧する数は、拡張すべきビット数に応じ℃設電
されるものである。
の間を分圧する数は、拡張すべきビット数に応じ℃設電
されるものである。
上記１チツプマイクロコンピユータに内板されたＡ／Ｄ
変換器の場合、そのマイクロコンビエータの判定機能、
記憶機能をそのまま利用できるので、上記簡単なマルチ
プレクサ、分圧回路及びデコーダＤＯＲを付加するだけ
でＡ／Ｄ変換精度を高めることができる。なお、１ビツ
トだけ拡張する場合には、デコーダを省略することがで
きる。
変換器の場合、そのマイクロコンビエータの判定機能、
記憶機能をそのまま利用できるので、上記簡単なマルチ
プレクサ、分圧回路及びデコーダＤＯＲを付加するだけ
でＡ／Ｄ変換精度を高めることができる。なお、１ビツ
トだけ拡張する場合には、デコーダを省略することがで
きる。
また、モジュール型のＡ／Ｄ変換器では、上記オーバー
フロー又はアンダーフローを計数するカウンタと、拡張
ビットを付加するゲート回路等により、同様な動作を行
なわせることができる。
フロー又はアンダーフローを計数するカウンタと、拡張
ビットを付加するゲート回路等により、同様な動作を行
なわせることができる。
このよ５Ｋ、既存のＡ／Ｄ変換器に簡単な回路を付加す
ること忙より、容鳥にＡ／Ｄ変換精度を高めることがで
きる。
ること忙より、容鳥にＡ／Ｄ変換精度を高めることがで
きる。
さらに、上記マイクロコンビ鼻−タに内蔵されたＡ／Ｄ
変換器に、この発明を適用することにより、マイクロコ
ンビエータ自身の適用範囲を広（することができる。
変換器に、この発明を適用することにより、マイクロコ
ンビエータ自身の適用範囲を広（することができる。
第４図には、この発明が適用されたマイクロコンビエー
タＭＯ８を自動車エンジン制御システムに応用した場合
の一実施例のブロック図が示されている。
タＭＯ８を自動車エンジン制御システムに応用した場合
の一実施例のブロック図が示されている。
ＳＵＰは、バッテリＥ、からの電圧■、をキースイッチ
ＫＳＷを介して受ける安定化電源回路である。このＳＵ
Ｐ＆Ｃよって定電圧化された電源電圧■ｃｃは、次に説
明する同勢に供給される。
ＫＳＷを介して受ける安定化電源回路である。このＳＵ
Ｐ＆Ｃよって定電圧化された電源電圧■ｃｃは、次に説
明する同勢に供給される。
また、上記Ａ／Ｄ変換のための定電圧ｖＭｘ等も上記電
圧ｖｃｃから形成されている（図示せず）。
圧ｖｃｃから形成されている（図示せず）。
ＭＯＳは、上記この発明が適用されたＡ／Ｄｉ換器な含
む１イクロコンピユータである。このＭＯＳは、センサ
ー回路Ｓ、ないしＳｋから出力されるセンサー信号を受
け、エンジン制御動作のための制御信号０ＵＴ１ないし
ＯＵＴｍを形成する。
む１イクロコンピユータである。このＭＯＳは、センサ
ー回路Ｓ、ないしＳｋから出力されるセンサー信号を受
け、エンジン制御動作のための制御信号０ＵＴ１ないし
ＯＵＴｍを形成する。
この実施例では、センサー回路ＳＩないし８ｇはアナロ
グ信号を出力するように構成され、センサー回路Ｓｌ＋
１ないしＳｋはディジタル信号を出力するように構成さ
れている。
グ信号を出力するように構成され、センサー回路Ｓｌ＋
１ないしＳｋはディジタル信号を出力するように構成さ
れている。
上記アナログセンサー回路ＳＩないしＳ／は、例えば、
エンジン排気ガス中における＠素濃度を検出するもの、
エンジン冷却水温度を検出するもの、スロットルバルブ
開腹を検出するもの、及び空気流入量等を検出するもの
等が含まれる。
エンジン排気ガス中における＠素濃度を検出するもの、
エンジン冷却水温度を検出するもの、スロットルバルブ
開腹を検出するもの、及び空気流入量等を検出するもの
等が含まれる。
上記ディジタルセンサー回路Ｓｌ＋１ないしＳｋは、エ
ンジンのクランク角がθ°になったときにハイレベルと
なるパルスを出力するもの、自動車の車速に対応した数
のパルス数を出力するもの等が含まれる。
ンジンのクランク角がθ°になったときにハイレベルと
なるパルスを出力するもの、自動車の車速に対応した数
のパルス数を出力するもの等が含まれる。
上記センサー回路Ｓ、ないしＳｋの出力信号は、ＭＯＳ
の制御プログ２ムが実行されることによって時分割的に
ＭＯＳに取り込まれる。この場合アナログセンサー回路
８．ないし８１から出力されるアナログ信号を選択する
ために、ＭＯＳによって制御されるアナログマルチプレ
クサＭＰＸ’が設けられ工いる。このＭ Ｐ Ｘ’ １
に通したアナログ信号は、上記拡張回路が付加されたＡ
／Ｄ変換器によっ又ディジタル信号に変換される。
の制御プログ２ムが実行されることによって時分割的に
ＭＯＳに取り込まれる。この場合アナログセンサー回路
８．ないし８１から出力されるアナログ信号を選択する
ために、ＭＯＳによって制御されるアナログマルチプレ
クサＭＰＸ’が設けられ工いる。このＭ Ｐ Ｘ’ １
に通したアナログ信号は、上記拡張回路が付加されたＡ
／Ｄ変換器によっ又ディジタル信号に変換される。
上記各種センサー情報及び各種制御データを利用する所
定のディジタル演算によって、最適エンジン制御出力信
号ＯＵＴ、ないしＯＵＴｍ及び各種のアラーム信号ＡＬ
、、ＡＬ、等を形成する。
定のディジタル演算によって、最適エンジン制御出力信
号ＯＵＴ、ないしＯＵＴｍ及び各種のアラーム信号ＡＬ
、、ＡＬ、等を形成する。
例えば、マイクロコンビエータを構成スルＲＯＭには、
エンジン回転速度対点火角度時性を示すような制御デー
タが書き込まれ℃いる。ＭＯＳはセンサー回路からの単
位時間当りに入力されるクランク角データ信号をカウン
トするととＫよりて実際のエンジン回転速度を算出し、
このエンジン回転速度データに基づいて、ＲＯＭ内の点
火角度を参照する。そして、参照された点火角度データ
と上記クランク角度データ信号とを入力データとする所
定の演算動作により、点火コイルを駆動するための点火
タイミングを出力する。
エンジン回転速度対点火角度時性を示すような制御デー
タが書き込まれ℃いる。ＭＯＳはセンサー回路からの単
位時間当りに入力されるクランク角データ信号をカウン
トするととＫよりて実際のエンジン回転速度を算出し、
このエンジン回転速度データに基づいて、ＲＯＭ内の点
火角度を参照する。そして、参照された点火角度データ
と上記クランク角度データ信号とを入力データとする所
定の演算動作により、点火コイルを駆動するための点火
タイミングを出力する。
上記と類似の演算によって、スロットルバルブを制御す
るためのデータ信号、エンジンの異常温度やバッテリー
の異常低下電圧を警告するアラーム信号等が出力される
。
るためのデータ信号、エンジンの異常温度やバッテリー
の異常低下電圧を警告するアラーム信号等が出力される
。
このようなエンジン制御のうち、排ガスを規制値内に抑
えるにあたり、例えば空気流入量等は、８ビツトのデー
タでは不足し、より精度の高いデータが必要とされてい
る。このようにより高い精度のデータを取り込む場合、
この発明を例えば８ビツトのＡ／Ｄ変換器に適用するこ
とにより、極めて簡単に、かつ、低コストの下に、その
出力ビット数Ｖ要求に応じて拡張することができる。例
えば、この発明に従って、空気流入量のデータをｌθビ
ットのディジタル信号に変換した場合、変換されたｌＯ
ビットのディジタル信号はＲＡＭに記憶される。このた
め、排ガスの制御においては、プログラムにより、上記
ＲＡＭに書き込まれ又いる上記１０ビツトのディジタル
信号が読み出され、所定の演算が行なわれて、より正確
に排ガスを制御するための制御信号がマイクロコンピュ
ータで形成される。
えるにあたり、例えば空気流入量等は、８ビツトのデー
タでは不足し、より精度の高いデータが必要とされてい
る。このようにより高い精度のデータを取り込む場合、
この発明を例えば８ビツトのＡ／Ｄ変換器に適用するこ
とにより、極めて簡単に、かつ、低コストの下に、その
出力ビット数Ｖ要求に応じて拡張することができる。例
えば、この発明に従って、空気流入量のデータをｌθビ
ットのディジタル信号に変換した場合、変換されたｌＯ
ビットのディジタル信号はＲＡＭに記憶される。このた
め、排ガスの制御においては、プログラムにより、上記
ＲＡＭに書き込まれ又いる上記１０ビツトのディジタル
信号が読み出され、所定の演算が行なわれて、より正確
に排ガスを制御するための制御信号がマイクロコンピュ
ータで形成される。
なお、上記空気流入量等の特に精度の高いＡ／Ｄ変換を
必要とするものに対し℃のみ、この発明に従ったＡ／Ｄ
変換拡張方式なＡ／Ｄ変換器に適用し、さほど精度の高
いＡ／Ｄ変換を必要としないセンサーからの出力信号に
対しては、本発明なＡ／Ｄ変換器に適用しないようにし
工もよい。このようにすることにより、マイクロコンビ
エータがＡ／Ｄ変換動作に要している時間を短か（する
ことができるようになる。
必要とするものに対し℃のみ、この発明に従ったＡ／Ｄ
変換拡張方式なＡ／Ｄ変換器に適用し、さほど精度の高
いＡ／Ｄ変換を必要としないセンサーからの出力信号に
対しては、本発明なＡ／Ｄ変換器に適用しないようにし
工もよい。このようにすることにより、マイクロコンビ
エータがＡ／Ｄ変換動作に要している時間を短か（する
ことができるようになる。
この発明は、前記実施例に限定されず、Ａ／Ｄ変換拡張
方式として広く利用できるものである。
方式として広く利用できるものである。
第１図は、この発明の一実施例を示すブロック図、第２
図は、そのＡ／Ｄ変換器の一実施例を示す回路図、第３
図は、その動作を説明するための原理図、第４図は、こ
の発明のろ用例を示すプロＡ／Ｄ・・・Ａ／Ｄ変換器、
ＲＯＭ・・リード・オンリー・メモリ、ＲＡＭ・・・ラ
ンダム・アクセス・メモリ、ＯＰＵ・・・マイクロプロ
セッサ、Ｉｌｏ・・・入出力回路、ＤＯＲ・・・デコー
ダ、ＭＰＸ、ＭＰＸ’・・・ｉルチプレクサ、ＭＯＳ・
・・マイクロコンビエータ、ＳＵＰ・・・安定化電源回
路、Ｓ、〜Ｓｋ・・・センサー回路◎ 代理人 弁理士 薄 １）利 息コ ＋：゛、： ７、。 １．−ｊ ｔ４゛ 第 １ 図 第 ４ 図 第 ３ 図 第 ２ 図
図は、そのＡ／Ｄ変換器の一実施例を示す回路図、第３
図は、その動作を説明するための原理図、第４図は、こ
の発明のろ用例を示すプロＡ／Ｄ・・・Ａ／Ｄ変換器、
ＲＯＭ・・リード・オンリー・メモリ、ＲＡＭ・・・ラ
ンダム・アクセス・メモリ、ＯＰＵ・・・マイクロプロ
セッサ、Ｉｌｏ・・・入出力回路、ＤＯＲ・・・デコー
ダ、ＭＰＸ、ＭＰＸ’・・・ｉルチプレクサ、ＭＯＳ・
・・マイクロコンビエータ、ＳＵＰ・・・安定化電源回
路、Ｓ、〜Ｓｋ・・・センサー回路◎ 代理人 弁理士 薄 １）利 息コ ＋：゛、： ７、。 １．−ｊ ｔ４゛ 第 １ 図 第 ４ 図 第 ３ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、任意に設定される最大基準電圧■ＩＩＩと最小基準
電圧■ＩＬとによりアナログ変換電圧範囲が指定される
形式のＡ／Ｄ変換器を用い、このアナログ変換電圧範囲
を入力アナログ電圧の最大値の１／ｎに設定するととも
に、所定の手順、に従って変換すべき入力アナログ電圧
が上記アナログ変換電圧範囲になるように上記最大基準
電圧ｖＩＫ及び最小基準電圧■ＩＬを上記１ ／ ｎ
Ｋ分割された電圧を最小ステップとし℃変化させ、この
変化させたステップ数に対応したディジタル値と上記Ａ
／Ｄ変換器のディジタル出力値とを加算することを特徴
とするＡ／Ｄ変換拡張万式０ ２、上記Ａ／Ｄ変換器は、１チツプのマイクロコンピュ
ータに内蔵され、上記変換すべき入力アナログ電圧に対
応するように上記アナログ変換電圧範囲の切り換え手順
及び上記ディジタル値とディジタル出力値との加算は、
マイクロコンビエータのプログラムにより実行されるも
のであることを特徴とする特許請求の範囲第１項記載の
Ａ／Ｄｉ換拡張方式。 ３、上記アナログ変換電圧範囲の切り換えは、最大入力
アナログ電圧に対志した定電圧ｖ１ ／ ｎ Ｋ分圧す
る分圧回路と、これらの分圧電圧を選択的に上記Ａ／Ｄ
変換器の最大基準電圧ｖＲ，１，最小基準電圧■ｌｌＬ
端子に供給するマルチプレクサと、上記Ａ／Ｄ変換器の
オーバフロー、又はアンダーフロー信号に基づいて所定
の手順でマルチプレクサを切り換見る制御回路により行
なわれるものであることを特徴とする特許請求の範囲第
１又は第２項記載のＡ／Ｄ変換拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP889782A JPS58127428A (ja) | 1982-01-25 | 1982-01-25 | Ａ／ｄ変換拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP889782A JPS58127428A (ja) | 1982-01-25 | 1982-01-25 | Ａ／ｄ変換拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127428A true JPS58127428A (ja) | 1983-07-29 |
Family
ID=11705465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP889782A Pending JPS58127428A (ja) | 1982-01-25 | 1982-01-25 | Ａ／ｄ変換拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647195A (en) * | 1987-06-30 | 1989-01-11 | Nittan Co Ltd | Supervising/warning device |
| JPH01155720A (ja) * | 1987-12-12 | 1989-06-19 | Chino Corp | Ａ／ｄ変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617733B2 (ja) * | 1975-06-24 | 1981-04-24 |
-
1982
- 1982-01-25 JP JP889782A patent/JPS58127428A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617733B2 (ja) * | 1975-06-24 | 1981-04-24 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647195A (en) * | 1987-06-30 | 1989-01-11 | Nittan Co Ltd | Supervising/warning device |
| JPH01155720A (ja) * | 1987-12-12 | 1989-06-19 | Chino Corp | Ａ／ｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565613B2 (ja) | 半導体集積回路装置 | |
| US4338665A (en) | Data gathering system for automotive vehicles | |
| JPS58127428A (ja) | Ａ／ｄ変換拡張方式 | |
| JPS6141192A (ja) | 楽音装置 | |
| JPS58127429A (ja) | Ａ／ｄ変換拡張方式 | |
| JPS5990139A (ja) | アナログ入力の変換回路 | |
| SU858024A1 (ru) | Аналого-цифровой микропроцессор | |
| JPH0327425A (ja) | マイクロコンピュータによる入力判別システム | |
| JPS6137805Y2 (ja) | ||
| JPS5972224A (ja) | アナログ／デイジタル変換装置 | |
| SU966891A1 (ru) | Преобразователь напр жение-код с автомасштабированием | |
| SU1580558A1 (ru) | Преобразователь код-напр жение | |
| SU1314338A1 (ru) | Генератор случайного процесса | |
| SU1096674A2 (ru) | Преобразователь угла поворота вала в код | |
| SU1144190A1 (ru) | Многоканальный преобразователь угла поворота вала в код | |
| SU1005096A2 (ru) | Устройство дл регистрации информации | |
| SU627503A1 (ru) | Устройство дл сжати информации | |
| SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
| SU1099317A1 (ru) | Цифровой функциональный преобразователь | |
| SU1481892A1 (ru) | Цифроаналоговый преобразователь | |
| SU842786A1 (ru) | Устройство дл приведени р-кодовфибОНАччи K МиНиМАльНОй фОРМЕ | |
| JPS61261928A (ja) | Ａ／ｄ変換回路 | |
| SU1594687A1 (ru) | Устройство дл аналого-цифрового преобразовател | |
| SU1564606A1 (ru) | Многоканальное устройство дл ввода-вывода аналоговой информации | |
| SU1676101A1 (ru) | Преобразователь перемещени в код |