JP2003152515A - パワーオンリセット回路 - Google Patents
パワーオンリセット回路Info
- Publication number
- JP2003152515A JP2003152515A JP2001349578A JP2001349578A JP2003152515A JP 2003152515 A JP2003152515 A JP 2003152515A JP 2001349578 A JP2001349578 A JP 2001349578A JP 2001349578 A JP2001349578 A JP 2001349578A JP 2003152515 A JP2003152515 A JP 2003152515A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- voltage
- power supply
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】本発明は、回路の集積化、定常電流の削除、及
びノイズに対する耐性向上を、全て満たすことが可能な
パワーオンリセット回路の提供を目的とする。 【解決手段】本発明に係るパワーオンリセット回路１
は、電源電圧Ｖｃｃが所定値に達してｎｐｎ型トランジ
スタＱ１がオンすることで第１接続ノードＡの出力電圧
がＬレベルへ変遷し、それに遅れてＲＳラッチ回路Ｌ１
の出力電圧がＨレベルとなった時点で、スイッチＳ１、
Ｓ２をオフするとともに、スイッチＳ３をオンする構成
である。
びノイズに対する耐性向上を、全て満たすことが可能な
パワーオンリセット回路の提供を目的とする。 【解決手段】本発明に係るパワーオンリセット回路１
は、電源電圧Ｖｃｃが所定値に達してｎｐｎ型トランジ
スタＱ１がオンすることで第１接続ノードＡの出力電圧
がＬレベルへ変遷し、それに遅れてＲＳラッチ回路Ｌ１
の出力電圧がＨレベルとなった時点で、スイッチＳ１、
Ｓ２をオフするとともに、スイッチＳ３をオンする構成
である。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電源投入時に所定
回路を初期化するためのリセット信号を生成するパワー
オンリセット回路に関するものである。 【０００２】 【従来の技術】携帯電話機やパーソナルコンピュータ、
オーディオ機器などの電気機器には、一般的に、電源投
入時に所定回路（ロジック回路等）を初期化するための
リセット信号を生成するパワーオンリセット回路が設け
られている。ここで、従来のパワーオンリセット回路
は、大きく３つの方式（ＲＣ時定数回路を用いる方式、
電源電圧に応じて変化する電圧と閾値電圧との比較回路
を用いる方式、ＣＭＯＳロジック回路を用いる方式）に
分類することができ、いずれの方式を採用しても、電源
投入時におけるリセット信号の生成が可能である。 【０００３】 【発明が解決しようとする課題】しかしながら、ＲＣ時
定数回路を用いて電源投入から所定期間後にリセット信
号を出力する方式（特開平５−２９９９９３号公報等）
の場合、電源ノイズや電源瞬断による誤動作を防止する
には、抵抗もしくは容量、或いはその両方を大きくし
て、ＲＣ時定数回路の放電時間を延ばすしかなく、半導
体装置に集積可能な微小抵抗や微小容量では、対処可能
レベルが極めて限られたものとなっていた。 【０００４】また、電源電圧に応じて変化する電圧と閾
値電圧を比較してリセット信号を生成する方式（特開平
５−３３５９１５号公報等）の場合、その回路構成上、
リセット信号出力後も数１０〜数１００μＡの定常電流
が流れ続けるという課題があった。そのため、本方式
は、低消費電流化が図られた携帯機器（電池を電源とす
る携帯電話機など）にとって非常に不利であった。 【０００５】また、ＣＭＯＳロジック回路を用いる方式
（特開平９−８３３２７号公報等）の場合、電源投入直
後の過渡状態ではロジックの初期値が不安定であり、該
初期値を決めるために閾値電圧を電源側または接地側に
偏らせると、ノイズマージンが低下して、ノイズに対す
る耐性が低下してしまうといった課題を有していた。 【０００６】本発明は、上記の問題点に鑑み、回路の集
積化、定常電流の削除、及びノイズに対する耐性向上
を、全て満足することが可能なパワーオンリセット回路
を提供することを目的とする。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係るパワーオンリセット回路は、電源投入
時に所定回路を初期化するためのリセット信号を生成す
るパワーオンリセット回路において、電源電圧が閾値に
達するまではその立上がりに従って変化し、該電源電圧
が前記閾値に達した時点で所定値へ変遷する出力電圧を
生成する電圧生成手段と、該電圧生成手段の出力電圧が
前記所定値へ変遷したときに出力状態が変化するラッチ
手段と、前記電圧生成手段の出力電圧が前記所定値へ変
遷し前記ラッチ手段の出力状態が変化した時点で、前記
電圧生成手段への電流供給を遮断する手段と、前記電圧
生成手段の出力電圧を前記所定値に遷移させる手段と、
を有して成る構成である。 【０００８】なお、上記パワーオンリセット回路の一具
体例としては、一端が電源電圧ラインに接続された第
１、第２抵抗と、一端が第１抵抗の他端に接続された第
１スイッチと、一端が第２抵抗の他端に接続された第２
スイッチと、アノードが第１スイッチの他端に接続され
たダイオードと、ベースが前記ダイオードのカソードに
接続され、コレクタが第２スイッチの他端に接続され、
エミッタが基準電圧ラインに接続されたｎｐｎ型トラン
ジスタと、一端が第２スイッチと前記ｎｐｎ型トランジ
スタのコレクタとを結ぶ第１接続ノードに接続され、他
端が前記基準電圧ラインに接続された第３スイッチと、
入力端子が第１接続ノードに接続された第１インバータ
回路と、セット端子が第１インバータ回路の出力端子に
接続され、リセット端子が第１接続ノードに接続され、
出力端子が第１、第２、第３スイッチの各制御端子に接
続されたＲＳラッチ回路と、一端が前記ＲＳラッチ回路
の出力端子に接続され、他端が前記基準電圧ラインに接
続されたコンデンサと、入力端子が前記ＲＳラッチ回路
の出力端子に接続され、出力端子が前記所定回路のリセ
ット端子に接続された第２インバータ回路と、を有して
成り、電源電圧が所定値に達して前記ｎｐｎ型トランジ
スタがオンすることで第１接続ノードの出力電圧がＬレ
ベルへ変遷し、それに遅れて前記ＲＳラッチ回路の出力
電圧がＨレベルとなった時点で、第１、第２スイッチを
オフするとともに、第３スイッチをオンする構成にする
とよい。 【０００９】 【発明の実施の形態】図１は本発明に係るパワーオンリ
セット回路の一構成例を示す回路図である。パワーオン
リセット回路１は、電源投入時にリセット信号を生成し
て、ロジック回路２を初期化する回路であり、本図に示
すように、抵抗Ｒ１、Ｒ２と、スイッチＳ１、Ｓ２、Ｓ
３と、ダイオードＤ１と、ｎｐｎ型バイポーラトランジ
スタＱ１と、インバータ回路Ｉ１、Ｉ２、Ｉ３と、ナン
ド回路Ｎ１、Ｎ２、Ｎ３と、コンデンサＣ１と、を有し
て成る。 【００１０】まず、パワーオンリセット回路１の構成に
ついて説明する。抵抗Ｒ１、Ｒ２の一端は、それぞれ電
源電圧ラインＬ１に接続されており、電源投入時には電
源電圧Ｖｃｃが印加される。抵抗Ｒ１の他端は、スイッ
チＳ１を介して、ダイオードＤ１のアノードに接続され
ており、ダイオードＤ１のカソードは、トランジスタＱ
１のベースに接続されている。抵抗Ｒ２の他端は、スイ
ッチＳ２を介して、トランジスタＱ１のコレクタに接続
されている。トランジスタＱ１のエミッタは、基準電圧
ラインＬ２に接続されている。なお、本実施形態では、
基準電圧ラインＬ２を接地電位ＧＮＤとしている。 【００１１】スイッチＳ２とトランジスタＱ１の接続ノ
ードＡは、ナンド回路Ｎ１の一入力端子に接続される一
方、スイッチＳ３を介して、基準電圧ラインＬ２にも接
続されている。また、接続ノードＡは、インバータ回路
Ｉ１、Ｉ２を介して、ナンド回路Ｎ１の他入力端子とナ
ンド回路Ｎ２の一入力端子にも接続されている。ナンド
回路Ｎ１の出力端子は、ナンド回路Ｎ３の一入力端子に
接続されており、ナンド回路Ｎ２、Ｎ３の出力端子は、
それぞれ互いの他入力端子に接続されている。すなわ
ち、インバータ回路Ｉ２とナンド回路Ｎ１、Ｎ２、Ｎ３
によって、セット優先のＲＳラッチ回路Ｌ１が構成され
ている。 【００１２】なお、インバータ回路Ｉ２の入力端子は、
ＲＳラッチ回路Ｌ１のセット端子Ｓに相当し、ナンド回
路Ｎ１の一入力端子は、ＲＳラッチ回路Ｌ１のリセット
端子Ｒに相当する。また、ナンド回路Ｎ２の出力端子
は、ＲＳラッチ回路Ｌ１の出力端子Ｑに相当する。 【００１３】ナンド回路Ｎ２の出力端子は、インバータ
回路Ｉ３を介して、ロジック回路２のリセット端子に接
続される一方、コンデンサＣ１を介して、基準電圧ライ
ンＬ２にも接続されている。また、ナンド回路Ｎ２の出
力端子は、スイッチＳ１、Ｓ２、Ｓ３の各制御端子にも
接続されている。 【００１４】なお、本実施形態のパワーオンリセット回
路１では、上記したスイッチＳ１、Ｓ２をｐチャネルＭ
ＯＳトランジスタで構成し、スイッチＳ３をｎチャネル
ＭＯＳトランジスタで構成している。 【００１５】次に、上記構成から成るパワーオンリセッ
ト回路１の動作について説明する。パワーオンリセット
回路１への電源投入直後の過渡期において、ＲＳラッチ
回路Ｌ１がセット優先であるとともにコンデンサＣ１の
電荷保存則により、スイッチＳ１、Ｓ２、Ｓ３の各制御
端子（ゲート端子）は、全てＬレベルとなっている。従
って、スイッチＳ１、Ｓ２は共にオンされ、スイッチＳ
３はオフされている。 【００１６】この状態で電源電圧ラインＬ１に電源電圧
Ｖｃｃが印加され始めると、接続ノードＡの電圧（以
下、出力電圧Ａと呼ぶ）は、電源電圧Ｖｃｃが閾値に達
してトランジスタＱ１がオンするまでの間、電源電圧Ｖ
ｃｃの立上がりに従って上昇する。このとき、ＲＳラッ
チ回路Ｌ１のセット端子Ｓ、リセット端子Ｒに印加され
る電圧（以下、入力電圧Ｓ、Ｒと呼ぶ）は、各々Ｌレベ
ル、ＨレベルとなるのでＲＳラッチ回路Ｌ１の出力端子
Ｑで得られる電圧（以下、出力電圧Ｑと呼ぶ）はＬレベ
ルのままとなる。従って、インバータ回路Ｉ３の出力電
圧（以下、出力電圧Ｂと呼ぶ）は、電源電圧Ｖｃｃの立
上がりに従って上昇する。また、スイッチＳ１、Ｓ２、
Ｓ３は初期状態を維持する。 【００１７】ただし、電源投入直後、ＲＳラッチ回路Ｌ
１の論理が不確定である期間には、出力電圧Ｑが意図せ
ずＨレベルとなることも考えられる。このような状態に
陥ると、スイッチＳ１、Ｓ２がオフ、スイッチＳ３がオ
ンとなるので、パワーオンリセット回路１が動作不能と
なってしまう。そこで、本実施形態のパワーオンリセッ
ト回路１は、ＲＳラッチ回路Ｌ１の出力端子Ｑにコンデ
ンサＣ１を接続した構成としている。 【００１８】このような構成とすることにより、ＲＳラ
ッチ回路Ｌ１の論理が不確定である期間に、出力電圧Ｑ
がＨレベルとなった場合でも、コンデンサＣ１の充電が
完了するまでは、スイッチＳ１、Ｓ２、Ｓ３の制御端子
に印加される電圧をＬレベルに維持することができる。
従って、コンデンサＣ１の充電時間が、ＲＳラッチ回路
Ｌ１の論理確定時間よりも長くなるように、コンデンサ
Ｃ１の容量値を設定すれば、パワーオンリセット回路１
が動作不能となる上記不具合を回避することができる。
また、ＣＭＯＳロジックの初期値を決めるために閾値電
圧を電源側または接地側に偏らせていた従来構成のパワ
ーオンリセット回路に比べて、ノイズに対する耐性を大
幅に向上することもできる。 【００１９】なお、ＲＳラッチ回路Ｌ１の論理不確定期
間は、電源立ち上がり初期のごく短い期間である。この
期間ではまだ電源電圧Ｖｃｃが低いために、ナンド回路
Ｎ２出力の電流供給能力は非常に低く、コンデンサＣ１
が小容量であっても充電に時間がかかるので、十分にＲ
Ｓラッチ回路Ｌ１の論理確定状態を作り出すことが可能
である。例えば、コンデンサＣ１の容量値を数ｐＦ〜数
１０ｐＦ程度と設定すれば、電源立ち上がり時間で約１
００ｍｓまで対応することができる。従って、コンデン
サＣ１を含むパワーオンリセット回路１を半導体装置内
部に集積化することは十分可能である。 【００２０】さらに電源電圧Ｖｃｃが上昇してトランジ
スタＱ１がオンすると、接続ノードＡが基準電圧ライン
Ｌ２と導通するため、出力電圧Ａは基準電圧（Ｌレベ
ル）へ変遷する。このとき、入力電圧Ｓ、Ｒは各々Ｈレ
ベル、Ｌレベルとなるので、出力電圧ＱはＨレベルとな
り、出力電圧Ｂは基準電圧（Ｌレベル）に変遷する。こ
の出力電圧Ｂの立下がりがロジック回路２のリセット信
号として用いられる。 【００２１】ここで、本実施形態のパワーオンリセット
回路１は、出力電圧ＡがＬレベルへ変遷し、それに遅れ
て出力電圧ＱがＨレベルとなった時点で、スイッチＳ
１、Ｓ２をオフする構成である。このような構成とする
ことにより、リセット信号生成後は、電源電圧ラインＬ
１から基準電圧ラインＬ２に定常電流が流れないので、
静消費電流の低減を図ることができる。 【００２２】さらに、本実施形態のパワーオンリセット
回路１は、スイッチＳ１、Ｓ２をオフすると同時に、ス
イッチＳ３をオンする構成である。このような構成とす
ることにより、スイッチＳ１、Ｓ２がオフされた後も、
出力電圧ＡはＬレベルに保持される。従って、ＲＳラッ
チ回路Ｌ１の論理は確定したままとなり、出力電圧Ｂが
Ｌレベルに維持される。 【００２３】また、前述した通り、本実施形態のパワー
オンリセット回路１は、ＲＳラッチ回路Ｌ１の出力端子
ＱにコンデンサＣ１を接続した構成であり、出力電圧Ｑ
の状態変化には所定の遅延が与えられている。従って、
本実施形態のパワーオンリセット回路１では、トランジ
スタＱ１がオンして出力電圧Ａが確実にＬレベルとなっ
た後に、スイッチＳ１、Ｓ２、Ｓ３のオン／オフ制御が
行われることになるので、確実にリセット信号を生成す
ることができる。 【００２４】続いて、電源電圧Ｖｃｃが瞬断した場合に
おける本実施形態のパワーオンリセット回路１の動作に
ついて説明する。図２はナンド回路Ｎ２の内部構成及び
その周辺部を示す回路図である。 【００２５】本図（ａ）に示すように、電源電圧Ｖｃｃ
の定常時、ナンド回路Ｎ２への入力電圧は共にＬレベル
となっている。よって、出力電圧ＱはＨレベルであり、
コンデンサＣ１には電荷が充電されている。 【００２６】ここで、ナンド回路Ｎ２を構成するＰチャ
ネルＭＯＳトランジスタＰ１、Ｐ２に着目すると、電源
電圧Ｖｃｃの瞬断時にはコンデンサＣ１のＱ点電位より
も電源電圧Ｖｃｃの電位が下がるため、コンデンサＣ１
の電荷は、本図（ｂ）に示すように、トランジスタＰ
１、Ｐ２のドレインを通って、電源電圧ラインに放電さ
れる。従って、本実施形態のパワーオンリセット回路１
では、電源電圧Ｖｃｃが瞬断した場合であっても、コン
デンサＣ１の放電が十分行われれば、電源投入の際とほ
ぼ同様の動作を行うことができる。 【００２７】なお、トランジスタＰ１、Ｐ２の放電能力
が不十分ならば、本図（ｃ）に示すように、ゲート電極
を電源電圧ラインに接続したＰチャネルＭＯＳトランジ
スタＰ３、…、Ｐｎを必要数追加すればよい。これらの
トランジスタＰ３、…、Ｐｎは、電源電圧Ｖｃｃの定常
時にはゲート電位が電源電圧Ｖｃｃなのでオフ状態であ
るが、電源電圧Ｖｃｃの瞬断時には前述と同じくＱ点電
位と電源電圧Ｖｃｃとの電位差によって放電パスを形成
する。 【００２８】 【発明の効果】上記で説明した通り、本発明に係るパワ
ーオンリセット回路は、電源投入時に所定回路を初期化
するためのリセット信号を生成するパワーオンリセット
回路において、電源電圧が閾値に達するまではその立上
がりに従って変化し、該電源電圧が前記閾値に達した時
点で所定値へ変遷する出力電圧を生成する電圧生成手段
と、該電圧生成手段の出力電圧が前記所定値へ変遷した
ときに出力状態が変化するラッチ手段と、前記電圧生成
手段の出力電圧が前記所定値へ変遷し前記ラッチ手段の
出力状態が変化した時点で、前記電圧生成手段への電流
供給を遮断する手段と、前記電圧生成手段の出力電圧を
前記所定値に遷移させる手段と、を有して成る構成であ
る。 【００２９】このような構成とすることにより、回路の
集積化、定常電流の削除、及びノイズに対する耐性向上
を、全て満足することが可能なパワーオンリセット回路
を提供することが可能となる。
回路を初期化するためのリセット信号を生成するパワー
オンリセット回路に関するものである。 【０００２】 【従来の技術】携帯電話機やパーソナルコンピュータ、
オーディオ機器などの電気機器には、一般的に、電源投
入時に所定回路（ロジック回路等）を初期化するための
リセット信号を生成するパワーオンリセット回路が設け
られている。ここで、従来のパワーオンリセット回路
は、大きく３つの方式（ＲＣ時定数回路を用いる方式、
電源電圧に応じて変化する電圧と閾値電圧との比較回路
を用いる方式、ＣＭＯＳロジック回路を用いる方式）に
分類することができ、いずれの方式を採用しても、電源
投入時におけるリセット信号の生成が可能である。 【０００３】 【発明が解決しようとする課題】しかしながら、ＲＣ時
定数回路を用いて電源投入から所定期間後にリセット信
号を出力する方式（特開平５−２９９９９３号公報等）
の場合、電源ノイズや電源瞬断による誤動作を防止する
には、抵抗もしくは容量、或いはその両方を大きくし
て、ＲＣ時定数回路の放電時間を延ばすしかなく、半導
体装置に集積可能な微小抵抗や微小容量では、対処可能
レベルが極めて限られたものとなっていた。 【０００４】また、電源電圧に応じて変化する電圧と閾
値電圧を比較してリセット信号を生成する方式（特開平
５−３３５９１５号公報等）の場合、その回路構成上、
リセット信号出力後も数１０〜数１００μＡの定常電流
が流れ続けるという課題があった。そのため、本方式
は、低消費電流化が図られた携帯機器（電池を電源とす
る携帯電話機など）にとって非常に不利であった。 【０００５】また、ＣＭＯＳロジック回路を用いる方式
（特開平９−８３３２７号公報等）の場合、電源投入直
後の過渡状態ではロジックの初期値が不安定であり、該
初期値を決めるために閾値電圧を電源側または接地側に
偏らせると、ノイズマージンが低下して、ノイズに対す
る耐性が低下してしまうといった課題を有していた。 【０００６】本発明は、上記の問題点に鑑み、回路の集
積化、定常電流の削除、及びノイズに対する耐性向上
を、全て満足することが可能なパワーオンリセット回路
を提供することを目的とする。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係るパワーオンリセット回路は、電源投入
時に所定回路を初期化するためのリセット信号を生成す
るパワーオンリセット回路において、電源電圧が閾値に
達するまではその立上がりに従って変化し、該電源電圧
が前記閾値に達した時点で所定値へ変遷する出力電圧を
生成する電圧生成手段と、該電圧生成手段の出力電圧が
前記所定値へ変遷したときに出力状態が変化するラッチ
手段と、前記電圧生成手段の出力電圧が前記所定値へ変
遷し前記ラッチ手段の出力状態が変化した時点で、前記
電圧生成手段への電流供給を遮断する手段と、前記電圧
生成手段の出力電圧を前記所定値に遷移させる手段と、
を有して成る構成である。 【０００８】なお、上記パワーオンリセット回路の一具
体例としては、一端が電源電圧ラインに接続された第
１、第２抵抗と、一端が第１抵抗の他端に接続された第
１スイッチと、一端が第２抵抗の他端に接続された第２
スイッチと、アノードが第１スイッチの他端に接続され
たダイオードと、ベースが前記ダイオードのカソードに
接続され、コレクタが第２スイッチの他端に接続され、
エミッタが基準電圧ラインに接続されたｎｐｎ型トラン
ジスタと、一端が第２スイッチと前記ｎｐｎ型トランジ
スタのコレクタとを結ぶ第１接続ノードに接続され、他
端が前記基準電圧ラインに接続された第３スイッチと、
入力端子が第１接続ノードに接続された第１インバータ
回路と、セット端子が第１インバータ回路の出力端子に
接続され、リセット端子が第１接続ノードに接続され、
出力端子が第１、第２、第３スイッチの各制御端子に接
続されたＲＳラッチ回路と、一端が前記ＲＳラッチ回路
の出力端子に接続され、他端が前記基準電圧ラインに接
続されたコンデンサと、入力端子が前記ＲＳラッチ回路
の出力端子に接続され、出力端子が前記所定回路のリセ
ット端子に接続された第２インバータ回路と、を有して
成り、電源電圧が所定値に達して前記ｎｐｎ型トランジ
スタがオンすることで第１接続ノードの出力電圧がＬレ
ベルへ変遷し、それに遅れて前記ＲＳラッチ回路の出力
電圧がＨレベルとなった時点で、第１、第２スイッチを
オフするとともに、第３スイッチをオンする構成にする
とよい。 【０００９】 【発明の実施の形態】図１は本発明に係るパワーオンリ
セット回路の一構成例を示す回路図である。パワーオン
リセット回路１は、電源投入時にリセット信号を生成し
て、ロジック回路２を初期化する回路であり、本図に示
すように、抵抗Ｒ１、Ｒ２と、スイッチＳ１、Ｓ２、Ｓ
３と、ダイオードＤ１と、ｎｐｎ型バイポーラトランジ
スタＱ１と、インバータ回路Ｉ１、Ｉ２、Ｉ３と、ナン
ド回路Ｎ１、Ｎ２、Ｎ３と、コンデンサＣ１と、を有し
て成る。 【００１０】まず、パワーオンリセット回路１の構成に
ついて説明する。抵抗Ｒ１、Ｒ２の一端は、それぞれ電
源電圧ラインＬ１に接続されており、電源投入時には電
源電圧Ｖｃｃが印加される。抵抗Ｒ１の他端は、スイッ
チＳ１を介して、ダイオードＤ１のアノードに接続され
ており、ダイオードＤ１のカソードは、トランジスタＱ
１のベースに接続されている。抵抗Ｒ２の他端は、スイ
ッチＳ２を介して、トランジスタＱ１のコレクタに接続
されている。トランジスタＱ１のエミッタは、基準電圧
ラインＬ２に接続されている。なお、本実施形態では、
基準電圧ラインＬ２を接地電位ＧＮＤとしている。 【００１１】スイッチＳ２とトランジスタＱ１の接続ノ
ードＡは、ナンド回路Ｎ１の一入力端子に接続される一
方、スイッチＳ３を介して、基準電圧ラインＬ２にも接
続されている。また、接続ノードＡは、インバータ回路
Ｉ１、Ｉ２を介して、ナンド回路Ｎ１の他入力端子とナ
ンド回路Ｎ２の一入力端子にも接続されている。ナンド
回路Ｎ１の出力端子は、ナンド回路Ｎ３の一入力端子に
接続されており、ナンド回路Ｎ２、Ｎ３の出力端子は、
それぞれ互いの他入力端子に接続されている。すなわ
ち、インバータ回路Ｉ２とナンド回路Ｎ１、Ｎ２、Ｎ３
によって、セット優先のＲＳラッチ回路Ｌ１が構成され
ている。 【００１２】なお、インバータ回路Ｉ２の入力端子は、
ＲＳラッチ回路Ｌ１のセット端子Ｓに相当し、ナンド回
路Ｎ１の一入力端子は、ＲＳラッチ回路Ｌ１のリセット
端子Ｒに相当する。また、ナンド回路Ｎ２の出力端子
は、ＲＳラッチ回路Ｌ１の出力端子Ｑに相当する。 【００１３】ナンド回路Ｎ２の出力端子は、インバータ
回路Ｉ３を介して、ロジック回路２のリセット端子に接
続される一方、コンデンサＣ１を介して、基準電圧ライ
ンＬ２にも接続されている。また、ナンド回路Ｎ２の出
力端子は、スイッチＳ１、Ｓ２、Ｓ３の各制御端子にも
接続されている。 【００１４】なお、本実施形態のパワーオンリセット回
路１では、上記したスイッチＳ１、Ｓ２をｐチャネルＭ
ＯＳトランジスタで構成し、スイッチＳ３をｎチャネル
ＭＯＳトランジスタで構成している。 【００１５】次に、上記構成から成るパワーオンリセッ
ト回路１の動作について説明する。パワーオンリセット
回路１への電源投入直後の過渡期において、ＲＳラッチ
回路Ｌ１がセット優先であるとともにコンデンサＣ１の
電荷保存則により、スイッチＳ１、Ｓ２、Ｓ３の各制御
端子（ゲート端子）は、全てＬレベルとなっている。従
って、スイッチＳ１、Ｓ２は共にオンされ、スイッチＳ
３はオフされている。 【００１６】この状態で電源電圧ラインＬ１に電源電圧
Ｖｃｃが印加され始めると、接続ノードＡの電圧（以
下、出力電圧Ａと呼ぶ）は、電源電圧Ｖｃｃが閾値に達
してトランジスタＱ１がオンするまでの間、電源電圧Ｖ
ｃｃの立上がりに従って上昇する。このとき、ＲＳラッ
チ回路Ｌ１のセット端子Ｓ、リセット端子Ｒに印加され
る電圧（以下、入力電圧Ｓ、Ｒと呼ぶ）は、各々Ｌレベ
ル、ＨレベルとなるのでＲＳラッチ回路Ｌ１の出力端子
Ｑで得られる電圧（以下、出力電圧Ｑと呼ぶ）はＬレベ
ルのままとなる。従って、インバータ回路Ｉ３の出力電
圧（以下、出力電圧Ｂと呼ぶ）は、電源電圧Ｖｃｃの立
上がりに従って上昇する。また、スイッチＳ１、Ｓ２、
Ｓ３は初期状態を維持する。 【００１７】ただし、電源投入直後、ＲＳラッチ回路Ｌ
１の論理が不確定である期間には、出力電圧Ｑが意図せ
ずＨレベルとなることも考えられる。このような状態に
陥ると、スイッチＳ１、Ｓ２がオフ、スイッチＳ３がオ
ンとなるので、パワーオンリセット回路１が動作不能と
なってしまう。そこで、本実施形態のパワーオンリセッ
ト回路１は、ＲＳラッチ回路Ｌ１の出力端子Ｑにコンデ
ンサＣ１を接続した構成としている。 【００１８】このような構成とすることにより、ＲＳラ
ッチ回路Ｌ１の論理が不確定である期間に、出力電圧Ｑ
がＨレベルとなった場合でも、コンデンサＣ１の充電が
完了するまでは、スイッチＳ１、Ｓ２、Ｓ３の制御端子
に印加される電圧をＬレベルに維持することができる。
従って、コンデンサＣ１の充電時間が、ＲＳラッチ回路
Ｌ１の論理確定時間よりも長くなるように、コンデンサ
Ｃ１の容量値を設定すれば、パワーオンリセット回路１
が動作不能となる上記不具合を回避することができる。
また、ＣＭＯＳロジックの初期値を決めるために閾値電
圧を電源側または接地側に偏らせていた従来構成のパワ
ーオンリセット回路に比べて、ノイズに対する耐性を大
幅に向上することもできる。 【００１９】なお、ＲＳラッチ回路Ｌ１の論理不確定期
間は、電源立ち上がり初期のごく短い期間である。この
期間ではまだ電源電圧Ｖｃｃが低いために、ナンド回路
Ｎ２出力の電流供給能力は非常に低く、コンデンサＣ１
が小容量であっても充電に時間がかかるので、十分にＲ
Ｓラッチ回路Ｌ１の論理確定状態を作り出すことが可能
である。例えば、コンデンサＣ１の容量値を数ｐＦ〜数
１０ｐＦ程度と設定すれば、電源立ち上がり時間で約１
００ｍｓまで対応することができる。従って、コンデン
サＣ１を含むパワーオンリセット回路１を半導体装置内
部に集積化することは十分可能である。 【００２０】さらに電源電圧Ｖｃｃが上昇してトランジ
スタＱ１がオンすると、接続ノードＡが基準電圧ライン
Ｌ２と導通するため、出力電圧Ａは基準電圧（Ｌレベ
ル）へ変遷する。このとき、入力電圧Ｓ、Ｒは各々Ｈレ
ベル、Ｌレベルとなるので、出力電圧ＱはＨレベルとな
り、出力電圧Ｂは基準電圧（Ｌレベル）に変遷する。こ
の出力電圧Ｂの立下がりがロジック回路２のリセット信
号として用いられる。 【００２１】ここで、本実施形態のパワーオンリセット
回路１は、出力電圧ＡがＬレベルへ変遷し、それに遅れ
て出力電圧ＱがＨレベルとなった時点で、スイッチＳ
１、Ｓ２をオフする構成である。このような構成とする
ことにより、リセット信号生成後は、電源電圧ラインＬ
１から基準電圧ラインＬ２に定常電流が流れないので、
静消費電流の低減を図ることができる。 【００２２】さらに、本実施形態のパワーオンリセット
回路１は、スイッチＳ１、Ｓ２をオフすると同時に、ス
イッチＳ３をオンする構成である。このような構成とす
ることにより、スイッチＳ１、Ｓ２がオフされた後も、
出力電圧ＡはＬレベルに保持される。従って、ＲＳラッ
チ回路Ｌ１の論理は確定したままとなり、出力電圧Ｂが
Ｌレベルに維持される。 【００２３】また、前述した通り、本実施形態のパワー
オンリセット回路１は、ＲＳラッチ回路Ｌ１の出力端子
ＱにコンデンサＣ１を接続した構成であり、出力電圧Ｑ
の状態変化には所定の遅延が与えられている。従って、
本実施形態のパワーオンリセット回路１では、トランジ
スタＱ１がオンして出力電圧Ａが確実にＬレベルとなっ
た後に、スイッチＳ１、Ｓ２、Ｓ３のオン／オフ制御が
行われることになるので、確実にリセット信号を生成す
ることができる。 【００２４】続いて、電源電圧Ｖｃｃが瞬断した場合に
おける本実施形態のパワーオンリセット回路１の動作に
ついて説明する。図２はナンド回路Ｎ２の内部構成及び
その周辺部を示す回路図である。 【００２５】本図（ａ）に示すように、電源電圧Ｖｃｃ
の定常時、ナンド回路Ｎ２への入力電圧は共にＬレベル
となっている。よって、出力電圧ＱはＨレベルであり、
コンデンサＣ１には電荷が充電されている。 【００２６】ここで、ナンド回路Ｎ２を構成するＰチャ
ネルＭＯＳトランジスタＰ１、Ｐ２に着目すると、電源
電圧Ｖｃｃの瞬断時にはコンデンサＣ１のＱ点電位より
も電源電圧Ｖｃｃの電位が下がるため、コンデンサＣ１
の電荷は、本図（ｂ）に示すように、トランジスタＰ
１、Ｐ２のドレインを通って、電源電圧ラインに放電さ
れる。従って、本実施形態のパワーオンリセット回路１
では、電源電圧Ｖｃｃが瞬断した場合であっても、コン
デンサＣ１の放電が十分行われれば、電源投入の際とほ
ぼ同様の動作を行うことができる。 【００２７】なお、トランジスタＰ１、Ｐ２の放電能力
が不十分ならば、本図（ｃ）に示すように、ゲート電極
を電源電圧ラインに接続したＰチャネルＭＯＳトランジ
スタＰ３、…、Ｐｎを必要数追加すればよい。これらの
トランジスタＰ３、…、Ｐｎは、電源電圧Ｖｃｃの定常
時にはゲート電位が電源電圧Ｖｃｃなのでオフ状態であ
るが、電源電圧Ｖｃｃの瞬断時には前述と同じくＱ点電
位と電源電圧Ｖｃｃとの電位差によって放電パスを形成
する。 【００２８】 【発明の効果】上記で説明した通り、本発明に係るパワ
ーオンリセット回路は、電源投入時に所定回路を初期化
するためのリセット信号を生成するパワーオンリセット
回路において、電源電圧が閾値に達するまではその立上
がりに従って変化し、該電源電圧が前記閾値に達した時
点で所定値へ変遷する出力電圧を生成する電圧生成手段
と、該電圧生成手段の出力電圧が前記所定値へ変遷した
ときに出力状態が変化するラッチ手段と、前記電圧生成
手段の出力電圧が前記所定値へ変遷し前記ラッチ手段の
出力状態が変化した時点で、前記電圧生成手段への電流
供給を遮断する手段と、前記電圧生成手段の出力電圧を
前記所定値に遷移させる手段と、を有して成る構成であ
る。 【００２９】このような構成とすることにより、回路の
集積化、定常電流の削除、及びノイズに対する耐性向上
を、全て満足することが可能なパワーオンリセット回路
を提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明に係るパワーオンリセット回路の一例
を示す回路図である。 【図２】 ナンド回路Ｎ２の内部構成及びその周辺部を
示す回路図である。 【符号の説明】 １ パワーオンリセット回路 ２ ロジック回路 Ｒ１、Ｒ２ 抵抗 Ｓ１、Ｓ２、Ｓ３ スイッチ Ｄ１ ダイオード Ｑ１ ｎｐｎ型バイポーラトランジスタ Ｉ１、Ｉ２、Ｉ３ インバータ回路 Ｎ１、Ｎ２、Ｎ３ ナンド回路 ＦＦ１ ＳＲフリップフロップ回路 Ｃ１ コンデンサ Ｌ１ 電源電圧ライン（Ｖｃｃ） Ｌ２ 基準電圧ライン（ＧＮＤ） Ｐ１、Ｐ２、Ｐ３、…、Ｐｎ ＰチャネルＭＯＳトラ
ンジスタ
を示す回路図である。 【図２】 ナンド回路Ｎ２の内部構成及びその周辺部を
示す回路図である。 【符号の説明】 １ パワーオンリセット回路 ２ ロジック回路 Ｒ１、Ｒ２ 抵抗 Ｓ１、Ｓ２、Ｓ３ スイッチ Ｄ１ ダイオード Ｑ１ ｎｐｎ型バイポーラトランジスタ Ｉ１、Ｉ２、Ｉ３ インバータ回路 Ｎ１、Ｎ２、Ｎ３ ナンド回路 ＦＦ１ ＳＲフリップフロップ回路 Ｃ１ コンデンサ Ｌ１ 電源電圧ライン（Ｖｃｃ） Ｌ２ 基準電圧ライン（ＧＮＤ） Ｐ１、Ｐ２、Ｐ３、…、Ｐｎ ＰチャネルＭＯＳトラ
ンジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B054 BB01 DD02
5J055 AX12 AX21 AX47 BX41 CX24
DX22 DX73 DX83 EX06 EX07
EY01 EY10 EY12 EY17 EY21
EZ25 EZ32 EZ43 FX18 GX01
GX02
5M024 AA04 AA22 AA58 BB27 BB32
GG12 HH09 HH11 PP01 PP02
PP03
Claims (1)
- 【特許請求の範囲】 【請求項１】電源投入時に所定回路を初期化するための
リセット信号を生成するパワーオンリセット回路におい
て、 電源電圧が閾値に達するまではその立上がりに従って変
化し、該電源電圧が前記閾値に達した時点で所定値へ変
遷する出力電圧を生成する電圧生成手段と、該電圧生成
手段の出力電圧が前記所定値へ変遷したときに出力状態
が変化するラッチ手段と、前記電圧生成手段の出力電圧
が前記所定値へ変遷し前記ラッチ手段の出力状態が変化
した時点で、前記電圧生成手段への電流供給を遮断する
手段と、前記電圧生成手段の出力電圧を前記所定値に遷
移させる手段と、を有して成ることを特徴とするパワー
オンリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349578A JP3770824B2 (ja) | 2001-11-15 | 2001-11-15 | パワーオンリセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349578A JP3770824B2 (ja) | 2001-11-15 | 2001-11-15 | パワーオンリセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152515A true JP2003152515A (ja) | 2003-05-23 |
| JP3770824B2 JP3770824B2 (ja) | 2006-04-26 |
Family
ID=19162226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349578A Expired - Fee Related JP3770824B2 (ja) | 2001-11-15 | 2001-11-15 | パワーオンリセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770824B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764099B2 (en) | 2006-05-30 | 2010-07-27 | Elpida Memory, Inc. | Semiconductor integrated circuit device |
| CN107634744A (zh) * | 2017-10-12 | 2018-01-26 | 宁波德晶元科技有限公司 | 一种复位延迟电路 |
| JP2021103116A (ja) * | 2019-12-25 | 2021-07-15 | アルプスアルパイン株式会社 | リセット装置、回路装置及びリセット方法 |
| US11736094B2 (en) | 2019-10-18 | 2023-08-22 | Fuji Electric Co., Ltd. | Filter circuit and semiconductor device |
-
2001
- 2001-11-15 JP JP2001349578A patent/JP3770824B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764099B2 (en) | 2006-05-30 | 2010-07-27 | Elpida Memory, Inc. | Semiconductor integrated circuit device |
| CN107634744A (zh) * | 2017-10-12 | 2018-01-26 | 宁波德晶元科技有限公司 | 一种复位延迟电路 |
| US11736094B2 (en) | 2019-10-18 | 2023-08-22 | Fuji Electric Co., Ltd. | Filter circuit and semiconductor device |
| JP2021103116A (ja) * | 2019-12-25 | 2021-07-15 | アルプスアルパイン株式会社 | リセット装置、回路装置及びリセット方法 |
| JP7297658B2 (ja) | 2019-12-25 | 2023-06-26 | アルプスアルパイン株式会社 | リセット装置、回路装置及びリセット方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3770824B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181173B1 (en) | Power-on reset circuit | |
| CN102761322B (zh) | 上电复位电路及其复位方法 | |
| US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
| JP4852598B2 (ja) | 集積回路、電子デバイス及び集積回路制御方法 | |
| JP4673252B2 (ja) | 電池充電回路、携帯電子機器、及び半導体集積回路 | |
| EP0701327B1 (en) | BiCMOS push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| US7084697B2 (en) | Charge pump circuit capable of completely cutting off parasitic transistors | |
| KR20040019861A (ko) | 반도체 장치 | |
| EP1034619B1 (en) | Zero power power-on-reset circuit | |
| JP2009266121A (ja) | レギュレータ | |
| JP3770824B2 (ja) | パワーオンリセット回路 | |
| JP4124562B2 (ja) | Ｒｃ時定数回路 | |
| JP3311751B2 (ja) | 低電力型電圧感知回路 | |
| KR100323987B1 (ko) | 집적회로 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| JP3389174B2 (ja) | 入力保護回路 | |
| CN115118262B (zh) | 上电复位电路 | |
| JP2014116925A (ja) | パワーオンリセット回路 | |
| JP4576199B2 (ja) | 降圧電圧出力回路 | |
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| US20020000852A1 (en) | Reset circuit | |
| JP2859898B2 (ja) | チョッパ型コンパレータ | |
| CN115061526A (zh) | 一种上电掉电电路、芯片及电子设备 | |
| JPH0629807A (ja) | パワーオンリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |