JP2003152506A - データ保持装置およびデータ保持装置を有する電子回路 - Google Patents

Abstract

(57)【要約】 【課題】 電源が遮断されてもデータを保持することが
できる実用的な装置であって、かつ、データ復元の際の
検出マージンが大きく信頼性の高いデータ保持装置など
を提供する。 【解決手段】 データ保持装置１は、データラッチ回路
３および合成コンデンサ５を備えている。強誘電体コン
デンサ１７，１９にデータを不揮発的に記憶させること
ができる。強誘電体コンデンサ１７，１９を直列に接続
した合成コンデンサ５の両端に電源電圧ＶＤＤに等しい
電圧を印加し、このとき接続ノード５ａに生ずる電圧を
検出してデータを復元するようにしている。このため、
検出マージンを極めて大きくすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はデータ保持装置等
に関し、特に、データを揮発的に保持するデータ保持回
路、を有するデータ保持装置等に関する。

【０００２】

【従来の技術】ラッチ回路などの順序回路に用いられる
データ保持回路として、たとえば、２つのインバータを
直列にループ状に接続した回路が知られている。しか
し、このようなデータ保持回路は、通常、データを揮発
的にしか保持できないため、電源が遮断されるとデータ
が失われてしまう。つまり、電源を再投入しても、電源
遮断前のデータを復元することができない。

【０００３】したがって、たとえば、このような順序回
路を利用したシーケンス処理を何らかの理由により中断
する場合、データを保持しておくためには電源をＯＮに
したままにしなければならないので、その分、電力を消
費する。また、停電事故等によりシーケンス処理が中断
された場合、最初から処理をやり直さなければならず、
時間的ロスが大きい。

【０００４】このような問題を解決するために、強誘電
体を用いた種々の回路、たとえば、特開２０００−７７
９８６号公報、特開２０００−１２４７７６号公報、特
開２０００−３３１４８２号公報、特開２００１−９４
４１２号公報に示すような回路が提案されている。

【０００５】

【発明が解決しようとする課題】特開２０００−７７９
８６号公報、特開２０００−３３１４８２号公報または
特開２００１−９４４１２号公報には、いわゆるMFMIS
（金属／強誘電体／金属／絶縁体／半導体）型FET（電
解効果トランジスタ）に代表される強誘電体トランジス
タを、不揮発性記憶素子として利用する技術が開示され
ている。しかし、強誘電体トランジスタを実用に供する
には解決すべき課題が残されており、未だ実用化に至っ
ていない。

【０００６】一方、特開２０００−１２４７７６号公報
または特開２００１−９４４１２号公報においては、実
用上多く用いられている強誘電体コンデンサを、不揮発
性記憶素子として利用する技術が開示されている。しか
しながら、当該公報においては、強誘電体コンデンサと
ともに、寄生容量を負荷容量として利用して、データを
復元するようにしている。寄生容量は、その容量値を設
計通りに実現するのが困難で、製造過程における誤差も
大きいため、データを復元する際の検出マージンを確保
することが難しい。

【０００７】また、仮に負荷容量として専用のコンデン
サを別途設けたとしても、負荷容量自体はデータを不揮
発的に記憶する訳ではなく、製造工程のバラツキもある
ことから、データ復元の際の検出マージンの増加を期待
するのは難しい。

【０００８】この発明は、このような従来のデータ保持
回路の問題点を解消し、電源が遮断されてもデータを保
持することができる実用的な装置であって、かつ、デー
タ復元の際の検出マージンが大きく信頼性の高いデータ
保持装置などを提供することを目的とする。

【０００９】

【課題を解決するための手段、発明の作用および効果】
請求項１のデータ保持装置は、データを揮発的に保持す
るデータ保持回路と、相互に独立的に信号付与可能な一
対の信号線と、直列に接続された一対の強誘電体コンデ
ンサにより構成された合成コンデンサであって、その接
続ノードはデータ保持回路の記憶ノードに接続され、そ
の両端は一対の信号線に別々に接続された、合成コンデ
ンサとを備え、少なくとも電力供給停止前に、一対の信
号線に所定の書き込み用信号を付与することにより、デ
ータ保持回路に保持されているデータに対応した分極状
態を、一対の強誘電体コンデンサにそれぞれ保持させ、
電力供給再開時に、一対の信号線に異なる電位の一対の
読み出し用信号を付与することにより、合成コンデンサ
の接続ノードに生ずる電位に基づいて、データ保持回路
にデータを復元すること、を特徴とする。

【００１０】したがって、データの復元に、寄生コンデ
ンサを用いるのではなく一対の強誘電体コンデンサを用
いているので、設計通りに製造するのが容易であり、製
造工程における誤差も少ない。したがって、電源復帰時
におけるデータ復元の信頼性が高い。

【００１１】データ保持回路の記憶ノードのデータに対
応する一対の分極状態を一対の強誘電体コンデンサにそ
れぞれ保持させている。そして、データを読み出す際に
は、異なる電位を有する一対の読み出し用信号を合成コ
ンデンサの両端に印加し、一対の強誘電体コンデンサに
保持されている一対の分極状態によって合成コンデンサ
の接続ノードに生ずる電圧に基づいてデータを復元する
ようにしている。このため、１つの強誘電体コンデンサ
にのみデータを保持させる場合に比べ、データ復元の際
の検出マージンを大きくすることができる。

【００１２】すなわち、電源が遮断されてもデータを保
持することができる実用的な装置であって、かつ、デー
タ復元の際の検出マージンが大きく信頼性の高いデータ
保持装置を実現することができる。

【００１３】請求項２のデータ保持装置においては、一
対の強誘電体コンデンサの飽和電圧を、それぞれ、デー
タ保持回路におけるデータの振幅電圧の実質的に１／２
以下とし、所定の書き込み用信号として、一対の信号線
に、共に、データ保持回路におけるデータの振幅電圧の
範囲内の電圧を付与し、一対の読み出し用信号として、
データ保持回路における高レベルデータの電位と実質的
に同じ電位を一方の信号線に付与するとともに、データ
保持回路における低レベルデータの電位と実質的に同じ
電位を他方の信号線に付与すること、を特徴とする。

【００１４】また、請求項３のデータ保持装置において
は、一対の強誘電体コンデンサの飽和電圧を、それぞ
れ、データ保持回路におけるデータの振幅電圧と実質的
に同等以下とし、所定の書き込み用信号として、一対の
信号線に、共に、データ保持回路における高レベルデー
タの電位と実質的に同じ電位を上端電位としデータ保持
回路における低レベルデータの電位と実質的に同じ電位
を下端電位とするパルス信号を付与し、一対の読み出し
用信号として、データ保持回路における高レベルデータ
の電位と実質的に同じ電位を一方の信号線に付与すると
ともに、データ保持回路における低レベルデータの電位
と実質的に同じ電位を他方の信号線に付与すること、を
特徴とする。

【００１５】したがって、請求項２，３のデータ記憶装
置においては、一対の信号線に書き込み用信号を付与す
ることにより、データ保持回路に保持されているデータ
に対応した一対の電圧であって強誘電体コンデンサの飽
和電圧以上の電圧を一対の強誘電体コンデンサにそれぞ
れ印加することができる。このため、データに対応した
一対の残留分極を、確実に、一対の強誘電体コンデンサ
のそれぞれに生じさせることができる。

【００１６】また、一対の信号線に読み出し用信号を付
与することにより、データ保持回路のデータの振幅電圧
と実質的に同じ電圧を合成コンデンサに印加することが
できる。このため、合成コンデンサの接続点には、デー
タに対応したマージンの大きい電圧が生ずる。

【００１７】請求項４のデータ保持装置においては、所
定の書き込み用信号を、電力供給中、前記一対の信号線
に定常的に付与すること、を特徴とする。したがって、
電源遮断の際に信号線に特別の動作をさせる必要がない
から、回路の単純化を図ることができる。

【００１８】請求項５のデータ保持装置においては、所
定の書き込み用信号を、電力供給停止前の一定期間に限
り付与することを特徴とする。したがって、通常動作に
おいて強誘電体コンデンサの分極反転はほとんど生じな
いから、強誘電体コンデンサの書き換え可能回数が低
く、品質がよくない場合でも、その劣化を低減すること
ができる。

【００１９】請求項６のデータ保持装置においては、デ
ータ保持回路は、直列にループ状に接続可能な一対のイ
ンバータ回路を含み、合成コンデンサの接続ノードを、
一対のインバータ回路のうちいずれかのインバータ回路
の入力ノードに接続することを特徴とする。

【００２０】したがって、一般的に用いられる揮発性の
データ保持回路において、合成コンデンサの接続ノード
が接続されたインバータ回路の出力を、確実に、電源遮
断前の状態に戻すことが可能となる。

【００２１】請求項７のデータ保持装置においては、一
対のインバータ回路のうち帰還路に配置されたインバー
タ回路の出力ノードは、帰還信号継断用ゲートを介し
て、主信号路に配置されたインバータ回路の入力ノード
に接続され、合成コンデンサの接続ノードは、主信号路
に配置されたインバータ回路の入力ノードに接続され、
電力供給再開時に、帰還信号継断用ゲートを断状態とし
たまま一対の読み出し用信号を一対の信号線に付与し、
その後、帰還信号継断用ゲートを継状態とするよう構成
すること、を特徴とする。

【００２２】電力供給再開時には、帰還路に配置された
インバータ回路の出力が不安定になっているから、この
ような出力が主信号路に配置されたインバータ回路の入
力ノードに入力されるのを遮断するようにしているので
ある。したがって、電力供給再開時の初期において、主
信号路に配置されたインバータ回路の入力ノードには、
一対の読み出し用信号により合成コンデンサの接続ノー
ドに発生した電位のみが与えられる。このようにして、
電力供給再開時における信号の競合を回避することで、
データ復元の信頼性をさらに高めることができる。

【００２３】また、ラッチ回路に一般的に用いられる帰
還信号継断用ゲートを利用して、電力供給再開時におけ
る信号の競合を回避するようにしているので、たとえ
ば、一対のインバータ回路の電源を電力供給再開時に別
々に制御したりすることなく、信号の競合を回避するこ
とができる。このため、回路構成を単純にすることがで
きる。

【００２４】請求項８のデータ保持装置を有する電子回
路は、請求項１ないし７のいずれかのデータ保持装置を
用いた電子回路であって、信号を継断するための信号継
断用ゲートであって当該データ保持装置に保持されたデ
ータに基づいて継断制御される信号継断用ゲートを備え
たことを特徴とする。

【００２５】したがって、たとえば、ＤＰＧＡ（Dynami
c Programmed Gate Array）のように大規模な論理回路
を有する電子回路における論理回路ブロック同士を接続
する信号継断用ゲートを、当該データ保持装置に保持さ
れたデータに基づいて継断制御するようにしておけば、
電源遮断時においても確実に継断情報を保持しているか
ら、低消費電力化等に特に有効である。

【００２６】

【発明の実施の形態】図１は、この発明の一実施形態に
よるデータ保持装置１を示す回路図である。データ保持
装置１は、データ保持回路であるデータラッチ回路３お
よび合成コンデンサ５を備えている。

【００２７】データラッチ回路３は、直列にループ状に
接続可能な一対のインバータ回路７，９を備えている。
帰還路に配置されたインバータ回路９の出力ノード９ｂ
は、帰還信号継断用ゲートであるトランスファゲート１
１を介して、主信号路に配置されたインバータ回路７の
入力ノード７ａに接続されている。トランスファゲート
１１は、クロック信号線ＣＬ2およびクロック信号線Ｃ
Ｌ2の反転信号線であるクロック信号線ＣＬ2Ｂによって
制御される。インバータ回路７の出力ノード７ｂは、直
接、インバータ回路９の入力ノード９ａに接続されてい
る。

【００２８】データ入力線Ｄin1に与えられたデータ
は、インバータ回路１３およびトランスファゲート１５
を介して、インバータ回路７の入力ノード７ａに与えら
れる。トランスファゲート１５は、クロック信号線ＣＬ
1およびクロック信号線ＣＬ1の反転信号線であるクロッ
ク信号線ＣＬ1Ｂによって制御される。

【００２９】インバータ回路７の出力ノード７ｂ、入力
ノード７ａは、それぞれ、データラッチ回路の記憶ノー
ドに対応する。出力ノード７ｂ、出力ノード９ｂには、
それぞれ、データ出力線Ｄout1およびデータ出力線Ｄou
t1の反転信号線であるデータ出力線Ｄout1Ｂが接続され
ている。

【００３０】合成コンデンサ５は、直列に接続された一
対の強誘電体コンデンサ１７，１９により構成され、合
成コンデンサ５の接続ノード５ａはインバータ回路７の
入力ノード７ａに接続され、合成コンデンサ５の両端は
一対の読み書き用の信号線であるプレートラインＰＬ
1、ＰＬ2に、別々に接続されている。プレートラインＰ
Ｌ1、ＰＬ2に対しては、相互に独立的に信号を付与する
ことができる。

【００３１】少なくともデータ保持装置１への電力供給
停止前に、プレートラインＰＬ1、ＰＬ2に所定の書き込
み用信号を付与することにより、データラッチ回路３に
保持されているデータに対応した相互に逆方向の一対の
分極状態を、一対の強誘電体コンデンサ１７，１９にそ
れぞれ保持させるよう構成している。

【００３２】また、データ保持装置１への電力供給再開
時に、プレートラインＰＬ1、ＰＬ2に所定の異なる電位
を有する一対の読み出し用信号を付与することにより合
成コンデンサ５の接続ノード５ａに生ずる電位Ｖiに基
づいて、データラッチ回路３にデータを復元するよう構
成している。

【００３３】なお、データラッチ回路３におけるデータ
の高レベルデータ（論理“Ｈ”）の電位および低レベル
データ（論理“Ｌ”）の電位は、それぞれ電源電圧ＶＤ
Ｄ、接地電位ＧＮＤと同一となっている。したがって、
データラッチ回路３におけるデータの振幅電圧は、電源
電圧ＶＤＤに等しい。

【００３４】図２は、図１に示すデータ保持装置１の動
作を説明するためのタイミングチャートである。図３Ａ
〜図３Ｂおよび図４は、図２に示すタイミングチャート
に対応した、強誘電体コンデンサ１７，１９の分極状態
を説明するための図面である。図１〜図４を参照しつ
つ、データ保持装置１の動作を説明する。

【００３５】図２に示すように、通常動作時５１におい
ては、クロック信号線ＣＬ1に所定のクロックパルスが
付与され、クロック信号線ＣＬ2には、クロック信号線
ＣＬ1に付与されるクロックパルスを反転したクロック
パルスが付与されている。プレートラインＰＬ1、ＰＬ2
には、共に、電源電圧ＶＤＤと接地電圧ＧＮＤの間の電
圧（たとえば、電源電圧ＶＤＤの約１／２の電圧）が付
与されている。

【００３６】図１に示すように、データ入力線Ｄin1か
ら入力されたデータはインバータ回路１３により反転さ
れ、クロック信号線ＣＬ1に付与されたクロックパルス
の立ち下がりでラッチされ、このクロックパルスがロー
レベルの間、データラッチ回路３に保持される。

【００３７】図３Ａは、通常動作時５１における強誘電
体コンデンサ１７，１９の分極状態（図では、分極状態
と等価な電荷で表現している）と電圧との関係を示す図
面である。強誘電体コンデンサ１７，１９は、互いに近
くに配置されるため同一特性になる。強誘電体コンデン
サ１７，１９の飽和電圧は、共に、データラッチ回路３
におけるデータの振幅電圧の実質的に１／２、すなわ
ち、１／２・ＶＤＤである。なお、強誘電体コンデンサ
１７，１９の飽和電圧は、データの振幅電圧の１／２よ
りも小さければ問題ない。この場合、プレートラインＰ
Ｌ1、ＰＬ2にかけることのできる電圧の適用範囲は広く
なる。

【００３８】図３Ａにおいては、強誘電体コンデンサ１
７，１９については、電圧は、プレートラインＰＬ1、
ＰＬ2を基準とした場合における接続ノード５ａの電圧
であり、プレートラインＰＬ1、ＰＬ2よりも接続ノード
５ａの電圧が高い場合の分極方向を正としている。

【００３９】したがって、通常動作時５１においては、
データ出力線Ｄout1Ｂのデータ値（すなわち、インバー
タ回路７の入力ノード７ａ側のデータ）が“Ｈ”か
“Ｌ”かによって、強誘電体コンデンサ１７，１９の分
極状態はＰ3またはＰ4となる。

【００４０】この状態において電源が遮断されると（図
２の５３参照）、図３Ｂに示すように、時間の経過とと
もに、強誘電体コンデンサ１７，１９の分極状態は、Ｐ
3からＰ1へ（または、Ｐ4からＰ2へ）移る。

【００４１】図２に示すように電源が再投入されると
（図２の５５参照）、まず、プレートラインＰＬ1、Ｐ
Ｌ2に、それぞれ、電源電圧ＶＤＤ、接地電位ＧＮＤが
与えられる。これにより、たとえば、電源遮断直前にデ
ータ出力線Ｄout1Ｂのデータが“Ｈ”であったとする
と、図４に示すように、強誘電体コンデンサ１９の分極
状態は、Ｐ1からＰ7へ移り。強誘電体コンデンサ１７の
分極状態は、Ｐ1からＰ5へ移る。

【００４２】Ｐ1とＰ5との電位差をＶ1H、Ｐ1とＰ7との
電位差をＶ2H、Ｐ1とＰ5との電荷の差をＱ1H、Ｐ1とＰ7
との電荷の差をＱ2H、とすると、Ｐ1、Ｐ7は、Ｖ2H＋Ｖ
1H＝ＶＤＤかつＱ2H−Ｑ1H＝０を満足することになる。

【００４３】したがって、電源遮断直前にデータ出力線
Ｄout1Ｂのデータが“Ｈ”であったとすると、電源が再
投入された場合、合成コンデンサ５の接続ノード５ａの
電位Ｖiは、図４に示すＶ2Hとなる。一方、電源遮断直
前にデータ出力線Ｄout1Ｂのデータが“Ｌ”であったと
すると、電源が再投入された場合、合成コンデンサ５の
接続ノード５ａの電位ＶiはＶ2Lとなる。

【００４４】その後、図２に示すように、クロック信号
線ＣＬ2を立ち上げることにより、接続ノード５ａの電
位Ｖiは、その電位がＶ2HであったかＶ2Lであったかに
より、論理“Ｈ”の電位（ＶＤＤ）または論理“Ｌ”の
電位（ＧＮＤ）になる。このようにして、電源遮断直前
にデータラッチ回路３に保持されていたデータを復元す
ることができる。その後、クロック信号線ＣＬ1、ＣＬ2
およびプレートラインＰＬ1，ＰＬ2を通常動作時１の状
態に戻す。

【００４５】このように、同一特性の一対の強誘電体コ
ンデンサによりラッチデータを復元するようにしている
ため、検出マージンを極めて大きくすることができる。

【００４６】つぎに図５は、この発明の他の実施形態に
よるデータ保持装置の動作を説明するためのタイミング
チャートである。このデータ保持装置の回路構成は図１
に示すデータ保持装置１と同じであるので、説明を省略
する。

【００４７】この実施形態によるデータ保持装置と図２
に示すタイミングチャートで示されるデータ保持装置１
とは、プレートラインＰＬ1、ＰＬ2に付与する書き込み
用信号が異なるのみである。

【００４８】すなわち、図２および図５のいずれの場合
も、通常動作時５１に、書き込み用信号（電源電圧ＶＤ
Ｄの約１／２の電圧）をプレートラインＰＬ1、ＰＬ2に
付与するようにしているが、図２に示す実施形態におい
ては、書き込み用信号を定常的に付与しているのに対
し、図５に示す実施形態においては、書き込み用信号
を、電力供給停止前の一定期間に限り付与するようにし
ている。すなわち、図５に示す実施形態においては、電
力供給停止直前のデータ保持期間（クロックパルスＣＬ
2が論理“Ｈ”となる期間）に同調させて、書き込み用
信号を付与するようにしている。

【００４９】このようにすれば、強誘電体コンデンサ１
７，１９の分極反転は、通常動作時５１には起きないの
で、強誘電体コンデンサ１７，１９の劣化を低減するこ
とができる。また、分極反転が起きなければ、強誘電体
コンデンサ１７，１９の容量値は小さい状態であるた
め、高速動作が可能になる。

【００５０】つぎに、図６は、この発明のさらに他の実
施形態によるデータ保持装置の動作を説明するためのタ
イミングチャートである。このデータ保持装置の回路構
成も図１に示すデータ保持装置１と同じであるので、説
明を省略する。図７Ａ〜図７Ｃおよび図８は、図６に示
すタイミングチャートにおける強誘電体コンデンサ１
７，１９の分極状態を説明するための図面である。

【００５１】この実施形態によるデータ保持装置と図２
に示すタイミングチャートで示されるデータ保持装置１
とは、強誘電体コンデンサ１７，１９の飽和電圧および
プレートラインＰＬ1、ＰＬ2に付与する書き込み用信号
が異なる。

【００５２】すなわち、図６に示す実施形態において
は、書き込み用信号として電源電圧ＶＤＤを上端電位と
し接地電位ＧＮＤを下端電位とするパルス信号を付与す
るようにしている。より詳しく説明すれば、データラッ
チ回路３におけるデータ保持期間（クロックパルスＣＬ
2が論理“Ｈ”となる期間）に同期させたパルス信号
を、書き込み用信号としてプレートラインＰＬ1、ＰＬ2
に付与するようにしている。

【００５３】また、強誘電体コンデンサ１７，１９の飽
和電圧は、図７Ａ〜図７Ｃおよび図８に示すように、共
に、データラッチ回路３におけるデータの振幅電圧ＶＤ
Ｄと実質的に同一である。なお、強誘電体コンデンサ１
７，１９の飽和電圧は、振幅電圧ＶＤＤより小さければ
問題ない。

【００５４】したがって、通常動作時５１において、強
誘電体コンデンサ１７，１９の分極状態は、インバータ
回路７の入力ノード７ａ側のデータが“Ｈ”のまま変わ
らない場合には図７Ａに示す経路６１に沿って変化し、
入力ノード７ａ側のデータが“Ｌ”のまま変わらない場
合には経路６３に沿って変化するが、いずれの場合に
も、残留分極の値は変わらない。

【００５５】インバータ回路７の入力ノード７ａ側のデ
ータが“Ｈ”から“Ｌ”に変化した場合には図７Ｂに示
す経路６５ａ〜６５ｂに沿って変化する。すなわち、プ
レートラインＰＬ1、ＰＬ2が接地電位でデータが“Ｈ”
から“Ｌ”に変化すれば、Ｐ13からＰ11の状態となり、
プレートラインＰＬ1、ＰＬ2が電源電位になった瞬間に
Ｐ14の状態となり、その後、プレートラインＰＬ1、Ｐ
Ｌ2が接地電位に戻るとＰ12の状態となる。

【００５６】入力ノード７ａ側のデータが“Ｌ”から
“Ｈ”に変化した場合には図７Ｃに示す経路６７ａ〜６
７ｂに沿って変化する。すなわち、プレートラインＰＬ
1、ＰＬ2が接地電位でデータが“Ｌ”から“Ｈ”に変化
すれば、Ｐ12からＰ13の状態となり、プレートラインＰ
Ｌ1、ＰＬ2が電源電位になった瞬間にＰ11の状態とな
り、その後、プレートラインＰＬ1、ＰＬ2が接地電位に
戻るとＰ13の状態となる。

【００５７】この状態において電源が遮断されると（図
６の５３参照）、時間の経過とともに、強誘電体コンデ
ンサ１７，１９の分極状態は、図７Ａに示すＰ11または
Ｐ12へ移る。

【００５８】図８は、電源が再投入されたときの、強誘
電体コンデンサ１７，１９の分極状態を示す図面であ
る。

【００５９】図６に示すように電源が再投入されると、
（図６の５５参照）、プレートラインＰＬ1、ＰＬ2に、
それぞれ、電源電圧ＶＤＤ、接地電位ＧＮＤが与えられ
る。これにより、たとえば、電源遮断直前にデータ出力
線Ｄout1Ｂのデータが“Ｈ”であったとすると、図８に
示すように、強誘電体コンデンサ１９の分極状態は、Ｐ
11からＰ17へ移り。強誘電体コンデンサ１７の分極状態
は、Ｐ11からＰ15へ移る。

【００６０】したがって、図４の場合と同様に、電源遮
断直前にデータ出力線Ｄout1Ｂのデータが“Ｈ”であっ
たとすると、電源が再投入された場合、合成コンデンサ
５の接続ノード５ａの電位Ｖiは図８に示すＶ2Hとな
る。一方、電源遮断直前にデータ出力線Ｄout1Ｂのデー
タが“Ｌ”であったとすると、電源が再投入された場
合、合成コンデンサ５の接続ノード５ａの電位Ｖiは図
８に示すＶ2Lとなる。その後の動作は、図２に示す実施
形態の場合と同様である。

【００６１】つぎに図９は、この発明のさらに他の実施
形態によるデータ保持装置の動作を説明するためのタイ
ミングチャートである。このデータ保持装置の回路構成
は図１に示すデータ保持装置１と同じであるので、説明
を省略する。

【００６２】この実施形態によるデータ保持装置と図６
に示すタイミングチャートで示されるデータ保持装置と
は、プレートラインＰＬ1、ＰＬ2に付与する書き込み用
信号を付与するタイミングが異なるのみである。

【００６３】すなわち、図６に示す実施形態において
は、書き込み用信号を定常的に付与しているのに対し、
図９に示す実施形態においては、図５に示す実施形態の
場合と同様に、電力供給停止直前のデータ保持期間（ク
ロックパルスＣＬ2が論理“Ｈ”となる期間）に同調さ
せて、書き込み用信号を付与するようにしている。

【００６４】このようにすれば、図５に示す実施形態の
場合と同様、強誘電体コンデンサ１７，１９の分極反転
は通常動作時５１には起きないから、強誘電体コンデン
サ１７，１９の劣化を低減することができる。また、図
５に示す実施形態の場合と同様に、高速動作が可能にな
る。

【００６５】つぎに、図１０は、この発明のさらに他の
実施形態によるデータ保持装置の動作を説明するための
タイミングチャートである。このデータ保持装置の回路
構成も図１に示すデータ保持装置１と同じであるので、
説明を省略する。図１１Ａ〜Ｃは、図１０に示すタイミ
ングチャートにおける強誘電体コンデンサ１７の分極状
態を説明するための図面である。

【００６６】この実施形態によるデータ保持装置と図６
に示すタイミングチャートで示されるデータ保持装置と
は、プレートラインＰＬ1に付与する書き込み用信号が
異なるのみである。

【００６７】すなわち、図１０に示す実施形態において
は、書き込み用信号として、図６に示すプレートライン
ＰＬ1に付与されるパルス信号を反転したパルス信号を
付与するようにしている。

【００６８】通常動作時５１において、強誘電体コンデ
ンサ１７の分極状態は、インバータ回路７の入力ノード
７ａ側のデータが“Ｈ”のまま変わらない場合には図１
１Ａに示す経路７１に沿って変化し、入力ノード７ａ側
のデータが“Ｌ”のまま変わらない場合には経路７３に
沿って変化するが、いずれの場合にも、残留分極の値は
変わらない。

【００６９】インバータ回路７の入力ノード７ａ側のデ
ータが“Ｈ”から“Ｌ”に変化した場合には図１１Ｂに
示す経路７５ａ〜７５ｂに沿って変化する。すなわち、
プレートラインＰＬ1が電源電位でデータが“Ｈ”から
“Ｌ”に変化すれば、Ｐ11からＰ14の状態となり、プレ
ートラインＰＬ1が接地電位になった瞬間にＰ12の状態
となり、その後、プレートラインＰＬ1が電源電位に戻
るとＰ14の状態となる。

【００７０】入力ノード７ａ側のデータが“Ｌ”から
“Ｈ”に変化した場合には図１１Ｃに示す経路７７ａ〜
７７ｂに沿って変化する。すなわち、プレートラインＰ
Ｌ1が電源電位でデータが“Ｌ”から“Ｈ”に変化すれ
ば、Ｐ14からＰ12の状態となり、プレートラインＰＬ1
が接地電位になった瞬間にＰ13の状態となり、その後、
プレートラインＰＬ1が電源電位に戻るとＰ11の状態と
なる。

【００７１】なお、図１０に示す実施形態における強誘
電体コンデンサ１９の分極状態は、図６に示す実施形態
の場合と同様に、図７Ａ〜図７Ｃで表すことができる。

【００７２】その後の動作は、図６に示す実施形態の場
合と同様である。

【００７３】図１０に示す実施形態においては、書き込
み用信号を定常的に付与しているが、図５に示す実施形
態の場合と同様に、電力供給停止直前のデータ保持期間
（クロックパルスＣＬ2が論理“Ｈ”となる期間）に同
調させて、書き込み用信号を付与するようにすることも
できる。

【００７４】このようにすれば、図５に示す実施形態の
場合と同様、通常動作時５１における強誘電体コンデン
サ１７，１９の分極反転がほとんど生じないから、強誘
電体コンデンサ１７，１９の劣化の低減および動作のス
ピードアップを図ることができる。

【００７５】つぎに、図１２に、この発明のさらに他の
実施形態によるデータ保持装置を有する電子回路１０１
の構成を示す。この電子回路１０１は、メモリブロック
１０３，論理ブロック１０５ａ、１０５ｂ、…、信号継
断用ゲートであるトランスファゲート１０７ａ、１０７
ｂ、…を備えており、たとえば、ＤＰＧＡ（DynamicPro
grammed Gate Array）として実現することができる。

【００７６】論理ブロック１０５ａ、１０５ｂ、…は、
それぞれ、複数の論理素子により構成されている。論理
ブロック１０５ａ、１０５ｂ、…は、相互に、トランス
ファゲート１０７ａ、１０７ｂ、…を介して、接続可能
となっている。

【００７７】メモリブロック１０３は、図１に示すデー
タ保持装置１（図２のタイミングチャートに対応するデ
ータ保持装置）と同様の回路を複数備えている。たとえ
ば、データ入力線Ｄin1に与えられたデータは、メモリ
ブロック１０３を構成する１つのデータ保持装置１に保
持されるとともに、データ出力線Ｄout1、Ｄout1Ｂを介
して出力される。他のデータ保持装置（図示せず）も、
同様に構成されている。

【００７８】トランスファゲート１０７ａ、１０７ｂ、
…は、それぞれ、メモリブロック１０３のデータ出力線
Ｄout1およびＤout1Ｂ、Ｄout2およびＤout2Ｂ、…から
出力されるそれぞれ一対のデータによって、継断制御さ
れる。

【００７９】このように構成することで、電源遮断時に
確実に継断情報を保持することができるため、消費電力
の極めて小さいＤＰＧＡ（Dynamic Programmed Gate Ar
ray）等を実現することが容易となる。

【００８０】なお、この実施形態においては、メモリブ
ロック１０３は、図２のタイミングチャートに対応する
データ保持装置１と同様の回路を複数備えているとした
が、この発明はこれに限定されるものではない。たとえ
ば、メモリブロック１０３を構成するデータ保持装置
が、図５，６，９または１０のタイミングチャートに対
応するデータ保持装置であってもよい。

【００８１】また、この実施形態においては、信号継断
用ゲートとしてトランスファゲートを例に説明したが、
信号継断用ゲートはこれに限定されるものではない。信
号継断用ゲートとして、たとえば、ＦＥＴ等のトランジ
スタを単一で用いたり、ＡＮＤ素子等の論理素子を用い
ることもできる。

【００８２】また、上述の各実施形態においては、帰還
信号継断用ゲートとしてトランスファゲートを例に説明
したが、帰還信号継断用ゲートはこれに限定されるもの
ではない。帰還信号継断用ゲートとして、たとえば、Ｆ
ＥＴ等のトランジスタを単独で用いることもできる。

【００８３】また、上述の各実施形態においては、帰還
路に配置されたインバータ回路の出力ノードを、帰還信
号継断用ゲートを介して、主信号路に配置されたインバ
ータ回路の入力ノードに接続するようにするとともに、
合成コンデンサの接続ノードを、主信号路に配置された
インバータ回路の入力ノードに、直接、接続するように
したが、この発明はこれに限定されるものではない。

【００８４】たとえば、帰還路に配置されたインバータ
回路の駆動能力を、主信号路に配置されたインバータ回
路の駆動能力より低く設定しておき、帰還路に配置され
たインバータ回路の出力ノードを、主信号路に配置され
たインバータ回路の入力ノードに、直接、接続するとと
もに、合成コンデンサの接続ノードを、主信号路に配置
されたインバータ回路の入力ノードに、直接、接続する
よう構成することもできる。

【００８５】また、上述の各実施形態においては、合成
コンデンサの接続ノードを、主信号路に配置されたイン
バータ回路の入力ノードに接続するようにしたが、この
発明はこれに限定されるものではない。合成コンデンサ
の接続ノードを、たとえば、帰還路に配置されたインバ
ータ回路の入力ノードに接続するようにすることもでき
る。

【００８６】また、合成コンデンサの接続ノードと主信
号路のノード間に信号継断用ゲートを設け、一定のタイ
ミング時のみに合成コンデンサに電圧がかかるようにす
るのも容易に可能である。

【００８７】また、上述の各実施形態においては、デー
タ保持回路として、順序回路の一種であるデータラッチ
回路３を例に説明したが、この発明はこれに限定される
ものではない。他の順序回路、たとえば、フリップフロ
ップ回路等にも、この発明を適用することができる。さ
らに、この発明を適用できるデータ保持回路としては、
順序回路の他に、たとえば、メモリ回路等を挙げること
ができる。

【００８８】また、データ保持回路として、直列にルー
プ状に接続可能な一対のインバータ回路を含む場合を例
に説明したが、データ保持回路はこれに限定されるもの
ではない。データを揮発的に保持することができる回路
全てに、この発明を適用することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態によるデータ保持装置１
を示す回路図である。

【図２】図１に示すデータ保持装置１の動作を説明する
ためのタイミングチャートである。

【図３】図３Ａ、図３Ｂは、図２に示すタイミングチャ
ートに対応した、強誘電体コンデンサ１７，１９の分極
状態を説明するための図面である。

【図４】図２に示すタイミングチャートに対応した、強
誘電体コンデンサ１７，１９の分極状態を説明するため
の図面である。

【図５】この発明の他の実施形態によるデータ保持装置
の動作を説明するためのタイミングチャートである。

【図６】この発明のさらに他の実施形態によるデータ保
持装置の動作を説明するためのタイミングチャートであ
る。

【図７】図７Ａ〜図７Ｃは、図６に示すタイミングチャ
ートの、強誘電体コンデンサ１７，１９の分極状態を説
明するための図面である。

【図８】図６に示すタイミングチャートの、強誘電体コ
ンデンサ１７，１９の分極状態を説明するための図面で
ある。

【図９】この発明のさらに他の実施形態によるデータ保
持装置の動作を説明するためのタイミングチャートであ
る。

【図１０】この発明のさらに他の実施形態によるデータ
保持装置の動作を説明するためのタイミングチャートで
ある。

【図１１】図１１Ａ〜図１１Ｃは、図１０に示すタイミ
ングチャートにおける強誘電体コンデンサ１７の分極状
態を説明するための図面である。

【図１２】この発明のさらに他の実施形態による電子回
路１０１の構成を示す図面である。

【符号の説明】

１・・・・データ保持装置 ３・・・・データラッチ回路 ５・・・・合成コンデンサ ５ａ・・・接続ノード １７・・・強誘電体コンデンサ １９・・・強誘電体コンデンサ

Claims (8)

【特許請求の範囲】
1. 【請求項１】データを揮発的に保持するデータ保持回路
   と、 相互に独立的に信号付与可能な一対の信号線と、 直列に接続された一対の強誘電体コンデンサにより構成
   された合成コンデンサであって、その接続ノードはデー
   タ保持回路の記憶ノードに接続され、その両端は一対の
   信号線に別々に接続された、合成コンデンサとを備え、 少なくとも電力供給停止前に、一対の信号線に所定の書
   き込み用信号を付与することにより、データ保持回路に
   保持されているデータに対応した分極状態を、一対の強
   誘電体コンデンサにそれぞれ保持させ、 電力供給再開時に、一対の信号線に異なる電位の一対の
   読み出し用信号を付与することにより、合成コンデンサ
   の接続ノードに生ずる電位に基づいて、データ保持回路
   にデータを復元すること、 を特徴とするデータ保持装置。
2. 【請求項２】請求項１のデータ保持装置において、 前記一対の強誘電体コンデンサの飽和電圧を、それぞ
   れ、前記データ保持回路におけるデータの振幅電圧の実
   質的に１／２以下とし、 前記所定の書き込み用信号として、前記一対の信号線
   に、共に、データ保持回路におけるデータの振幅電圧の
   範囲内の電圧を付与し、 前記一対の読み出し用信号として、データ保持回路にお
   ける高レベルデータの電位と実質的に同じ電位を一方の
   信号線に付与するとともに、データ保持回路における低
   レベルデータの電位と実質的に同じ電位を他方の信号線
   に付与すること、 を特徴とするもの。
3. 【請求項３】請求項１のデータ保持装置において、 前記一対の強誘電体コンデンサの飽和電圧を、それぞ
   れ、前記データ保持回路におけるデータの振幅電圧と実
   質的に同等以下とし、 前記所定の書き込み用信号として、前記一対の信号線
   に、共に、データ保持回路における高レベルデータの電
   位と実質的に同じ電位を上端電位としデータ保持回路に
   おける低レベルデータの電位と実質的に同じ電位を下端
   電位とするパルス信号を付与し、 前記一対の読み出し用信号として、データ保持回路にお
   ける高レベルデータの電位と実質的に同じ電位を一方の
   信号線に付与するとともに、データ保持回路における低
   レベルデータの電位と実質的に同じ電位を他方の信号線
   に付与すること、 を特徴とするもの。
4. 【請求項４】請求項１ないし３のいずれかのデータ保持
   装置において、 前記所定の書き込み用信号を、電力供給中、前記一対の
   信号線に定常的に付与すること、 を特徴とするもの。
5. 【請求項５】請求項１ないし３のいずれかのデータ保持
   装置において、 前記所定の書き込み用信号を、電力供給停止前の一定期
   間に限り付与すること、 を特徴とするもの。
6. 【請求項６】請求項１ないし５のいずれかのデータ保持
   装置において、 前記データ保持回路は、直列にループ状に接続可能な一
   対のインバータ回路を含み、 前記合成コンデンサの接続ノードを、一対のインバータ
   回路のうちいずれかのインバータ回路の入力ノードに接
   続すること、 を特徴とするもの。
7. 【請求項７】請求項６のデータ保持装置において、 前記一対のインバータ回路のうち帰還路に配置されたイ
   ンバータ回路の出力ノードは、帰還信号継断用ゲートを
   介して、主信号路に配置されたインバータ回路の入力ノ
   ードに接続され、 前記合成コンデンサの接続ノードは、主信号路に配置さ
   れたインバータ回路の入力ノードに接続され、 電力供給再開時に、帰還信号継断用ゲートを断状態とし
   たまま前記一対の読み出し用信号を前記一対の信号線に
   付与し、その後、帰還信号継断用ゲートを継状態とする
   よう構成すること、 を特徴とするもの。
8. 【請求項８】請求項１ないし７のいずれかのデータ保持
   装置を用いた電子回路であって、 信号を継断するための信号継断用ゲートであって当該デ
   ータ保持装置に保持されたデータに基づいて継断制御さ
   れる信号継断用ゲートを備えたことを特徴とする、 データ保持装置を有する電子回路。