KR100561941B1 - 처리기능부착 기억장치 - Google Patents

처리기능부착 기억장치 Download PDF

Info

Publication number
KR100561941B1
KR100561941B1 KR1019997002275A KR19997002275A KR100561941B1 KR 100561941 B1 KR100561941 B1 KR 100561941B1 KR 1019997002275 A KR1019997002275 A KR 1019997002275A KR 19997002275 A KR19997002275 A KR 19997002275A KR 100561941 B1 KR100561941 B1 KR 100561941B1
Authority
KR
South Korea
Prior art keywords
ferroelectric capacitor
memory
information
internal
word
Prior art date
Application number
KR1019997002275A
Other languages
English (en)
Other versions
KR20000068584A (ko
Inventor
다마루게이키치
노자와히로시
후지이요시로
가미사와아키라
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20000068584A publication Critical patent/KR20000068584A/ko
Application granted granted Critical
Publication of KR100561941B1 publication Critical patent/KR100561941B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

사용하는 트랜지스터 등의 수가 적고, 단순한 동작으로 처리할 수가 있으며, 장해가 적은 처리기능부착 기억장치를 제공한다.
W셀은 강유전체콘덴서를 구비하고 있다.
강유전체콘덴서의 일단은 트랜지스터를 거쳐서 데이터라인에 접속되어 있다.
강유전체콘덴서의 일단은 또 트랜지스터를 거쳐서 내부데이터라인에 접속되어 있다.
Q셀의 구성도 거의 동일하다.
데이터라인을 사용해서 외부로부터의 정보의 판독기록이 행해진다.
W셀 및 Q셀의 내용은 내부데이터라인을 사용해서 가산기에 전송되고, 연산결과는 완충회로를 거쳐서 Q셀에 기록된다.
강유전체콘덴서를 사용하므로서 간단한 구성으로 기능메모리를 실현할 수가 있다.

Description

처리기능부착 기억장치{MEMORY WITH PROCESSING FUNCTION}
본 발명은 기억장치에 관한 것이며, 특히 정보를 기억시키는 기억소자와, 기억소자에 기억된 정보에 소정의 처리를 시행하는 내부처리수단을 구비한 처리기능부착 기억장치에 관한 것이다.
화상데이터 등의 연산처리를 행하기 위해 기능메모리가 사용된다.
기능메모리는 데이터를 기억하는 것 만이 아니고, 기억하고 있는 데이터에 대해 간단한 연산을 행하는 기능도 구비하고 있다.
예를들면, 복수의 워드(word)분의 데이터를 기억하는 메모리셀(memory cell)을 구비함과 동시에 각 워드 마다 연산회로를 구비한 기능메모리가 있다.
이와같은 기능메모리를 사용하면, 일단 기록된 데이터를 입출력회로(I/O회로) 및 외부의 주처리장치를 사용하는 일 없이 내장된 연산회로를 사용해서 각 워드를 병렬 처리할 수 있다.
이 때문에 기억하고 있는 대량의 데이터를 고속으로 처리할 수가 있다.
또, 주처리장치의 부담이 적어지기 때문에 화상데이터 등의 연산처리에 의해 다른 처리가 대폭으로 억제되는 일도 없다.
그러나, 종래의 기능메모리에는 다음과 같은 문제점이 있었다.
종래의 기능메모리는 메모리장치의 면적을 작게 하기 위해 메모리셀로서, DRAM(Dynamic Random Access Memory)을 사용하고 있었다.
이 때문에 리프레시(reflesh)동작 등을 행하지 않으면 안되므로 많은 트랜지스터나 배선이 필요하며 동작도 번잡했었다.
또, DRAM은 휘발성의 메모리이기 때문에 전원의 장해 등에 의해 처리중의 대량의 데이터가 모두 소실되어 버릴 우려가 있었다.
본 발명은 이와같은 문제점을 해결하고, 사용되는 트랜지스터 등의 수가 적으며, 단순한 동작으로 처리할 수가 있고, 장해가 적은 처리기능부착 기억장치를 제공하는 것을 목적으로 한다.
본 발명에 의한 처리기능부착 기억장치는 정보를 기억하는 기억소자와, 기억소자에 기억된 정보에 소정의 처리를 시행하는 내부처리수단을 구비한 처리기능부착 기억장치에 있어서, 기억소자로서 강유전체의 히스테리시스(hysteresis)특성을 이용해서 정보를 기억하는 강유전체기억소자를 사용한 것을 특징으로 한다.
본 발명의 특징은 상기와 같이 넓게 나타낼 수가 있으나 그 구성이나 내용은 목적 및 특징과 함께 도면을 참고로 한 다음의 실시예로부터 더욱 명백해 질 것이다.
도 1은 본 발명의 일실시형태에 관한 처리기능부착 기억장치인 기능메모리의 전체구성을 나타내는 도면.
도 2는 기능메모리의 일부를 상세히 나타내는 도면
도 3은 W셀의 구성을 나타내는 도면
도 4는 센스증폭기의 구성의 일예를 나타내는 도면
도 5는 완충회로의 구성의 일예를 나타내는 도면
도 6a은 외부로부터 정보를 기록하는 경우에 있어서의 각 신호선의 상태를 나타내는 타이밍차트
도 6b는 외부의 정보를 판독하는 경우에 있어서의 각 신호선의 상태를 나타내는 타이밍차트
도 7a는 내부에서 가산처리를 행하는 경우에 있어서, W셀로부터 정보를 판독하는 때의 각 신호선의 상태를 나타내는 타이밍차트
도 7b는 내부에서 가산처리를 행하는 경우에 있어서, Q셀로부터 정보를 판독하는 때의 각 신호선의 상태를 나타내는 타이밍차트
도 8은 내부에서 가산처리를 행하는 경우에 있어서, Q셀에 가산결과를 기록하는 때의 각 신호선의 상태를 나타내는 타이밍차트
도 9는 강유전체콘덴서에 생기는 전압과, 전하 즉, 분극상태와의 관계를 나타내는 도면
도 10은 본 발명의 다른 실시형태에 관한 기억소자인 FET의 구성을 나타내는 도면
(도면의 주요부분에 대한 부호의 설명)
28. 가산기
32. 완충회로
34. W셀
36. Q셀
40. 강유전체콘덴서의 일단
CF. 강유전체콘덴서
D. 데이터라인
MW,MQ. 내부데이터라인
T1,T2. 트랜지스터
도 1에 본 발명의 일실시형태에 의한 처리기능부착 기억장치인 기능메모리(10)의 전체구성을 나타낸다.
기능메모리(10)는 셀매트릭스(cell matrix)부(12), 워드디코더(word decoder)(14), 구동회로(16), 데이터디코더(18), 센스증폭기(sense amplifier)부(20), 비트디코더(bit decoder)(22), 판독기록 전환수단인 복수의 트랜지스터(24), 판독기록제어부(26) 및 내부처리수단인 복수의 가산기(28)를 구비하고 있다.
셀매트릭스부(12)에는 제1의 기억소자인 W셀(34)과 제2의 기억소자인 Q셀(36)이 행렬 배치되어 있다.
W셀(34)을 요소로 하는 행과 Q셀(36)을 요소로 하는 행은 교대로 배치되어 있다.
도 2에 나타내는 바와 같이 W셀(34)을 요소로 하는 행이 제1의 워드부인 W워드부(LW1),(LW2), ···를 구성하고 있으며, Q셀(36)을 요소로 하는 행이 제2의 워드부인 Q워드부(LQ1),(LQ2), ···를 구성하고 있다.
또한, 인접하는 W워드부 및 Q워드부에 의해 한쌍의 워드부(L)를 구성하고 있다.
예를들면, W워드부(LW1)와 Q워드부(LQ1)에 의해 한쌍의 워드부(L1)를 구성하고 있다.
한쌍의 워드부의 대응하는 W셀(34) 및 Q셀(36)이 한쌍의 기억소자인 한쌍의 셀(38)을 구성하고 있다.
도 3에 W셀(34)의 구성을 나타낸다.
W셀(34)은 강유전체콘덴서(CF)를 구비하고 있다.
강유전체콘덴서(CF)는 강유전체막[예를들면, PZT(PbZrXTi1-XO3)]을 2매의 전극으로 끼우므로서 형성되어 있다.
이렇게 해서 형성된 강유전체콘덴서(CF)의 일단(40)은 대외스위치수단인 트랜지스터(T1)를 거쳐서 데이터라인(D)에 접속되어 있다.
또한, 데이터라인(D)과 접지(G) 사이에는 부하용콘덴서(CB1)가 형성되어 있다.
이 실시형태에 있어서는 부하용콘덴서(CB1)는 데이터라인(D)의 기생용량으로서 부여된다.
트랜지스터(T1)의 게이트는 워드라인(WW)에 접속되어 있다.
강유전체콘덴서(CF)의 일단(40)은, 또 내부스위치수단인 트랜지스터(T2)를 거쳐서 내부데이터라인(MW)에 접속되어 있다.
또한, 내부데이터라인(MW)과 접지(G) 사이에는 부하용콘덴서(CB2)가 형성되어 있다.
이 실시형태에 있어서는 부하용콘덴서(CB2)는 내부데이터라인(MW)의 기생용량으로서 부여된다.
트랜지스터(T2)의 게이트는 비트라인(Bit)에 접속되어 있으며, 강유전체콘덴서(CF)의 타단(42)은 구동라인(Drive)에 접속되어 있다.
Q셀(36)의 구성도 W셀(34)의 구성과 거의 동일하다.
단, Q셀(36)에 있어서는 트랜지스터(T1)의 게이트는 워드라인(QW)에 접속되어 있다.
또, 강유전체콘덴서(CF)의 일단(40)은 트랜지스터(T2)를 거쳐서 내부데이터라인(MQ)에 접속되어 있다.
도 1로 돌아가서 워드디코더(14)에 의해 어느것인가의 워드라인(WW) 또는 (WQ)를 선택하므로서 소망의 W워드부 또는 Q워드부를 선택한다.
그리고, 데이터디코더(18)에 의해 어느것인가의 데이터라인(D)을 선택하므로서 소망의 비트(B)를 선택한다.
결국, 워드디코더(14)및 데이터디코더(18)에 의해 선택된 임의의 W셀(34) 또는 Q셀(36)에 대해 외부로부터의 정보의 판독기록이 행해진다.
이때, 구동회로(16)는 구동라인(Drive)에 소정의 전압을 공급한다.
센스증폭기(20)는 W셀(34) 또는 Q셀(36)로부터 정보를 판독하는 때의 증폭수단 및 재기록수단으로서 사용된다.
비트디코더(22)에 의해 비트라인(Bit)를 선택하므로서 소망의 비트(B)를 선택한다.
결국, 모든 워드부(L1),(L2), ···에 대해 비트디코더(22)에 의해 선택된 임의의 비트에 대해 내부연산처리가 행해진다.
외부로부터의 정보의 판독기록의 경우(상술)와 마찬가지로, 이때 구동회로(16)는 구동라인(Drive)에 소정의 전압을 공급한다.
도 2에 나타내는 바와 같이 내부데이터라인(MW),(MQ)은 트랜지스터(24) 및 센스증폭기(30)를 거쳐서 가산기(28)에 접속되어 있다.
내부연산처리에 있어서는 내부데이터라인(MW),(MQ)에 판독출력이 나타난다.
센스증폭기(30)는 W셀(34) 및 Q셀(36)로부터 정보를 판독하는 때의 증폭수단 및 재기록수단으로서 사용된다.
가산기(28)의 출력은 완충회로(32)를 거쳐서 내부데이터라인(MQ)에 접속되어 있다.
그리고, 한쌍의 워드부 마다 한쌍의 센스증폭기(30)와 1개의 완충회로(32)가 설치되어 있다.
또한, 워드부에 사용되는 가산기(28)와 완충회로(32)에 의해 판독기록제어부(26)(도 1참조)를 구성하고 있다.
트랜지스터(24)의 게이트는 판독기록제어라인(R/W)에 접속되어 있다.
내부연산처리의 판독시에 있어서는 판독기록제어라인(R/W)에 의해 트랜지스터(24)를 ON상태로 하므로서 W셀(34) 및 Q셀(36)로부터의 판독출력이 센스증폭기(30)를 거쳐서 가산기(28)로 보내진다.
내부연산처리의 기록시에 있어서는 판독기록제어라인(R/W)에 의해 트랜지스터(24)를 OFF상태로 한다.
가산기(28)의 출력은 완충회로(32), 내부데이터라인(MQ)을 거쳐서 Q셀(36)에 기록된다.
도 4에 센스증폭기(30)의 구성의 일예를 나타낸다.
이 센스증폭기(30)는 4개의 트랜지스터를 사용해서 구성되어 있다.
또, 4점에서 외부와 접속되어 있다.
1점은 내부데이터라인(MW)에 접속되어 있으며, 다른 1점은 기준전압라인(MWBar)(도면에서는 MW의 위에 가로선으로 표시하고 있다)에 접속되어 있다.
또한, 기준전압라인(MWBar)은 기준전압을 발생시키는 더미셀(도시생략)에 접속되어 있다.
센스증폭기(30)의 다른 2점은 각각 라인(SAP),(SANBar)(도면에서는 SAN의 위에 가로선으로 표시하고 있다)에 접속되어 있으며, 라인(SAP),(SANBar)에 적당한 전압을 부여하므로서 센스증폭기(30)를 작동시킬 수가 있다.
도 5에 완충회로(32)의 구성의 일예를 나타낸다.
이 완충회로(32)는 4개의 트랜지스터에 의해 구성되어 있고, 가산기(28)의 출력단자 및 내부데이터라인(MQ)에 접속되어 있다.
또, 제어입력인 판독기록제어반전신호라인(R/WBar)(도면에는 R/W의 위에 가로선으로 표시하고 있다)이 접속되어 있다.
판독기록제어반전신호라인(R/WBar)의 신호가「0」인 때(즉, 내부연산처리의 판독시)에는 내부데이터라인(MQ)은 고 임피던스 상태가 되며, 판독기록제어반전신호라인(R/WBar)의 신호가「1」인 때(즉, 내부연산처리의 기록시)에는 가산기(28)의 출력이 반전되어 내부데이터라인(MQ)에 부여된다.
또, 가산기(28)는 자릿수 올림을 고려한 가산을 행하여 가산결과를 반전시켜 출력시키도록 구성되어 있다.
다음에 기능메모리(10)에 대한 외부로부터의 판독기록동작에 대해 설명한다.
도 6a는 외부로부터 정보를 기록하는 경우에 있어서의 각 신호선의 상태를 나타내는 타이밍차트이다.
도 6b는 외부로 정보를 판독해 내는 경우에 있어서의 각 신호선의 상태를 나타내는 타이밍차트이다.
도 2 및 도 6a에 기초해서 외부로부터의 정보를 기록하는 경우의 동작을 설명한다.
외부로부터 정보를 기록하는 경우에는, 우선 모든 비트라인(Bit) 및 판독기록제어라인(R/W)을「0」으로 해 둔다.
이에 의해 모든 트랜지스터(T2) 및 모든 트랜지스터(24)는 OFF상태가 되므로 모든 내부데이터라인(MW),(MQ)는 고 임피던스 상태로 된다.
이 상태에서 정보를 기록하고 싶은 셀에 접속된 워드라인(WW), 또는 (WQ)를「1」로 한다(도 6a의 (a)참조).
이후 설명을 위해 정보를 기록하고 싶은 셀을, 도 2에 나타내는 W셀(34)이라고 가정한다.
해당하는 워드라인(WW)을「1」로 하므로서 그 워드라인(WW)에 접속된 트랜지스터(T1)가 ON상태가 되며, 이에 의해 정보를 기록하고 싶은 셀의 강유전체콘덴서(CF)의 일단(40)은 트랜지스터(T1)를 거쳐서 데이터라인(D)에 접속된다.
이때, 구동라인(Drive) 및 데이터라인(D)은「0」이므로[도 6a의 (b)참조] 강유전체콘덴서(CF)의 양단은 동일 전위가 된다.
따라서, 이 상태에 있어서는 강유전체콘덴서(CF)의 분극상태는 변화하지 않는다.
다음에 구동라인(Drive)을「1」로 한다[도 6a 의 (c)참조].
구동라인(Drive)을「1」로 하므로서 강유전체콘덴서(CF)의 타단(42)이「1」로 된다.
이때, 강유전체콘덴서(CF)의 일단(40)은「0」인 채이다.
따라서, 강유전체콘덴서(CF)의 타단에는 일단(40)에 대해 정(＋)의 전압이 인가되게 된다.
도 9에 강유전체콘덴서(CF)에 생기는 전압[강유전체콘덴서(CF)의 일단(40)을 기준으로 한 경우에 있어서의 타단의 전압]과, 전하[강유전체콘덴서(CF)의 타단(42)에 정의 전압이 인가된 경우에 강유전체콘덴서(CF)에 생기는 전하를 정으로 한다], 즉, 분극상태와의 관계를 나타낸다.
도 9에 나타내는 바와 같이 강유전체콘덴서(CF)의 타단(42)에 정의 전압을 인가하므로서 강유전체콘덴서(CF)는 분극상태(P1)를 나타내게 된다.
정보「0」을 기록하고 싶은 경우에는 데이터라인(D)을「0」인 채로 유지한다[도 6a의 (d)참조].
다음에 구동라인(Drive)을「0」으로 한다[도 6a의 (e) 참조].
이에 의해 강유전체콘덴서(CF)의 양단은 재차 동일전위가 된다.
따라서, 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P2)(정보「0」에 대응한다)가 된다.
한편, 정보「1」을 기록하고 싶은 경우에는 데이터라인(D)을「1」로 한다(도 6a의 (f)참조).
이에 의해 강유전체콘덴서(CF)의 양단은 동일전위가 된다.
따라서, 강유전체콘덴서(CF)는 일단이 도 9에 나타내는 분극상태(P2)가 된다.
또한, 데이터라인(D)을「1」로 유지한 채로 구동라인(Drive)을「0」으로 한다(도 6a의 (e)참조).
이에 의해 강유전체콘덴서(CF)의 타단(42)에는 일단(40)에 대해 부(－)의 전압이 인가되게 된다.
따라서, 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P3)가 된다.
다음에 데이터라인(D)을「0」으로 한다(도 6a의 (g)참조).
이에 의해 강유전체콘덴서(CF)의 양단은 재차 동일전위가 된다.
따라서, 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P4)(정보「1」에 대응한다)가 된다.
이렇게 해서 소망의 정보를 기록한 후, 워드라인(WW)을「0」(도 6a의 (o)참조)으로 하므로서 트랜지스터(T1)를 OFF상태로 한다.
이에 의해 강유전체콘덴서(CF)의 일단(40)을 고 임피던스 상태로 해서 기록처리를 종료한다.
이와같이 해서 소망의 셀[W셀(34), Q셀(36)], 즉 소망의 워드부(W워드부, Q워드부)의 소망의 비트에 소망의 정보「0」또는「1」을 기록할 수가 있다.
다음에 도 2 및 도 6b에 기초해서 소망의 셀로부터 외부로 정보를 판독해 내는 경우의 동작을 설명한다.
외부로 정보를 판독해 내는 경우에는 기록의 경우와 마찬가지로, 우선 모든 비트라인(Bit) 및 판독기록제어라인(R/W)을「0」으로 해 둔다.
이에 의해 모든 트랜지스터(T2) 및 모든 트랜지스터(24)는 OFF상태가 되기 때문에 모든 내부데이터라인(MW),(MQ)은 고 임피던스 상태가 된다.
이 상태에서, 판독하고 싶은 셀에 접속된 데이터라인(D)을「0」으로 한다[도 6b의 (h)참조].
데이터라인(D)을「0」으로 하므로서 그 데이터라인(D)에 접속된 부하용콘덴서(CB1)가 프리차아지(free charge) 된다.
프리차아지 종료 후 데이터라인(D)을 고 임피던스 상태로 해 둔다.
다음에 판독하고 싶은 셀에 접속된 워드라인 (WW)또는 (WQ)를「1」로 한다[도 6b(i)참조].
이후, 설명을 위해 정보를 판독하고 싶은 셀을 도 2에 나타내는 W셀이라고 가정한다.
워드라인(WW)을「1」로 하므로서 그 워드라인(WW)에 접속된 트랜지스터(T1)가 ON상태가 된다.
이에 의해 프리차아지 된 부하용콘덴서(CB1)와 판독하고 싶은 셀의 강유전체콘덴서(CF)가 그 트랜지스터(T1)를 거쳐서 직렬로 접속된다.
다음에 구동라인(Drive)을「1」로 한다[도 6b의 (j)참조].
구동라인(Drive)을「1」로 하므로서 직렬로 접속된 부하용콘덴서(CB1) 및 강유전체콘덴서(CF)의 양단에 소정전압이 인가되게 된다.
그 소정전압이 인가되면, 부하용콘덴서(CB1)와 강유전체콘덴서(CF)의 접속점에 접속된 데이터라인(D)의 전위가 변동한다.
데이터라인(D)의 전위는 강유전체콘덴서(CF)에 기억되어 있는 정보내용(분극상태)에 따라 변동한다.
강유전체콘덴서(CF)에 기억되어 있는 정보내용이「0」(도 9에 나타내는 분극상태 P2에 대응)인 경우에는, 데이터라인(D)의 전위는 거의 변화하지 않는다[도 6b의 (k)참조].
그 후, 센스증폭기부(20)(도 1참조)의 센스증폭기(도시생략)가 작동한다.
센스증폭기는 데이터라인(D)의 전위의 변화를 검출하고, 정보내용이「0」이라고 판단해서 데이터라인(D)의 전압을 강제적으로「0」으로 한다.
이 때의 정보를 센스증폭기로부터 판독하므로서 그 셀이 기억하고 있는 정보「0」를 알 수가 있다.
데이터라인(D)의 전압을 강제적으로「0」으로 하므로서 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P1)를 나타낸다.
그 후, 구동라인(Drive)을「0」으로 복귀시키므로서[도 6b의 (m)참조] 강유전체콘덴서(CF)는 분극상태(P2)를 나타내게 된다.
이와같이 해서 판독한 정보와 동일한 내용의 정보「0」을 재차 셀에 재기록해둔다. 이것이 재기록처리이다.
한편, 강유전체콘덴서(CF)에 기억되어 있는 정보내용이「1」[도 9에 나타내는 분극상태 P4에 대응)인 경우에는, 직렬로 접속된 부하용콘덴서(CB1) 및 강유전체콘덴서(CF)에 대해 전술한 소정 전압이 인가된 때에 데이터라인(D)의 전위가 약간 변화한다[도 6b의 (n)참조].
따라서, 센스증폭기부(20)(도 1참조)의 센스증폭기는 정보내용이「1」이라고 판단해서 데이터라인(D)의 전압을 강제적으로「1」로 한다[도 6b의 (l)참조].
이 때의 정보를 센스증폭기로부터 판독하므로서 그 셀이 기억하고 있는 정보「1」을 알 수가 있다.
데이터라인(D)의 전압을 강제적으로「1」로 한 채로, 그 후 구동라인(Drive)을「0」으로 복귀시키므로서[도 6b의 (m)참조] 강유전체콘덴서(CF)는 분극상태(P3) 를 나타내게 된다.
이와같이 해서 판독한 정보와 동일내용의 정보「1」를 재차 셀에 재기록 해 둔다.
이렇게 해서 판독 및 재기록을 종료한 후, 워드라인(WW)을「0」으로 하는 것으로서[도 6b의 (p)참조] 트랜지스터(T1)를 OFF상태로 한다.
이에 의해 강유전체콘덴서(CF)의 일단(40)을 고 임피던스 상태로 해서 판독처리를 종료한다.
다음에 기능메모리(10)의 내부에서 가산처리를 행하는 경우의 동작에 대해 설명한다.
도 7a는 내부에서 가산처리를 행하는 경우에 있어서 W셀(34)로부터 정보를 판독하는 때의 각 신호선의 상태를 나타내는 타이밍차트이다.
도 7b는 내부에서 가산처리를 행하는 경우에 있어서 Q셀(36)로부터 정보를 판독하는 때의 각 신호선의 상태를 나타내는 타이밍차트이다.
또, 도 8은 내부에서 가산처리를 행하는 경우에 있어서, Q셀(36)에 가산 결과를 기록하는 때의 각 신호선의 상태를 나타내는 타이밍차트이다.
기능메모리(10)의 내부에서 가산처리를 행하는 경우의 동작은, W셀(34) 및 Q셀(36)로부터 정보를 판독해서 가산을 행하기까지의 동작과, 가산결과를 Q셀(36)에 기록하는 동작으로 나누어서 생각할 수가 있다.
우선 도 2, 도 7a, 도 7b에 기초해서 W셀(34)및 Q셀(36)로부터 정보를 판독해서 가산을 행하기까지의 동작에 대해 설명한다.
내부에서 가산처리를 행하는 경우에는, 우선 모든 워드라인(WW),및 (WQ)를「0」으로 해 둔다.
이에 의해 모든 트랜지스터(T1)가 OFF상태가 되기 때문에 모든 데이터라인(D)은 셀과 절단된다.
W셀(34)로부터 정보를 판독하는 처리와 Q셀(36)로부터 정보를 판독하는 처리는 병행해서 행해진다.
우선, 판독제어라인(R/W)을「1」로 한다[도 7a 및 도 7b의 (a)참조].
이에 의해 모든 트랜지스터(24)는 ON상태가 되므로 모든 내부데이터라인(MW),(MQ)은 트랜지스터(24)를 거쳐서 센스증폭기(30) 및 가산기(28)에 접속된다.
다음에 모든 내부데이터라인(MW),(MQ)을「0」으로 한다[도 7a및 도 7b의 (b)참조).
내부데이터라인(MW),(MQ)을「0」으로 하므로서 내부데이터라인(MW),(MQ)에 접속된 모든 부하용콘덴서(CB2)가 프리차아지 된다.
또한, 프리차아지 종료 후, 내부데이터라인(MW),(MQ)을 고 임피던스 상태로 해둔다.
이어서, 가산처리를 행하고 싶은 비트를 구성하는 셀에 접속된 비트라인(Bit)을「1」로 한다[도 7a 및 도 7b의 (c)참조].
이후 설명을 위해 가산처리를 행하고 싶은 비트를 도 2에 나타내는 비트(B1)라고 가정한다.
또, 복수워드부(L1),(L2), ···에 대해 동시 병렬처리가 행해지지만, 제1워드부(L1)에 대해서만 설명한다.
비트라인(Bit)을「1」로 하므로서 그 비트라인(Bit)에 접속된 트랜지스터(T2)가 ON상태가 된다.
이에 의해 프리차아지 된 부하용콘덴서(CB2)와 가산처리를 행하고 싶은 비트를 구성하는 셀의 강유전체콘덴서(CF)가 그 트랜지스터(T2)를 거쳐서 직렬로 접속된다.
다음에 구동라인(Drive)을「1」로 한다[도 7a 및 도 7b의 (d)참조].
구동라인(Drive)을「1」로 하므로서 직렬로 접속된 부하용콘덴서(CB2) 및 강유전체콘덴서(CF)의 양단에 소정전압이 인가되게 된다.
소정전압이 인가되면, 부하용콘덴서(CB2)와 강유전체콘덴서(CF)의 접속점에 접속된 내부데이터라인(MW),(MQ)의 전위가 각각 변동한다.
내부데이터라인(MW),(MQ)의 전위는 각각의 강유전체콘덴서(CF)에 기억되어 있는 정보내용(분극상태)에 따라 변동한다.
강유전체콘덴서(CF)에 기억되어 있는 정보내용이「0」(도 9에 나타내는 분극상태 P2에 대응)의 경우에는「0」을 기억하고 있는 내부데이터라인(MW),(MQ)의 전위는 거의 변화하지 않는다[도 7a 및 도 7b의 (e)참조].
그 후, 센스증폭기(30)가 작동한다.
센스증폭기(30)는 내부데이터라인(MW),(MQ)의 전위의 변화를 검출하여 정보내용이「0」인 것으로 판단해서 내부데이터라인(MW),(MQ)의 전압을 강제적으로「0 」으로 한다.
가산기(28)는 이 때의 정보를 한쌍의 센스증폭기(30)로부터 획득한다.
내부데이터라인(MW),(MQ)의 전압을 강제적으로 「0」으로 하므로서 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P1)를 나타낸다.
그 후, 구동라인(Drive)을「0」으로 복귀시키므로서[도 7a 및 도 7b의 (g)참조] 강유전체콘덴서(CF)는 분극상태(P2)를 나타내게 된다.
이와같이 해서 판독한 정보와 동일한 내용의 정보「0」를 재차 셀에 재기록 해 둔다.
한편, 강유전체콘덴서(CF)에 기억되어 있는 정보내용이「1」(도 9에 나타내는 분극상태 P4에 대응)의 경우에는 직렬로 접속된 부하용콘덴서(CB2) 및 강유전체콘덴서(CF)에 대해 전술한 소정전압이 인가된 때,「1」을 기억하고 있는 내부데이터라인(MW),(MQ)의 전위가 약간 변화한다[도 7a 및 도 7b의 (h)참조].
따라서, 센스증폭기(30)는 정보내용이「1」인 것으로 판단해서 내부데이터라인(MW),(MQ)의 전압을 강제적으로「1」로 한다[도 7a 및 도 7b의 (f)참조].
가산기(28)는 이 때의 정보를 한쌍의 센스증폭기(30)로부터 획득한다.
내부데이터라인(MW),(MQ)의 전압을 강제적으로 「1」로 한 채로, 그 후 구동라인(Drive)를「0」으로 복귀시키므로서[도 7a 및 도 7b의 (g)참조] 강유전체콘덴서(CF)는 분극상태(P3)를 나타내게 된다.
이와같이 해서 판독한 정보와 동일 내용의 정보「1」을 재차 셀에 재기록해 둔다.
이렇게 해서 판독 및 재기록을 종료한 후, 비트라인(Bit)을「0」으로 하는 것으로서[도 7a및 도 7b의 (i)참조] 트랜지스터(T2)를 OFF상태로 한다.
이에 의해 강유전체콘덴서(CF)의 일단(40)을 고 임피던스 상태로 한다.
다음에 판독기록제어라인(R/W)을「0」으로 복귀시킨다[도 7a 및 도 7b의 (j)참조].
이에 의해 트랜지스터(24)는 OFF상태가 되므로 내부데이터라인(MW)은 고 임피던스 상태가 된다.
또, 이때 판독기록제어반전신호라인(R/WBar)의 신호가「1」이 되기 때문에 상술한 바와 같이 가산기(28)의 가산결과가 완충회로(32)를 거쳐서 내부데이터라인(MQ)에 부여된다[도 7a 및 도 7b의 (k)참조].
다음에 도 2 및 도 8에 기초해서 내부데이터라인(MQ)에 부여된 상술한 가산결과를 Q셀(36)에 기록하는 동작에 대해 설명한다.
W셀(34) 및 Q셀(36)로부터 정보를 판독해서 가산을 행하기까지의 동작에 이어서 워드라인(WW),(WQ)및 판독기록제어라인(R/W)을「0」으로 해 둔다.
또, 상술한 바와 같이 가산기(28)의 가산 결과는 내부데이터라인(MQ)에 부여되어 있다.
한편, 내부데이터라인(MW)은 고 임피던스 상태로 되어 있다.
우선, 이 상태에서 비트라인(Bit)를「1」로 한다[도 6의 (l)참조].
비트라인(Bit)를「1」로 하므로서 그 비트라인(Bit)에 접속된 트랜지스터(T2)가 ON상태가 된다.
이에 의해 강유전체콘덴서(CF)의 일단(40)은 트랜지스터(T2)를 거쳐서 내부데이터라인(MW),(MQ)에 접속된다.
이 때, 내부데이터라인(MW)은 고 임피던스 상태이기 때문에 구동라인의 값의 여하에 상관없이, 내부데이터라인(MW)에 접속된 W셀(34)의 기억내용은 변화하지 않는다.
한편, 내부데이터라인(MQ)에는 가산기(28)로부터의 가산결과가 부여되어 있기 때문에 내부데이터라인(MQ)에 접속된 Q셀(36)의 기억내용은 가산결과에 따라 재기록되게 된다.
우선, 가산결과가「0」인 경우에 대해 설명한다.
이 경우에는 구동라인(Drive) 및 내부데이터라인(MQ)은「0」이기 때문에[도 8의 (m),(n)참조] Q셀(36)의 강유전체콘덴서(CF)의 양단은 동일 전위가 된다.
따라서, 이 상태에 있어서는 강유전체콘덴서(CF)의 분극 상태는 변화하지 않는다.
다음에 구동라인(Drive)을「1」로 한다[도 8의 (o)참조].
구동라인(Drive)을「1」로 하므로서 강유전체콘덴서(CF)의 타단(42)이 「1」이 된다.
이때, 강유전체콘덴서(CF)의 일단(40)은「0」인 채이다.
따라서, 강유전체콘덴서(CF)의 타단(42)에는 일단(40)에 대해 정의 전압이 인가되게 된다.
도 9에 나타내는 바와 같이 강유전체콘덴서(CF)의 타단(42)에 정의 전압을 인가시키므로서 강유전체콘덴서(CF)는 분극상태(P1)를 나타내게 된다.
그 후, 구동라인(Drive)을「0」으로 한다[도 8의 (p)참조].
이에 의해 강유전체콘덴서(CF)의 양단은 재차 동일전위가 된다.
따라서, 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P2)(정보「0」에 대응한다)가 된다.
한편, 가산결과가「1」인 경우에는 구동라인(Drive)이「0」인 것에 대해 내부데이터라인(MQ)은 「1」이다[도 8의 (m),(q)참조].
따라서, Q셀(36)의 강유전체콘덴서(CF)의 타단(42)에는 일단(40)에 대해 부의 전압이 인가되게 된다.
따라서, 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P3)으로 된다.
다음에 구동라인(Drive)을「1」로 한다[도 8의 (o)참조].
이에 의해 강유전체콘덴서(CF)의 양단은 재차 동일전위가 된다.
따라서, 강유전체콘덴서(CF)는 도 9에 나타내는 분극상태(P4)(정보「1」에 대응한다)가 된다.
또한, 구동라인(Drive)을「0」으로 하는 것에 의해[도 8의 (p)참조] 강유전체콘덴서(CF)는 재차 도 9에 나타내는 분극상태(P3)가 된다.
단, 후에 강유전체콘덴서(CF)를 고 임피던스 상태로 방치하므로서, 시간의 경과와 함께 전하가 일부 방전되어 도 9에 나타내는 분극상태(P4)가 된다.
이와같이 해서 내부데이터라인(MQ)에 부여된 가산결과를 Q셀(36)에 기록한 후, 비트라인(Bit)을「0」으로 하므로서[도 8(r)참조] 트랜지스터(T2)를 OFF상태로 한다.
이에 의해 강유전체콘덴서(CF)의 일단(40)을 고 임피던스 상태로 한다.
이와같이 해서 소망의 비트에 관해 복수의 워드부(L1),(L2), ···에 대해 동시병행으로 가산처리를 행할 수가 있다.
모든 비트에 대해서 상술한 가산처리를 행하기 위해서는 가산처리를 행하는 비트를 순차 어긋나게 해서 처리하면 된다.
또한, 상기한 실시형태에 있어서는 한쌍의 워드부 마다 가산기를 1개 설치했으나 가산기의 배치나 수량은 이에 한정되는 것은 아니다.
예를들면, 각 비트마다 가산기를 1개 설치하는 구성으로 할 수도 있다.
또, 한쌍의 기억소자 마다 가산기를 1개씩 설치할 수도 있으며, 기능메모리 전체에 1개씩 설치하도록 구성할 수도 있다.
또, 상술한 실시형태에서는 내부처리수단으로서 가산기를 사용한 경우를 예로 설명했으나, 내부처리수단은 이에 한정되는 것은 아니다.
내부처리수단으로서 예를들면 승산기 등의 다른 산술연산수단이나 논리연산수단이나 시프트수단 등을 사용할 수가 있다.
또, 상술한 실시형태에 있어서는 제1의 기억소자에 기억된 정보와 제2의 기억소자에 기억된 정보를 판독하여 연산처리하고, 처리결과를 제2의 기억소자에 기록하도록 구성했으나, 본 발명은 이와 같은 구성에 한정되는 것은 아니다.
예를들면, 제1의 기억소자에 기억된 정보와 제2의 기억소자에 기억된 정보를 판독해서, 연산처리하여 처리결과를 제3의 기억소자에 기록하도록 구성할 수도 있 다.
또, 제1의 기억소자에 기억된 정보를, 예를들면 2승해서 계산결과를 제2의 기억소자에 기록하도록 구성할 수도 있다.
또한, 제1의 기억소자에 기억된 정보를 2승해서 계산결과를 본래의 제1의 기억소자에 기록하는 구성으로 할 수도 있다.
또, 상술한 실시형태에 있어서는, 기억소자로서 강유전체콘덴서와 강유전체콘덴서에 직렬로 접속된 부하용콘덴서를 구비한 기억소자를 예로 설명했으나, 기억소자는 이에 한정되는 것은 아니다.
기억소자로서 도 10에 나타내는 것과 같은 강유전체막을 사용한 FET(전계효과형 트랜지스터)를 사용할 수도 있다.
도 10에 나타내는 FET(50)는 MFMIS(Metal Ferroelectric Metal Insulator Silicon)구조의 FET로 불리고, 반도체기판(52)의 채널형성영역(CH)상에 게이트산화막(54), 플로팅게이트(56), 강유전체막(58), 컨트럴게이트(60)를 이러한 순서대로 형성한 것이다.
FET(50)(N채널)의 기판(52)을 접지시키고, 컨트럴게이트(60)에 정의 전압 ＋V를 부여하면, 강유전체막(58)은 분극반전을 일으킨다.
그리고, 컨트럴게이트(60)의 전압을 제거해도 강유전체막(58)의 잔류분극에 의해 채널형성영역(CH)에는 부의 전하가 발생한다.
이것을 예를들면「1」의 상태로 한다.
역으로 컨트럴게이트(60)에 부의 전압 －V를 부여하면, 강유전체막(58)은 역 방향으로 분극반전을 일으킨다.
그리고, 컨트럴게이트(60)의 전압을 제거해도 강유전체막(58)의 잔류분극에의해 채널형성영역(CH)에는 정의 전하가 발생한다.
이것을「0」의 상태로 한다.
이렇게 해서 FET(50)에 정보(「1」또는「0」)을 기록한다.
기록한 정보를 판독하기 위해서는 컨트럴게이트(60)에 판독전압 Vr를 부여한다.
판독전압 Vr는「1」의 상태에 있어서의 FET(50)의 임계전압 (Vth1)과「0」의 상태에 있어서의 FET(50)의 임계전압(Vth0) 사이의 값으로 설정되어 있다.
따라서, 컨트럴게이트(60)에 판독전압 Vr를 부여한 때, 소정의 드레인전류가 흘렀는가 아닌가를 검출하므로서 기록된 정보가「1」이였던가「0」이였던가를 알 수 있다.
그리고, 판독을 행하는 때 기록된 정보가 소멸되는 일은 없다.
이와같이 강유전체막을 사용한 FET를 사용하면 소위 비파괴판독이 가능하게 된다.
이 때문에 판독을 행하는 때 기억내용이 일단 파괴되는 일은 없다.
따라서, 판독동작시의 동작속도가 빠르다.
또, 소비전력이 적다.
더욱이, 강유전체막의 열화가 적기 때문에 기억내용유지에 관한 신뢰성이 더욱 높아진다.
본 발명에 관한 처리기능부착 기억장치는 기억소자로서 강유전체의 히스테리시스 특성을 이용해서 정보를 기억시키는 강유전체기억소자를 사용한 것을 특징으로 한다.
즉, 강유전체 기억소자는 불휘발성의 기억소자이기 때문에 리프레시 동작 등이 불필요하다.
이 때문에 사용하는 트랜지스터나 배선의 수를 적게 할 수가 있다.
또, 단순한 동작으로 판독이나 연산처리를 행할 수가 있다.
또한, 전원의 장해가 생겼다고 해도 처리중의 대량의 데이터가 소실되어 버리는 일도 없다.
본 발명에 의한 처리기능부착 기억장치는 대외스위치수단과 내부스위치수단을 구비한 것을 특징으로 한다.
따라서, 대외스위치수단을 계속상태로 하고, 내부스위치수단을 단절상태로 하므로서 장치의 외부로부터 기억소자에의 정보의 판독기록을 행할 수가 있다.
또, 대외스위치수단을 단절상태로 하고, 내부스위치수단을 계속상태로 하므로서 내부처리수단을 사용해서 기억소자에 기억된 정보에 소정의 처리를 실시할 수가 있다.
본 발명에 의한 처리기능부착 기억장치는 내부처리수단은 내부스위치수단이 계속상태인 때에 기억소자로부터 정보를 판독하고, 판독한 정보에 소정의 처리를 실시한 후 처리결과를 기억소자에 기록하는 것을 특징으로 한다.
따라서, 기억소자에 대해 장치 외부로부터 액세스(access)하는 일이 없이 기 억소자에 기억된 정보를 처리하여 처리후의 정보를 기억해 둘 수가 있다.
본 발명에 의한 처리기능부착 기억장치는 판독기록전환수단과 완충회로를 설치하여 기억소자로부터 내부처리수단에 정보를 판독하는 때에는 내부스위치수단 및 판독기록전환수단을 계속상태로 하고, 처리결과를 기억소자에 기록하는 때에는 내부스위치수단을 계속상태로 함과 동시에 판독기록전환수단을 단절상태로 하고, 완충회로를 사용해서 처리결과를 기억소자에 기록하도록 한 것을 특징으로 한다.
따라서, 기억소자로부터 내부처리수단에 정보를 판독하는 때에는 내부스위치수단 및 판독기록전환수단을 거쳐서 확실히 판독할 수가 있고, 처리결과를 기억소자에 기록하는 때에는 완충회로 및 내부스위치수단을 거쳐서 확실히 기록할 수가 있다.
본 발명에 의한 처리기능부착 기억장치는 기억소자로서 제1의 기억소자와 제2의 기억소자를 설치하고, 내부처리수단은 제1의 기억소자에 기억된 정보와 제2의 기억소자에 기억된 정보를 판독해서 연산처리하여 처리결과를 제2의 기억소자에 기록하는 것을 특징으로 한다.
따라서, 2종류의 정보를 연산처리하므로서 새로운 정보를 얻는것이 필요하고, 또한 본래의 정보 중 적어도 한 종류의 정보는 연산처리 후에 불필요한 경우에는, 기억소자의 수를 적게 할 수가 있어서 안성맞춤이다.
본 발명에 의한 처리기능부착 기억장치는 제1의 워드부, 및 제2의 워드부로 구성되는 한쌍의 워드부 마다 상기한 내부처리수단을 하나씩 설치하고, 한쌍의 워드부에 대응하는 한쌍의 기억소자단위로 연산처리를 행함과 동시에 복수쌍의 워드 부에 대응하는 복수의 연산처리를 병렬로 행하도록 한 것을 특징으로 한다.
따라서, 복수쌍의 워드부에 대한 연산을 비트 직렬로 또한 워드병렬로 행할 수가 있다.
이 때문에 대량의 정보처리를 고속으로 행할 수가 있다.
본 발명에 의한 처리기능부착 기억장치는 내부처리수단이 가산기인 것을 특징으로 한다.
따라서, 단순한 정보처리를 대량으로 또한 실시간으로 행할 필요가 있는 화상처리 등에 특히 바람직하다.
본 발명에 의한 처리기능부착 기억장치는 기억소자는 강유전체콘덴서와 강유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것을 특징으로 한다.
따라서, 단순한 구성의 기억소자로 할 수가 있다.
이 때문에 기억장치를 소형으로 형성할 수가 있다.
상기에 있어서는 본 발명을 바람직한 실시형태로서 설명했으나 각 용어는 한정을 위해 사용한 것이 아니고, 설명을 위해 사용한 것으로서 본 발명의 범위 및 정신을 일탈하는 일 없이 첨부된 청구항의 범위에 있어서, 변경할 수가 있는 것이다.
단순한 정보처리를 대량으로 또한 실시간으로 행할 필요가 있는 화상처리 등에 특히 바람직하다.
본 발명에 의한 처리기능부착 기억장치는, 기억소자는 강유전체콘덴서와 강 유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것이다.
따라서, 단순한 구성의 기억소자로 할 수가 있다.
이 때문에 기억장치를 소형으로 형성할 수가 있다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 정보를 기억하는 기억소자와, 기억소자에 기억된 정보에 판독 및 기록 이외의 소정의 처리를 시행하는 내부처리수단을 구비한 처리기능부착 기억장치에 있어서,
    기억소자로서, 강유전체의 히스테리시스 특성을 이용하여 정보를 기억하는 강유전체기억소자를 사용하고,
    상기 장치의 외부와 기억소자 사이에 있어서의 정보의 수수를 가능하게 하는 가 아닌가를 제어하는 대외스위치수단과,
    상기 내부처리수단과 상기 기억소자 사이에 있어서의 정보의 수수를 가능하게 하는가 아닌가를 제어하는 내부스위치수단을 구비하며,
    상기 내부처리수단은, 내부스위치수단이 계속상태인 때에 상기 기억소자로부터 정보를 판독하고, 판독한 정보에 소정의 처리를 실시한 후, 처리결과를 기억소자에 기록하는 것을 특징으로 하는 처리기능부착 기억장치.
  4. 제3항에 있어서,
    상기 기억소자와 내부처리수단 사이의 신호전송로에, 내부스위치수단과 직렬로 배치된 판독기록전환수단과, 상기 처리결과를 기억소자에 기록하기 위한 완충회로를 설치하고,
    상기 기억소자로부터 내부처리수단에 정보를 판독해 내는 때에는, 내부스위치수단 및 판독기록전환수단을 계속상태로 하고,
    상기 처리결과를 기억소자에 기록하는 때에는, 내부스위치수단을 계속상태로함과 동시에 판독기록전환수단을 단절상태로 하고, 상기 완충회로를 사용해서 처리결과를 기억소자에 기록하도록 한 것을 특징으로 하는 처리기능부착 기억장치.
  5. 제3항에 있어서,
    상기 기억소자로서 제1의 기억소자와 제2의 기억소자를 설치하고,
    상기 내부처리수단은 제1의 기억소자에 기억된 정보와 제2의 기억소자에 기억된 정보를 판독해서 연산처리하여, 처리결과를 제2의 기억소자에 기록하는 것을 특징으로 하는 처리기능부착 기억장치.
  6. 제5항에 있어서,
    상기 제1의 기억소자를 복수개 배치해서 제1의 워드부로 하고,
    상기 제2의 기억소자를 복수개 배치해서 제2의 워드부로 하며,
    제1의 워드부 및 제2의 워드부로 구성되는 한쌍의 워드부 마다 상기 내부처리수단을 하나씩 설치하여,
    한쌍의 워드부에 대응하는 한쌍의 기억소자단위로 상기 연산처리를 행함과 동시에, 복수쌍의 워드부에 대응하는 복수의 연산처리를 병렬로 행하도록 한 것을 특징으로 하는 처리기능부착 기억장치.
  7. 제3항에 있어서,
    상기 내부처리수단이 가산기인 것을 특징으로 하는 처리기능부착 기억장치.
  8. 제3항에 있어서,
    상기 기억소자는, 강유전체콘덴서와, 강유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것을 특징으로 하는 처리기능부착 기억장치.
  9. 제3항에 있어서,
    상기 기억소자는, 강유전체콘덴서와, 강유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것을 특징으로 하는 처리기능부착 기억장치.
  10. 제4항에 있어서,
    상기 기억소자로서, 제1의 기억소자와 제2의 기억소자를 설치하고,
    상기 내부처리수단은, 제1의 기억소자에 기억된 정보와 제2의 기억소자에 기억된 정보를 판독해서 연산처리하여, 처리결과를 제2의 기억소자에 기록하는 것을 특징으로 하는 처리기능부착 기억장치.
  11. 제4항에 있어서,
    상기 내부처리수단이 가산기인 것을 특징으로 하는 처리기능부착 기억장치.
  12. 제4항에 있어서,
    상기 기억소자는, 강유전체콘덴서와, 강유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것을 특징으로 하는 처리기능부착 기억장치.
  13. 제10항에 있어서,
    상기 제1의 기억소자를 복수개 배치해서 제1의 워드부로 하고,
    상기 제2의 기억소자를 복수개 배치해서 제2의 워드부로 하며,
    제1의 워드부 및 제2의 워드부로 구성되는 한쌍의 워드부 마다 상기 내부처리수단을 하나씩 설치하여,
    한쌍의 워드부에 대응하는 한쌍의 기억소자단위로 상기 연산처리를 행함과 동시에, 복수쌍의 워드부에 대응하는 복수의 연산처리를 병렬로 행하도록 한 것을 특징으로 하는 처리기능부착 기억장치.
  14. 제10항에 있어서,
    상기 내부처리수단이 가산기인 것을 특징으로 하는 처리기능부착 기억장치.
  15. 제10항에 있어서,
    상기 기억소자는, 강유전체콘덴서와, 강유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것을 특징으로 하는 처리기능부착 기억장치.
  16. 제13항에 있어서,
    상기 내부처리수단이 가산기인 것을 특징으로 하는 처리기능부착 기억장치.
  17. 제13항에 있어서,
    상기 기억소자는, 강유전체콘덴서와, 이 강유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것을 특징으로 하는 처리기능부착 기억장치.
  18. 제5항에 있어서,
    상기 내부처리수단이 가산기인 것을 특징으로 하는 처리기능부착 기억장치.
  19. 제6항에 있어서,
    상기 내부처리수단이 가산기인 것을 특징으로 하는 처리기능부착 기억장치.
  20. 제3항에 있어서,
    상기 기억소자는, 강유전체콘덴서와, 강유전체콘덴서에 대해 직렬로 접속된 부하용콘덴서를 구비한 것을 특징으로 하는 처리기능부착 기억장치.
KR1019997002275A 1997-07-18 1998-07-17 처리기능부착 기억장치 KR100561941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-193828 1997-07-18
JP19382897A JP4030076B2 (ja) 1997-07-18 1997-07-18 処理機能付記憶装置

Publications (2)

Publication Number Publication Date
KR20000068584A KR20000068584A (ko) 2000-11-25
KR100561941B1 true KR100561941B1 (ko) 2006-03-21

Family

ID=16314428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997002275A KR100561941B1 (ko) 1997-07-18 1998-07-17 처리기능부착 기억장치

Country Status (7)

Country Link
US (1) US6055176A (ko)
EP (1) EP0928005B1 (ko)
JP (1) JP4030076B2 (ko)
KR (1) KR100561941B1 (ko)
CN (1) CN1260735C (ko)
DE (1) DE69833326T2 (ko)
WO (1) WO1999004398A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002357606A1 (en) * 2001-12-20 2003-07-09 Matsushita Electric Industrial Co., Ltd. Potential generating circuit, potential generating apparatus, semiconductor device using the same, and driving method thereof
KR100412992B1 (ko) * 2001-12-31 2003-12-31 주식회사 하이닉스반도체 강유전체 메모리 소자
EP1557840B1 (en) * 2002-10-15 2012-12-05 Sony Corporation Memory device, motion vector detection device, and detection method
DE10323012B4 (de) 2003-05-21 2005-06-02 Austriamicrosystems Ag Programmierbare, integrierte Schaltungsanordnung und Verfahren zur Programmierung einer integrierten Schaltungsanordnung
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
CN1697075B (zh) * 2004-05-14 2011-04-06 钰创科技股份有限公司 低输入信号波动的输入缓冲器
GB0705733D0 (en) * 2007-03-26 2007-05-02 Calrec Audio Ltd Digital signal processing
CN101271728B (zh) * 2008-04-22 2011-05-11 清华大学 一种抑制小信号干扰的铁电存储器存储阵列结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342597A (ja) * 1993-04-09 1994-12-13 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JPH08203276A (ja) * 1994-11-22 1996-08-09 Hitachi Ltd 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228498A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体記憶装置
US4914627A (en) * 1987-07-02 1990-04-03 Ramtron Corporation One transistor memory cell with programmable capacitance divider
JPH0713877B2 (ja) * 1988-10-19 1995-02-15 株式会社東芝 半導体メモリ
JPH06103599B2 (ja) * 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
JP2773443B2 (ja) * 1991-03-14 1998-07-09 三菱電機株式会社 半導体集積回路
JP3191468B2 (ja) * 1993-01-13 2001-07-23 日本電気株式会社 ビデオ表示用メモリ集積回路
US5430671A (en) * 1993-04-09 1995-07-04 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US5381364A (en) * 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
JP3191550B2 (ja) * 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置
TW330265B (en) * 1994-11-22 1998-04-21 Hitachi Ltd Semiconductor apparatus
JPH08329686A (ja) * 1995-03-27 1996-12-13 Sony Corp 強誘電体記憶装置
JPH098247A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
JP2591514B2 (ja) * 1995-06-16 1997-03-19 株式会社日立製作所 １チップメモリデバイス
US5764561A (en) * 1995-11-16 1998-06-09 Rohm Co., Ltd. Ferroelectric memory devices and method of using ferroelectric capacitors
JPH10149675A (ja) * 1996-11-14 1998-06-02 Keikichi Tamaru 半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342597A (ja) * 1993-04-09 1994-12-13 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JPH08203276A (ja) * 1994-11-22 1996-08-09 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
DE69833326T2 (de) 2006-09-28
CN1239576A (zh) 1999-12-22
KR20000068584A (ko) 2000-11-25
JP4030076B2 (ja) 2008-01-09
EP0928005A1 (en) 1999-07-07
WO1999004398A1 (fr) 1999-01-28
EP0928005B1 (en) 2006-01-25
EP0928005A4 (en) 2000-08-16
CN1260735C (zh) 2006-06-21
US6055176A (en) 2000-04-25
DE69833326D1 (de) 2006-04-13
JPH1139883A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
JP3270765B2 (ja) 不揮発性記憶素子
KR100345892B1 (ko) 비휘발성메모리
US5121353A (en) Ferroelectric capacitor memory circuit MOS setting and transmission transistor
KR970000870B1 (ko) 반도체메모리장치
KR19990013853A (ko) 강유전체 기억 장치
EP0721189B1 (en) Ferroelectric memory and method for controlling operation of the same
US5517446A (en) Nonvolatile semiconductor memory device and method for driving the same
US6094369A (en) Ferroelectric nonvolatile memory element having capacitors of same dielectric constant and method thereof
JPH10106272A (ja) 半導体記憶装置
KR100561941B1 (ko) 처리기능부착 기억장치
EP1349173B1 (en) Semiconductor memory device and drive method therefor
US6046928A (en) Non-volatile semiconductor memory device
US5619447A (en) Ferro-electric memory array architecture and method for forming the same
US5224069A (en) Ferroelectric capacitor memory circuit MOS setting and transmission transistors
JPH117780A (ja) 強誘電体メモリとその書き込み方法
US6574134B1 (en) Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability
JP2004241483A (ja) 強誘電体メモリ
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
US7106615B2 (en) FeRAM capable of restoring “0” data and “1” data at a time
JP3467353B2 (ja) データ記憶装置
US7002835B2 (en) Memory cell and semiconductor memory device
JP3933736B2 (ja) 強誘電体コンデンサを備えた半導体装置
JP2000156090A (ja) データ記憶方法
JP3945498B2 (ja) メモリセル及び半導体記憶装置
JP3360418B2 (ja) 強誘電体半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee