JP2003151282A5

JP2003151282A5 -

Info

Publication number: JP2003151282A5
Application number: JP2002311294A
Authority: JP
Filing date: 2002-10-25
Publication date: 2005-05-12
Anticipated expiration: 2022-10-25

Claims

データ記憶デバイス（10）であって、
メモリセル（18）の抵抗性交点アレイ（12）と、
複数のワード線（14）と、及び
複数のビット線（16）とを含み、
メモリセル（18）が、２つまたはそれより多いメモリセル（18）の多数のグループ（26）に構成され、各グループ（26）の前記メモリセル（18）が、それぞれのワード線（14）と、ビット線（16）に結合された共通分離ダイオード（28）との間に接続された、データ記憶デバイス（10）。
それぞれのビット線（16）によってメモリセル（18）の１つまたは複数の関連するグループ（26）にそれぞれ結合され、その関連するグループ（26）のメモリセル（18）に流れる電流をセンシングするように動作する多数の読み取り回路（20）をさらに含む、請求項１のデータ記憶デバイス。
前記ワード線（14）と前記ビット線（16）に結合され、選択されていないメモリセル（18）に寄生電流が流れるのを実質的に防ぐために抵抗性交点メモリセルアレイ（12）の電圧レベルを設定するように動作可能な等電位発生器（32）をさらに含む、請求項１のデータ記憶デバイス。
前記等電位発生器（32）が、メモリセル（18）の各グループ（26）の前記共通分離ダイオード（28）の入力ノードを、選択されていないワード線（14）からのフィードバックによって設定するように動作可能である、請求項３のデータ記憶デバイス。
ワード線（14）の選択されたグループ内の選択されていないワード線（14）が、印加されたアレイ電圧とほぼ等しい平均フィードバック電圧を設定するように共に接続される、請求項４のデータ記憶デバイス。
前記等電位発生器（32）が、選択されたワード線（14）の等電位分離を、１つまたは複数の選択されていないワード線（14）からのフィードバックに基づいて確立するように動作可能である、請求項５のデータ記憶デバイス。
各分離ダイオード（28）の前記入力ノードが、それぞれの電圧フォロワトランジスタ（44）に結合され、前記等電位発生器（32）が、前記電圧フォロワトランジスタ（44）のゲートに結合されている、請求項５のデータ記憶デバイス。
前記等電位発生器（32）が、基準電圧に結合された第１の入力と、選択されていないワード線（14）に結合された第２の入力と、前記電圧フォロワトランジスタ（44）の前記ゲートに結合された出力とを有する演算増幅器回路を含む、請求項７のデータ記憶デバイス。
前記演算増幅器回路の前記第２の入力が、スイッチング回路を介して前記選択されていないワード線（32）に結合される、請求項８のデータ記憶デバイス。
データ記憶デバイス（10）を作成する方法であって、
メモリセル（18）の抵抗性交点アレイ（12）を形成するステップと、
複数のワード線（14）を形成するステップと、及び
複数のビット線（16）を形成するステップとを含み、
メモリセル（18）が、２つまたはそれより多いメモリセル（18）の多数のグループ（26）に構成され、各グループ（26）の前記メモリセル（18）が、それぞれのワード線（14）とビット線（16）に結合された共通分離ダイオード（28）との間に接続されている、方法。