JP2003133329A5

JP2003133329A5 -

Info

Publication number: JP2003133329A5
Application number: JP2002223933A
Authority: JP
Filing date: 2002-07-31
Publication date: 2005-04-07
Anticipated expiration: 2022-07-31

Claims

半導体素子と、この半導体素子の一主面側に設けられた第１電極層と、前記半導体素子の前記一主面側に設けられ、前記第１電極層からは離間して配された第２電極層と、前記第２電極層と接触する領域を有すると共に、前記第１電極層とオーバーラップする領域を有する導電性接合材と、前記第１電極層と前記導電性接合材がオーバーラップする領域において、前記第１電極層と前記導電性接合材の間に、前記第１電極層を覆うように配され、前記第１電極層が前記導電性接合材に接触するのを防止する有機系保護膜と、前記導電性接合材を介して前記第２電極層と電気的に接合された第１金属ブロックとを備え、前記第１電極層周縁部における前記第１電極層の厚み寸法をｔ１、前記第１電極層周辺における前記有機系保護膜の実質的な厚み寸法をｔ２としたとき、ｔ１＜ｔ２が成立すると共に、前記導電性接合材をＳｎ系はんだとし、前記第１金属ブロックの熱膨張係数をα１とし、前記半導体素子の熱膨張係数をα２とし、前記半導体素子のチップサイズをａ×ｂとし、使用環境の最高温度と最低温度の温度差をΔＴとしたときに、
【数１】
が成立することを特徴とする半導体装置。
半導体素子と、この半導体素子の一主面側に設けられた第１電極層と、前記半導体素子の前記一主面側に設けられ、前記第１電極層からは離間して配された第２電極層と、前記第２電極層と接触する領域を有すると共に、前記第１電極層とオーバーラップする領域を有する導電性接合材と、前記第１電極層と前記導電性接合材がオーバーラップする領域において、前記第１電極層と前記導電性接合材の間に、前記第１電極層を覆うように配され、前記第１電極層が前記導電性接合材に接触するのを防止する有機系保護膜と、前記導電性接合材を介して前記第２電極層と電気的に接合された第１金属ブロックと、前記半導体素子の他主面側に導電性接合材により接合された第２金属ブロックを備え、前記第１電極層周縁部における前記第１電極層の厚み寸法をｔ１、前記第１電極層周辺における前記有機系保護膜の実質的な厚み寸法をｔ２としたとき、ｔ１＜ｔ２が成立すると共に、前記導電性接合材をＳｎ系はんだとすると共に、前記半導体素子の前記一主面側の前記第１金属ブロックと前記Ｓｎ系はんだとからなる複合系の見かけ上の熱膨張係数をα１ｅとし、前記半導体素子の前記他主面側の前記第２金属ブロックと前記半導体素子とからなる複合系の見かけ上の熱膨張係数をα２ｅとし、前記半導体素子のチップサイズをａ×ｂとし、使用環境の最高温度と最低温度の温度差をΔＴとしたときに、
が成立することを特徴とする半導体装置。
前記半導体素子は縦型の電力用半導体素子であり、前記第１金属ブロックは前記電力用半導体素子の第１端子を構成し、前記第２金属ブロックは前記電力用半導体素子の第２端子を構成し、前記第１電極層は前記電力用半導体素子の制御配線を構成することを特徴とする請求項２に記載の半導体装置。
前記半導体素子，前記第１金属ブロック，前記第２金属ブロックは一体的に樹脂封止されていることを特徴とする請求項２又は３の何れかに記載の半導体装置。
前記有機系保護膜は、その常温での弾性係数が１．０〜５．０ＧＰａであり、且つ、熱膨張係数が３５〜６５×１０^-6／℃となるように構成されていることを特徴とする請求項１乃至４の何れかに記載の半導体装置。
半導体素子と、この半導体素子の一主面側に設けられた第１電極層と、前記第１電極層の一領域を跨ぐように被覆する絶縁性の有機系保護膜と、前記第１電極層の前記一領域上に前記有機系保護膜を介してオーバーラップする導電性接合材とを有し、第１電極層周辺部に対する前記第１電極層の表面までの厚み寸法をｔ１、前記第１電極層周辺部に対する前記有機系保護膜の表面までの実質的な厚み寸法をｔ２としたとき、ｔ１＜ｔ２が成立するとともに、前記有機系保護膜は、その弾性係数が前記導電性接合材の弾性係数より小さく、且つ、その熱膨張係数が前記導電性接合材の熱膨張係数と略等しくなるように構成されていることを特徴とする半導体装置。
半導体素子と、この半導体素子の一主面側に設けられた第１電極層と、前記半導体素子の前記一主面側に設けられ、前記第１電極層からは離間して配された第２電極層と、前記第１電極層の一領域を跨ぐように被覆する絶縁性の保護膜と、前記第１電極層の前記一領域上に前記保護膜を介してオーバーラップする導電性接合材とを有し、第１電極層周辺部に対する前記第１電極層の表面までの厚み寸法をｔ１、前記第１電極層周辺部に対する前記保護膜の表面までの実質的な厚み寸法をｔ２としたとき、ｔ１＜ｔ２が成立するとともに、前記保護膜は、その弾性係数が前記導電性接合材の弾性係数より小さく、且つ、その熱膨張係数が前記導電性接合材の熱膨張係数と略等しくなるように構成されていることを特徴とする半導体装置。
前記導電性接合材ははんだであることを特徴とする請求項１乃至７の何れかに記載の半導体装置。
半導体素子と、この半導体素子の両面にはんだ接合されたヒートシンクとを備えて構成された半導体装置において、前記半導体素子の表面に設けられた配線層と、この配線層を覆うように設けられた有機系保護膜とを備え、前記配線層の厚み寸法をｔ１とし、前記有機系保護膜の厚み寸法をｔ２としたときに、ｔ１＜ｔ２が成立すると共に、前記有機系保護膜の常温での弾性係数を１．０〜５．０ＧＰａとし、且つ、熱膨張係数を３５〜６５×１０^-6／℃とすると共に、前記はんだ接合をＳｎ系はんだで行うように構成するとし、前記半導体素子の表面側のヒートシンクの熱膨張係数をα１とし、前記半導体素子の熱膨張係数をα２とし、前記半導体素子のチップサイズをａ×ｂとし、使用環境の最高温度と最低温度の温度差をΔＴとしたときに、
【数３】
が成立するように構成したことを特徴とする半導体装置。
半導体素子と、この半導体素子の両面にはんだ接合されたヒートシンクとを備えて構成された半導体装置において、前記半導体素子の表面に設けられた配線層と、この配線層を覆うように設けられた有機系保護膜とを備え、前記配線層の厚み寸法をｔ１とし、前記有機系保護膜の厚み寸法をｔ２としたときに、ｔ１＜ｔ２が成立すると共に、前記有機系保護膜の常温での弾性係数を１．０〜５．０ＧＰａとし、且つ、熱膨張係数を３５〜６５×１０ ^-6 ／℃とすると共に、前記はんだ接合をＳｎ系はんだで行うように構成するとし、前記半導体素子の表面側のヒートシンクとはんだとからなる複合系の見かけ上の熱膨張係数をα１ｅとし、前記半導体素子の裏面側のヒートシンクと前記半導体素子とからなる複合系の見かけ上の熱膨張係数をα２ｅとし、前記半導体素子のチップサイズをａ×ｂとし、使用環境の最高温度と最低温度の温度差をΔＴとしたときに、
が成立するように構成したことを特徴とする半導体装置。
前記有機系保護膜及び前記保護膜はポリイミド膜であることを特徴とする請求項１乃至１０の何れかに記載の半導体装置。
半導体素子と、この半導体素子の一主面側に設けられた第１電極層と、前記半導体素子の前記一主面側に設けられ、前記第１電極層からは離間して配された第２電極層と、前記第１電極層を被覆する絶縁性保護膜と、前記第２電極層と接触する領域を有すると共に、前記第１電極層とオーバーラップする領域を有する導電性接合材と、前記導電性接合材を介して前記第２電極層と電気的に接合された第１金属ブロックとを備え、前記導電性接合材の前記第１電極層とオーバーラップする前記領域の下地の表面アスペリティは平坦あるいは前記第１電極層の上方において凹部とされていると共に、前記有機系保護膜は、その弾性係数が前記導電性接合材の弾性係数より小さく、且つ、その熱膨張係数が前記導電性接合材の熱膨張係数と略等しくなるように構成されていることを特徴とする半導体装置。
前記第１電極層は当該第１電極層近傍の表面に対して平坦もしくは凹形状となるように形成されていることを特徴とする請求項１２に記載の半導体装置。
半導体素子と、この半導体素子の一主面側に設けられた第１電極層と、前記半導体素子の前記一主面側に設けられ、前記第１電極層からは離間して配された第２電極層と、前記第１電極層を被覆する絶縁性保護膜と、前記第２電極層と接触する領域を有すると共に、前記第１電極層とオーバーラップする領域を有する導電性接合材と、前記導電性接合材を介して前記第２電極層と電気的に接合された第１金属ブロックとを備え、前記導電性接合材の前記第１電極層とオーバーラップする前記領域の下地の表面アスペリティは平坦あるいは前記第１電極層の上方において凹部とされていると共に、前記導電性接合材の前記第１電極層とオーバーラップする前記領域の下方において、前記第２電極層が前記第１電極層上方に前記絶縁性保護膜を介して配置されており、前記第２電極層の表面が前記導電性接合材の前記下地を構成していることを特徴とする半導体装置。
前記絶縁性保護膜は前記第１電極層の表面に被着された有機系保護膜を有することを特徴とする請求項１２乃至１４の何れかに記載の半導体装置。