JP2003102175A - 低リプルｄｃ−ｄｃコンバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】出力電圧に含まれるリプルが極めて少なくて実
用上平滑回路をほとんど必要とせず、しかも小型、軽量
化が可能で効率も高い、新しい低リプルＤＣ−ＤＣコン
バータ装置を提供すること。 【解決手段】各中性点が入力直流電源の１極に接続され
た少なくとも２つの出力トランスの各１次巻線の両端子
に、各１端子が接続され、各他端子が入力直流電源の他
極に接続された１対のスイッチング素子と、前記各１対
のスイッチング素子を、一方が導通するとき他方を非導
通に制御する手段と、前記各出力トランスの２次巻線に
それぞれ接続された整流手段とを具備し、前記整流手段
の出力電圧値が等しく、一方の整流出力波形に生ずるリ
プルが他方の整流出力波形によってカバーされるよう
に、各スイッチング素子の導通タイミングが設定され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般的にはＤＣ−Ｄ
Ｃコンバータ装置に関し、特に平滑回路を使用しないで
も出力電圧に含まれるリプルを低減、または事実上無く
することのできる低リプルＤＣ−ＤＣコンバータ装置に
関する。

【０００２】

【従来の技術】スイッチング電源の１種であるＤＣ−Ｄ
Ｃコンバータ装置は、スイッチング素子（特に、半導体
等の固体スイッチング素子）のオン・オフ時間比(時比
率：time ratio)の制御（ＰＷＭ）によって出力電圧を
所望値に調整する装置である。このようなコンバータ装
置は電子機器の為の安定化電源装置として広く使用され
ている。従来のコンバータ装置では、スイッチング素子
によって断続された電流を平滑化し、所望値の直流出力
電圧を得る為に平滑回路（Ｃ又はＬ−Ｃ回路）が必要不
可欠である。しかし、平滑回路を構成する容量（Ｃ）成
分およびインダクタンス（Ｌ）成分による応答の遅れに
よって必然的に、出力電圧に過渡変動が生ずる。

【０００３】一方、最近の電子機器のほとんどは集積回
路で構成されている。現在では、このような集積回路の
高密度化が進み、これに伴なってその動作電源電圧は低
下の一途を辿り、数年後には１Ｖが主流になると予想さ
れている。このような電子機器はパソコン等のデジタル
機器であることが多いので、その電源装置に対しては、
急激な負荷変化に対する電源電圧、電流の過渡変動が少
なく、リプル電圧も小さいことが求められるのみなら
ず、更に小形、軽量化に加え高効率性も要求される。

【０００４】

【発明が解決しようとする課題】前述のような出力電圧
の過渡変動は平滑回路のＬ、Ｃを小形にすれば改善され
るが、その一方では、Ｌ、Ｃの小形化によって出力電圧
のリプル成分が増加するという新たな問題を生ずる。こ
のような出力電圧に含まれるリプル電圧の増加は、スイ
ッチング素子のオン・オフ切換周波数を上げ、スイッチ
ング周波数を高周波化することによって抑制することが
できる。しかし、スイッチング周波数を高くするのにも
限界があるのみならず、高周波化によって電力損失も増
加する傾向がある。上述のような要求を全て満足させる
ことは従来のスイッチング電源技術では極めて困難であ
り、事実上リプルがなく、従来のような大きい容量、イ
ンダクタンスを用いた平滑回路を必要としない低リプル
ＤＣ−ＤＣコンバータ装置の実現が待望されている。

【０００５】本発明は、上記のような問題をすべて解決
し、出力電圧に含まれるリプルが極めて少なくて実用上
平滑回路をほとんど必要とせず、しかも小型、軽量化が
可能で効率も高い、新しい低リプルＤＣ−ＤＣコンバー
タ装置を提供するものである。

【０００６】

【課題を解決するための手段】本発明の第１の特徴は、
それぞれが、中性点を有する１次巻線、および２次巻線
を備えた１対の出力トランスと、前記出力トランスのそ
れぞれの１次巻線の両端子に、それぞれの１端子が接続
された１対のスイッチング素子と、前記１対のスイッチ
ング素子の各他端子を入力直流電源の１極に接続するよ
うにされた手段と、前記各中性点を前記入力直流電源の
他極に接続するための手段と、前記各１対のスイッチン
グ素子を、一方が導通するとき他方が非導通になるよう
に制御する手段と、前記各出力トランスの２次巻線にそ
れぞれ接続された１対の全波整流手段と、前記全波整流
手段の出力を並列に重畳して出力する手段とを具備し、
前記全波整流手段の出力電圧値が等しく、かつ一方の全
波整流手段の出力波形に生ずるリプルが他方の全波整流
手段の出力波形によってカバーされるように、各スイッ
チング素子の導通タイミングが設定される点にある。

【０００７】本発明の第２の特徴は、それぞれが、中性
点を有する１次巻線、および２次巻線を備えた複数の出
力トランスと、前記複数の出力トランスのそれぞれの１
次巻線の両端子に、それぞれの１端子が接続された１対
のスイッチング素子と、前記１対のスイッチング素子の
各他端子を入力直流電源の１極に接続するための手段
と、前記出力トランスの各中性点を入力直流電源の他極
に接続するための手段と、前記各１対のスイッチング素
子を、一方が導通するとき他方が非導通になるように制
御する手段と、前記複数の出力トランスの各２次巻線に
それぞれ接続された複数の半波整流手段と、前記複数の
半波整流手段の出力を並列に重畳して出力する手段とを
具備し、前記複数の半波整流手段の出力電圧値が等し
く、かつある１つの出力トランスに接続された半波整流
手段が整流出力を生じない負の半サイクル期間を、他の
少なくとも１つの出力トランスに接続された半波整流手
段の正の半サイクル出力によってカバーするように、各
スイッチング素子の導通タイミングが設定される点にあ
る。

【０００８】また本発明の第３の特徴は、それぞれが１
次巻線および２次巻線を備え、各１次巻線の１端子が入
力直流電源の１極に接続されるようにされた１対の出力
トランスと、前記出力トランスの各１次巻線の他端子
に、それぞれの１端子が接続された１対のスイッチング
素子と、前記各１対のスイッチング素子の中の一方の他
端子を前記各１次巻線の１端子に接続するコンデンサ
と、前記各１対のスイッチング素子の中の他方の他端子
を入力直流電源の他極に接続するようにされた手段と、
前記各１対のスイッチング素子のそれぞれを、一方が導
通するとき他方が非導通になるように制御する手段と、
前記各出力トランスの２次巻線にそれぞれ接続された１
対の半波整流手段と、前記１対の半波整流手段の出力を
並列に重畳して出力する手段とを具備し、前記１対の半
波整流手段の出力電圧値が互いに等しくなるように設定
され、かつ前記各半波整流手段が整流出力を発生する正
の半サイクルが、整流出力を発生しない負の半サイクル
よりも長く、さらに一方の出力トランスに接続された半
波整流手段の前記負の半サイクルの出力波形が、他方の
出力トランスに接続された半波整流手段の前記正の半サ
イクルの出力波形によってカバーされるように、各スイ
ッチング素子の導通タイミングが設定される点にある。

【０００９】本発明の第４の特徴は、それぞれが１次巻
線および２次巻線を備え、各１次巻線の１端子が入力直
流電源の１極に接続されるようにされた１対の出力トラ
ンスと、前記出力トランスの各１次巻線の他端子に、そ
れぞれの１端子が接続された１対のスイッチング素子
と、前記各１対のスイッチング素子の中の一方の他端子
を他方のスイッチング素子の他端子に接続するコンデン
サと、前記他方のスイッチング素子の他端子を前記入力
直流電源の他極に接続するようにされた手段と、前記各
１対のスイッチング素子のそれぞれを、一方が導通する
とき他方が非導通になるように制御する手段と、前記各
出力トランスの２次巻線にそれぞれ接続された１対の半
波整流手段と、前記半波整流手段の出力を並列に重畳し
て出力する手段とを具備し、前記１対の半波整流手段の
出力電圧値が互いに等しくなるように設定され、かつ前
記各半波整流手段が整流出力を発生する正の半サイクル
が、整流出力を発生しない負の半サイクルよりも長く、
さらに一方の出力トランスに接続された半波整流手段の
前記負の半サイクルの出力波形が、他方の出力トランス
に接続された半波整流手段の前記正の半サイクルの出力
波形によってカバーされるように、各スイッチング素子
の導通タイミングが設定される点にある。

【００１０】本発明の第５の特徴は、それぞれが１次巻
線および２次巻線を備えた１対の出力トランスと、前記
出力トランスの各１次巻線の１端子に、それぞれの１端
子が接続された１対のスイッチング素子と、前記各１対
のスイッチング素子の中の一方の他端子を入力直流電源
の１極に接続するようにされた手段と、前記各１対のス
イッチング素子の中の他方の他端子を前記１次巻線の他
端子に接続するコンデンサと、 前記各１対のスイッチ
ング素子の中の他方の他端子を前記入力直流電源の他極
に接続するようにされた手段と、前記各１対のスイッチ
ング素子のそれぞれを、一方が導通するとき他方が非導
通になるように制御する手段と、前記各出力トランスの
２次巻線にそれぞれ接続された１対の半波整流手段と、
前記半波整流手段の出力を並列に重畳して出力する手段
とを具備し、前記１対の半波整流手段の出力電圧値が互
いに等しくなるように設定され、かつ前記各半波整流手
段が整流出力を発生する正の半サイクルが、整流出力を
発生しない負の半サイクルよりも長く、さらに一方の出
力トランスに接続された半波整流手段の前記負の半サイ
クルの出力波形が、他方の出力トランスに接続された半
波整流手段の前記正の半サイクルの出力波形によってカ
バーされるように、各スイッチング素子の導通タイミン
グが設定される点にある。

【００１１】

【作用】本発明によれば、ＤＣ−ＤＣコンバータが少な
くとも２つの出力トランスを備え、１つのトランスの出
力を全波整流、または半波整流したときに生ずる小さな
窪み（リプル）または、出力を生じない負の半サイクル
を、他のトランスの全波整流波形、または半波整流の正
の半サイクル波形で重畳、補償することにより、リプル
を事実上含まない直流出力を得ることができる。

【００１２】

【発明の実施の形態】以下に図面を参照して本発明の実
施の態様を詳細に説明する。図１は本発明の第１の実施
態様の回路図、図２は図１の実施態様の動作を説明する
ための波形図である。２つのインバータ１０，２０の各
入力側は直流電源２に並列に接続される。それらの出力
側は、それぞれの出力トランス３，４の１次巻線に接続
される。それぞれのインバータでは、１対のスイッチン
グ素子＃１−１，１−２，＃２−１，２−２が、図示の
ように、直流電源２と出力トランス３および４との間に
接続される。各スイッチング素子の制御端子には交互
に、一方が導通するとき、他方が非導通になるような制
御信号が供給される。この様な制御信号の発生、供給手
段は当業者には周知である。

【００１３】これにより、トランス３，４の２次巻線に
は、例えば図２にＶ１，Ｖ２（実線）で示すような電圧
値の等しい矩形波電圧が発生する。前記トランス３，４
の２次巻線にはそれぞれ全波整流器５，６が接続され、
全波整流された各出力直流電圧（それらの値は互いに等
しい）は並列に重畳されて負荷Ｒに加えられる。なお図
１の実施態様および以下に説明する各実施態様に使用さ
れるインバータは、図示の構成のものに限らず、どのよ
うな形式のものでも良いことはもちろんである。

【００１４】各トランスの２次側に発生される矩形波電
圧を全波整流すると、図２に破線で示すように、負の半
周期部分が折り返され、全体としては小さな窪み（リプ
ル）部を含む直流電圧がそれぞれ生成される。図１の実
施態様では、各インバータ１０，２０のオン・オフ切換
のタイミングまたは位相が、一方のインバータの整流出
力に含まれる窪み部が他方のインバータの整流出力で補
償（カバー）されて完全な（窪み部のない）直流出力が
得られるのに適当な量だけずらされる。図２の例では各
インバータ１０，２０のオン・オフ切換のタイミングの
ずれ、すなわち２つの電圧Ｖ１，Ｖ２の間の位相差は９
０度に設定されている。

【００１５】なお、当業者には容易に理解されるよう
に、この位相差は９０度に限られるものではなく、一方
の全波整流出力波形の窪み部が他方の全波整流出力波形
で十分にカバーされる程度であれば任意に設定すること
ができる。上述から明らかなように、この実施態様で
は、出力直流電圧波形には窪み部が全く存在しないの
で、整流器５，６の出力側すなわち負荷Ｒの入力側に平
滑フィルタを設ける必要はなくなる。

【００１６】この場合、明らかなように、出力電圧の調
整はトランスの巻数比を選択、調整することによって任
意に設定できるが、一方、トランス磁心のμが十分に大
きく、かつ励磁電流はなるべく小さいことが望ましい。
またこの実施態様では、所要相数（インバータの数）が
最少の２相で済み、偏磁の影響も極めて少ないという利
点がある。使用するインバータの数を３以上にして３相
以上にすることはもちろん可能である。

【００１７】しかし図１の装置では、各相当たり最少２
個の整流器、したがって全体では最少４個の整流器が必
要であるので所要部品点数が多くなり、電圧調整も容易
でなく、どちらかといえば困難であるという問題があ
る。この対策として、図1の実施態様における各整流器
を半波形にすることが考えられる。そうすれば、各相当
たりの整流器が１個で済み、電圧調整も比較的容易にな
る。しかしこの場合は、少なくとも３相が必要で、３組
のインバータ、トランスと整流器が必要となる。すなわ
ち、例えば１２０度ずつ位相をずらせた３相矩形波をそ
れぞれ半波整流し、それらの整流出力を重畳すれば窪み
部の無い直流出力が得られる。しかしこの場合も、所要
部品点数が比較的多くなると言う問題は残る。

【００１８】図３は、２相（２つのインバータ）と半波
整流を利用しながら、整流出力波形の窪み部を事実上無
視できる程度にまで低減することのできる本発明の他の
実施態様を示す回路図である。図４はその動作を説明す
るための波形図である。

【００１９】この実施態様は、図１との対比から分かる
ように、各出力トランス３ａ、４ａの２次巻線を単相と
してこれらの出力を半波整流し、整流出力（電圧値は互
いに等しい）を並列に重畳して負荷Ｒに供給するように
したものである。この場合、各インバータを構成するそ
れぞれのスイッチング素子のオン・オフ時間比を異なら
せ、各出力トランスの２次側出力波形、すなわち各半波
整流器の出力波形を図４（ｆ）（ｇ）に例示するように
正負非対称とし、半波整流出力の正の半サイクルが負の
半サイクルよりも十分長くなるようにすることが必要で
ある。これにより、図４（ｈ）に示すように、一方のト
ランスの負の半サイクル部分（整流出力がゼロの部分）
が他方のトランスの正の半サイクル部分で完全にカバー
され、リプルを含まない完全な直流出力が得られる。

【００２０】図４の例では、各インバータ１０、２０の
第１のスイッチング素子＃１−１，２−１は２４０°の
区間（図ではＴ１で示す）で導通し、第２のスイッチグ
素子＃１−２，２−２は残りの１２０°の区間（図では
Ｔ２で示す）導通するように制御され、かつそれぞれの
インバータ出力が１８０°の位相差を有するようにされ
ている。さらに磁束のふれを正負対称にするために、各
巻線の巻数ｎ１〜ｎ３と時間Ｔ１，Ｔ２との間には、ｎ
１／ｎ２＝Ｔ２／Ｔ１＝１２０°／２４０°＝１／２の
関係を持たせることが望ましい。直流出力電圧Ｖ０は
（ｎ３／ｎ１）Ｖｉになる。

【００２１】普遍化していえば、図３の実施態様では、
各インバータの正の半サイクル（Ｔ１）を負の半サイク
ル（Ｔ２）よりも長く設定し、前記正負の各半サイクル
の時間の比Ｔ１／Ｔ２を、トランス３ａ、４ａの一次巻
線回数比の逆数ｎ２／ｎ１になる様に選定し、長い方の
正半サイクルの出力電圧を半波整流してそれぞれを重畳
出力する。またその際、正半サイクルの半波整流出力波
形の立上り、立下り部での傾斜が他方の半波整流出力波
形でカバーされて、重畳された直流出力波形に窪みが生
じないように、正半サイクルの期間を十分に長くし、か
つ両インバータの出力位相差を設定する。

【００２２】なお、前述の図１および図３の回路では、
負荷電流の増加に伴って出力電圧が低下する傾向がある
が、これは、図３に点線で示したように、出力トランス
に外部から直流起磁力ｎｆ・Ｉｆを加えることにより、
必要に応じて補償することができる。

【００２３】図５は本発明のさらに他の実施態様を示す
回路図である。入力直流電源２に直列にコンデンサ８が
接続され、各インバータ１０，２０に含まれる１対のス
イッチング素子はそれぞれの出力トランス３ｂ，４ｂの
１次巻線を介して直流電源２またはコンデンサ８のいず
れかに、例えば図４に示したようなタイミングと位相関
係で交互に接続される。

【００２４】定常状態において、スイッチング素子＃１
−２，２−２が導通する各半サイクルでは（このとき、
素子＃１−１，２−１は非導通）、トランス３ｂ、４ｂ
の１次巻線には、図の下から上向きの電流が電源２から
供給され、各トランスの磁心には上昇磁束φｒが生ず
る。このとき、Ｖｉ＝ｄφｒ／ｄｔ≒Δφｒ／Δｔの関
係が成立し、上昇磁束Δφｒは時間Δｔ＝Ｔ２（図４参
照）が経過したときＶｉ・Ｔ２になる。

【００２５】つぎに前記スイッチング素子＃１−２，２
−２が遮断され、素子＃１−１，２−１が導通される各
半サイクルでは、各トランス３ｂ、４ｂの１次巻線に
は、逆起電力とコンデンサ８によって、図の上から下向
きに電流が流れ、各トランスの磁心の磁束は減少して下
降磁束となる。このとき、Ｖｃ＝ｄφｄ／ｄｔ≒Δφｄ
／Δｔの関係が成立し、下降磁束Δφｄは時間Δｔ＝Ｔ
１（図４参照）が経過したときＶｃ・Ｔ１になる。

【００２６】ここで上昇磁束Δφｒと下降磁束Δφｄは
等しくなければならないから、Δφｒ＝Ｖｉ・Ｔ２＝Ｖ
ｃ・Ｔ１＝Δφｄが成立する。図５の例では、例えば、
２次側に接続された半波整流器５ａ、６ａの極性が、電
源２の電圧Ｖｉが各出力トランス３ｂ、４ｂの１次巻線
に印加されている負の半サイクルＴ２では整流出力が発
生せず、コンデンサ８の電圧Ｖｃが印加されている正の
半サイクルＴ１だけ整流出力が発生されるように設定さ
れていると仮定する。

【００２７】この仮定の下では、出力電圧Ｖ０は、各ト
ランスの巻線比ｎ３／ｎ１を１とすると、Ｖｃ＝Ｖｉ・
Ｔ２／Ｔ１で表される。したがって、各インバータを構
成する１対のスイッチング素子のオン時間比Ｔ２／Ｔ１
（例えば時間Ｔ２）を変えて前記電圧Ｖｃすなわち出力
Ｖ０を調整することができる。例えば前記オン時間比Ｔ
２／Ｔ１を１／２とすれば、ｎ３／ｎ１＝１の場合、直
流出力電圧Ｖ０は（１／２）Ｖｉとなる。また一般的に
はＶ０＝（ｎ３／ｎ１）（Ｔ２／Ｔ１）Ｖｉとなる。

【００２８】また当業者には明らかなように、出力側の
半波整流器の極性を反対にし、例えばＴ２／Ｔ１＝２と
すれば、電源２の電圧Ｖｉが各出力トランス３ｂ、４ｂ
の１次巻線に印加されている半サイクルＴ２で整流出力
が発生するようにすることも可能であり、この場合の出
力電圧Ｖ０は、図３の場合と同様に（ｎ３/ｎ1）Ｖｉと
なる。

【００２９】上述のように、図５の実施態様では、各ト
ランスの１次側が中性点なしの１つの巻線（ｎ₁）だけ
で済むので構成の簡略化が可能であるのみならず、トラ
ンスの１次巻線に入力直流電圧Ｖiがかかる負の半サイ
クル期間Ｔ２を調整するだけで（すなわち、時間Ｔ１と
Ｔ２の比を決めるだけで）、正の半サイクル期間Ｔ１に
おけるコンデンサ８の端子電圧、したがってこのＤＣ−
ＤＣコンバータの出力電圧Ｖ０が自動的かつ容易にＶc
＝（ｎ３／ｎ１）（Ｔ２／Ｔ１）Ｖｉに調整され、ＰＷ
ＭによるＤＣ−ＤＣコンバータ出力電圧の電圧調整が可
能となる。

【００３０】図６は本発明のさらに他の実施態様を示す
回路図であり、図５の場合と同様に動作する。この図で
は、図の簡略化のために、図５の１相分に相当するイン
バータ部分のみを示している。第１のスイッチング素子
＃１−１は入力電源２およびトランス３ｂの１次巻線、
コンデンサ８と直列に接続され、第２のスイッチング素
子＃１−２は前記第１スイッチング素子とコンデンサと
の直列回路に並列に接続される。

【００３１】その定常状態において、第１，第２スイッ
チング素子＃１−１，１−２がそれぞれ非導通、導通の
時、トランス３ｂの１次巻線には、図の上から下向きの
電流が電源２から供給され、トランス３ｂの磁心には上
昇磁束φｒが生ずる。このとき、Ｖｉ＝ｄφｒ／ｄｔ≒
Δφｒ／Δｔの関係が成立し、上昇磁束Δφｒは時間Δ
ｔ＝Ｔ２のときＶｉ・Ｔ２になる。

【００３２】つぎに前記スイッチング素子＃１−２が遮
断され、素子＃１−１が導通されると、トランス３ｂの
１次巻線には、逆起電力とコンデンサ８によって、図の
下から上向きにコンデンサ８を通して電流が流れ、トラ
ンスの磁心の磁束は減少して下降磁束となる。このと
き、Ｖｃ−Ｖｉ＝ｄφｄ／ｄｔ≒Δφｄ／Δｔの関係が
成立し、下降磁束Δφｄは時間Δｔ＝Ｔ１が経過したと
き（Ｖｃ−Ｖｉ）Ｔ１になる。

【００３３】ここで上昇磁束Δφｒと下降磁束Δφｄは
等しくなければならないから、Δφｒ＝Ｖｉ・Ｔ２＝
（Ｖｃ−Ｖｉ）Ｔ１＝Δφｄが成立する。これから、Ｖ
ｃ＝Ｖｉ（Ｔ１＋Ｔ２）／Ｔ１が得られる。Ｔｓ＝Ｔ１
＋Ｔ２と置けば、Ｖｃ＝Ｖｉ・Ｔｓ／Ｔ１と表される。
したがって、トランス３ｂの巻数比を１と仮定すれば、
出力整流器５ａの極性を、第１スイッチング素子＃１−
１がオンの半サイクルで出力を生ずるように設定した場
合には、出力Ｖｏ＝Ｖｃ−Ｖｉ＝Ｖｉ（Ｔｓ／Ｔ１−
１）＝Ｖｉ・Ｔ２／Ｔ１である。

【００３４】また反対に、第２スイッチング素子＃１−
２がオンの半サイクルで出力を生ずるように設定したと
仮定すると、その出力Ｖｏは、図３の場合と同様に（ｎ
３/ｎ1）Ｖｉとなる。

【００３５】図３及び図５、図６の回路では負荷電流が
流れる正半サイクルと無負荷になる負半サイクルとでト
ランス１次側の電圧降下量が異なるために直流成分が生
じ、これによってトランスの磁心に偏磁が現れる可能性
がある。この対策としては、トランス磁心の励磁電流を
増加させることが一応考えられる。しかしこの方法で
は、リプルが生ずるようになる。より好ましい対策は、
出力トランスの磁心に角形（飽和）磁化特性のものを用
い、ロイヤー発振器と同一原理により、負から正の半サ
イクルへの転流（上昇磁束から下降磁束への移行）のみ
を磁気飽和によって行なう半自励方式とするか、または
前記直流成分をコンデンサで遮断するかすることであ
る。前者の原理を利用した本発明のさらに他の実施態様
の回路構成を図７に示す。

【００３６】図７でも、図の簡略化のために、図５の１
相分に相当するインバータ部分のみを示している。他の
相についても、全く同じ構成が採用できることは容易に
理解されるであろう。図５との対比から分かるように、
本実施態様の基本的回路構成は図５のものと同じである
が、出力トランス３ｃが可飽和型である点、および第
１，第２スイッチング素子＃１−１，１−２の制御端子
（ゲート又はべ−ス回路）に誘起電圧を帰還してそのオ
ン・オフを制御するための制御用トランス９が付加され
ている点で相違する。

【００３７】制御用トランス９の１次巻線９０は出力ト
ランス３ｃの１次巻線と並列に接続され、前記制御用ト
ランス９の第１の２次巻線９１は第１スイッチング素子
＃１−１の制御端子と、出力トランス３ｃの１次巻線に
接続された同素子の一方端子１ａとの間に接続され、前
記制御用トランス９の第２の２次巻線９２は第２スイッ
チング素子＃１−２の制御端子と、入力直流電源の一方
端子に接続された同素子の１端子２ａとの間に接続され
る。

【００３８】図８の波形図を参照して、図７の実施態様
の動作の要部を説明する。定常状態では、時点ｔ１に第
２スイッチング素子＃１−２の制御端子に外部パルス
（これについては、後述する）が加えられてこれがオン
になると、入力直流電源２からトランス３ｃの１次巻線
に供給される電流によってトランス３ｃの磁心（角形磁
化特性を有する）には上昇磁束が生ずる。このとき、第
１、第２スイッチング素子＃１−１、１−２の各制御端
子には、帰還巻線９１、９２により、前者をオフに、ま
た後者をオンにそれぞれ保持する電圧が印加される。

【００３９】時間Ｔ２（負の半サイクル）が経過した後
の時点ｔ２に上昇磁束が磁心の飽和値に達すると、トラ
ンス３ｃの１次巻線に飽和電流が流れてその電圧降下
（端子電圧）がゼロになる。同時に帰還巻線９１，９２
の電圧もゼロになり、第２スイッチング素子＃１−２が
オフになる。続いてトランス磁心の磁束が飽和値から不
飽和値へ戻るときに、トランス３ｃの１次巻線、したが
って帰還巻線９１、９２に誘起される逆極性電圧によ
り、第１スイッチング素子＃１−１がオンになり、第２
スイッチング素子＃１−２はオフに維持される。このよ
うにして、時点ｔ２における第２スイッチング素子＃１
−２から第１スイッチング素子＃１−１への転流が完了
する。

【００４０】その結果、トランス３ｃの１次巻線には逆
向きの電流が流れ、磁心には下降磁束が生ずる。下降磁
束が飽和値に達するよりも前の時点ｔ３に、第２スイッ
チング素子＃１−２の制御端子に外部パルスを加えてこ
れを強制的にオンにすると、第１スイッチング素子＃１
−１はオフになる。この場合の出力直流電圧Ｖ０は、図
５の場合と同様に、出力側の半波整流器の極性の選び方
にしたがって、ＶｃまたはＶｉに等しくなり、（Ｔ２／
Ｔｓ）（ｎ３／ｎ１）Ｖｉまたは（ｎ３／ｎ１）Ｖｉで
表わされる。

【００４１】この実施態様では、磁束が飽和してから実
際に転流が起こるまでのごく短い期間ではあるが、上述
のように飽和電流が流れるので、転流のタイミングｔ２
において、整流後の出力波形には僅かなスパイクＳＰ
（図８）を生ずる。しかしこれは、整流器出力側に極小
容量（従来の平滑回路に使用されるコンデンサの容量よ
りも２〜３桁小さい、数μＦ程度）のコンデンサを並列
接続するだけで容易に低減または事実上除去することが
できる。

【００４２】なお図７において、帰還巻線９１，９２は
出力トランス３ｃに直接３次巻線として設けても良い。
また以上の説明では、出力トランス３ｃが可飽和型であ
り、制御トランス９は不飽和型であるとしたが、反対に
出力トランス３ｃを通常の鉄心を用いた不飽和型とし、
制御トランス９を可飽和型としても、転流の一方だけを
鉄心の磁気飽和によって行わせることができる。

【００４３】すなわち、その定常状態において、第２ス
イッチング素子＃１−２が導通する期間Ｔ２の終期ｔ２
に制御トランスの上昇磁束が磁心の飽和値に達すると、
帰還巻線９２の誘起電圧（スイッチング素子＃１−２の
制御電圧）がゼロになってこのスイッチング素子＃１−
２がオフになる。制御トランス磁心の磁束が飽和値から
不飽和値へ戻るときに、帰還巻線９１に生ずる逆極性誘
起電圧により、第１スイッチング素子＃１−１がオンに
なり、第２スイッチング素子のオフ状態が維持される。
この様にして、トランス３ｃを飽和型とした前述の場合
と同様な転流が実現される。

【００４４】このように、図７に実施態様で、制御トラ
ンス９を可飽和型とした場合は、出力トランス３ｃの鉄
心のμを大きくすることができ、また制御トランスは極
めて小型で済むので、装置の性能向上と全体寸法の小型
化を図ることができる。図７で採用したのと同じ可飽和
による転流は図６の実施態様にも適用できるが、その詳
細構成は、当業者には容易に実施できるところであるの
で、具体的説明を省略する。

【００４５】図３及び図５、６の回路において、負荷電
流の増加に伴なって生ずる可能性のあるトランス１次側
の前記直流成分をコンデンサで遮断するようにした本発
明のさらに他の実施態様の回路構成を図９に示す。

【００４６】図９でも、図の簡略化のために、図５の１
相分に相当するインバータ部分のみを示している。他の
相についても、全く同じ構成が採用できることは容易に
理解されるであろう。図５との対比から分かるように、
本実施態様の回路構成は、図５において、半サイクル毎
に出力トランスの１次巻線にコンデンサを直列接続し
て、前記１次巻線に流れる直流電流の発生を阻止したも
のである。

【００４７】この場合は、以下に詳述するように、出力
電圧は（Ｔ２／Ｔｓ）（ｎ３／ｎ１）Ｖiまたは（Ｔ１
／Ｔｓ）Ｖｉであるから、ＰＷＭ制御によって電圧調整
を行うことができる。この場合、コンデンサにより直流
電流分がカットされるので、トランス３ｂには偏磁を生
ぜず、偏磁による過電流を抑制することができる。この
回路ではトランスに角形磁化特性を持った磁心を用いる
こともできる。

【００４８】定常状態において、スイッチング素子＃１
−１が導通すると（このとき、素子＃１−２は非導
通）、トランス３ｂの１次巻線には、図の上から下向き
の電流が直流電源２から供給され、トランス３ｂの磁心
には上昇磁束φｒが生ずる。このとき、Ｖｉ−Ｖｃ＝ｄ
φｒ／ｄｔ≒Δφｒ／Δｔの関係が成立し、上昇磁束Δ
φｒは時間Δｔ＝Ｔ２が経過したとき（Ｖｉ−Ｖｃ）Ｔ
２になる。

【００４９】つぎに前記スイッチング素子＃１−１が遮
断され、素子＃１−２が導通されると、トランス３ｂの
１次巻線には、逆起電力とコンデンサ８ａによって、図
の下から上向きに電流が流れ、トランスの磁心の磁束は
減少して下降磁束となる。このとき、Ｖｃ＝ｄφ／ｄｔ
≒Δφ／Δｔの関係が成立し、下降磁束Δφｄは時間Δ
ｔ＝Ｔ１が経過したときＶｃ・Ｔ１になる。ここで磁束
変化量すなわち、上昇磁束Δφｒと下降磁束Δφｄは等
しいから、ｎ１＝ｎ３とすれば、（Ｖｉ−Ｖｃ）Ｔ２＝
Ｖｃ・Ｔ１が成立する。これから、Ｖｃ＝Ｖｉ・Ｔ２／
Ｔｓ、Ｖｉ−Ｖｃ＝Ｖｉ・Ｔ１／Ｔｓが得られる。但
し、Ｔｓ＝Ｔ１＋Ｔ２である。

【００５０】したがってこの場合の出力電圧Ｖ０は、出
力整流器５ａの極性を、第１スイッチング素子＃１−１
がオンの半サイクルで整流出力を生ずるように設定すれ
ば、Ｖ０＝Ｖｉ−Ｖｃ＝Ｖｉ・Ｔ１／Ｔｓとなり、反対
に、第２スイッチング素子＃１−２がオンの半サイクル
で整流出力を生ずるように設定すれば、Ｖ０＝Ｖｃ＝Ｖ
ｉ・Ｔ２／Ｔｓとなる。またトランス３ｂの巻線比をｎ
３／ｎ１とすると、明らかなように、出力電圧Ｖ０は、
前述の電圧値にこの巻線比を乗じた値になる。したがっ
て図９の例でも、各インバータを構成する１対のスイッ
チング素子のオン時間比Ｔ２／ＴｓまたはＴ１／Ｔｓを
変えて（例えば時間Ｔ１を制御して）直流出力電圧Ｖ０
を調整することができる。

【００５１】前述の各実施態様の回路構成では、各スイ
ッチング素子のターンオン、ターンオフに伴なうスイッ
チング損失が生ずるという問題がある。図１０は、この
様な問題に対処するための本発明のさらに他の実施態様
を示す回路図である。この実施態様の基本回路は、図９
と同じである。この図でも、図の簡略化のために、１相
分に相当するインバータ部分のみを示している。図１１
は、この実施態様の動作を説明するための波形図であ
り、２つのインバータの出力波形を示している。図１１
に明示したように、正負のサイクルＴ１，Ｔ２の間に十
分に短いデッドタイムＴｄ（両方のスイッチング素子＃
１−１，１−２が共にオフになる）を設ける。

【００５２】これに加えて、図１０に示すように、各ス
イッチング素子の端子間（例えば、ＦＥＴのソース・ド
レイン間）に静電容量Ｃ１，Ｃ２を付加してソフト（ゼ
ロ電圧）スイッチングを行なわせることができる。これ
により、当業者には既知のように、前記スイッチング損
失を除去することができる。この場合に付加する静電容
量としては、コンデンサを外付けするほかに半導体スイ
ッチが本来有する空乏層の容量を利用することもでき
る。またこの実施態様では、後述する図１２の場合と同
様に、出力側のダイオ−ドを第３のスイッチング素子＃
１−３で置換し、これをスイッチング素子＃１−１また
は＃１−２の導通期間と同期して導通させ、同期整流を
行わせるようにしている。

【００５３】前述の図５〜図１０におけるコンデンサ
８，８ａの値は、これらのコンデンサが出力トランスの
１次巻線に接続されている半サイクルの間その端子電圧
を一定に保持できるようになるべく大きいことが望まし
いが、通常使用される高周波スイッチング周波数の場合
は、５００μＦ程度以上にすればよい。この目的のため
には、電気二重層コンデンサの利用が有効である。本発
明者らの実験では、スイッチング周波数１００ＫＨｚの
場合、１０００μＦを用いて良好な結果が得られた。

【００５４】図１２は図９，１０の回路を基本とする本
発明のさらに他の実施態様の回路図である。ここではさ
らに、前記図９，１０では１相分のインバータ回路に１
個ずつ用いられており、したがって２相分のインバータ
回路を含む全回路を構成するためには２個のコンデンサ
が必要とされるところを、２相分のインバータ回路用と
して１個のコンデンサで兼用し、構成をより一層簡略化
している。この実施態様は、前記図９，１０の回路にお
いて、全回路を構成した場合に、それぞれの出力トラン
スの１次巻線に接続される前記２個のコンデンサが入力
電源２に関して並列に接続されるという事実に着目し、
かつこれらの値が前述のように十分に大きいために、１
個のコンデンサで置換可能であるとの着想に基づくもの
である。

【００５５】パルス発生器２３，２４はそれぞれスイッ
チング素子＃１−１，１−２および＃２−１，２−２の
導通、非導通を制御するためのパルスを発生する。比較
器２２は、出力電圧Ｖ０を基準電圧Ｖｓ（設定値）と比
較し、その結果にしたがって、１つのインバータに含ま
れる１対のインバータの導通期間の比Ｔ１／Ｔ２が調整
され、出力電圧Ｖ０が設定値になるように、前記パルス
の発生タイミングを制御する信号を前記発生器２３，２
４に供給する。この様な回路の詳細は、当業者が前記説
明に基づいて適宜に、かつ容易に実施できるところであ
るのでこれ以上の説明は省略する。また図１２の回路の
動作は、前述したところから容易に理解されるであろ
う。

【００５６】なお、図１０，１２の回路例では、トラン
ス３ｂの出力側に用いられる整流器としてのダイオ−ド
を、ＦＥＴなどの固体スイッチ５ｂ（＃１−３）、６ｂ
（＃２−３）で置き換えている。この場合、前記固体ス
イッチ５ｂ（６ｂ）を、整流出力が発生される半サイク
ルでオンとなる方のスイッチング素子のオン期間に同期
して導通させ、同期整流を行なわせる。このようにすれ
ば、整流器としてのダイオ−ドによる電圧降下（通常
０．３５〜０．４ボルト）が除去されるので、特に出力
電圧が低い場合（例えば、１ボルト）の効率を改善する
ことができる。もちろん他の実施態様においても、整流
器としてダイオ−ドの代わりに同様のスイッチ素子を用
い、同期整流を行なっても良いし、図１０，１２におい
てダイオードを用いて構成を簡略化しても良い。

【００５７】また本発明によるＤＣ−ＤＣコンバータで
は、直流出力電圧のリップルは原理的には零であるが、
実際にはトランス磁心の磁化特性が理想的でないこと、
ダイオードの導通モードの変化、スイッチング動作など
の回路動作上のノイズ等の影響により、僅かな変動やリ
プルが生ずることがある。しかしこの様な場合でも、図
１２に点線で示すように、直流出力端子に極めて小さな
容量Ｃ０を接続すれば十分である。容量値は数μＦ以下
程度でよく、本発明者らの実験では、直流出力電圧が３
ボルトのとき、１μＦ以下の容量を並列に接続するだけ
で十分であった。ちなみに、従来のスイッチング電源の
平滑回路では、これに比ベて２〜３桁大きい容量のもの
が使用されている。

【００５８】

【発明の効果】以上の説明から明らかなように、本発明
によれば、出力電圧に含まれるリプルが極めて少なくて
実用上平滑回路を必要とせず、しかも小型、軽量化が可
能で効率も高い低リプルＤＣ−ＤＣコンバータ装置を提
供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施態様の回路図である。

【図２】図１の実施態様の動作を説明するための波形図
である。

【図３】本発明の第２の実施態様を示す回路図である。

【図４】図３の実施態様の動作を説明するための波形図
である。

【図５】本発明のさらに他の実施態様を示す回路図であ
る。

【図６】本発明のさらに別の実施態様を示す回路図であ
る。

【図７】本発明のさらに他の実施態様を示す回路図であ
る

【図８】図７の実施態様の動作を説明するための波形図
である。

【図９】本発明のもう１つ別の実施態様を示す回路図で
ある。

【図１０】本発明のさらに他の実施態様を示す回路図で
ある。

【図１１】図１０の実施態様の動作を説明するための波
形図である。

【図１２】本発明のもう１つ他の実施態様を示す回路図
である。

【符号の説明】

＃１−１，１−２，２−１，２−２…スイッチング素
子、２…入力直流電源、３、４、３ａ、４ａ、…出力ト
ランス、５，５ａ、６、６ａ…整流器、９…制御トラン
ス

Claims (16)

【特許請求の範囲】
1. 【請求項１】それぞれが、中性点を有する１次巻線、お
   よび２次巻線を備えた１対の出力トランスと、 前記出力トランスのそれぞれの１次巻線の両端子に、そ
   れぞれの１端子が接続された１対のスイッチング素子
   と、 前記１対のスイッチング素子の各他端子を入力直流電源
   の１極に接続するようにされた手段と、 前記各中性点を前記入力直流電源の他極に接続するため
   の手段と、 前記各１対のスイッチング素子を、一方が導通するとき
   他方が非導通になるように制御する手段と、 前記各出力トランスの２次巻線にそれぞれ接続された１
   対の全波整流手段と、 前記全波整流手段の出力を並列に重畳して出力する手段
   とを具備し、 前記全波整流手段の出力電圧値が等しく、かつ一方の全
   波整流手段の出力波形に生ずるリプルが他方の全波整流
   手段の出力波形によってカバーされるように、各スイッ
   チング素子の導通タイミングが設定されることを特徴と
   する低リプルＤＣ−ＤＣコンバータ装置。
2. 【請求項２】それぞれが、中性点を有する１次巻線、お
   よび２次巻線を備えた複数の出力トランスと、 前記複数の出力トランスのそれぞれの１次巻線の両端子
   に、それぞれの１端子が接続された１対のスイッチング
   素子と、 前記１対のスイッチング素子の各他端子を入力直流電源
   の１極に接続するための手段と、 前記出力トランスの各中性点を入力直流電源の他極に接
   続するための手段と、 前記各１対のスイッチング素子を、一方が導通するとき
   他方が非導通になるように制御する手段と、 前記複数の出力トランスの各２次巻線にそれぞれ接続さ
   れた複数の半波整流手段と、 前記複数の半波整流手段の出力を並列に重畳して出力す
   る手段とを具備し、 前記複数の半波整流手段の出力電圧値が等しく、かつあ
   る１つの出力トランスに接続された半波整流手段が整流
   出力を生じない負の半サイクル期間を、他の少なくとも
   １つの出力トランスに接続された半波整流手段の正の半
   サイクル出力によってカバーするように、各スイッチン
   グ素子の導通タイミングが設定されることを特徴とする
   低リプルＤＣ−ＤＣコンバータ装置。
3. 【請求項３】出力トランス、これに接続されたスイッチ
   ング素子対および半波整流手段が３組設けられ、前記３
   つの半波整流手段の半波整流出力の位相差が１２０度に
   設定されたことを特徴とする請求項２に記載の低リプル
   ＤＣ−ＤＣコンバータ装置。
4. 【請求項４】出力トランス、これに接続されたスイッチ
   ング素子対および半波整流手段が２組設けられ、 それぞれの半波整流手段が整流出力を発生する正の半サ
   イクルの方が、出力を発生しない負の半サイクルよりも
   長く、かつ一方の半波整流手段の負の半サイクルが他方
   の半波整流手段の正の半サイクルの出力波形によって完
   全にカバーされるように、前記２つの半波整流手段の半
   波整流出力の位相差が設定されることを特徴とする請求
   項２に記載の低リプルＤＣ−ＤＣコンバータ装置。
5. 【請求項５】前記位相差が１８０度であることを特徴と
   する請求項４に記載の低リプルＤＣ−ＤＣコンバータ装
   置。
6. 【請求項６】それぞれが１次巻線および２次巻線を備
   え、各１次巻線の１端子が入力直流電源の１極に接続さ
   れるようにされた１対の出力トランスと、 前記出力トランスの各１次巻線の他端子に、それぞれの
   １端子が接続された１対のスイッチング素子と、 前記各１対のスイッチング素子の中の一方の他端子を前
   記各１次巻線の１端子に接続するコンデンサと、 前記各１対のスイッチング素子の中の他方の他端子を入
   力直流電源の他極に接続するようにされた手段と、 前記各１対のスイッチング素子のそれぞれを、一方が導
   通するとき他方が非導通になるように制御する手段と、 前記各出力トランスの２次巻線にそれぞれ接続された１
   対の半波整流手段と、 前記１対の半波整流手段の出力を並列に重畳して出力す
   る手段とを具備し、 前記１対の半波整流手段の出力電圧値が互いに等しくな
   るように設定され、かつ前記各半波整流手段が整流出力
   を発生する正の半サイクルが、整流出力を発生しない負
   の半サイクルよりも長く、さらに一方の出力トランスに
   接続された半波整流手段の前記負の半サイクルの出力波
   形が、他方の出力トランスに接続された半波整流手段の
   前記正の半サイクルの出力波形によってカバーされるよ
   うに、各スイッチング素子の導通タイミングが設定され
   ることを特徴とする低リプルＤＣ−ＤＣコンバータ装
   置。
7. 【請求項７】それぞれが１次巻線および２次巻線を備
   え、各１次巻線の１端子が入力直流電源の１極に接続さ
   れるようにされた１対の出力トランスと、 前記出力トランスの各１次巻線の他端子に、それぞれの
   １端子が接続された１対のスイッチング素子と、 前記各１対のスイッチング素子の中の一方の他端子を他
   方のスイッチング素子の他端子に接続するコンデンサ
   と、 前記他方のスイッチング素子の他端子を前記入力直流電
   源の他極に接続するようにされた手段と、 前記各１対のスイッチング素子のそれぞれを、一方が導
   通するとき他方が非導通になるように制御する手段と、 前記各出力トランスの２次巻線にそれぞれ接続された１
   対の半波整流手段と、前記半波整流手段の出力を並列に
   重畳して出力する手段とを具備し、 前記１対の半波整流手段の出力電圧値が互いに等しくな
   るように設定され、かつ前記各半波整流手段が整流出力
   を発生する正の半サイクルが、整流出力を発生しない負
   の半サイクルよりも長く、さらに一方の出力トランスに
   接続された半波整流手段の前記負の半サイクルの出力波
   形が、他方の出力トランスに接続された半波整流手段の
   前記正の半サイクルの出力波形によってカバーされるよ
   うに、各スイッチング素子の導通タイミングが設定され
   ることを特徴とする低リプルＤＣ−ＤＣコンバータ装
   置。
8. 【請求項８】前記各出力トランスが可飽和型であり、 前記一方のスイッチング素子が導通するサイクルでは、
   当該一方のスイッチング素子の導通は維持し、他方のス
   イッチング素子の導通は阻止するような制御電圧を発生
   する第１の帰還巻線と、 前記他方のスイッチング素子が導通するサイクルでは、
   当該他方のスイッチング素子の導通は維持し、前記一方
   のスイッチング素子の導通は阻止するような制御電圧を
   発生する第２の帰還巻線とをさらに具備し、 前記各１対のスイッチング素子の一方から他方への転流
   が前記出力トランス鉄心の磁気飽和によって行われ、他
   方から一方への転流が外部パルスによって行われるよう
   にされたことを特徴とする請求項２ないし７のいずれか
   に記載の低リプルＤＣ−ＤＣコンバータ装置。
9. 【請求項９】前記第１，第２の帰還巻線が前記出力トラ
   ンスに付設された３次巻線であることを特徴とする請求
   項８に記載の低リプルＤＣ−ＤＣコンバータ装置。
10. 【請求項１０】その１次巻線が各出力トランスの１次巻
    線と並列接続された制御用トランスをさらに具備し、前
    記第１，第２の帰還巻線が前記制御用トランスに巻回さ
    れたことを特徴とする請求項８に記載の低リプルＤＣ−
    ＤＣコンバータ装置。
11. 【請求項１１】前記各出力トランスが可飽和型であり、
    制御用トランスをさらに具備し、 前記制御用トランスは、前記出力トランスの１次巻線に
    並列接続された１次巻線、一方のスイッチング素子の前
    記１端子と制御端子とにその両端子が接続された第１の
    ２次巻線、および他方のスイッチング素子の前記他端子
    と制御端子とにその両端子が接続された第２の２次巻線
    を有し、 前記他方のスイッチング素子が導通して前記入力直流電
    源からその１次巻線に電流が供給されるとき、前記第１
    および第２の２次巻線にそれぞれ、前記他方のスイッチ
    ング素子の導通は維持し、前記一方のスイッチング素子
    は非導通に保持するような極性の電圧が発生されると共
    に、前記入力直流電源から１次巻線に供給される電流に
    よって前記出力トランスが飽和するようにされたことを
    特徴とする請求項２ないし７のいずれかに記載の低リプ
    ルＤＣ−ＤＣコンバータ装置。
12. 【請求項１２】制御用の可飽和型トランスをさらに具備
    し、 前記制御用トランスは、前記出力トランスの１次巻線に
    並列接続された１次巻線、一方のスイッチング素子の前
    記１端子と制御端子とにその両端子が接続された第１の
    ２次巻線、および他方のスイッチング素子の前記他端子
    と制御端子とにその両端子が接続された第２の２次巻線
    を有し、 前記他方のスイッチング素子が導通して前記入力直流電
    源からその１次巻線に電流が供給されるとき、前記第１
    および第２の２次巻線にそれぞれ、前記他方のスイッチ
    ング素子の導通は維持し、前記一方のスイッチング素子
    は非導通に保持するような極性の電圧が発生されると共
    に、 前記各１対のスイッチング素子の一方から他方への転流
    が前記制御用トランス鉄心の磁気飽和によって行われ、
    他方から一方への転流が外部パルスによって行われるよ
    うにされたことを特徴とする請求項２ないし７のいずれ
    かに記載の低リプルＤＣ−ＤＣコンバータ装置。
13. 【請求項１３】それぞれが１次巻線および２次巻線を備
    えた１対の出力トランスと、 前記出力トランスの各１次巻線の１端子に、それぞれの
    １端子が接続された１対のスイッチング素子と、 前記各１対のスイッチング素子の中の一方の他端子を入
    力直流電源の１極に接続するようにされた手段と、 前記各１対のスイッチング素子の中の他方の他端子を前
    記１次巻線の他端子に接続するコンデンサと、 前記各１対のスイッチング素子の中の他方の他端子を前
    記入力直流電源の他極に接続するようにされた手段と、 前記各１対のスイッチング素子のそれぞれを、一方が導
    通するとき他方が非導通になるように制御する手段と、 前記各出力トランスの２次巻線にそれぞれ接続された１
    対の半波整流手段と、 前記半波整流手段の出力を並列に重畳して出力する手段
    とを具備し、 前記１対の半波整流手段の出力電圧値が互いに等しくな
    るように設定され、かつ前記各半波整流手段が整流出力
    を発生する正の半サイクルが、整流出力を発生しない負
    の半サイクルよりも長く、さらに一方の出力トランスに
    接続された半波整流手段の前記負の半サイクルの出力波
    形が、他方の出力トランスに接続された半波整流手段の
    前記正の半サイクルの出力波形によってカバーされるよ
    うに、各スイッチング素子の導通タイミングが設定され
    ることを特徴とする低リプルＤＣ−ＤＣコンバータ装
    置。
14. 【請求項１４】前記１対の出力トランスの各１次巻線の
    他端子に接続されるべき１対のコンデンサが、１つのコ
    ンデンサで置換、兼用されたことを特徴とする請求項１
    ３に記載の低リプルＤＣ−ＤＣコンバータ装置。
15. 【請求項１５】前記各出力トランスの２次巻線に接続さ
    れた整流手段が第３のスイッチング素子で置換され、第
    ３のスイッチング素子の導通が前記出力トランスの出力
    波形に同期されることを特徴とする請求項１ないし１４
    のいずれかに記載の低リプルＤＣ−ＤＣコンバータ装
    置。
16. 【請求項１６】前記１対のスイッチング素子の少なくと
    も１つの両端子に並列にコンデンサが接続されたことを
    特徴とする請求項１ないし１５のいずれかに記載の低リ
    プルＤＣ−ＤＣコンバータ装置。