JP2003076669A - マルチプロセッサ構成制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 マルチプロセッサ構成制御装置におい
て、共有メモリを使用することなく、簡易かつ安価な構
成で、各制御実行装置の装置構成からの離脱や再起動に
対応すること。 【解決手段】 プロセッサ数の少ないマルチプロセッサ
構成制御装置において、上位装置２００，３００から制
御の要求を受ける複数の制御指示装置１１０，１２０間
のインタフェースに、簡易な電文インタフェースを用
い、設定や制御時には制御可能かどうかの判定を他の制
御指示装置に依頼する。また、設定解除指示などの場合
は、他の制御指示装置に対して制御の実行を依頼する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
構成制御装置に関する。

【０００２】

【従来の技術】上位装置からの指示を受けて動作する制
御装置であって、複数の制御指示装置と、当該各制御指
示装置によって制御される制御実行装置とで構成される
ものがある。

【０００３】このような制御装置の制御方式としては、
従来、複数の制御指示装置は、制御情報の保持を行わ
ず、すべて上位装置からの指示に従って制御実行装置に
制御指示を与え、その制御実行装置からの応答内容を上
位装置に通知するという単純な方式を取っていた。

【０００４】また、制御実行装置に対して制御を指示す
る制御指示装置が複数存在し、当該複数の制御指示装置
間で処理を分担して制御を行うための方式としては、従
来、制御指示装置間で装置状態や制御状態を共有できる
共有メモリを有する装置構成とすることで、制御状態の
管理を一元化し、電文のすれ違いを防止することによっ
て、複数の制御指示装置間で処理を分担して制御するこ
とが可能であった。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
装置においては、まず、前者の場合、複数の上位装置か
らの二重制御や同時制御の有無を判断するために制御実
行装置からの応答結果を待つため、上位装置が処理結果
を受けるまでに時間を要するとともに、下位装置のみで
は、制御実行装置の装置構成からの離脱や再起動などに
対応できないため、下位装置の状態や制御状況などにつ
いて上位装置の判断および制御が必要になり、汎用的な
上位装置にはならないという問題がある。

【０００６】また、後者の場合、複数あるすべての制御
指示装置および制御実行装置からアクセス可能な共有メ
モリを実装することになるため、装置全体が大規模にな
るとともに設計が複雑化するという問題がある。

【０００７】たとえば、特開平１０−３１２３６８号公
報に記載の発明は、全装置間でメモリ情報を共有するこ
とが可能な共有メモリを用いているため、共有メモリの
バスマスタ装置の配置やタイミング設計など、設計が複
雑になるという問題があり、大規模なマルチプロセッサ
構成の装置では有効であるものの、２つや３つのマルチ
プロセッサ構成の装置では逆に高価になるという問題が
ある。

【０００８】本発明は、かかる点に鑑みてなされたもの
であり、共有メモリを使用することなく、簡易かつ安価
な構成で、各制御実行装置の再起動や装置構成からの離
脱に対応することができるマルチプロセッサ構成制御装
置を提供することを目的とする。

【０００９】

【課題を解決するための手段】（１）本発明のマルチプ
ロセッサ構成制御装置は、それぞれ上位装置から制御を
受ける複数の制御指示装置と、当該各制御指示装置によ
って制御される制御実行装置とで構成されるマルチプロ
セッサ構成制御装置において、前記複数の制御指示装置
のうち任意の第１の制御指示装置は、対応する上位装置
からの設定要求を受けたとき、他の任意の第２の制御指
示装置に対して設定の有無を電文で確認して設定制御の
可否を判定し、前記制御実行装置に対して設定制御を行
う構成を採る。

【００１０】この構成によれば、電文インタフェースを
用いて任意の第１の制御指示装置と第２の制御指示装置
が連携して上位装置からの要求に従って制御実行装置を
制御するため、装置全体としての制御状態の認識の不一
致を防止することができ、共有メモリを使用することな
く、簡易かつ安価な構成で、各制御実行装置の再起動や
装置構成からの離脱に対応することができる。

【００１１】（２）本発明のマルチプロセッサ構成制御
装置は、それぞれ上位装置から制御を受ける複数の制御
指示装置と、当該各制御指示装置によって制御される制
御実行装置とで構成されるマルチプロセッサ構成制御装
置において、前記複数の制御指示装置のうち任意の第１
の制御指示装置は、対応する上位装置からの制御開始ま
たは停止要求を受けたとき、他の任意の第２の制御指示
装置に対して当該第２の制御指示装置が保持している設
定状態を電文で確認して制御開始または停止制御の可否
を判定し、前記制御実行装置に対して制御開始または停
止制御を行う構成を採る。

【００１２】この構成によれば、電文インタフェースを
用いて任意の第１の制御指示装置と第２の制御指示装置
が連携して上位装置からの要求に従って制御実行装置を
制御するため、装置全体としての制御状態の認識の不一
致を防止することができ、共有メモリを使用することな
く、簡易かつ安価な構成で、各制御実行装置の再起動や
装置構成からの離脱に対応することができる。

【００１３】（３）本発明のマルチプロセッサ構成制御
装置は、それぞれ上位装置から制御を受ける複数の制御
指示装置と、当該各制御指示装置によって制御される制
御実行装置とで構成されるマルチプロセッサ構成制御装
置において、前記複数の制御指示装置のうち任意の第１
の制御指示装置は、対応する上位装置からの設定解除要
求を受けたとき、他の任意の第２の制御指示装置に対し
て電文で設定解除要求を行い、当該第２の制御指示装置
は、当該第１の制御指示装置からの設定解除要求を受け
て、前記制御実行装置に対して設定解除制御を行う構成
を採る。

【００１４】この構成によれば、電文インタフェースを
用いて任意の第１の制御指示装置と第２の制御指示装置
が連携して上位装置からの要求に従って制御実行装置を
制御するため、装置全体としての制御状態の認識の不一
致を防止することができ、共有メモリを使用することな
く、簡易かつ安価な構成で、各制御実行装置の再起動や
装置構成からの離脱に対応することができる。

【００１５】（４）本発明のマルチプロセッサ構成制御
装置は、上記の構成において、前記制御指示装置は、お
のおの、対応する上位装置に接続された上位装置インタ
フェース手段と、前記制御実行装置に接続された制御実
行装置指示手段と、前記上位装置インタフェース手段と
の接続先を自装置内の前記制御実行装置指示手段および
他の前記制御指示装置内の前記制御実行装置指示手段の
いずれか１つに切り替える制御方向選択手段とを有する
構成を採る。

【００１６】この構成によれば、複数の制御指示装置の
うちの任意の１つを選択して運用を行うことができる。

【００１７】（５）本発明のマルチプロセッサ構成制御
装置は、上記の構成において、前記上位装置インタフェ
ース手段は、自装置内の前記制御実行装置指示手段およ
び他の前記制御指示装置内の前記制御実行装置指示手段
のうちのいずれを使用するかを決定し、決定結果を前記
制御方向選択手段に付与する構成を採る。

【００１８】この構成によれば、どの制御指示装置内の
制御実行装置指示手段を選択使用するかの決定に際して
各手段の状態や負荷の状態から選択を行うことにより、
制御状態に応じた柔軟な対応を行うことができる。

【００１９】（６）本発明の回線交換装置は、上記いず
れかに記載のマルチプロセッサ構成制御装置を有する構
成を採る。

【００２０】この構成によれば、上記と同様の作用効果
を有する回線交換装置を提供することができる。

【００２１】（７）本発明の無線基地局装置は、上記い
ずれかに記載のマルチプロセッサ構成制御装置を有する
構成を採る。

【００２２】この構成によれば、上記と同様の作用効果
を有する無線基地局装置を提供することができる。

【００２３】（８）本発明の回線交換装置は、上記いず
れかに記載のマルチプロセッサ構成制御装置の前記複数
の制御指示装置のそれぞれに上位装置を接続し、当該上
位装置から負荷分散された制御を行う構成を採る。

【００２４】この構成によれば、回線交換装置において
負荷分散制御まで可能な制御装置を容易に構築すること
ができる。

【００２５】（９）本発明の無線基地局装置は、上記い
ずれかに記載のマルチプロセッサ構成制御装置の前記複
数の制御指示装置のそれぞれに上位装置を接続し、当該
上位装置から負荷分散された制御を行う構成を採る。

【００２６】この構成によれば、無線基地局装置におい
て負荷分散制御まで可能な制御装置を容易に構築するこ
とができる。

【００２７】

【発明の実施の形態】本発明の骨子は、プロセッサ数の
少ないマルチプロセッサ構成制御装置において、上位装
置から制御の要求を受ける複数の制御指示装置間のイン
タフェースに、簡易な電文インタフェースを用い、設定
や制御時には制御可能かどうかの判定を他の制御指示装
置に依頼し、また、設定解除指示などの場合は、他の制
御指示装置に対して制御の実行を依頼することである。

【００２８】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。

【００２９】図１は、本発明の一実施の形態に係るマル
チプロセッサ構成制御装置の構成を示すブロック図であ
る。ここでは、２つの制御指示装置を有する２プロセッ
サ構成制御装置を例にとって説明する。

【００３０】図１に示す制御装置（２プロセッサ構成制
御装置）１００は、第一制御指示装置１１０、第二制御
指示装置１２０、および制御実行装置１３０を有する。

【００３１】第一制御指示装置１１０は、制御線１４０
を用いて制御実行装置１３０を制御し、第二制御指示装
置１２０は、制御線１５０を用いて制御実行装置１３０
を制御する。

【００３２】第一制御指示装置１１０と第二制御指示装
置１２０は、同一の種類の装置であり、制御線１６０を
介して互いに接続されている。

【００３３】また、第一制御指示装置１１０は、第一上
位装置２００に制御線１７０を介して接続され、第二制
御指示装置１２０は、第二上位装置３００に制御線１８
０を介して接続されている。第一制御指示装置１１０と
第二制御指示装置１２０は、それぞれ１対１に上位装置
２００，３００から独立した制御を受ける。

【００３４】第一制御指示装置１１０と第二制御指示装
置１２０は、制御線１６０を介して互いに協調しながら
制御実行装置１３０を制御することができる構成となっ
ている。

【００３５】すなわち、それぞれ第一上位装置２００お
よび第二上位装置３００からの制御要求を受けた第一制
御指示装置１１０および第二制御指示装置１２０は、ど
ちらの制御指示装置１１０または１２０が制御実行装置
１３０を制御するかを選択し、制御実行装置１３０を制
御する。

【００３６】図２は、各制御指示装置１１０，１２０の
構成の一例を示すブロック図である。

【００３７】第一制御指示装置１１０は、大別して、対
応する第一上位装置２００から制御指示を受ける上位装
置インタフェース手段１１２と、制御実行装置１３０に
対する制御要求を行う制御実行装置指示手段１１４とを
有する。上位装置インタフェース手段１１２は、第一上
位装置２００に対する応答処理をも行う。

【００３８】また、第二制御指示装置１２０は、大別し
て、対応する第二上位装置３００から制御指示を受ける
上位装置インタフェース手段１２２と、制御実行装置１
３０に対する制御要求を行う制御実行装置指示手段１２
４とを有する。上位装置インタフェース手段１２２は、
第二上位装置３００に対する応答処理をも行う。

【００３９】第一制御指示装置１１０内の上位装置イン
タフェース手段１１２から制御実行装置指示手段への制
御要求は、当該上位装置インタフェース手段１１２によ
って制御される制御方向選択手段１１６により選択さ
れ、制御線１１８を介して制御実行装置指示手段１１４
へ、または、制御線１６２を介して第二制御指示装置１
２０内の制御実行装置指示手段１２４へ伝えられる。

【００４０】また、第二制御指示装置１２０内の上位装
置インタフェース手段１２２から制御実行装置指示手段
への制御要求は、当該上位装置インタフェース手段１２
２によって制御される制御方向選択手段１２６により選
択され、制御線１２８を介して制御実行装置指示手段１
２４へ、または、制御線１６４を介して第一制御指示装
置１１０内の制御実行装置指示手段１１４へ伝えられ
る。

【００４１】次いで、上記の構成を有する２プロセッサ
構成制御装置の動作について、図３から図５に示すシー
ケンス図を用いて説明する。ここで、図３は、制御実行
装置１３０が動作するために必要な情報の設定制御を行
う場合のシーケンス図であり、図４は、制御開始又は停
止を行う場合のシーケンス図であり、図５は、設定され
た情報の設定解除を行う設定解除制御のシーケンス図で
ある。なお、図３から図５では、第一制御指示装置１１
０が第一上位装置２００から制御指示を受けた場合を想
定しているが、もちろん、第二制御指示装置１２０が第
二上位装置３００から制御指示を受けた場合についても
同様である。

【００４２】まず、図３を用いて、設定制御を行う場合
について説明する。

【００４３】まず、第一上位装置２００から設定制御指
示を受けた第一制御指示装置１１０は、第一上位装置２
００に設定制御応答を返す前に、第二制御指示装置１２
０に問い合わせを行い、その応答を受けることにより、
第一上位装置２００から受けた設定制御が実施可能かど
うかを判断する（制御可否判定）。

【００４４】この判断の結果として、設定制御が実施可
能（「制御可能」）または実施不可能（「制御不可」）
を第一上位装置２００に応答する。また、設定制御が実
施可能な場合は、制御実行装置１３０に対して設定制御
指示を行う。

【００４５】設定制御が実施可能な上記の場合において
設定制御指示を受けた制御実行装置１３０は、第一制御
指示装置１１０に応答を返すとともに、設定制御を実行
する。

【００４６】ここで、設定制御において、一旦第二制御
指示装置１２０に制御の実行を確認する理由は、第二制
御指示装置１２０が、今回の制御の前に、第二上位装置
３００からの設定制御要求を受け、かつ、制御実行装置
１３０に対して設定制御を行った後に制御実行装置１３
０が本装置構成から離脱してしまい、第二制御指示装置
１２０内に設定情報が残留している場合に、第一上位装
置２００に対して二重設定であることを通知可能にする
ためである。

【００４７】次に、図４を用いて、制御開始又は停止を
行う場合について説明する。

【００４８】第一上位装置２００から制御開始又は停止
指示を受けた第一制御指示装置１１０は、第一上位装置
２００に制御開始又は停止応答を返す前に、第二制御指
示装置１２０に問い合わせを行い、その応答を受けるこ
とにより、第一上位装置２００から受けた制御開始又は
停止が実施可能かどうかを判断する（制御可否判定）。

【００４９】この判断の結果として、制御開始又は停止
が実施可能（「制御可能」）または実施不可能（「制御
不可」）を第一上位装置２００に応答する。また、制御
開始又は停止が実施可能な場合は、制御実行装置１３０
に対して制御開始又は停止指示を行う。

【００５０】制御開始又は停止が実施可能な上記の場合
において制御開始又は停止指示を受けた制御実行装置１
３０は、第一制御指示装置１１０に応答を返すととも
に、制御開始又は停止を実行する。

【００５１】ここで、制御開始又は停止において、一旦
第二制御指示装置１２０に制御の実行を確認する理由
は、第二制御指示装置１２０が、今回の制御の前に、第
二上位装置３００からの制御開始又は停止要求を受けて
いる場合に、第一上位装置２００に対して二重要求であ
ることを通知可能にするためである。

【００５２】次に、図５を用いて、設定解除制御を行う
場合について説明する。

【００５３】まず、第一上位装置２００から設定解除制
御指示を受けた第一制御指示装置１１０は、そのまま第
二制御指示装置１２０に制御指示を行う。

【００５４】その後、第一制御指示装置１１０は、第二
制御指示装置１２０からの応答を受ける。そして、その
応答が「制御可能」である場合、第一上位装置２００に
そのまま応答を返すとともに、第一制御指示装置１１０
が自ら保持する設定情報を解除する。

【００５５】これに対し、上記の応答が「制御不可」で
あった場合は、その旨をそのまま第一上位装置２００に
応答するのみで、第一制御指示装置１１０は、自ら保持
する設定情報の解除は行わない。

【００５６】一方、第二制御指示装置１２０から設定解
除制御指示を受けた制御実行装置１３０は、第二制御指
示装置１２０に応答を返すとともに設定の解除を行う。

【００５７】ここで、設定解除制御において、第二制御
指示装置１２０へ制御の依頼を行う理由は、制御装置１
００内の全装置（第一制御指示装置１１０、第二制御指
示装置１２０、制御実行装置１３０）に対して同時に設
定情報の設定解除を行うためである。

【００５８】このように、本実施の形態によれば、電文
インタフェースを用いて第一制御指示装置１１０と第二
制御指示装置１２０が連携して上位装置２００，３００
からの要求に従って制御実行装置１３０を制御する、具
体的には、上位装置２００，３００から制御指示を受け
た制御指示装置１１０，１２０が、他の制御指示装置１
１０，１２０が保持する状態を問い合わせることによる
制御可否判定および制御実行装置１３０への制御要求、
ならびに、上位装置２００，３００から制御指示を受け
た制御指示装置１１０，１２０が、他の制御指示装置１
１０，１２０に対して制御要求を行うことによって、当
該相手装置１１０，１２０に行わせる制御可否判定およ
び制御実行装置１３０への制御要求を組み合わせること
により、制御装置１００全体としての制御状態の認識の
不一致を防ぐことが可能となるため、共有メモリを使用
することなく、簡易かつ安価な構成で、各制御実行装置
の再起動や装置構成からの離脱に対応することができ、
負荷分散制御まで可能な制御装置を容易に構築すること
ができる。

【００５９】さらには、複数の制御指示装置１１０，１
２０で構成されているにもかかわらず、上位装置２０
０，３００はそれを意識する必要がないため、開発が容
易になるなど、実用上極めて有効である。

【００６０】なお、本実施の形態では、２つの制御指示
装置１１０，１２０を有する２プロセッサ構成制御装置
１００を例にとって説明したが、制御指示装置の個数は
これに限定されるわけではない。

【００６１】上記の制御装置１００は、たとえば、回線
交換装置や無線基地局装置などに搭載することができ
る。

【００６２】

【発明の効果】以上説明したように、本発明によれば、
共有メモリを使用することなく、簡易かつ安価な構成
で、各制御実行装置の再起動や装置構成からの離脱に対
応することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るマルチプロセッサ
構成制御装置の構成を示すブロック図

【図２】図１に示す制御指示装置の構成の一例を示すブ
ロック図

【図３】上記実施の形態に係るマルチプロセッサ構成制
御装置の設定制御動作を説明するためのシーケンス図

【図４】上記実施の形態に係るマルチプロセッサ構成制
御装置の制御開始又は停止動作を説明するためのシーケ
ンス図

【図５】上記実施の形態に係るマルチプロセッサ構成制
御装置の設定解除制御動作を説明するためのシーケンス
図

【符号の説明】

１００ ２プロセッサ構成制御装置 １１０ 第一制御指示装置 １１２，１２２ 上位装置インタフェース手段 １１４，１２４ 制御実行装置指示手段 １１６，１２６ 制御方向選択手段 １１８，１２８，１４０，１５０，１６０，１６２，１
６４，１７０，１８０制御線 １２０ 第二制御指示装置 １３０ 制御実行装置 ２００ 第一上位装置 ３００ 第二上位装置

Claims (9)

【特許請求の範囲】
1. 【請求項１】 それぞれ上位装置から制御を受ける複数
   の制御指示装置と、当該各制御指示装置によって制御さ
   れる制御実行装置とで構成されるマルチプロセッサ構成
   制御装置において、前記複数の制御指示装置のうち任意
   の第１の制御指示装置は、対応する上位装置からの設定
   要求を受けたとき、他の任意の第２の制御指示装置に対
   して設定の有無を電文で確認して設定制御の可否を判定
   し、前記制御実行装置に対して設定制御を行うことを特
   徴とするマルチプロセッサ構成制御装置。
2. 【請求項２】 それぞれ上位装置から制御を受ける複数
   の制御指示装置と、当該各制御指示装置によって制御さ
   れる制御実行装置とで構成されるマルチプロセッサ構成
   制御装置において、前記複数の制御指示装置のうち任意
   の第１の制御指示装置は、対応する上位装置からの制御
   開始または停止要求を受けたとき、他の任意の第２の制
   御指示装置に対して当該第２の制御指示装置が保持して
   いる設定状態を電文で確認して制御開始または停止制御
   の可否を判定し、前記制御実行装置に対して制御開始ま
   たは停止制御を行うことを特徴とするマルチプロセッサ
   構成制御装置。
3. 【請求項３】 それぞれ上位装置から制御を受ける複数
   の制御指示装置と、当該各制御指示装置によって制御さ
   れる制御実行装置とで構成されるマルチプロセッサ構成
   制御装置において、前記複数の制御指示装置のうち任意
   の第１の制御指示装置は、対応する上位装置からの設定
   解除要求を受けたとき、他の任意の第２の制御指示装置
   に対して電文で設定解除要求を行い、当該第２の制御指
   示装置は、当該第１の制御指示装置からの設定解除要求
   を受けて、前記制御実行装置に対して設定解除制御を行
   うことを特徴とするマルチプロセッサ構成制御装置。
4. 【請求項４】 前記制御指示装置は、それぞれ上位装置
   に接続された上位装置インタフェース手段と、前記制御
   実行装置に接続された制御実行装置指示手段と、前記上
   位装置インタフェース手段との接続先を自装置内の前記
   制御実行装置指示手段および他の前記制御指示装置内の
   前記制御実行装置指示手段のいずれか１つに切り替える
   制御方向選択手段とを有することを特徴とする請求項１
   から請求項３のいずれかに記載のマルチプロセッサ構成
   制御装置。
5. 【請求項５】 前記上位装置インタフェース手段は、自
   装置内の前記制御実行装置指示手段および他の前記制御
   指示装置内の前記制御実行装置指示手段のうちのいずれ
   を使用するかを決定し、決定結果を前記制御方向選択手
   段に付与することを特徴とする請求項４記載のマルチプ
   ロセッサ構成制御装置。
6. 【請求項６】 請求項１から請求項５のいずれかに記載
   のマルチプロセッサ構成制御装置を有することを特徴と
   する回線交換装置。
7. 【請求項７】 請求項１から請求項５のいずれかに記載
   のマルチプロセッサ構成制御装置を有することを特徴と
   する無線基地局装置。
8. 【請求項８】 請求項１から請求項５のいずれかに記載
   のマルチプロセッサ構成制御装置の前記複数の制御指示
   装置のそれぞれに上位装置を接続し、当該上位装置から
   負荷分散された制御を行うことを特徴とする回線交換装
   置。
9. 【請求項９】 請求項１から請求項５のいずれかに記載
   のマルチプロセッサ構成制御装置の前記複数の制御指示
   装置のそれぞれに上位装置を接続し、当該上位装置から
   負荷分散された制御を行うことを特徴とする無線基地局
   装置。