JP2001022720A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【課題】 各プロセッサの同期のずれを防止する。 【解決手段】 複数のプロセッサが処理を直列に実行す
る場合、データ入力を行うプロセッサ１は、入出力資源
を管理すると共に、プロセッサ間の排他制御を行うため
の入出力制御セマフォを管理する。プロセッサ１は、出
力対象となるプロセッサ２が管理する入出力資源及び入
出力制御セマフォを参照する。複数のプロセッサが処理
を並列に実行する場合、マスタープロセッサ２は、入出
力資源を管理すると共に、スレーブプロセッサ３〜５と
の同期をとるための並列同期セマフォを管理する。スレ
ーブプロセッサ３〜５は、マスタープロセッサ２が管理
する入出力資源及び並列同期セマフォを参照する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
システムに関するものである。

【０００２】

【従来の技術】従来より、マルチプロセッサシステムで
は、複数台のプロセッサがそれぞれに割り当てられたタ
スクを並列に実行することで処理が進められる。あるい
は、複数台のプロセッサがそれぞれに割り当てられたタ
スクを直列に実行（前段のプロセッサの出力を受けて次
段のプロセッサが処理を行う）することで処理が進めら
れる。

【０００３】

【発明が解決しようとする課題】このようなマルチプロ
セッサシステムでは、入出力開始・終了時に何らかの理
由で各プロセッサの同期がずれると、システムを復旧す
るには再起動する以外にないという問題点があった。ま
た、マルチプロセッサシステムでは、多人数でシステム
を開発する場合、各開発者の認識にずれがあると、この
ずれに基づく不具合が発生しやすいという問題点があっ
た。この不具合は、最終的な接続試験を行う段階になら
ないと表面化しない。このため、試験段階後半で開発者
の多大な労力が要求されるという問題点があった。

【０００４】また、複数台のプロセッサでタスクを直列
に実行する場合、前段のプロセッサがデータを出力し
て、次段のプロセッサがデータ入力するまで、次段のプ
ロセッサでの処理を行うことができないため、処理時間
が変動しやすく、処理時間の見積もりが難しいという問
題点があった。本発明は、上記課題を解決するためにな
されたもので、各プロセッサの同期のずれを防止し、開
発段階の不具合の発生を抑制し、処理時間の安定化を図
ることができるマルチプロセッサシステムを提供するこ
とを目的とする。

【０００５】

【課題を解決するための手段】本発明のマルチプロセッ
サシステムは、複数台のプロセッサがそれぞれに割り当
てられた処理を並列に実行するものであり、マスタープ
ロセッサは、入出力資源を管理すると共に、スレーブプ
ロセッサとの同期をとるための並列同期セマフォを管理
し、スレーブプロセッサは、マスタープロセッサが管理
する入出力資源及び並列同期セマフォを参照するもので
ある。また、本発明のマルチプロセッサシステムは、複
数台のプロセッサがそれぞれに割り当てられた処理を直
列に実行するものであり、データ入力を行うプロセッサ
は、入出力資源を管理すると共に、プロセッサ間の排他
制御、共有メモリ制御を行うための入出力制御セマフォ
を管理し、データ出力を行うプロセッサは、出力対象と
なるプロセッサが管理する入出力資源及び入出力制御セ
マフォを参照するものである。上述のマルチプロセッサ
システムの１構成例は、上記入出力資源を２重化構成と
し、一方の入出力資源に対するデータ出力が完了したと
き、次回のデータ出力の対象をもう一方の入出力資源と
し、一方の入出力資源からのデータ入力が完了したと
き、次回のデータ入力の対象をもう一方の入出力資源と
するものである。

【０００６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の実施
の形態となるマルチプロセッサシステムの構成を示すブ
ロック図、図２は図１のマルチプロセッサシステムの動
作を示すフローチャート図である。図１において、１〜
６はプロセッサ、７はプロセッサ１〜６が共用する共有
メモリ、８は図示しない入出力機器とのインタフェース
をとる入出力インタフェース装置、９はバスである。

【０００７】以下、このマルチプロセッサシステムの動
作について説明する。ここでは、プロセッサ２がマスタ
ープロセッサ、プロセッサ３〜５がスレーブプロセッサ
として、プロセッサ２〜５がそれぞれに割り当てられた
処理を並列に実行するものとする。また、プロセッサ１
は、プロセッサ２の前に処理を行い、プロセッサ６は、
プロセッサ２の後に処理を行うものとする。すなわち、
プロセッサ１→プロセッサ２（プロセッサ３〜５）→プ
ロセッサ６の順番に処理が直列に行われるものとする。

【０００８】まず、入出力プロセスが必要となったと
き、各プロセッサ１〜６に対して入出力資源の割付を行
う（図２ステップ１０１）。図３は、この入出力資源割
付処理を説明するためのフローチャート図である。入出
力資源割付処理においては、以下のルールに基づき入出
力資源の割付対象となるプロセッサが決定される。この
プロセッサに割り付けられた入出力資源を他のプロセッ
サが参照することになる。

【０００９】（Ａ）複数のプロセッサによる直列処理を
行う場合、データ入力を行うプロセッサ側に入出力資源
を割り付ける。データ出力を行うプロセッサは、出力対
象となるプロセッサに割り付けられた入出力資源を参照
することになる。

【００１０】（Ｂ）複数のプロセッサによる並列処理を
行う場合、マスタープロセッサ側に入出力資源を割り付
ける。他のスレーブプロセッサは、マスタープロセッサ
に割り付けられた入出力資源を参照することになる。
（Ｃ）入出力資源に付随する制御ブロックとして、入出
力バッファ制御領域を設ける。

【００１１】データ入力を行うプロセッサ１は、ステッ
プ２０１の入力資源割付処理において、上記ルール
（Ａ）、（Ｃ）に従い入出力資源（入出力バッファ領域
及び入出力バッファ制御領域）の生成（予約）を行うと
共に、生成した入出力資源を排他制御するための入出力
制御セマフォ（Semaphore ）を生成する。後段のプロセ
ッサ２は、プロセッサ１が生成した入出力資源及び入出
力制御セマフォを参照することになる。

【００１２】同様に、データ入力を行うプロセッサ６
は、入出力資源の生成（予約）を行うと共に、入出力制
御セマフォを生成する。また、マスタープロセッサ２
は、ルール（Ｂ）、（Ｃ）に従い入出力資源（入出力バ
ッファ領域及び入出力バッファ制御領域）の生成（予
約）を行うと共に、入出力制御セマフォを生成する。ス
レーブプロセッサ３〜５は、マスタープロセッサ２が生
成した入出力資源及び入出力制御セマフォを参照するこ
とになる。

【００１３】図４は、入出力バッファ領域、入出力バッ
ファ制御領域及び入出力制御セマフォを示す図である。
プロセッサ１，２，６用の各入出力バッファ領域１１と
それに付随した各入出力バッファ制御領域１２は、共有
メモリ７内に確保される。

【００１４】各入出力バッファ領域１１は、Ａバンクと
Ｂバンクとからなるダブルバッファ構造となっている。
入出力バッファ制御領域１２は、入力アクセスバンク
（データ入力の対象となる入出力バッファ領域１１）が
ＡバンクであるかＢバンクであるかを示す入力アクセス
バンク指示領域と、出力アクセスバンク（データ出力の
対象となる入出力バッファ領域１１）がＡバンクである
かＢバンクであるかを示す出力アクセスバンク指示領域
とからなる。

【００１５】入出力制御セマフォ１３は、プロセッサ間
の排他制御、共有メモリ制御を行うための整数変数であ
る。この入出力制御セマフォ１３により、あるプロセッ
サが使用中の入出力資源に対する他のプロセッサのアク
セスを禁止する。プロセッサ１，２，６用の各入出力制
御セマフォ１３は、共有メモリ７内に確保される。この
入出力制御セマフォ１３は、データ入力を行うプロセッ
サに対応して生成される。

【００１６】続いて、ステップ２０２の出力資源割付処
理においては、ルール（Ａ）〜（Ｃ）に従って、マスタ
ープロセッサ２が生成した入出力資源と入出力制御セマ
フォとを参照する。

【００１７】次に、ステップ２０３の並列同期資源割付
処理において、マスタープロセッサ２は、スレーブプロ
セッサ３〜５との同期をとるための並列同期セマフォを
入力、出力それぞれ独立に生成する。スレーブプロセッ
サ３〜５は、マスタープロセッサ２が生成した並列同期
セマフォを参照することになる。

【００１８】図５は、入力並列同期セマフォ及び出力並
列同期セマフォを示す図である。入力並列同期セマフォ
１４及び出力並列同期セマフォ１５は、スレーブプロセ
ッサ３〜５との同期制御を行うための整数変数である。
並列演算開始時にマスタープロセッサ２が入力並列同期
セマフォ１４を解放して、スレーブプロセッサ３〜５が
入力並列同期セマフォ１４を取得することにより、同期
をとる。また、マスタープロセッサ２は、全てのスレー
ブプロセッサ３〜５が演算を終了して出力並列同期セマ
フォ１５を解放するまで待つことにより、同期をとる。

【００１９】入力並列同期セマフォ１４及び出力並列同
期セマフォ１５は、共有メモリ７内に確保される。この
入力並列同期セマフォ１４、出力並列同期セマフォ１５
は、マスタープロセッサ２に対応して設けられる。な
お、以上の入出力資源割付処理において割り付けられ
た、入出力資源、入出力制御セマフォ１３、入力並列同
期セマフォ１４及び出力並列同期セマフォ１５に関する
定義情報は、共有メモリ７内に確保されたデータテーブ
ルに登録され、一元管理される。各プロセッサは、デー
タテーブルを参照し、自身が必要とする資源の情報をデ
ータテーブルから取得する。

【００２０】次に、入出力資源、入出力制御セマフォ及
び入出力並列同期セマフォの初期化を行う（図２ステッ
プ１０２）。図６は、この初期化処理を説明するための
フローチャート図である。データ入力を行うプロセッサ
１，２，６は、ステップ３０１の入出力資源初期化処理
において、各自が確保した入出力バッファ領域１１のＡ
バンク、Ｂバンクを共にクリアし、各自が確保した入力
アクセスバンク指示領域に入力アクセスバンクがＡバン
クであることを示す値を書き込み、各自が確保した出力
アクセスバンク指示領域に出力アクセスバンクがＡバン
クであることを示す値を書き込む。

【００２１】続いて、プロセッサ１，２，６は、ステッ
プ３０２の入出力制御セマフォ初期化処理において、各
自が確保した入出力制御セマフォ１３を図７のように全
て解放し、初期化する。この入出力制御セマフォ１３の
初期値は「０」である。また、プロセッサ１，２，６
は、後段のプロセッサが確保した入出力制御セマフォ１
３を図７のように全て取得する。

【００２２】ステップ３０３の並列同期セマフォ初期化
処理において、マスタープロセッサ２及びスレーブプロ
セッサ３〜５は、入力並列同期セマフォ１４、出力並列
同期セマフォ１５を図８のように解放し、初期化する。
これら並列同期セマフォ１４，１５の初期値は「０」で
ある。

【００２３】次に、入力要求処理が行われる（図２ステ
ップ１０３）。図９は、この入力要求処理を説明するた
めのフローチャート図である。まず、最初にプロセッサ
１が処理を開始する。ステップ４０１の入力要求同期処
理は、マスタープロセッサ２とスレーブプロセッサ３〜
５が同期をとるための処理であるので、ここでは実行さ
れない。

【００２４】ステップ４０２の入力資源取得処理におい
て、プロセッサ１は、自身がステップ１０１で確保し、
前段の手段（例えば入出力機器）がデータ出力時に解放
した入出力制御セマフォ１３を図１０のように１個取得
する。前段の処理が終了していない場合、入出力制御セ
マフォ１３が「０」となっているので、プロセッサ１
は、入出力制御セマフォ１３が解放されて取得可能とな
るまで待ち状態となる。

【００２５】ステップ４０３の入力開始同期処理は、マ
スタープロセッサ２とスレーブプロセッサ３〜５が同期
をとるための処理であるので、ここでは実行されない。
ステップ４０４のデータ入力処理において、プロセッサ
１は、ステップ４０２で取得した入出力制御セマフォ１
３に対応する入出力資源（入出力バッファ領域１１）か
ら自身のバッファにデータをコピーする。

【００２６】ステップ４０５の資源管理同期処理は、マ
スタープロセッサ２とスレーブプロセッサ３〜５が同期
をとるための処理であるので、ここでは実行されない。
ステップ４０６の資源管理処理において、プロセッサ１
は、次のデータ入力のために、自身が確保した入力アク
セスバンク指示領域の値をＢバンクを示す値に書き換え
ると共に、前段の手段がデータ出力可能となるように、
ステップ４０２で取得した入出力制御セマフォ１３を解
放する（図１１）。

【００２７】ステップ４０７の入力完了同期処理は、マ
スタープロセッサ２とスレーブプロセッサ３〜５が同期
をとるための処理であるので、ここでは実行されない。
こうして、プロセッサ１の入力要求処理が完了する。プ
ロセッサ１は、取得したデータを基に所定の演算処理を
開始する（図２ステップ１０４）。

【００２８】次に、出力要求処理が行われる（図２ステ
ップ１０５）。図１２は、この出力要求処理を説明する
ためのフローチャート図である。ステップ５０１の出力
要求同期処理は、マスタープロセッサ２とスレーブプロ
セッサ３〜５が同期をとるための処理であるので、ここ
では実行されない。

【００２９】ステップ５０２の出力資源取得処理におい
て、プロセッサ１は、後段のプロセッサ２がステップ１
０１で確保した後に解放した入出力制御セマフォ１３を
図１３のように１個取得する。プロセッサ２がデータ入
力可となっておらず、入出力制御セマフォ１３を解放し
ていない場合、プロセッサ１は、入出力制御セマフォ１
３が解放されて取得可能となるまで待ち状態となる。

【００３０】ステップ５０３の出力開始同期処理は、マ
スタープロセッサ２とスレーブプロセッサ３〜５が同期
をとるための処理であるので、ここでは実行されない。
ステップ５０４のデータ出力処理において、プロセッサ
１は、ステップ５０２で取得した入出力制御セマフォ１
３に対応する入出力資源（入出力バッファ領域１１）へ
自身のバッファからデータをコピーする。

【００３１】ステップ５０５の資源管理同期処理は、マ
スタープロセッサ２とスレーブプロセッサ３〜５が同期
をとるための処理であるので、ここでは実行されない。
ステップ５０６の資源管理処理において、プロセッサ１
は、次のデータ出力のために、後段のプロセッサ２が確
保した出力アクセスバンク指示領域の値をＢバンクを示
す値に書き換えると共に、後段のプロセッサ２がデータ
入力可能となるように、ステップ５０２で取得した入出
力制御セマフォ１３を解放する（図１４）。

【００３２】ステップ５０７の出力完了同期処理は、マ
スタープロセッサ２とスレーブプロセッサ３〜５が同期
をとるための処理であるので、ここでは実行されない。
こうして、プロセッサ１の出力要求処理が完了する。次
に、プロセッサ２が処理を開始する。ステップ４０１の
入力要求同期処理において、マスタープロセッサ２は、
全てのスレーブプロセッサ３〜５が入力並列同期セマフ
ォ１４を解放する（すなわち、入力要求を発行する）の
を待って、スレーブプロセッサ３〜５に対応した入力並
列同期セマフォ１４を図１５のように取得する。

【００３３】つまり、入出力資源を取得する権限を持つ
のは、マスタープロセッサ２のみであるため、マスター
プロセッサ２は、全てのスレーブプロセッサ３〜５がデ
ータ入力可となるのを持ち合わせて同期をとる。

【００３４】ステップ４０２の入力資源取得処理におい
て、マスタープロセッサ２は、自身がステップ１０１で
確保し、前段のプロセッサ１がデータ出力時に解放した
入出力制御セマフォ１３を１個取得する。前段のプロセ
ッサ１がデータ出力していない場合、マスタープロセッ
サ２は、入出力制御セマフォ１３が解放されて取得可能
となるまで待ち状態となる。

【００３５】ステップ４０３の入力開始同期処理におい
て、マスタープロセッサ２は、スレーブプロセッサ３〜
５に入出力資源が取得できたことを通知する。すなわ
ち、マスタープロセッサ２は、ステップ４０１で取得し
た入力並列同期セマフォ１４を解放し、各スレーブプロ
セッサ３〜５は、解放された入力並列同期セマフォ１４
を１個ずつ取得する（図１６）。この制御により、マス
タープロセッサ２とスレーブプロセッサ３〜５が同時に
データ入力を開始する。

【００３６】ステップ４０４のデータ入力処理におい
て、マスタープロセッサ２及びスレーブプロセッサ３〜
５は、ステップ４０２で取得した入出力制御セマフォ１
３に対応する入出力資源（入出力バッファ領域１１）か
ら自身のバッファにデータをコピーする。

【００３７】ステップ４０５の資源管理同期処理におい
て、マスタープロセッサ２は、全てのスレーブプロセッ
サ３〜５が入力並列同期セマフォ１４を解放する（すな
わち、データ入力処理が完了したことを示す）のを待っ
て、スレーブプロセッサ３〜５に対応した入力並列同期
セマフォ１４を取得する。

【００３８】つまり、資源管理の権限を持つのは、マス
タープロセッサ２のみであるため、マスタープロセッサ
２は、全てのスレーブプロセッサ３〜５が資源管理待ち
となるのを待ち合わせて同期をとる。

【００３９】ステップ４０６の資源管理処理において、
マスタープロセッサ２は、次のデータ入力のために、自
身が確保した入力アクセスバンク指示領域の値をＢバン
クを示す値に書き換えると共に、前段のプロセッサ１が
データ出力可能となるように、ステップ４０２で取得し
た入出力制御セマフォ１３を解放する。

【００４０】ステップ４０７の入力完了同期処理におい
て、マスタープロセッサ２は、各スレーブプロセッサ３
〜５に資源管理が完了したことを通知する。すなわち、
マスタープロセッサ２は、ステップ４０５で取得した入
力並列同期セマフォ１４を解放し、各スレーブプロセッ
サ３〜５は、解放された入力並列同期セマフォ１４を１
個ずつ取得する。

【００４１】この制御により、マスタープロセッサ２と
スレーブプロセッサ３〜５の入力要求処理（ステップ１
０３）が完了し、各プロセッサ２〜５は、取得したデー
タを基に所定の演算処理を開始する（ステップ１０
４）。

【００４２】次に、出力要求処理が行われる（ステップ
１０５）。ステップ５０１の出力要求同期処理におい
て、マスタープロセッサ２は、全てのスレーブプロセッ
サ３〜５が出力並列同期セマフォ１５を解放する（すな
わち、出力要求を発行する）のを待って、スレーブプロ
セッサ３〜５に対応した出力並列同期セマフォ１５を取
得する（図１７）。

【００４３】つまり、入出力資源を取得する権限を持つ
のは、マスタープロセッサ２のみであるため、マスター
プロセッサ２は、全てのスレーブプロセッサ３〜５が演
算処理を終了してデータ出力可となるのを持ち合わせて
同期をとる。

【００４４】ステップ５０２の入力資源取得処理におい
て、マスタープロセッサ２は、後段のプロセッサ６がス
テップ１０１で確保した後に解放した入出力制御セマフ
ォ１３を１個取得する。プロセッサ６がデータ入力可と
なっておらず、入出力制御セマフォ１３を解放していな
い場合、マスタープロセッサ２は、入出力制御セマフォ
１３が解放されて取得可能となるまで待ち状態となる。

【００４５】ステップ５０３の出力開始同期処理におい
て、マスタープロセッサ２は、スレーブプロセッサ３〜
５に入出力資源が取得できたことを通知する。すなわ
ち、マスタープロセッサ２は、ステップ５０１で取得し
た出力並列同期セマフォ１５を解放し、各スレーブプロ
セッサ３〜５は、解放された出力並列同期セマフォ１５
を１個ずつ取得する。この制御により、マスタープロセ
ッサ２とスレーブプロセッサ３〜５が同時にデータ出力
を開始する。

【００４６】ステップ５０４のデータ出力処理におい
て、マスタープロセッサ２及びスレーブプロセッサ３〜
５は、ステップ５０２で取得した入出力制御セマフォ１
３に対応する入出力資源（入出力バッファ領域１１）へ
それぞれ自身のバッファからデータをコピーする。

【００４７】ステップ５０５の資源管理同期処理におい
て、マスタープロセッサ２は、全てのスレーブプロセッ
サ３〜５が出力並列同期セマフォ１５を解放する（すな
わち、データ出力処理が完了したことを示す）のを待っ
て、スレーブプロセッサ３〜５に対応した出力並列同期
セマフォ１５を取得する。

【００４８】資源管理の権限を持つのは、マスタープロ
セッサ２のみであるため、マスタープロセッサ２は、全
てのスレーブプロセッサ３〜５が資源管理待ちとなるの
を待ち合わせて同期をとる。

【００４９】ステップ５０６の資源管理処理において、
マスタープロセッサ２は、次のデータ出力のために、後
段のプロセッサ６が確保した出力アクセスバンク指示領
域の値をＢバンクを示す値に書き換えると共に、後段の
プロセッサ６がデータ入力可能となるように、ステップ
５０２で取得した入出力制御セマフォ１３を解放する。

【００５０】ステップ５０７の出力完了同期処理におい
て、マスタープロセッサ２は、各スレーブプロセッサ３
〜５に資源管理が完了したことを通知する。すなわち、
マスタープロセッサ２は、ステップ５０５で取得した出
力並列同期セマフォ１５を解放し、各スレーブプロセッ
サ３〜５は、解放された出力並列同期セマフォ１５を１
個ずつ取得する。

【００５１】この制御により、マスタープロセッサ２と
スレーブプロセッサ３〜５の出力要求処理が完了する。
次に、プロセッサ６が処理を開始する。ステップ４０
１，４０３，４０５，４０７の処理を実行しないことは
プロセッサ１と同様である。

【００５２】ステップ４０２の入力資源取得処理におい
て、プロセッサ６は、自身がステップ１０１で確保し、
前段のプロセッサ２がデータ出力時に解放した入出力制
御セマフォ１３を１個取得する。前段のプロセッサ２が
データ出力していない場合、プロセッサ６は、入出力制
御セマフォ１３が解放されて取得可能となるまで待ち状
態となる。

【００５３】ステップ４０４のデータ入力処理におい
て、プロセッサ６は、ステップ４０２で取得した入出力
制御セマフォ１３に対応する入出力資源（入出力バッフ
ァ領域１１）から自身のバッファにデータをコピーす
る。ステップ４０６の資源管理処理において、プロセッ
サ６は、次のデータ入力のために、自身が確保した入力
アクセスバンク指示領域の値をＢバンクを示す値に書き
換えると共に、前段のプロセッサ２がデータ出力可能と
なるように、ステップ４０２で取得した入出力制御セマ
フォ１３を解放する。

【００５４】こうして、プロセッサ６の入力要求処理が
完了する。プロセッサ６は、取得したデータを基に所定
の演算処理を開始する（ステップ１０４）。

【００５５】次に、出力要求処理が行われる（図２ステ
ップ１０５）。ステップ５０１，５０３，５０５，５０
７の処理を実行しないことはプロセッサ１と同様であ
る。ステップ５０２の出力資源取得処理において、プロ
セッサ６は、後段の手段（例えば入出力機器）が確保し
た後に解放した入出力制御セマフォ１３を１個取得す
る。後段の手段がデータ入力可となっておらず、入出力
制御セマフォ１３を解放していない場合、プロセッサ６
は、入出力制御セマフォ１３が解放されて取得可能とな
るまで待ち状態となる。

【００５６】ステップ５０４のデータ出力処理におい
て、プロセッサ６は、ステップ５０２で取得した入出力
制御セマフォ１３に対応する入出力資源へ自身のバッフ
ァからデータをコピーする。ステップ５０６の資源管理
処理において、プロセッサ６は、後段の手段がデータ入
力可能となるように、ステップ５０２で取得した入出力
制御セマフォ１３を解放するこうして、プロセッサ６の
出力要求処理が完了する。

【００５７】以上のようにプロセッサ１，２（３〜
５），６が順次処理を行って全ての処理が終了し、入出
力プロセスが不要になると（図２のステップ１０６にお
いてＹＥＳ）、資源解放処理が行われる（ステップ１０
７）。すなわち、プロセッサ１，２，６は、ステップ１
０１の入出力資源割付処理で取得した資源を全て解放す
る。

【００５８】

【発明の効果】本発明によれば、マスタープロセッサ
が、入出力資源を管理すると共に、スレーブプロセッサ
との同期をとるための並列同期セマフォを管理し、スレ
ーブプロセッサが、マスタープロセッサが管理する入出
力資源及び並列同期セマフォを参照することにより、各
プロセッサの同期のずれを防止することができるので、
同期のずれによりシステムを再起動する必要がなくな
る。また、データバッファなどの入出力資源の定義をカ
プセル化して一元管理することにより、各開発者は、デ
ータ入出力に関してデータ構造を認識する必要がなくな
るので、各開発者の認識のずれに基づく開発段階の不具
合の発生を抑制することができる。また、入出力資源の
定義を一元管理、つまり出力側と入力側で資源の割付に
同じ構造を用いることにより、くいちがい等の単純なミ
スを防止することができる。また、構造定義が一覧でき
るため、定義ミスを発見することが容易となる。また、
データバッファなどの入出力資源の定義をカプセル化し
て一元管理することにより、機能の再分配（再構成）が
簡単になるので、プロセッサの処理能力を最大限利用す
ることが可能となる。

【００５９】また、データ入力を行うプロセッサが、入
出力資源を管理すると共に、プロセッサ間の排他制御、
共有メモリ制御を行うための入出力制御セマフォを管理
し、データ出力を行うプロセッサが、出力対象となるプ
ロセッサが管理する入出力資源及び入出力制御セマフォ
を参照することにより、各プロセッサの同期のずれを防
止することができるので、同期のずれによりシステムを
再起動する必要がなくなる。また、データバッファなど
の入出力資源の定義をカプセル化して一元管理すること
により、各開発者は、データ入出力に関してデータ構造
を認識する必要がなくなるので、各開発者の認識のずれ
に基づく開発段階の不具合の発生を抑制することができ
る。また、入出力資源の定義を一元管理、つまり出力側
と入力側で資源の割付に同じ構造を用いることにより、
くいちがい等の単純なミスを防止することができる。ま
た、構造定義が一覧できるため、定義ミスを発見するこ
とが容易となる。また、データバッファなどの入出力資
源の定義をカプセル化して一元管理することにより、機
能の再分配（再構成）が簡単になるので、プロセッサの
処理能力を最大限利用することが可能となる。

【００６０】また、入出力資源を２重化構成とし、一方
の入出力資源に対するデータ出力が完了したとき、次回
のデータ出力の対象をもう一方の入出力資源とし、一方
の入出力資源からのデータ入力が完了したとき、次回の
データ入力の対象をもう一方の入出力資源とすることに
より、２重化構成の入出力資源を交互に切り換えながら
使用することができ、前段あるいは後段の処理時間変動
による影響を受けにくくすることができる。その結果、
システム全体としての処理時間の安定化を図ることがで
き、処理時間の見積もりを容易にすることができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態となるマルチプロセッサ
システムの構成を示すブロック図である。

【図２】 図１のマルチプロセッサシステムの動作を示
すフローチャート図である。

【図３】 入出力資源割付処理を説明するためのフロー
チャート図である。

【図４】 入出力バッファ領域、入出力バッファ制御領
域及び入出力制御セマフォを示す図である。

【図５】 入力並列同期セマフォ及び出力並列同期セマ
フォを示す図である。

【図６】 初期化処理を説明するためのフローチャート
図である。

【図７】 入出力制御セマフォ初期化処理の様子を示す
図である。

【図８】 並列同期セマフォ初期化処理の様子を示す図
である。

【図９】 入力要求処理を説明するためのフローチャー
ト図である。

【図１０】 入力資源取得処理の様子を示す図である。

【図１１】 資源管理処理の様子を示す図である。

【図１２】 出力要求処理を説明するためのフローチャ
ート図である。

【図１３】 出力資源取得処理の様子を示す図である。

【図１４】 資源管理処理の様子を示す図である。

【図１５】 入力要求同期処理の様子を示す図である。

【図１６】 入力開始同期処理の様子を示す図である。

【図１７】 出力要求同期処理の様子を示す図である。

【図１８】 出力開始同期処理の様子を示す図である。

【符号の説明】

１〜６…プロセッサ、７…共有メモリ、８…入出力イン
タフェース装置、９…バス、１１…入出力バッファ領
域、１２…入出力バッファ制御領域、１３…入出力制御
セマフォ、１４…入力並列同期セマフォ、１５…出力並
列同期セマフォ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数台のプロセッサがそれぞれに割り当
   てられた処理を並列に実行するマルチプロセッサシステ
   ムにおいて、 マスタープロセッサは、入出力資源を管理すると共に、
   スレーブプロセッサとの同期をとるための並列同期セマ
   フォを管理し、 スレーブプロセッサは、マスタープロセッサが管理する
   入出力資源及び並列同期セマフォを参照することを特徴
   とするマルチプロセッサシステム。
2. 【請求項２】 複数台のプロセッサがそれぞれに割り当
   てられた処理を直列に実行するマルチプロセッサシステ
   ムにおいて、 データ入力を行うプロセッサは、入出力資源を管理する
   と共に、プロセッサ間の排他制御、共有メモリ制御を行
   うための入出力制御セマフォを管理し、 データ出力を行うプロセッサは、出力対象となるプロセ
   ッサが管理する入出力資源及び入出力制御セマフォを参
   照することを特徴とするマルチプロセッサシステム。
3. 【請求項３】 請求項１又は２記載のマルチプロセッサ
   システムにおいて、 前記入出力資源を２重化構成とし、一方の入出力資源に
   対するデータ出力が完了したとき、次回のデータ出力の
   対象をもう一方の入出力資源とし、一方の入出力資源か
   らのデータ入力が完了したとき、次回のデータ入力の対
   象をもう一方の入出力資源とすることを特徴とするマル
   チプロセッサシステム。