JP2003037121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003037121A JP2003037121A JP2001221456A JP2001221456A JP2003037121A JP 2003037121 A JP2003037121 A JP 2003037121A JP 2001221456 A JP2001221456 A JP 2001221456A JP 2001221456 A JP2001221456 A JP 2001221456A JP 2003037121 A JP2003037121 A JP 2003037121A
- Authority
- JP
- Japan
- Prior art keywords
- die
- chip
- wafer
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Die Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】チップにバッドマークを付けることなく、ラン
ク品を効率良く製造できる半導体装置の製造方法を提供
する。 【解決手段】ウェハ上の各チップの位置にあわせて、各
チップに番号を割り当てる。そして、この番号に関連付
けて、ダイボンド工程以前に行ったテストのデータを記
録手段に記録する。これらのデータに基づいてダイボン
ドを行うため、ダイボンド工程において、チップ上のバ
ッドマーク有無の認識を行わずに、良品チップやランク
チップをダイボンド作業に投入でき、作業効率を改善で
きる。また、ダイボンド工程以前の工程において、チッ
プ上にバットマークを付ける作業も、当然不要となる。
ク品を効率良く製造できる半導体装置の製造方法を提供
する。 【解決手段】ウェハ上の各チップの位置にあわせて、各
チップに番号を割り当てる。そして、この番号に関連付
けて、ダイボンド工程以前に行ったテストのデータを記
録手段に記録する。これらのデータに基づいてダイボン
ドを行うため、ダイボンド工程において、チップ上のバ
ッドマーク有無の認識を行わずに、良品チップやランク
チップをダイボンド作業に投入でき、作業効率を改善で
きる。また、ダイボンド工程以前の工程において、チッ
プ上にバットマークを付ける作業も、当然不要となる。
Description
【０００１】
【発明の属する技術分野】本発明は、ウェハを構成する
チップをリードフレーム等にダイボンドして製造する半
導体装置の製造方法において、特に、チップのデータを
管理できる半導体装置の製造方法に関する。
チップをリードフレーム等にダイボンドして製造する半
導体装置の製造方法において、特に、チップのデータを
管理できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】図９は、従来のテスト後におけるウェハ
の外観図である。従来、ウェハ単位でテストされたチッ
プは、図９に示したように、不良品にのみバッドマーク
３４を付けている。そして、チップをフレーム等にダイ
ボンドする装置であるダイボンダで、不良チップ上のバ
ッドマーク３４を認識・識別して、ウェハ３３における
良品チップのみをフレーム等にダイボンドしている。
の外観図である。従来、ウェハ単位でテストされたチッ
プは、図９に示したように、不良品にのみバッドマーク
３４を付けている。そして、チップをフレーム等にダイ
ボンドする装置であるダイボンダで、不良チップ上のバ
ッドマーク３４を認識・識別して、ウェハ３３における
良品チップのみをフレーム等にダイボンドしている。
【０００３】この時にダイボンドする良品チップは、特
性及び外観の良品である。一方、特性及び外観の不良品
は、電気的なテストを行うテスタや外観テストを行うテ
スタ等のテスタ自動機で通常バッドマークが付けられ
る。また、外観の不良品は、別工程でバッドマークがハ
ンド処理で付けられる場合もある。
性及び外観の良品である。一方、特性及び外観の不良品
は、電気的なテストを行うテスタや外観テストを行うテ
スタ等のテスタ自動機で通常バッドマークが付けられ
る。また、外観の不良品は、別工程でバッドマークがハ
ンド処理で付けられる場合もある。
【０００４】また、チップサイズは、例えば、1mm角，2
mm角，3mm角，4mm角等様々あるが、バッドマークのサイ
ズはテスタ自動機等の装置の性能上、例えば、0.5〜0.6
mmφ程度であり、ハンド処理の場合はサイズにばらつき
が生じる。
mm角，3mm角，4mm角等様々あるが、バッドマークのサイ
ズはテスタ自動機等の装置の性能上、例えば、0.5〜0.6
mmφ程度であり、ハンド処理の場合はサイズにばらつき
が生じる。
【０００５】
【発明が解決しようとする課題】ダイボンダで複数の種
類のチップを取り扱う場合、チップの表面状態、チップ
に対して付けられたバッドマークのサイズ、光の反射具
合等がウェハのロット毎に異なる。よって、不良チップ
上のバッドマークを認識・識別するためには、ダイボン
ダでのチップの認識調整を行う必要があり、作業効率が
良くない。また、チップの認識調整を行った後でも、ウ
ェハの表面状態によっては、生産途中で認識エラーが発
生する場合もあった。
類のチップを取り扱う場合、チップの表面状態、チップ
に対して付けられたバッドマークのサイズ、光の反射具
合等がウェハのロット毎に異なる。よって、不良チップ
上のバッドマークを認識・識別するためには、ダイボン
ダでのチップの認識調整を行う必要があり、作業効率が
良くない。また、チップの認識調整を行った後でも、ウ
ェハの表面状態によっては、生産途中で認識エラーが発
生する場合もあった。
【０００６】また、特性ランク品を製造するためには、
コストの高いランク品対応のウェハを用いるか、又は、
通常品のウェハを用いて、半導体装置の最終テストにて
ランク分けする必要があり、製造コストがアップした
り、歩留りが悪くなったりする。
コストの高いランク品対応のウェハを用いるか、又は、
通常品のウェハを用いて、半導体装置の最終テストにて
ランク分けする必要があり、製造コストがアップした
り、歩留りが悪くなったりする。
【０００７】そこで、本発明は上記の問題を解決するた
めに創作したものであり、チップにバッドマークを付け
ることなく、ランク品を効率良く製造できる半導体装置
の製造方法を提供することを目的としたものである。
めに創作したものであり、チップにバッドマークを付け
ることなく、ランク品を効率良く製造できる半導体装置
の製造方法を提供することを目的としたものである。
【０００８】
【課題を解決するための手段】この発明は、上記の課題
を解決するための手段として、以下の構成を備えてい
る。
を解決するための手段として、以下の構成を備えてい
る。
【０００９】（１）ウェハを構成する複数の半導体チッ
プをフレーム上にダイボンドするダイボンド工程で、ウ
ェハ毎にウェハにおける各半導体チップの位置情報に関
連付けた、該ダイボンド工程以前の工程で行った半導体
チップのテストデータ、及びチップ品番を参照して、特
性が所定基準範囲内のウェハを選別してダイボンドする
ことを特徴とする。
プをフレーム上にダイボンドするダイボンド工程で、ウ
ェハ毎にウェハにおける各半導体チップの位置情報に関
連付けた、該ダイボンド工程以前の工程で行った半導体
チップのテストデータ、及びチップ品番を参照して、特
性が所定基準範囲内のウェハを選別してダイボンドする
ことを特徴とする。
【００１０】この構成において、半導体装置は、ウェハ
を構成する複数の半導体チップをフレーム上にダイボン
ドするダイボンド工程において、ウェハ毎にウェハにお
ける各半導体チップの位置情報に関連付けた、ダイボン
ド工程以前の工程で行った半導体チップのテストデー
タ、及びチップ品番を参照して、特性が所定基準範囲内
のウェハを選別してダイボンドを行って製造する。した
がって、ダイボンド工程において、チップのバッドマー
ク認識による良否判定を不要とし、かつ、ダイボンダの
チップ認識調整を不要とすることが可能となり、効率良
く半導体装置を製造することができる。また、外観検査
マークを付与する必要がなく、工程が簡略化できる。
を構成する複数の半導体チップをフレーム上にダイボン
ドするダイボンド工程において、ウェハ毎にウェハにお
ける各半導体チップの位置情報に関連付けた、ダイボン
ド工程以前の工程で行った半導体チップのテストデー
タ、及びチップ品番を参照して、特性が所定基準範囲内
のウェハを選別してダイボンドを行って製造する。した
がって、ダイボンド工程において、チップのバッドマー
ク認識による良否判定を不要とし、かつ、ダイボンダの
チップ認識調整を不要とすることが可能となり、効率良
く半導体装置を製造することができる。また、外観検査
マークを付与する必要がなく、工程が簡略化できる。
【００１１】（２）前記半導体チップのテストデータ及
びチップ品番は、ダイボンドを行うダイボンダ、又はネ
ットワークを介してダイボンダに接続されたコンピュー
タが備えた記憶手段に記録されたことを特徴とする。
びチップ品番は、ダイボンドを行うダイボンダ、又はネ
ットワークを介してダイボンダに接続されたコンピュー
タが備えた記憶手段に記録されたことを特徴とする。
【００１２】この構成において、ダイボンドを行うダイ
ボンダが備えた記憶手段、又はネットワークを介してダ
イボンダに接続されたコンピュータが備えた記憶手段
に、半導体チップのテストデータ及びチップ品番は記録
されている。したがって、半導体チップのテストデータ
及びチップ品番をタイムラグなく効率良く利用すること
が可能となる。
ボンダが備えた記憶手段、又はネットワークを介してダ
イボンダに接続されたコンピュータが備えた記憶手段
に、半導体チップのテストデータ及びチップ品番は記録
されている。したがって、半導体チップのテストデータ
及びチップ品番をタイムラグなく効率良く利用すること
が可能となる。
【００１３】（３）前記ダイボンド工程では、前記所定
の基準範囲内である半導体チップを所定数以上有するウ
ェハを選別してダイボンドすることを特徴とする。
の基準範囲内である半導体チップを所定数以上有するウ
ェハを選別してダイボンドすることを特徴とする。
【００１４】この構成において、前記所定の基準範囲内
である半導体チップを所定数以上有するウェハを選別し
て、ダイボンド工程でダイボンドする。したがって、無
駄となるチップが所定数未満であるため、効率良くラン
ク品を製造することが可能となる。
である半導体チップを所定数以上有するウェハを選別し
て、ダイボンド工程でダイボンドする。したがって、無
駄となるチップが所定数未満であるため、効率良くラン
ク品を製造することが可能となる。
【００１５】（４）前記ダイボンド工程では、前記所定
の基準範囲内である半導体チップを所定数未満有するウ
ェハは、前記所定の基準とは別の基準で選別してダイボ
ンドすることを特徴とする。
の基準範囲内である半導体チップを所定数未満有するウ
ェハは、前記所定の基準とは別の基準で選別してダイボ
ンドすることを特徴とする。
【００１６】この構成において、所定の基準範囲内であ
る半導体チップを所定数未満有するウェハは、前記所定
の基準とは別の基準で選別してダイボンド工程でダイボ
ンドする。したがって、所定の基準を満たしたウェハが
所定数未満であっても、別の基準で選別して利用できる
ので、半導体チップや半導体チップのテストデータを有
効活用できる。
る半導体チップを所定数未満有するウェハは、前記所定
の基準とは別の基準で選別してダイボンド工程でダイボ
ンドする。したがって、所定の基準を満たしたウェハが
所定数未満であっても、別の基準で選別して利用できる
ので、半導体チップや半導体チップのテストデータを有
効活用できる。
【００１７】（５）前記ウェハは、ウェハ上の識別マー
ク、又はウェハ内に設けた認識用チップの識別データに
よって識別可能であることを特徴とする。
ク、又はウェハ内に設けた認識用チップの識別データに
よって識別可能であることを特徴とする。
【００１８】この構成において、ウェハ上の識別マー
ク、又はウェハ内に設けた認識用チップの識別データに
よって、ウェハは識別可能である。したがって、ウェハ
を選別した後の管理を容易に行うことが可能となる。
ク、又はウェハ内に設けた認識用チップの識別データに
よって、ウェハは識別可能である。したがって、ウェハ
を選別した後の管理を容易に行うことが可能となる。
【００１９】（６）前記ダイボンド工程では、前記ダイ
ボンド工程以前に行った前記半導体チップのテストデー
タ及びチップ品番を参照して、所定の基準範囲内のウェ
ハを複数のランクに選別し、該ランク毎にロットが異な
るフレームにダイボンドすることを特徴とする。
ボンド工程以前に行った前記半導体チップのテストデー
タ及びチップ品番を参照して、所定の基準範囲内のウェ
ハを複数のランクに選別し、該ランク毎にロットが異な
るフレームにダイボンドすることを特徴とする。
【００２０】この構成において、ダイボンド工程以前に
行った半導体チップのテストデータ及びチップ品番を参
照して、所定の基準範囲内のウェハを複数のランクに選
別し、ランク毎にロットが異なるフレームにダイボンド
工程でダイボンドする。したがって、作業性が良く、歩
留りの良い半導体装置の製造方法を提供できる。
行った半導体チップのテストデータ及びチップ品番を参
照して、所定の基準範囲内のウェハを複数のランクに選
別し、ランク毎にロットが異なるフレームにダイボンド
工程でダイボンドする。したがって、作業性が良く、歩
留りの良い半導体装置の製造方法を提供できる。
【００２１】（７）前記ダイボンド工程では、前記所定
の基準範囲内のウェハを複数のランクに選別した際に、
前記ランク毎にロットが異なるフレームに、同時にダイ
ボンドすることを特徴とする。
の基準範囲内のウェハを複数のランクに選別した際に、
前記ランク毎にロットが異なるフレームに、同時にダイ
ボンドすることを特徴とする。
【００２２】この構成において、所定の基準範囲内のウ
ェハを複数のランクに選別した際に、ランク毎にロット
が異なるフレームに、同時にダイボンド工程でダイボン
ドする。したがって、チップを保管することなく、効率
良く半導体装置を製造することが可能となる。
ェハを複数のランクに選別した際に、ランク毎にロット
が異なるフレームに、同時にダイボンド工程でダイボン
ドする。したがって、チップを保管することなく、効率
良く半導体装置を製造することが可能となる。
【００２３】（８）前記選別してフレームにダイボンド
した半導体チップの特性又はランクのデータは、前記ダ
イボンド工程以後の工程で利用可能にしたことを特徴と
する。
した半導体チップの特性又はランクのデータは、前記ダ
イボンド工程以後の工程で利用可能にしたことを特徴と
する。
【００２４】この構成において、ダイボンド工程以後の
工程で、選別してフレームにダイボンドした半導体チッ
プの特性又はランクのデータは、利用可能である。した
がって、ダイボンド工程以前の工程で行ったテストなど
のデータを有効に活用することが可能となる。
工程で、選別してフレームにダイボンドした半導体チッ
プの特性又はランクのデータは、利用可能である。した
がって、ダイボンド工程以前の工程で行ったテストなど
のデータを有効に活用することが可能となる。
【００２５】（９）前記選別して半導体チップをダイボ
ンドしたフレームは、識別管理可能であることを特徴と
する。
ンドしたフレームは、識別管理可能であることを特徴と
する。
【００２６】この構成において、選別して半導体チップ
をダイボンドしたフレームは、識別して管理することが
できる。したがって、半導体チップをダイボンドしたフ
レームにおけるダイボンド工程以前の工程で行ったテス
トなどのデータを、識別して管理し、半導体装置の歩留
りを向上させることが可能となる。
をダイボンドしたフレームは、識別して管理することが
できる。したがって、半導体チップをダイボンドしたフ
レームにおけるダイボンド工程以前の工程で行ったテス
トなどのデータを、識別して管理し、半導体装置の歩留
りを向上させることが可能となる。
【００２７】（１０）前記選別してフレームにダイボン
ドした半導体チップは、前記ダイボンド工程で、特性毎
にランク品に分類することを特徴とする。
ドした半導体チップは、前記ダイボンド工程で、特性毎
にランク品に分類することを特徴とする。
【００２８】この構成において、ダイボンド工程で選別
してフレームにダイボンドした半導体チップは、特性毎
にランク品に分類し、ダイボンド工程以後の工程で利用
可能である。したがって、ダイボンド工程で特性毎にラ
ンク品に分類するので、完成品テストにおいて、半導体
装置の歩留りを向上させることが可能となる。
してフレームにダイボンドした半導体チップは、特性毎
にランク品に分類し、ダイボンド工程以後の工程で利用
可能である。したがって、ダイボンド工程で特性毎にラ
ンク品に分類するので、完成品テストにおいて、半導体
装置の歩留りを向上させることが可能となる。
【００２９】（１１）前記選別してフレームにダイボン
ドした半導体チップの特性データは、最終テストデータ
と対比させて、前記ダイボンド工程以前の工程で行った
半導体チップのテスト基準にフィードバックすることを
特徴とする。
ドした半導体チップの特性データは、最終テストデータ
と対比させて、前記ダイボンド工程以前の工程で行った
半導体チップのテスト基準にフィードバックすることを
特徴とする。
【００３０】この構成において、ダイボンド工程以前の
工程で行った半導体チップのテスト基準に、選別してフ
レームにダイボンドした半導体チップの特性データを、
最終テストデータと対比させてフィードバックする。し
たがって、フィードバックされたデータに基づいて、判
定基準を修正したり、製造工程を見直したりすることが
でき、次の生産での歩留り改善を容易に行うことが可能
となる。
工程で行った半導体チップのテスト基準に、選別してフ
レームにダイボンドした半導体チップの特性データを、
最終テストデータと対比させてフィードバックする。し
たがって、フィードバックされたデータに基づいて、判
定基準を修正したり、製造工程を見直したりすることが
でき、次の生産での歩留り改善を容易に行うことが可能
となる。
【００３１】
【発明の実施の形態】以下、本発明の実施形態における
半導体装置の製造方法の一例として、ソリッドステート
リレーの製造方法について説明する。図１は、ソリッド
ステートリレーにおける一実施形態の概略構成を示した
回路図である。ソリッドステートリレー（以下、ＳＳＲ
と称する。）４１は、周知のように、半導体チップ（以
下、チップと称する。）であるメイントライアック（チ
ップ）４２及びフォトトライアック（チップ）４３、赤
外発光ダイオード４４、並びにスナバ回路を構成する抵
抗４５及びコンデンサ４６を備えている。
半導体装置の製造方法の一例として、ソリッドステート
リレーの製造方法について説明する。図１は、ソリッド
ステートリレーにおける一実施形態の概略構成を示した
回路図である。ソリッドステートリレー（以下、ＳＳＲ
と称する。）４１は、周知のように、半導体チップ（以
下、チップと称する。）であるメイントライアック（チ
ップ）４２及びフォトトライアック（チップ）４３、赤
外発光ダイオード４４、並びにスナバ回路を構成する抵
抗４５及びコンデンサ４６を備えている。
【００３２】入力端子間には、赤外発光ダイオード４４
が接続される。また、出力端子間には、メイントライア
ック４２、フォトトライアック４３、並びに抵抗４５及
びコンデンサ４６で構成されたスナバ回路が、それぞれ
並列に接続される。
が接続される。また、出力端子間には、メイントライア
ック４２、フォトトライアック４３、並びに抵抗４５及
びコンデンサ４６で構成されたスナバ回路が、それぞれ
並列に接続される。
【００３３】ＳＳＲ４１の概略の製造工程は、以下の通
りである。まず、メイントライアック４２、フォトトラ
イアック４３、及び赤外発光ダイオード４４をリードフ
レーム上にダイボンドする（ダイボンド工程）。続い
て、Ａｕ線やＡｌ線等を用いて、ワイヤボンディングを
行う（ボンディング工程）。更に、抵抗４５やコンデン
サ４６等の部品を搭載し、エポキシ等の樹脂で封止する
（封止工程）。そして、各種のテストを行い、不良品と
良品とに選別する（検査工程）。また、検査工程では、
良品に対して、特定の特性項目に関するランク分けを行
っている。
りである。まず、メイントライアック４２、フォトトラ
イアック４３、及び赤外発光ダイオード４４をリードフ
レーム上にダイボンドする（ダイボンド工程）。続い
て、Ａｕ線やＡｌ線等を用いて、ワイヤボンディングを
行う（ボンディング工程）。更に、抵抗４５やコンデン
サ４６等の部品を搭載し、エポキシ等の樹脂で封止する
（封止工程）。そして、各種のテストを行い、不良品と
良品とに選別する（検査工程）。また、検査工程では、
良品に対して、特定の特性項目に関するランク分けを行
っている。
【００３４】ダイボンド工程において使用するチップと
して、メイントライアックの場合、例えば１Ａクラス〜
２０Ａクラスのチップ等、複数種類のサイズのチップが
ある。また、同じ電流クラスのチップでも、トライアッ
クの電気特性として、繰り返しピークオフ電圧、ゲート
トリガ電流等によってランク分けした複数種類のランク
品がある。
して、メイントライアックの場合、例えば１Ａクラス〜
２０Ａクラスのチップ等、複数種類のサイズのチップが
ある。また、同じ電流クラスのチップでも、トライアッ
クの電気特性として、繰り返しピークオフ電圧、ゲート
トリガ電流等によってランク分けした複数種類のランク
品がある。
【００３５】従来、ＳＳＲで使用するチップは、ダイボ
ンド工程への投入時点でのランク分けは不可能であり、
上記のように完成品として最終テストする時にランク分
けを行っていた。したがって、ランク品を製造するため
には、歩留りを考慮して余分に製品を製造する必要があ
り、また、検査においてランクから外れた製品は通常品
に振り分けるため、製造効率が悪かった。
ンド工程への投入時点でのランク分けは不可能であり、
上記のように完成品として最終テストする時にランク分
けを行っていた。したがって、ランク品を製造するため
には、歩留りを考慮して余分に製品を製造する必要があ
り、また、検査においてランクから外れた製品は通常品
に振り分けるため、製造効率が悪かった。
【００３６】また、従来は、前記のように様々なサイズ
のチップを同じラインで製造する場合があり、その場
合、チップサイズが異なると、チップに占めるバッドマ
ークのサイズの比が異なるため、チップ毎に細かく認識
調整をする必要があった。
のチップを同じラインで製造する場合があり、その場
合、チップサイズが異なると、チップに占めるバッドマ
ークのサイズの比が異なるため、チップ毎に細かく認識
調整をする必要があった。
【００３７】これに対して本発明では、データとして管
理しているトライアックチップの品番により、例えば何
Ａの電流クラスのチップかが決まるので、その電流クラ
スのチップ用テストデータを基に良否判定を行う。そし
て、判定データをウェハ上の各チップ位置にあわせて関
連付けて、ウェハ毎に記録手段に記録する。すなわち、
ウェハの情報及びウェハを構成する各チップ位置情報と
ともに各チップのテストデータ及びチップの品番を記録
する。
理しているトライアックチップの品番により、例えば何
Ａの電流クラスのチップかが決まるので、その電流クラ
スのチップ用テストデータを基に良否判定を行う。そし
て、判定データをウェハ上の各チップ位置にあわせて関
連付けて、ウェハ毎に記録手段に記録する。すなわち、
ウェハの情報及びウェハを構成する各チップ位置情報と
ともに各チップのテストデータ及びチップの品番を記録
する。
【００３８】例えば、図２に示したように行う。図２
は、ウェハの位置情報とテスト情報との管理方法を説明
するためのウェハ外観図である。まず、ウェハ上の各チ
ップの位置にあわせて、各チップに番号を割り当てる。
そして、この番号に関連付けてテストデータを記録手段
に記録する。図２に示したウェハ３３では、各チップを
チップ１〜チップ３２とし、ＮＧ品はチップ１３，２
１，２６であることが記録手段に記録される。
は、ウェハの位置情報とテスト情報との管理方法を説明
するためのウェハ外観図である。まず、ウェハ上の各チ
ップの位置にあわせて、各チップに番号を割り当てる。
そして、この番号に関連付けてテストデータを記録手段
に記録する。図２に示したウェハ３３では、各チップを
チップ１〜チップ３２とし、ＮＧ品はチップ１３，２
１，２６であることが記録手段に記録される。
【００３９】このように、上記のデータに基づいてダイ
ボンドを行うため、ダイボンド工程において、チップ上
のバッドマーク有無の認識を行わずに、良品チップやラ
ンクチップをダイボンド作業に投入でき、作業効率を改
善できる。また、ダイボンド工程以前の工程において、
チップ上にバットマークを付ける作業も、当然不要とな
る。
ボンドを行うため、ダイボンド工程において、チップ上
のバッドマーク有無の認識を行わずに、良品チップやラ
ンクチップをダイボンド作業に投入でき、作業効率を改
善できる。また、ダイボンド工程以前の工程において、
チップ上にバットマークを付ける作業も、当然不要とな
る。
【００４０】チップのテストデータや品番を管理するた
めの記録手段は、次のように構成する。図３は、ＳＳＲ
の製造装置の概略構成を示したブロック図である。図３
（Ａ）に示したように、ネットワーク５１を介してテス
タ６１及びダイボンダ７１を接続する。テスタ６１は、
制御部６２、記憶手段である記憶部６３、通信部６４、
及び検査部６５を備えている。また、ダイボンダ７１
は、制御部７２、記憶部７３、通信部７４、及びダイボ
ンド部７５を備えている。
めの記録手段は、次のように構成する。図３は、ＳＳＲ
の製造装置の概略構成を示したブロック図である。図３
（Ａ）に示したように、ネットワーク５１を介してテス
タ６１及びダイボンダ７１を接続する。テスタ６１は、
制御部６２、記憶手段である記憶部６３、通信部６４、
及び検査部６５を備えている。また、ダイボンダ７１
は、制御部７２、記憶部７３、通信部７４、及びダイボ
ンド部７５を備えている。
【００４１】テスタ６１の制御部６２は、検査部６５で
収集したウェハを構成する各チップのテストデータを記
憶部６３に記録する。制御部６２は、記憶部６３に記録
したテストデータを通信部６４からネットワーク５１を
介して、ダイボンダ７１の通信部７４に送信する。ダイ
ボンダ７１の制御部７２は、このデータを記憶部７３に
記録する。そして、制御部７２は、ダイボンド工程にお
いてチップをダイボンドする際に、このデータを参照し
て所定の基準の範囲内であるか否かを判定し、基準範囲
内のウェハを選別してダイボンドを行う。
収集したウェハを構成する各チップのテストデータを記
憶部６３に記録する。制御部６２は、記憶部６３に記録
したテストデータを通信部６４からネットワーク５１を
介して、ダイボンダ７１の通信部７４に送信する。ダイ
ボンダ７１の制御部７２は、このデータを記憶部７３に
記録する。そして、制御部７２は、ダイボンド工程にお
いてチップをダイボンドする際に、このデータを参照し
て所定の基準の範囲内であるか否かを判定し、基準範囲
内のウェハを選別してダイボンドを行う。
【００４２】また、ＳＳＲの製造装置は、図３（Ｂ）に
示したように構成しても良い。すなわち、ネットワーク
５１を介してテスタ６１、ダイボンダ７１、及び上位コ
ンピュータ８１を接続する。テスタ６１及びダイボンダ
７１は、図３（Ａ）に示した構成と同様である。上位コ
ンピュータ８１は、制御部８２、記録手段である記憶部
８３、及び通信部８４を備えている。テスタ６１の制御
部６２は、検査部６５で収集したウェハを構成する各チ
ップのテストデータを記憶部６３に一旦記録するか又は
直接、通信部６４からネットワーク５１を介して上位コ
ンピュータ８１に送信する。上位コンピュータ８１の制
御部８２は、通信部８４でこのデータを受信すると、記
憶部８３に記録する。そして、ダイボンダ７１の制御部
７２は、ダイボンドを行う際に通信部７４からネットワ
ーク５１を介して上位コンピュータ８１に、ウェハのテ
ストデータを送信するように要求する。上位コンピュー
タ８１の制御部８２は、この要求に従って、通信部８４
から記憶部８３に記録したテストデータをダイボンダ７
１に送信する。ダイボンダ７１の制御部７２は、このデ
ータを受信すると、一旦記憶部７３に記録するか又は直
接、このデータを参照して所定の基準範囲内であるか否
かを判定し、ウェハを選別してダイボンドを行う。
示したように構成しても良い。すなわち、ネットワーク
５１を介してテスタ６１、ダイボンダ７１、及び上位コ
ンピュータ８１を接続する。テスタ６１及びダイボンダ
７１は、図３（Ａ）に示した構成と同様である。上位コ
ンピュータ８１は、制御部８２、記録手段である記憶部
８３、及び通信部８４を備えている。テスタ６１の制御
部６２は、検査部６５で収集したウェハを構成する各チ
ップのテストデータを記憶部６３に一旦記録するか又は
直接、通信部６４からネットワーク５１を介して上位コ
ンピュータ８１に送信する。上位コンピュータ８１の制
御部８２は、通信部８４でこのデータを受信すると、記
憶部８３に記録する。そして、ダイボンダ７１の制御部
７２は、ダイボンドを行う際に通信部７４からネットワ
ーク５１を介して上位コンピュータ８１に、ウェハのテ
ストデータを送信するように要求する。上位コンピュー
タ８１の制御部８２は、この要求に従って、通信部８４
から記憶部８３に記録したテストデータをダイボンダ７
１に送信する。ダイボンダ７１の制御部７２は、このデ
ータを受信すると、一旦記憶部７３に記録するか又は直
接、このデータを参照して所定の基準範囲内であるか否
かを判定し、ウェハを選別してダイボンドを行う。
【００４３】テスタ６１では複数のウェハのテストを行
うので、ダイボンダ７１でチップを選別する場合に選別
基準範囲内である半導体チップを、例えば、所定数以上
有するウェハを選別してダイボンドをすることが可能と
なる。また、選別基準範囲内である半導体チップを、所
定数未満しか有しないウェハは、別の選別基準で選別し
て、別のダイボンド工程でダイボンドを行うようにする
と良い。これにより、効率良くダイボンドを行うことが
できる。
うので、ダイボンダ７１でチップを選別する場合に選別
基準範囲内である半導体チップを、例えば、所定数以上
有するウェハを選別してダイボンドをすることが可能と
なる。また、選別基準範囲内である半導体チップを、所
定数未満しか有しないウェハは、別の選別基準で選別し
て、別のダイボンド工程でダイボンドを行うようにする
と良い。これにより、効率良くダイボンドを行うことが
できる。
【００４４】上記のように選別を行って工程を進めた場
合について、フローチャートを用いて説明する。図４
は、ウェハテスト工程を説明するためのフローチャート
図である。ウェハテストにおいて、選別基準範囲内であ
る半導体チップが所定数以上有するか否かを判定する
（ｓ１）。選別基準範囲内にある半導体チップが所定数
以上有する場合は、このウェハをランク品のみのダイボ
ンド工程に使用する（ｓ２）。そして、ダイボンドした
フレームに対しては、所定の製造工程を経た後に、ラン
ク品の製品テスト（完成品テスト）を行う（ｓ３）。
合について、フローチャートを用いて説明する。図４
は、ウェハテスト工程を説明するためのフローチャート
図である。ウェハテストにおいて、選別基準範囲内であ
る半導体チップが所定数以上有するか否かを判定する
（ｓ１）。選別基準範囲内にある半導体チップが所定数
以上有する場合は、このウェハをランク品のみのダイボ
ンド工程に使用する（ｓ２）。そして、ダイボンドした
フレームに対しては、所定の製造工程を経た後に、ラン
ク品の製品テスト（完成品テスト）を行う（ｓ３）。
【００４５】一方、ｓ１において、選別基準範囲内であ
る半導体チップが所定数未満の場合は、このウェハは通
常品のダイボンド工程に使用する（ｓ４）。そして、所
定の製造工程を経た後に、通常品の製品テスト（完成品
テスト）を行う（ｓ５）。
る半導体チップが所定数未満の場合は、このウェハは通
常品のダイボンド工程に使用する（ｓ４）。そして、所
定の製造工程を経た後に、通常品の製品テスト（完成品
テスト）を行う（ｓ５）。
【００４６】上記のようにウェハを選別するためには、
ウェハ上に識別マークを設けると良い。一例を図５に示
す。図５は、識別マークを付けたウェハの外観図であ
る。図５に示したように、ウェハ３３上に、ウェハの製
造工程でバーコード等の識別マーク３５を表示させる
か、又はテスト工程で、バーコード等の識別マーク３５
を印刷させるようにする。また、識別マークを設けず
に、ウェハの特定の位置にウェハ識別用のチップを設け
て、ウェハ識別データを記録すると良い。なお、認識用
チップに識別データを読み書きするために、別途識別デ
ータの読み書き装置が必要である。この方法では、ウェ
ハと特性等のデータとを対応させることができるので、
例えば、チップの生産工程と、ダイボンド等の工程と、
が別工場でも、間違い無く対応させることができる。
ウェハ上に識別マークを設けると良い。一例を図５に示
す。図５は、識別マークを付けたウェハの外観図であ
る。図５に示したように、ウェハ３３上に、ウェハの製
造工程でバーコード等の識別マーク３５を表示させる
か、又はテスト工程で、バーコード等の識別マーク３５
を印刷させるようにする。また、識別マークを設けず
に、ウェハの特定の位置にウェハ識別用のチップを設け
て、ウェハ識別データを記録すると良い。なお、認識用
チップに識別データを読み書きするために、別途識別デ
ータの読み書き装置が必要である。この方法では、ウェ
ハと特性等のデータとを対応させることができるので、
例えば、チップの生産工程と、ダイボンド等の工程と、
が別工場でも、間違い無く対応させることができる。
【００４７】上記のようにウェハに識別マークを付けて
工程を進めた場合について、フローチャートを用いて説
明する。図６は、ウェハテストを説明するためのフロー
チャート図である。ウェハテストにおいて、まず、ウェ
ハが指定コードか否かを判定する（ｓ１１）。ウェハが
指定コードでない場合は次のウェハを選択して（ｓ１
５）、再度ｓ１１を行う。一方、ウェハが指定コードの
場合は、チップの特性値が基準値内か否かを判定する
（ｓ１２）。
工程を進めた場合について、フローチャートを用いて説
明する。図６は、ウェハテストを説明するためのフロー
チャート図である。ウェハテストにおいて、まず、ウェ
ハが指定コードか否かを判定する（ｓ１１）。ウェハが
指定コードでない場合は次のウェハを選択して（ｓ１
５）、再度ｓ１１を行う。一方、ウェハが指定コードの
場合は、チップの特性値が基準値内か否かを判定する
（ｓ１２）。
【００４８】ｓ１２おいて、チップの特性値が基準値外
である場合は、次のチップを選択して（ｓ１６）、再度
ｓ１２を行う。一方、ｓ１２において、チップの特性値
が基準値内である場合は、このチップをダイボンドする
（ｓ１３）。そして、所定の製造工程を経た後に、ラン
ク品の製品テスト（完成品テスト）を行う（ｓ１４）。
である場合は、次のチップを選択して（ｓ１６）、再度
ｓ１２を行う。一方、ｓ１２において、チップの特性値
が基準値内である場合は、このチップをダイボンドする
（ｓ１３）。そして、所定の製造工程を経た後に、ラン
ク品の製品テスト（完成品テスト）を行う（ｓ１４）。
【００４９】また、ソリッドステートリレーでは、耐ノ
イズ性に優れたものを製造する場合、トライアックの感
度で所定のランク品を選別する必要がある。この場合、
ランク対応でウェハテストを行ったチップ等を用いるた
め、トライアックチップとして、歩留りが悪くなる。
イズ性に優れたものを製造する場合、トライアックの感
度で所定のランク品を選別する必要がある。この場合、
ランク対応でウェハテストを行ったチップ等を用いるた
め、トライアックチップとして、歩留りが悪くなる。
【００５０】そこで、上記の実施形態と同様に、半導体
チップをフレーム上にダイボンドするダイボンド工程に
おいて、チップウェハのテストデータを参照して、それ
を基にして、指定した所望の電流定格のチップや必要な
電気特性を持ったチップ等のランクチップを選別して、
各々対応させた別個のフレームに分けてダイボンドす
る。これに加えて、フレーム毎にランクチップをダイボ
ンドして残ったチップは、一旦保管する。そして、必要
な生産数のランクチップをダイボンドした後は、保管し
ているチップを別のロット用のフレームに、例えば、通
常品としてダイボンドして、チップを振り分ける。これ
により、更に作業性が良く、歩留りの良い半導体装置の
製造方法を提供できる。
チップをフレーム上にダイボンドするダイボンド工程に
おいて、チップウェハのテストデータを参照して、それ
を基にして、指定した所望の電流定格のチップや必要な
電気特性を持ったチップ等のランクチップを選別して、
各々対応させた別個のフレームに分けてダイボンドす
る。これに加えて、フレーム毎にランクチップをダイボ
ンドして残ったチップは、一旦保管する。そして、必要
な生産数のランクチップをダイボンドした後は、保管し
ているチップを別のロット用のフレームに、例えば、通
常品としてダイボンドして、チップを振り分ける。これ
により、更に作業性が良く、歩留りの良い半導体装置の
製造方法を提供できる。
【００５１】上記のようにランクチップと残ったチップ
とを使用して工程を進める場合について、フローチャー
トを用いて説明する。図７は、ウェハテストを説明する
ためのフローチャートである。ウェハテストにおいてチ
ップの特性値が基準値内か否かを判定する（ｓ２１）。
チップの特性値が基準値外の場合は、チップをダイボン
ドしない（ｓ２４）。その後、ランク品をダイボンドし
て残ったチップは保管し（ｓ２５）、通常品をダイボン
ドする際に使用する（ｓ２６）。そして、通常品として
ダイボンドしたフレームに対して、所定の製造工程を経
た後に、通常品テスト（完成品テスト）を行う（ｓ２
７）。
とを使用して工程を進める場合について、フローチャー
トを用いて説明する。図７は、ウェハテストを説明する
ためのフローチャートである。ウェハテストにおいてチ
ップの特性値が基準値内か否かを判定する（ｓ２１）。
チップの特性値が基準値外の場合は、チップをダイボン
ドしない（ｓ２４）。その後、ランク品をダイボンドし
て残ったチップは保管し（ｓ２５）、通常品をダイボン
ドする際に使用する（ｓ２６）。そして、通常品として
ダイボンドしたフレームに対して、所定の製造工程を経
た後に、通常品テスト（完成品テスト）を行う（ｓ２
７）。
【００５２】一方、ｓ２１においてチップの特性値が基
準値内である場合は、このチップをダイボンドする（ｓ
２２）。そして、所定の製造工程を経た後に、ランク品
の製品テスト（完成品テスト）を行う（ｓ２３）。
準値内である場合は、このチップをダイボンドする（ｓ
２２）。そして、所定の製造工程を経た後に、ランク品
の製品テスト（完成品テスト）を行う（ｓ２３）。
【００５３】また、上記の実施形態においてダイボンド
する際に、ランク品をダイボンドするロットや通常品を
ダイボンドするロットなど複数のラインを用意しておく
ことで、チップウェハのテストデータやウェハダイシン
グ時の外観データを基に、複数の指定したデータのチッ
プを選別して、各々対応させた別個の複数のフレームに
分けて、同時にダイボンドすることができる。例えば、
感度ランク品のチップダイボンドしたフレームと、通常
品のチップダイボンドしたフレームと、のラインを設け
ておくことで、２つのロットに分けることができる。ま
た、ランク品以外の通常品のチップを保管せずに投入で
き、更に作業性を改善した半導体装置の製造方法を提供
できる。
する際に、ランク品をダイボンドするロットや通常品を
ダイボンドするロットなど複数のラインを用意しておく
ことで、チップウェハのテストデータやウェハダイシン
グ時の外観データを基に、複数の指定したデータのチッ
プを選別して、各々対応させた別個の複数のフレームに
分けて、同時にダイボンドすることができる。例えば、
感度ランク品のチップダイボンドしたフレームと、通常
品のチップダイボンドしたフレームと、のラインを設け
ておくことで、２つのロットに分けることができる。ま
た、ランク品以外の通常品のチップを保管せずに投入で
き、更に作業性を改善した半導体装置の製造方法を提供
できる。
【００５４】また、上記の製造工程において、特にチッ
プウェハの電気的なテストデータ、ウェハダイシング時
の外観データを基に指定したデータのチップのみを選別
して、ダイボンドし、ダイボンドした装置のチップ特性
又はランクを、後工程の生産ラインにも活用できるよう
にすることで、更に生産性を向上させることができる。
例えば、チップウェハのテストデータ等を基に指定し
て、ゲートトリガ電流のデータのチップを選別して、識
別管理可能なフレームにダイボンドを行った場合に有効
である。これにより、以降の工程においてもランク識別
させて製造するため、チップから装置までのトレーサビ
リティがとれる。
プウェハの電気的なテストデータ、ウェハダイシング時
の外観データを基に指定したデータのチップのみを選別
して、ダイボンドし、ダイボンドした装置のチップ特性
又はランクを、後工程の生産ラインにも活用できるよう
にすることで、更に生産性を向上させることができる。
例えば、チップウェハのテストデータ等を基に指定し
て、ゲートトリガ電流のデータのチップを選別して、識
別管理可能なフレームにダイボンドを行った場合に有効
である。これにより、以降の工程においてもランク識別
させて製造するため、チップから装置までのトレーサビ
リティがとれる。
【００５５】この場合、フレーム毎にバーコードのよう
な識別マークを付けるか、フレームを一時的に収納する
マガジンで識別できるようにすると良い。
な識別マークを付けるか、フレームを一時的に収納する
マガジンで識別できるようにすると良い。
【００５６】更に、ランク識別させて製造する半導体装
置において、予め、ダイボンド時に、ランク別に分類
し、装置の最終テストまで行うことで、テスト時の作業
効率を改善した、半導体装置の製造方法を提供できる。
図８は、ウェハテストを説明するためのフローチャート
である。図８に示したように、まず、チップの特性値が
Ａランクの基準値ないか否かを判定する（ｓ３１）。チ
ップの特性値がＡランクである場合は、ダイボンドを行
い（ｓ３２）、フレームにＡランクの識別マークを記す
（ｓ３３）。そして、所定の製造工程を経た後に、Ａラ
ンク品の製品テストを行う（ｓ３４）。
置において、予め、ダイボンド時に、ランク別に分類
し、装置の最終テストまで行うことで、テスト時の作業
効率を改善した、半導体装置の製造方法を提供できる。
図８は、ウェハテストを説明するためのフローチャート
である。図８に示したように、まず、チップの特性値が
Ａランクの基準値ないか否かを判定する（ｓ３１）。チ
ップの特性値がＡランクである場合は、ダイボンドを行
い（ｓ３２）、フレームにＡランクの識別マークを記す
（ｓ３３）。そして、所定の製造工程を経た後に、Ａラ
ンク品の製品テストを行う（ｓ３４）。
【００５７】一方、ｓ３１においてチップがＡランクで
ない場合は、次に、チップの特性値がＢランク基準値内
か否かを判定する（ｓ３４）。チップの特性値がＢラン
クの場合は、ダイボンドを行い（ｓ３５）、フレームに
Ｂランクの識別マークを記す（ｓ３７）。そして、所定
の製造工程を経た後に、Ｂランク品の製品テストを行う
（ｓ３８）。また、ｓ３５において、チップの特性値が
Ｂランクでない場合は、図示しないが、更に別の基準値
内か否かを判定する。
ない場合は、次に、チップの特性値がＢランク基準値内
か否かを判定する（ｓ３４）。チップの特性値がＢラン
クの場合は、ダイボンドを行い（ｓ３５）、フレームに
Ｂランクの識別マークを記す（ｓ３７）。そして、所定
の製造工程を経た後に、Ｂランク品の製品テストを行う
（ｓ３８）。また、ｓ３５において、チップの特性値が
Ｂランクでない場合は、図示しないが、更に別の基準値
内か否かを判定する。
【００５８】上記の装置において、使用したチップの特
性と、最終装置のテストデータを対応させ、判定データ
内でも、変動が認められる、又は不良が規定値より多い
場合には、データをチップ製造工程、生産工程にフィー
ドバックするようにすると良い。そして、フィードバッ
クされたデータに基づいて、判定基準を修正したり、製
造工程を見直したりすることで、次の生産での歩留り改
善を容易に行うことができる。
性と、最終装置のテストデータを対応させ、判定データ
内でも、変動が認められる、又は不良が規定値より多い
場合には、データをチップ製造工程、生産工程にフィー
ドバックするようにすると良い。そして、フィードバッ
クされたデータに基づいて、判定基準を修正したり、製
造工程を見直したりすることで、次の生産での歩留り改
善を容易に行うことができる。
【００５９】なお、本発明はＳＳＲに限るものではな
く、ウェハを構成するチップをダイボンドする半導体装
置のいずれにも適用可能である。
く、ウェハを構成するチップをダイボンドする半導体装
置のいずれにも適用可能である。
【００６０】
【発明の効果】本発明によれば、以下の効果が得られ
る。
る。
【００６１】（１）半導体装置は、ウェハを構成する複
数の半導体チップをフレーム上にダイボンドするダイボ
ンド工程において、ウェハ毎にウェハにおける各半導体
チップの位置情報に関連付けた、ダイボンド工程以前の
工程で行った半導体チップのテストデータ、及びチップ
品番を参照して、特性が所定基準範囲内のウェハを選別
してダイボンドを行って製造するため、ダイボンド工程
において、チップのバッドマーク認識による良否判定を
不要とし、かつ、ダイボンダのチップ認識調整を不要と
することが可能となり、効率良く半導体装置を製造する
ことができる。また、外観検査マークを付与する必要が
なく、工程が簡略化できる。
数の半導体チップをフレーム上にダイボンドするダイボ
ンド工程において、ウェハ毎にウェハにおける各半導体
チップの位置情報に関連付けた、ダイボンド工程以前の
工程で行った半導体チップのテストデータ、及びチップ
品番を参照して、特性が所定基準範囲内のウェハを選別
してダイボンドを行って製造するため、ダイボンド工程
において、チップのバッドマーク認識による良否判定を
不要とし、かつ、ダイボンダのチップ認識調整を不要と
することが可能となり、効率良く半導体装置を製造する
ことができる。また、外観検査マークを付与する必要が
なく、工程が簡略化できる。
【００６２】（２）ダイボンドを行うダイボンダが備え
た記憶手段、又はネットワークを介してダイボンダに接
続されたコンピュータが備えた記憶手段に、半導体チッ
プのテストデータ及びチップ品番は記録されているの
で、半導体チップのテストデータ及びチップ品番をタイ
ムラグなく効率良く利用することができる。
た記憶手段、又はネットワークを介してダイボンダに接
続されたコンピュータが備えた記憶手段に、半導体チッ
プのテストデータ及びチップ品番は記録されているの
で、半導体チップのテストデータ及びチップ品番をタイ
ムラグなく効率良く利用することができる。
【００６３】（３）前記所定の基準範囲内である半導体
チップを所定数以上有するウェハを選別して、ダイボン
ド工程でダイボンドすることにより、無駄となるチップ
が所定数未満であるため、効率良くランク品を製造する
ことができる。
チップを所定数以上有するウェハを選別して、ダイボン
ド工程でダイボンドすることにより、無駄となるチップ
が所定数未満であるため、効率良くランク品を製造する
ことができる。
【００６４】（４）所定の基準範囲内である半導体チッ
プを所定数未満有するウェハは、前記所定の基準とは別
の基準で選別してダイボンド工程でダイボンドするた
め、所定の基準を満たしたウェハが所定数未満であって
も、別の基準で選別して利用できるので、半導体チップ
や半導体チップのテストデータを有効活用できる。
プを所定数未満有するウェハは、前記所定の基準とは別
の基準で選別してダイボンド工程でダイボンドするた
め、所定の基準を満たしたウェハが所定数未満であって
も、別の基準で選別して利用できるので、半導体チップ
や半導体チップのテストデータを有効活用できる。
【００６５】（５）ウェハ上の識別マーク、又はウェハ
内に設けた認識用チップの識別データによって、ウェハ
は識別可能であるので、ウェハを選別した後の管理を容
易に行うことができる。
内に設けた認識用チップの識別データによって、ウェハ
は識別可能であるので、ウェハを選別した後の管理を容
易に行うことができる。
【００６６】（６）ダイボンド工程以前に行った半導体
チップのテストデータ及びチップ品番を参照して、所定
の基準範囲内のウェハを複数のランクに選別し、ランク
毎にロットが異なるフレームにダイボンド工程でダイボ
ンドするため、作業性が良く、歩留りの良い半導体装置
の製造方法を提供できる。
チップのテストデータ及びチップ品番を参照して、所定
の基準範囲内のウェハを複数のランクに選別し、ランク
毎にロットが異なるフレームにダイボンド工程でダイボ
ンドするため、作業性が良く、歩留りの良い半導体装置
の製造方法を提供できる。
【００６７】（７）所定の基準範囲内のウェハを複数の
ランクに選別した際に、ランク毎にロットが異なるフレ
ームに、同時にダイボンド工程でダイボンドすることに
より、チップを保管することなく、効率良く半導体装置
を製造することができる。
ランクに選別した際に、ランク毎にロットが異なるフレ
ームに、同時にダイボンド工程でダイボンドすることに
より、チップを保管することなく、効率良く半導体装置
を製造することができる。
【００６８】（８）ダイボンド工程以後の工程で、選別
してフレームにダイボンドした半導体チップの特性又は
ランクのデータは、利用可能であるため、ダイボンド工
程以前の工程で行ったテストなどのデータを有効に活用
することができる。
してフレームにダイボンドした半導体チップの特性又は
ランクのデータは、利用可能であるため、ダイボンド工
程以前の工程で行ったテストなどのデータを有効に活用
することができる。
【００６９】（９）選別して半導体チップをダイボンド
したフレームは、識別して管理することができるので、
半導体チップをダイボンドしたフレームにおけるダイボ
ンド工程以前の工程で行ったテストなどのデータを識別
して管理し、半導体装置の歩留りを向上させることがで
きる。
したフレームは、識別して管理することができるので、
半導体チップをダイボンドしたフレームにおけるダイボ
ンド工程以前の工程で行ったテストなどのデータを識別
して管理し、半導体装置の歩留りを向上させることがで
きる。
【００７０】（１０）ダイボンド工程で選別してフレー
ムにダイボンドした半導体チップは、特性毎にランク品
に分類し、ダイボンド工程以後の工程で利用可能である
ため、完成品テストにおいて、半導体装置の歩留りを向
上させることができる。
ムにダイボンドした半導体チップは、特性毎にランク品
に分類し、ダイボンド工程以後の工程で利用可能である
ため、完成品テストにおいて、半導体装置の歩留りを向
上させることができる。
【００７１】（１１）ダイボンド工程以前の工程で行っ
た半導体チップのテスト基準に、選別してフレームにダ
イボンドした半導体チップの特性データを、最終テスト
データと対比させてフィードバックすることにより、フ
ィードバックされたデータに基づいて、判定基準を修正
したり、製造工程を見直したりすることができ、次の生
産での歩留り改善を容易に行うことができる。
た半導体チップのテスト基準に、選別してフレームにダ
イボンドした半導体チップの特性データを、最終テスト
データと対比させてフィードバックすることにより、フ
ィードバックされたデータに基づいて、判定基準を修正
したり、製造工程を見直したりすることができ、次の生
産での歩留り改善を容易に行うことができる。
【図１】ソリッドステートリレーにおける一実施形態の
概略構成を示した回路図である。
概略構成を示した回路図である。
【図２】ウェハの位置情報とテスト情報との管理方法を
説明するためのウェハ外観図である。
説明するためのウェハ外観図である。
【図３】ＳＳＲの製造装置の概略構成を示したブロック
図である。
図である。
【図４】ウェハテスト工程を説明するためのフローチャ
ート図である。
ート図である。
【図５】識別マークを付けたウェハの外観図である。
【図６】ウェハテストを説明するためのフローチャート
図である。
図である。
【図７】ウェハテストを説明するためのフローチャート
である。
である。
【図８】ウェハテストを説明するためのフローチャート
である。
である。
【図９】従来のテスト後におけるウェハの外観図であ
る。
る。
５１−ネットワーク
５２，６２，７２，８２−制御部
５３，６３，７３，８３−記憶部
５４，６４，７４，８４−通信部
６１−テスタ
６５−検査部
７１−ダイボンダ
７５−ダイボンド部
８１−上位コンピュータ
Claims (11)
- 【請求項１】 ウェハを構成する複数の半導体チップを
フレーム上にダイボンドするダイボンド工程で、 ウェハ毎にウェハにおける各半導体チップの位置情報に
関連付けた、該ダイボンド工程以前の工程で行った半導
体チップのテストデータ、及びチップ品番を参照して、
特性が所定基準範囲内のウェハを選別してダイボンドす
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体チップのテストデータ及びチ
ップ品番は、ダイボンドを行うダイボンダ、又はネット
ワークを介してダイボンダに接続されたコンピュータが
備えた記憶手段に記録されたことを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 前記ダイボンド工程では、前記所定の基
準範囲内である半導体チップを所定数以上有するウェハ
を選別してダイボンドすることを特徴とする請求項１又
は２に記載の半導体装置の製造方法。 - 【請求項４】 前記ダイボンド工程では、前記所定の基
準範囲内である半導体チップを所定数未満有するウェハ
は、前記所定の基準とは別の基準で選別してダイボンド
することを特徴とする請求項３に記載の半導体装置の製
造方法。 - 【請求項５】 前記ウェハは、ウェハ上の識別マーク、
又はウェハ内に設けた認識用チップの識別データによっ
て識別可能であることを特徴とする請求項１乃至４のい
ずれかに記載の半導体装置の製造方法。 - 【請求項６】 前記ダイボンド工程では、前記ダイボン
ド工程以前に行った前記半導体チップのテストデータ及
びチップ品番を参照して、所定の基準範囲内のウェハを
複数のランクに選別し、該ランク毎にロットが異なるフ
レームにダイボンドすることを特徴とする請求項１又は
２に記載の半導体装置の製造方法。 - 【請求項７】 前記ダイボンド工程では、前記所定の基
準範囲内のウェハを複数のランクに選別した際に、前記
ランク毎にロットが異なるフレームに、同時にダイボン
ドすることを特徴とする請求項６に記載の半導体装置の
製造方法。 - 【請求項８】 前記選別してフレームにダイボンドした
半導体チップの特性又はランクのデータは、前記ダイボ
ンド工程以後の工程で利用可能にしたことを特徴とする
請求項１乃至７のいずれかに記載の半導体装置の製造方
法。 - 【請求項９】 前記選別して半導体チップをダイボンド
したフレームは、識別管理可能であることを特徴とする
請求項８に記載の半導体装置の製造方法。 - 【請求項１０】 前記選別してフレームにダイボンドし
た半導体チップは、前記ダイボンド工程で、特性毎にラ
ンク品に分類することを特徴とする請求項８又は９に記
載の半導体装置の製造方法。 - 【請求項１１】 前記選別してフレームにダイボンドし
た半導体チップの特性データは、最終テストデータと対
比させて、前記ダイボンド工程以前の工程で行った半導
体チップのテスト基準にフィードバックすることを特徴
とする請求項８乃至１０のいずれかに記載の半導体装置
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221456A JP3784671B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置の製造方法 |
| US10/199,015 US6790682B2 (en) | 2001-07-23 | 2002-07-22 | Die bonder for die-bonding a semiconductor chip to lead frame and method of producing a semiconductor device using the die bonder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221456A JP3784671B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037121A true JP2003037121A (ja) | 2003-02-07 |
| JP3784671B2 JP3784671B2 (ja) | 2006-06-14 |
Family
ID=19055120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221456A Expired - Fee Related JP3784671B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6790682B2 (ja) |
| JP (1) | JP3784671B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101422404B1 (ko) * | 2013-04-18 | 2014-07-22 | 세메스 주식회사 | 다이 본딩 상태 표시 방법 |
| JP2018134759A (ja) * | 2017-02-20 | 2018-08-30 | 株式会社沖データ | 半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3870780B2 (ja) * | 2001-12-21 | 2007-01-24 | ヤマハ株式会社 | 半導体装置の製造方法 |
| JP2005251944A (ja) * | 2004-03-03 | 2005-09-15 | Sharp Corp | ソリッドステートリレー |
| US8999752B1 (en) * | 2007-03-30 | 2015-04-07 | Cypress Semiconductor Corporation | Semiconductor packaging identifier |
| KR20210009843A (ko) * | 2019-07-18 | 2021-01-27 | 세메스 주식회사 | 다이 픽업 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227442A (ja) | 1988-03-08 | 1989-09-11 | Matsushita Electron Corp | 半導体ダイボンディング方法 |
| JPH0355855A (ja) | 1989-07-24 | 1991-03-11 | Mitsubishi Electric Corp | ダイボンド方法 |
| US5197650A (en) * | 1990-09-18 | 1993-03-30 | Sharp Kabushiki Kaisha | Die bonding apparatus |
| US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
| JPH05308086A (ja) | 1992-04-30 | 1993-11-19 | Sharp Corp | 半導体製造装置 |
| JPH06120265A (ja) | 1992-10-01 | 1994-04-28 | Sharp Corp | 半導体製造方法 |
| SG54995A1 (en) * | 1996-01-31 | 1998-12-21 | Texas Instr Singapore Pet Ltd | Method and apparatus for aligning the position of die on a wafer table |
| US6021380A (en) * | 1996-07-09 | 2000-02-01 | Scanis, Inc. | Automatic semiconductor wafer sorter/prober with extended optical inspection |
| US6380000B1 (en) * | 1999-10-19 | 2002-04-30 | Texas Instruments Incorporated | Automatic recovery for die bonder wafer table wafermap operations |
-
2001
- 2001-07-23 JP JP2001221456A patent/JP3784671B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-22 US US10/199,015 patent/US6790682B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101422404B1 (ko) * | 2013-04-18 | 2014-07-22 | 세메스 주식회사 | 다이 본딩 상태 표시 방법 |
| JP2018134759A (ja) * | 2017-02-20 | 2018-08-30 | 株式会社沖データ | 半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6790682B2 (en) | 2004-09-14 |
| US20030024964A1 (en) | 2003-02-06 |
| JP3784671B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049624A (en) | Non-lot based method for assembling integrated circuit devices | |
| JP3360733B2 (ja) | 連続した、非ロットベースの集積回路の製造方法 | |
| US7818085B1 (en) | System for controlling the processing of an integrated circuit chip assembly line | |
| KR101575831B1 (ko) | 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티 | |
| US7698015B1 (en) | Integrated back-end integrated circuit manufacturing assembly | |
| JP3784671B2 (ja) | 半導体装置の製造方法 | |
| US6756796B2 (en) | Method of search and identify reference die | |
| US6730545B1 (en) | Method of performing back-end manufacturing of an integrated circuit device | |
| JP2591464B2 (ja) | ダイボンディング装置 | |
| US6177287B1 (en) | Simplified inter database communication system | |
| US7105377B1 (en) | Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process | |
| JPH098068A (ja) | ダイボンディング方法及びその装置 | |
| JP2004214453A (ja) | 半導体素子のダイボンド方法とダイボンド装置 | |
| JP3028189B2 (ja) | ダイボンディング方法 | |
| JP2849519B2 (ja) | 半導体素子接合装置 | |
| JPH01227442A (ja) | 半導体ダイボンディング方法 | |
| JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム | |
| JP2672695B2 (ja) | 集積回路用ボンディング装置 | |
| WO2020188678A1 (ja) | 半導体装置の組立システム、半導体装置の組立方法、及び半導体装置の組立プログラム | |
| JP3300264B2 (ja) | 半導体チップ認識方法 | |
| JP3144167B2 (ja) | 半導体装置の製造方法 | |
| JP2698275B2 (ja) | ダイボンディング装置 | |
| KR20090088638A (ko) | 와이어 본딩 공정의 리젝트 데이터 관리방법 | |
| JPH04306848A (ja) | ダイボンディング装置 | |
| JP2002083847A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |