JP3144167B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3144167B2
JP3144167B2 JP18089493A JP18089493A JP3144167B2 JP 3144167 B2 JP3144167 B2 JP 3144167B2 JP 18089493 A JP18089493 A JP 18089493A JP 18089493 A JP18089493 A JP 18089493A JP 3144167 B2 JP3144167 B2 JP 3144167B2
Authority
JP
Japan
Prior art keywords
semiconductor
type
stored
tray
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18089493A
Other languages
English (en)
Other versions
JPH0714861A (ja
Inventor
保夫 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18089493A priority Critical patent/JP3144167B2/ja
Publication of JPH0714861A publication Critical patent/JPH0714861A/ja
Application granted granted Critical
Publication of JP3144167B2 publication Critical patent/JP3144167B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ウエハに形成された複
数の品種の半導体素子をリードフレームへ移載して半導
体装置を製造する製造方法に関するものである。
【0002】
【従来の技術】ウエハに半導体素子を形成して半導体装
置を製造する製造方法のうち、半導体素子の動作速度の
分類を必要とするメモリ製品やゲートアレイ等のASI
Cから成る半導体装置の製造においては、一枚のウエハ
内に複数のグレードや多品種の半導体素子が形成されて
いる場合がある。
【0003】このような場合には、それぞれの品種毎に
分けて半導体装置を製造する必要がある。図3は、従来
の半導体装置の製造方法を説明する概略図であり、ウエ
ハ1上に形成された複数の半導体素子11a(品種a)
および半導体素子11b(品種b)を用いてそれぞれの
品種毎に半導体装置を製造するものである。すなわち、
予めウエハ1上に形成された半導体素子11a、11b
をそれぞれ分割(ダイシング)しておき、この状態で所
定の特性を測定して品種分けをしておく。ここでは、説
明を簡単にするために品種aと品種bとの2種類に分類
された場合を例として説明する。
【0004】このウエハ1上の半導体素子11a、11
bを例えばソーティング装置を用いて品種aおよび品種
b毎にトレイ10a、10bへそれぞれ分けて収納す
る。つまり、半導体素子11aについては品種a用のト
レイ10aに収納し、一方の半導体素子11bについて
は品種b用のトレイ10bに収納する。次に、図示しな
いダイボンディング装置を用いて、トレイ10aに収納
された半導体素子11aを品種a用のリードフレーム2
aへ移載する。また、同様にトレイ10bに収納された
半導体素子11bを品種b用のリードフレーム2bへ移
載する。
【0005】この後は、それぞれの品種の半導体素子1
1a、11bが搭載されたリードフレーム2a、2b
を、そのリードフレーム2a、2b単位でワイヤーボン
ディング工程やモールディング工程等に進め、品種毎の
半導体装置を製造する。
【0006】
【発明が解決しようとする課題】しかしながらこのよう
な半導体装置の製造方法には次のような問題がある。す
なわち、この製造方法では、ウエハに形成された半導体
素子の品種の数に応じてトレイを用意する必要があり、
トレイの整理や洗浄等の管理が大変であるとともに、ト
レイを保管するためのスペースを用意しなければならな
い。また、それぞれの品種に分けて半導体素子をトレイ
に収納するには、一旦同じ品種の半導体素子をウエハか
ら取り出してトレイに収納した後、別のトレイを置き換
えて別の品種の半導体素子をそのトレイに収納しなけれ
ばならず、品種分けの効率を悪化させる原因となる。特
にこれらの問題は分類する品種が多ければ多いほど顕著
に現れることになる。よって本発明は効率よく品種分け
が行えるとともにトレイの管理が容易な半導体装置の製
造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明のこのような課題
を解決するために成された半導体装置の製造方法であ
る。すなわち、この半導体装置の製造方法は、ウエハに
形成された複数の品種から成る半導体素子をリードフレ
ーム上に移載して品種毎に半導体装置を製造する方法で
あり、先ず、ウエハに形成された半導体素子を所定の配
列で載置できるトレイに収納するとともに、このトレイ
に収納された半導体素子の配列と半導体素子の品種との
対応を記憶手段に記憶しておく。次いで、記憶手段に記
憶しておいた半導体素子の配列と半導体素子の品種との
対応に基づいてトレイからリードフレームへ半導体素子
を移載して品種毎に製造するようにしたものである。
【0008】また、半導体素子の品種に応じた数のリー
ドフレームをそれぞれ用意しておき、トレイに収納され
た半導体素子を記憶手段に記憶しておいた半導体素子の
配列と半導体素子の品種との対応に基づいて品種毎にこ
れらのリードフレームへ移載するようにしたり、また
は、記憶手段に記憶しておいた半導体素子の配列と半導
体素子の品種との対応に基づいて一種類のリードフレー
ムへ移載するようにした半導体装置の製造方法でもあ
る。
【0009】
【作用】ウエハに形成された複数の品種の半導体素子を
所定の配列で載置できるトレイに収納し、載置した際の
半導体素子の配列とその半導体素子の品種との対応を記
憶手段に記憶しておくことにより、トレイのどの位置に
どのような品種の半導体素子が収納されているかを区別
することができる。この記憶内容に基づいて半導体素子
をトレイからリードフレームへ移載することにより、リ
ードフレームのどの位置にどの品種の半導体素子が搭載
されたかの区別ができるようになる。
【0010】また、品種に応じた数のリードフレームを
用意した場合には、各品種の半導体素子が混在するトレ
イから先の記憶内容に基づいて品種毎のリードフレーム
へ半導体素子を区別して移載できるようになる。この区
別に基づいてその後の製造工程を進めることにより、半
導体装置の品種毎の製造を行うことができる。
【0011】
【実施例】以下に、本発明の半導体装置の製造方法の実
施例を図に基づいて説明する。図1は、本発明の半導体
装置の製造方法を説明する概略図であり、(a)はトレ
イへの収納、(b)はトレイに収納された半導体素子の
配列と品種との対応表を説明するものである。すなわ
ち、この半導体装置の製造方法は、ウエハ1に形成され
た複数の品種の半導体素子11a(品種a)、半導体素
子11b(品種b)をトレイ10に収納することで品種
毎の半導体装置の製造を行うようにしたものである。な
お、本実施例においては説明を簡単にするために2種類
の品種a、bの半導体素子11a、11bがある場合を
例として説明する。
【0012】先ず、ウエハ1の状態で各種の測定を行っ
た後、品種a、bの分類分けを行っておく。そして、そ
のウエハ1を樹脂性のシートに接着した状態でダイシン
グを行った後、このシートを引き延ばし個々の半導体素
子11a、11bの間隔を広げて取り出し易いようにし
ておく。
【0013】この状態で、吸着コレット等を用いてウエ
ハ1の半導体素子11a、11bを取り出して、所定の
配列(x、y)で載置できるトレイ10に収納する。例
えば、ウエハ1の半導体素子11a、11bを一つずつ
順番に取り出していき、トレイ10の配列順に収納して
いく。つまり、品種の区別に関係なく連続して収納して
いく。これによりトレイ10には品種aの半導体素子1
1aと品種bの半導体素子11bとが混在する状態とな
る。
【0014】また、この収納と同時に、トレイ10上の
半導体素子11a、11bの配列(x、y)に対応した
半導体素子11a、11bの品種の情報をトレイ10に
備えられたメモリキャリア3に記憶する。このトレイ1
0上の半導体素子11a、11bの配列(x、y)と品
種との対応は、例えば図1(b)に示すような対応表と
して記憶されており、配列(x、y)とその位置に収納
されている半導体素子11a、11bの品種とが分かる
ようになっている。つまり、このメモリキャリア3に記
憶された情報を読み出すことによりトレイ10のどの位
置にどのような品種の半導体素子11a、11bが収納
されているかが分かることになる。
【0015】以下の製造方法においては、このメモリキ
ャリア3に記憶された情報に基づいて進められることに
なる。図2は、トレイ10からリードフレームへの半導
体素子11a、11bの移載を説明する概略図であり、
複数の品種a、bの半導体素子11a、11bが混在し
て収納されたトレイ10からそれぞれの品種a、bに応
じたリードフレーム2a、2bへ半導体素子11a、1
1bを移載する状態を示すものである。すなわち、トレ
イ10には品種a、bの半導体素子11a、11bが収
納されており、その配列と品種との対応がメモリキャリ
ア3に記憶された状態となっている。
【0016】このトレイ10から半導体素子11a、1
1bをリードフレーム2a、2bへ移載するには一般的
なダイボンダ(図示せず)を用いるが、このダイボンダ
にメモリキャリア3に記憶されている情報を与えて、半
導体素子11a、11bの品種a、bの区別を付けて移
載できるようにする。つまり、図1(b)に示すような
対応表から成る情報をダイボンダに与え、それぞれのリ
ードフレーム2a、2bへ半導体素子11a、11bを
移載するようにする。
【0017】例えば、この対応表に基づいてトレイ10
上の配列(1、1)に収納されているのは品種aの半導
体素子11aであることが分かり、ダイボンダは配列
(1、1)に収納されている半導体素子11aを取り出
して品種a用のリードフレーム2aへ移載するようにす
る。また、同様にこの対応表に基づいてトレイ10上の
配列(1、2)に収納されているのは品種bの半導体素
子11bであることが分かり、ダイボンダは配列(1、
2)に収納されている半導体素子11bを取り出して品
種b用のリードフレーム2bへ移載するようにする。
【0018】このようにしてメモリキャリア3に記憶さ
れた情報に基づき、トレイ10に収納された半導体素子
11a、11bをそれぞれの品種a、bに応じたリード
フレーム2a、2bへ移載することができ、その結果リ
ードフレーム2aには品種aの半導体素子11aのみ
が、また、リードフレーム2bには品種bの半導体素子
11bのみが搭載されることになる。
【0019】この後は、同一品種の半導体素子11a、
11bが搭載された各リードフレーム2a、2b単位で
製造を進めることにより、品種a、b毎の半導体装置を
製造することができるようになる。また、トレイ10か
ら半導体素子11a、11bをリードフレームへ移載す
る場合、必ずしも品種a、bに応じた数のリードフレー
ム2a、2bへそれぞれ搭載する必要はなく、一種類の
リードフレームに混在させて搭載させても良く、この場
合には、リードフレーム上の搭載位置と半導体素子11
a、11bの品種との対応を付けながらその後の製造を
進めるようにする。
【0020】なお、本実施例においてはウエハ1に2種
類の品種a、bの半導体素子11a、11bが形成され
ていた場合を例として説明したが、本発明はこれに限定
されず、さらに多品種の半導体素子が形成されている場
合でも同様である。また、ウエハ1に形成された半導体
素子11a、11bをトレイ10に収納するにあたり、
複数枚のウエハ1に形成された半導体素子11a、11
bを一つのトレイ10に収納しておくようにすればさら
に効率良くリードフレーム2a、2bへ半導体素子11
a、11bを移載することができるようになる。
【0021】また、トレイ10に収納された半導体素子
11a、11bの配列と品種との対応を記憶しておく記
憶手段としてメモリキャリア3を用いたが、フロッピー
ディスク等を用いても良く、トレイ10にバーコードな
どのIDを添付してホストコンピュータ(図示せず)に
より管理するようにしても良い。
【0022】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば次のような効果がある。すなわ
ち、ウエハの半導体素子を収納するためのトレイとして
品種の数に関係なく一つのトレイを用意するだけで良い
ため、トレイの整理や洗浄等の管理が容易となるととも
に、トレイを保管するためのスペースの縮小化を図るこ
とが可能となる。また、トレイに収納された半導体素子
の配列と半導体素子の品種との対応を記憶しておくこと
により、ウエハからトレイへ半導体素子を移載する際に
品種の区別に関係なく連続して作業を行うことができる
ため、品種毎の半導体装置を製造するうえでの効率化を
図ることが可能となる。特に、本発明は多品種の半導体
素子から成る半導体装置を製造する場合において有効な
製造方法となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を説明する概略
図で、(a)はトレイへの収納、(b)はトレイに収納
された半導体素子の配列と品種との対応表を示すもので
ある。
【図2】半導体素子のリードフレームへの移載を説明す
る概略図である。
【図3】従来の半導体装置の製造方法を説明する概略図
である。
【符号の説明】
1 ウエハ 2a リードフレーム(品種a) 2b リードフレーム(品種b) 3 メモリキャリア 10 トレイ 11a 半導体素子(品種a) 11b 半導体素子(品種b)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 ウエハに形成された複数の品種から成る
    半導体素子をリードフレーム上に移載し、前記品種毎に
    半導体装置を製造する半導体装置の製造方法において、 先ず、前記ウエハに形成された半導体素子を所定の配列
    で載置できるトレイに収納するとともに、該トレイに収
    納された半導体素子の配列と該半導体素子の品種との対
    応を記憶手段に記憶しておき、 次いで、前記記憶手段に記憶しておいた半導体素子の配
    列と該半導体素子の品種との対応に基づいて該トレイか
    ら前記リードフレームへ該半導体素子を移載して該品種
    毎に製造するようにしたことを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】 前記半導体素子の品種に応じた数のリー
    ドフレームをそれぞれ用意しておき、前記トレイに収納
    された該半導体素子を前記記憶手段に記憶しておいた半
    導体素子の配列と該半導体素子の品種との対応に基づい
    て該品種毎に該リードフレームへ移載するようにしたこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記トレイに収納された半導体素子を前
    記記憶手段に記憶しておいた半導体素子の配列と該半導
    体素子の品種との対応に基づいて一種類のリードフレー
    ムへ移載するようにしたことを特徴とする請求項1記載
    の半導体装置の製造方法。
JP18089493A 1993-06-24 1993-06-24 半導体装置の製造方法 Expired - Fee Related JP3144167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18089493A JP3144167B2 (ja) 1993-06-24 1993-06-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18089493A JP3144167B2 (ja) 1993-06-24 1993-06-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0714861A JPH0714861A (ja) 1995-01-17
JP3144167B2 true JP3144167B2 (ja) 2001-03-12

Family

ID=16091189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18089493A Expired - Fee Related JP3144167B2 (ja) 1993-06-24 1993-06-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3144167B2 (ja)

Also Published As

Publication number Publication date
JPH0714861A (ja) 1995-01-17

Similar Documents

Publication Publication Date Title
JP3360733B2 (ja) 連続した、非ロットベースの集積回路の製造方法
KR101575831B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
JP2003524873A (ja) ロットに基づかない集積回路デバイスの組立方法
US6718223B1 (en) Method of processing semiconductor wafer and semiconductor wafer supporting member
GB2295923A (en) Making ic chips
US6383844B2 (en) Multi-chip bonding method and apparatus
US6756796B2 (en) Method of search and identify reference die
CN110164777B (zh) 裸芯结合方法
JP2004349696A (ja) テスト基板の再生利用方法及び装置
US7915087B2 (en) Method of arranging dies in a wafer for easy inkless partial wafer process
US7016753B2 (en) Management system for production line and management method for production line
JP3144167B2 (ja) 半導体装置の製造方法
JPWO2020075216A1 (ja) 部品実装装置
JPH07193093A (ja) ダイボンディング装置
US6392403B1 (en) Integrated wafer stocker and sorter apparatus
US20060105477A1 (en) Device and method for manufacturing wafer-level package
KR20200122266A (ko) 반도체 소자 검사 장치
JPH04273115A (ja) ロット編成方法および装置
JP3338069B2 (ja) 半導体装置の製造方法
JP2003037121A (ja) 半導体装置の製造方法
CN104425330A (zh) 搬运集成电路的方法和结构
JP2004507082A5 (ja)
JPH04260318A (ja) ロット編成装置
JP2614020B2 (ja) 半導体ウェハの統合方法
JP2008177390A (ja) 半導体装置の製造方法及びシステム、並びに半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080105

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120105

LAPS Cancellation because of no payment of annual fees