JP2003031741A - 半導体集積装置 - Google Patents

半導体集積装置

Info

Publication number
JP2003031741A
JP2003031741A JP2001214368A JP2001214368A JP2003031741A JP 2003031741 A JP2003031741 A JP 2003031741A JP 2001214368 A JP2001214368 A JP 2001214368A JP 2001214368 A JP2001214368 A JP 2001214368A JP 2003031741 A JP2003031741 A JP 2003031741A
Authority
JP
Japan
Prior art keywords
mounting
mounting member
integrated device
base member
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001214368A
Other languages
English (en)
Inventor
Tadashi Araki
正 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2001214368A priority Critical patent/JP2003031741A/ja
Publication of JP2003031741A publication Critical patent/JP2003031741A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱抵抗の低減を図ると共に、製造工程の簡略
化を図ることが可能な構造を有する半導体集積装置を提
供する。 【解決手段】 半導体集積装置10は、半導体チップ1
6、搭載部材18、配線基板20、及びベース部材22
を備える。搭載部材18は、半導体チップ16を搭載す
るためのチップ搭載面18aを有する。ベース部材22
は、半導体チップ16と搭載部材18と配線基板20と
を搭載する。ベース部材22の搭載部材18を搭載する
部位には穴24が設けられている。そして、搭載部材1
8は穴24に嵌め込まれて、穴24の内壁面と搭載部材
18の側面とが摩擦作用により接合されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積装置に
関する。
【0002】
【従来の技術】パワーアンプモジュールなどの半導体集
積装置は、半導体チップ、半導体チップを搭載するため
の搭載部材、配線基板、及び半導体チップと搭載部材と
配線基板とを搭載するためのベース部材を備えている。
半導体チップは搭載部材に搭載され、この搭載部材がベ
ース部材上に搭載される。
【0003】かかる搭載部材は、熱伝導性の良い材料か
ら構成され、半導体チップから発せられた熱をベース部
材に逃す。ベース部材は、一般に外部放熱器に接続さ
れ、搭載部材から伝わってくる熱を外部放熱器へ逃が
す。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体集積装置では、搭載部材とベース部材と
は半田付け(鉛と錫の合金)により固定されていたた
め、搭載部材とベース部材との間の熱抵抗が大きくな
り、半導体チップから発せられた熱を効率よく外部へ放
出することが難しかった。
【0005】また、搭載部材とベース部材とを半田付け
するためには、半田付け前には半田付け用のフラックス
を塗布する工程が必要であった。また、このフラックス
が搭載部材の表面を汚染して、搭載部材への半導体チッ
プの接着を阻害するおそれをなくすため、半田付け後に
は余分なフラックスを洗浄する工程が必要であった。こ
のように、搭載部材とベース部材とを半田付けするため
には、フラックスの塗布工程と洗浄工程とが必要であ
り、その分だけ製造工程が複雑であった。
【0006】そこで本発明は、熱抵抗の低減を図ると共
に、製造工程の簡略化を図ることが可能な構造を有する
半導体集積装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明に係る半導体集積
装置は、半導体チップ、半導体チップを搭載するための
チップ搭載面を有する搭載部材、配線基板、及び半導体
チップと搭載部材と配線基板とを搭載するためのベース
部材を備え、ベース部材の搭載部材を搭載する部位には
穴が設けられており、搭載部材は穴に嵌め込まれて、穴
の内壁面と搭載部材の側面とが摩擦作用により接合され
ている。
【0008】この半導体集積装置では、ベース部材に設
けられた穴に搭載部材が嵌め込まれ、穴の内壁面と搭載
部材の側面とが摩擦作用により接合されることで、ベー
ス部材に対して搭載部材が固定されている。このよう
に、半田付けすることなく搭載部材とベース部材とが密
接して固定されているため、搭載部材とベース部材との
間の熱抵抗を低減することができ、半導体チップから発
せられる熱を外部へ効率的に放出することができる。ま
た、半田付けに伴うフラックスの塗布工程や、半田付け
後の洗浄工程が不要となり、製造工程の簡略化を図るこ
とが可能となる。
【0009】本発明に係る半導体集積装置では、ベース
部材の穴の内壁面と、搭載部材の側面とは同一形状を有
していてもよい。このようにすれば、ベース部材の穴の
内壁面と搭載部材の側面とがほぼ全面で密接することと
なり、ベース部材に対する搭載部材の固定がより確実に
なる。
【0010】このとき、ベース部材の穴の内壁面は長円
形状を有していてもよい。このようにすれば、ベース部
材の穴の内壁面と搭載部材の側面との密接度をより一層
高めることができる。
【0011】また本発明に係る半導体集積装置では、搭
載部材のチップ搭載面は、ベース部材の配線基板を搭載
する基板搭載面を含む基準面から所定高さで突出してい
てもよい。このようにすれば、搭載部材のチップ搭載面
とベース部材に搭載された配線基板の主表面とを実質的
に同じ高さに設定することができ、その結果、半導体チ
ップと配線基板間の配線長が最短となり、つまり配線の
インダクタンス分が最小となり、高周波的に安定な回路
設計ができる。
【0012】また本発明に係る半導体集積装置では、搭
載部材のチップ搭載面には溝が形成されていてもよい。
半導体チップと搭載部材間の配線を接合(ワイヤボンデ
ィング)するチップ搭載面は金めっきが露出していなけ
ればならないが、このようにすれば、金錫合金等の半田
を用いてチップ搭載面に半導体チップを搭載して固定す
るときに、余分な半田を溝に流れ込ませることで、半田
がチップ搭載面の全面に広がることを抑制することがで
きるため、半田の影響を受けることなくチップ搭載面に
ワイヤボンディングを施すことが可能となり、電気的な
接続をより確実なものとすることができる。
【0013】また本発明に係る半導体集積装置では、配
線基板の搭載部材に対応する領域には、配線基板の一対
の主面を貫通する孔が形成されており、配線基板は孔内
に搭載部材を収容した状態でベース部材上に搭載されて
いてもよい。このようにすれば、搭載部材に合わせて配
線基板を分割する必要がなく、より少ない枚数、例えば
1枚で配線基板を構成することが可能となり、部品点数
の低減による製造工程の簡略化が図られる。
【0014】また本発明に係る半導体集積装置では、配
線基板とベース部材とは、導電性樹脂により接着されて
いてもよい。このように、配線基板とベース部材とを半
田付けでなく導電性樹脂により接着すれば、半田付けに
伴うフラックスの塗布工程や、半田付け後の洗浄工程が
不要となり、製造工程の簡略化を図ることが可能とな
る。
【0015】なお、本発明に係る半導体集積装置は、以
下のようにして好適に製造することができる。すなわ
ち、本発明に係る半導体集積装置の製造方法は、(1)
半導体チップ、半導体チップを搭載するためのチップ搭
載面を有する搭載部材、配線基板、及び搭載部材を搭載
する部位に穴が設けられており半導体チップと搭載部材
と配線基板とを搭載するためのベース部材を準備する準
備工程と、(2)ベース部材の穴に搭載部材を圧入して
嵌め込む嵌め込み工程と、(3)ベース部材に配線基板
を搭載する基板搭載工程と、(4)搭載部材のチップ搭
載面に半導体チップを搭載するチップ搭載工程と、
(5)半導体チップと配線基板とを結線する結線工程
と、を備える。
【0016】この方法によれば、ベース部材に設けられ
た穴に搭載部材を圧入して嵌め込むことで、穴の内壁面
と搭載部材の側面とが摩擦作用により接合され、ベース
部材に対して搭載部材が固定される。このように、半田
付けすることなく搭載部材とベース部材とを密接させて
固定することができるため、この方法により製造される
半導体集積装置によれば、搭載部材とベース部材との間
の熱抵抗を低減することができ、半導体チップから発せ
られる熱を効率的に放出することができる。また、半田
付けに伴うフラックスの塗布工程や、半田付け後の洗浄
工程が不要となるため、製造工程の簡略化を図ることが
可能となる。
【0017】本発明に係る半導体集積装置の製造方法に
おいて、嵌め込み工程では、押し込み面に突起部が設け
られた治具を用い、治具の押し込み面を搭載部材のチッ
プ搭載面に押し当てて、搭載部材を穴に嵌め込むと共
に、搭載部材のチップ搭載面に溝を形成してもよい。こ
のようにすれば、ベース部材に設けられた穴に搭載部材
を嵌め込むのと同時に、チップ搭載面に溝を形成するこ
とが可能となり、製造工程の簡略化を図ることが可能と
なる。
【0018】
【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施形態について説明する。なお、図面の説明
において同一の要素には同一の符号を付し、重複する説
明を省略する。
【0019】図1は、本実施形態に係る半導体集積装置
の構成を示す斜視図である(蓋を取った状態を示す)。
また図2は、本実施形態に係る半導体集積装置の本体部
の構成を示す分解斜視図である。
【0020】図1に示す通り、パワーアンプモジュール
としての半導体集積装置10は、蓋12及び本体部14
を備えている。本体部14は、図1及び図2に示すよう
に、半導体チップ16、搭載部材18、配線基板20、
及びベース部材22を備えている。
【0021】ベース部材22は、上下面がほぼ長方形を
なす板状の部材である。このベース部材22は、銅など
の熱伝導性の高い金属から構成されており、表面にはニ
ッケルめっきが施されている。このベース部材22の搭
載部材18を搭載する領域には、上下面を貫通する穴2
4が設けられている。穴24の内壁面の形状は、後述す
る搭載部材18の側面と同一形状をなし、本実施形態で
は長円形状をなしている。ここで「長円形状」とは、図
2に示すように、一対の直線と一対の円弧からなる小判
形状の他に、楕円形状をも含む概念である。なお、ベー
ス部材22の一対の長縁部には、蓋12を係止するため
の係止爪26が設けられており、また一対の短縁部に
は、図示しない外部放熱器にねじ留めするため凹部28
が設けられている。
【0022】搭載部材18は、上下面と側面とを有する
柱状の部材である。この搭載部材18は、銅などの熱伝
導性の高い金属から構成されており、表面には金めっき
が施されている。搭載部材18の側面形状(すなわち、
水平断面形状)は、ベース部材22に設けられた穴24
の内壁面と同一形状の長円形状をなしている。ここで
「同一形状」とは、形及び大きさが同一であることをい
う。搭載部材18の上面は、半導体チップ16を搭載す
るためのチップ搭載面18aとして機能している。そし
て、このチップ搭載面18aには長径方向に溝30が形
成され、この溝30によりチップ搭載面18aが搭載部
とボンディング部とに分けられている。
【0023】この搭載部材18は、ベース部材22に設
けられた穴24に圧入して嵌め込まれており、穴24の
内壁面と搭載部材18の側面とが摩擦作用により接合さ
れて、いわゆる締まり嵌め関係でベース部材22に対し
て固定されている。
【0024】配線基板20は、ベース部材22とほぼ同
じ大きさをなす長方形の板状の部材である。配線基板2
0の上面には配線部が形成されており、リード端子32
を介して半導体集積装置10の外部と半導体チップ16
との間の信号の伝達を可能にする。この配線基板20の
搭載部材18に対応する領域には、配線基板20の上下
面を貫通する孔34が形成されている。そして配線基板
20は、孔34内に搭載部材18を収容した状態で、ベ
ース部材22上に搭載され導電性樹脂により接着固定さ
れている。
【0025】半導体チップ16は、例えば半導体基板上
にゲート領域、ソース領域、及びドレイン領域を形成し
た電界効果トランジスタ(FET)などのトランジスタ
素子である。この半導体チップ16は、搭載部材18の
チップ搭載面18a上の搭載部に搭載され、金錫合金に
より半田付けされている。
【0026】図3は、半導体集積装置10の半導体チッ
プ16周辺部の詳細を示す断面図であり、図4は、半導
体集積装置10の半導体チップ16周辺部の詳細を示す
平面図である。
【0027】図3に示すように、搭載部材18はベース
部材22の穴24に嵌め込まれ、ベース部材22の下面
と搭載部材18の下面は面一にされている。また、搭載
部材18のチップ搭載面18aは、ベース部材22の上
面(基板搭載面)から所定高さで突出し、配線基板20
の上面と実質的に同じ高さに設定されている。そして、
図3及び図4に示すように、半導体チップ16のソース
領域と搭載部材18のチップ搭載面18aのボンディン
グ部との間にはソースワイヤ36が、半導体チップ16
のゲート領域と配線基板20との間にはゲートワイヤ3
8が、半導体チップ16のドレイン領域と配線基板20
との間にはドレインワイヤ40が、それぞれワイヤボン
ディングされている。
【0028】次に、図5〜図10を参照して、本実施形
態に係る半導体集積装置10の製造方法について説明す
る。
【0029】まず、上述した構成の半導体チップ16、
搭載部材18、配線基板20、ベース部材22、蓋1
2、及びリード端子32を準備する(準備工程)。
【0030】次に、図5に示すように、ベース部材22
に設けられた穴24に搭載部材18を圧入して嵌め込む
(嵌め込み工程)。これにより、穴24の内壁面と搭載
部材18の側面とが摩擦作用により接合され、いわゆる
締まり嵌めの関係でベース部材22に対して搭載部材1
8が固定される。この嵌め込み工程では、図6に示すよ
うに、押し込み面50aに突起部52が設けられた治具
50を用い、治具50の押し込み面50aを搭載部材1
8のチップ搭載面18aに押し当てて、搭載部材18を
穴24に嵌め込むと好ましい。このようにすれば、ベー
ス部材22に設けられた穴24に搭載部材18を嵌め込
むのと同時に、チップ搭載面18aに溝30を形成する
ことが可能となり、製造工程の簡略化を図ることが可能
となる。なお、チップ搭載面18aの溝30は、ベース
部材22の穴24に搭載部材18を嵌め込んだ後に形成
してもよいし、予め形成しておいてもよい。このベース
部材22と搭載部材18とにより、半導体集積装置用基
材60が構成される。
【0031】次に、図7に示すように、ベース部材22
の上面に配線基板20を搭載する(基板搭載工程)。基
板搭載工程では、孔34内に搭載部材18を収容するよ
うに、ベース部材22の上面に配線基板20を搭載して
接着固定する。ベース部材22と配線基板20との接着
は、導電性樹脂により行うと好ましい。このように、配
線基板20とベース部材22とを半田付けでなく導電性
樹脂により接着すれば、半田付けに伴うフラックスの塗
布工程や、半田付け後の洗浄工程が不要となり、製造工
程の簡略化を図ることが可能となる。
【0032】次に、図8に示すように、搭載部材18の
チップ搭載面18aの搭載部に、半導体チップ16を搭
載する(チップ搭載工程)。チップ搭載工程では、金錫
合金等の半田により、チップ搭載面18aの搭載部に半
導体チップ16を接着する。このとき、図9に示すよう
に、チップ搭載面18aには溝30が形成されているた
め、半導体チップ16を半田付けするために使用した金
錫合金等の半田54の余剰分を溝30に流し込ませるこ
とができる。その結果、半田54がチップ搭載面18a
のボンディング部にまで広がることを抑制することがで
きる。
【0033】次に、図10に示すように、半導体チップ
16のゲート領域と配線基板20との間、半導体チップ
16のドレイン領域と配線基板20との間、及び半導体
チップ16のソース領域と搭載部材18のチップ搭載面
18aのボンディング部との間にワイヤボンディングを
施す(結線工程)。このとき、上述したように余剰な半
田54は溝30に流し込むことで、チップ搭載面18a
のボンディング部は半田54により汚染されるおそれが
抑制されている。よって、半田54の影響を受けること
なく半導体チップ16のソース領域とチップ搭載面18
aのボンディング部との間にワイヤボンディングを施す
ことが可能となり、電気的な接続をより確実なものとす
ることができる。そして、半導体チップ16の周辺部を
ボンディングワイヤも含めて樹脂封止する。これによ
り、半導体集積装置10の本体部14が形成される。
【0034】最後に、半導体集積装置10の本体部14
に蓋12を被せ、係止爪26により蓋12を固定して、
半導体集積装置10の製造を終了する。
【0035】次に、本実施形態に係る半導体集積装置1
0の作用及び効果について説明する。
【0036】本実施形態に係る半導体集積装置10で
は、ベース部材22に設けられた穴24に搭載部材18
が嵌め込まれ、穴24の内壁面と搭載部材18の側面と
が摩擦作用により接合されることで、ベース部材22に
対して搭載部材18が固定されている。このように、半
田付けすることなく搭載部材18とベース部材22とが
密接して固定されているため、搭載部材18とベース部
材22との間の熱抵抗を低減することができ、半導体チ
ップ16から発せられる熱を外部へ効率的に放出するこ
とができる。その結果、長期に亘って安定した特性を発
揮することができる。また、かかる構成の半導体集積装
置10によれば、半田付けに伴うフラックスの塗布工程
や、半田付け後の洗浄工程が不要となり、製造工程の簡
略化を図ることが可能となる。
【0037】また本実施形態に係る半導体集積装置10
では、ベース部材22の穴24の内壁面と、搭載部材1
8の側面とは同一形状を有しているため、ベース部材2
2の穴24の内壁面と搭載部材18の側面とがほぼ全面
で密接することとなり、ベース部材22に対する搭載部
材18の固定をより確実にすることができる。特に、ベ
ース部材22の穴24の内壁面及び搭載部材18の側面
は長円形状を有し、角がないため、ベース部材22の穴
24の内壁面と搭載部材18の側面との密接度をより一
層高めることができ、ベース部材22に対する搭載部材
18の固定を一層確実にすることができる。
【0038】また本実施形態に係る半導体集積装置10
では、搭載部材18のチップ搭載面18aは、ベース部
材22の上面から所定高さで突出しており、搭載部材1
8のチップ搭載面18aと配線基板20の上面とが実質
的に同じ高さに設定されている。その結果、半導体チッ
プ16と配線基板20間の配線長が最短となり、つまり
配線のインダクタンス分が最小となり、高周波的に安定
な回路設計ができる。
【0039】また本実施形態に係る半導体集積装置10
では、搭載部材18のチップ搭載面18aには溝30が
形成されているため、金錫合金等の半田54を用いてチ
ップ搭載面18aに半導体チップ16を搭載して固定す
るときに、余分な半田54を溝30に流れ込ませること
で、半田54がチップ搭載面18aの全面に広がること
を抑制することができる。その結果、半田54の影響を
受けることなくチップ搭載面18aにワイヤボンディン
グを施すことが可能となり、電気的な接続をより確実な
ものとすることができる。
【0040】また本実施形態に係る半導体集積装置10
では、配線基板20の搭載部材18に対応する領域に
は、上下面を貫通する孔34が形成されており、配線基
板20は孔34内に搭載部材18を収容した状態でベー
ス部材22上に搭載されている。このように、搭載部材
18に合わせて配線基板20を分割することなく、1枚
で配線基板20を構成しているため、部品点数の低減に
よる製造工程の簡略化を図ることが可能となる。
【0041】また本実施形態に係る半導体集積装置10
では、配線基板20とベース部材22とは、半田付けで
なく導電性樹脂により接着されているため、半田付けに
伴うフラックスの塗布工程や、半田付け後の洗浄工程が
不要となり、製造工程の簡略化を図ることが可能とな
る。
【0042】本実施形態に係る半導体集積装置10の製
造方法では、ベース部材22に設けられた穴24に搭載
部材18を圧入して嵌め込むことで、穴24の内壁面と
搭載部材18の側面とが摩擦作用により接合され、ベー
ス部材22に対して搭載部材18が固定される。このよ
うに、半田付けすることなく搭載部材18とベース部材
22とを密接させて固定することができるため、この方
法により製造される半導体集積装置10によれば、搭載
部材18とベース部材22との間の熱抵抗を低減するこ
とができ、半導体チップ16から発せられる熱を効率的
に放出することができる。また、半田付けに伴うフラッ
クスの塗布工程や、半田付け後の洗浄工程が不要となる
ため、製造工程の簡略化を図ることが可能となる。
【0043】特に嵌め込み工程では、押し込み面50a
に突起部52が設けられた治具50を用い、治具50の
押し込み面50aを搭載部材18のチップ搭載面18a
に押し当てて、搭載部材18を穴24に嵌め込むと共
に、搭載部材18のチップ搭載面18aに溝30を形成
している。その結果、ベース部材22に設けられた穴2
4に搭載部材18を嵌め込むのと同時に、チップ搭載面
18aに溝30を形成することが可能となり、製造工程
の簡略化を図ることが可能となる。
【0044】なお、本発明は上記した実施形態に限定さ
れることなく、種々の変更が可能である。例えば、ベー
ス部材22に設けられた穴24は、上下面を貫通する貫
通穴である必要はなく、上面のみが開口する窪み穴であ
ってもよい。
【0045】以上、本実施形態に係る半導体集積装置1
0について説明したが、この半導体集積装置10は、以
下の半導体集積装置用基材60に関する技術思想を含ん
でいる。すなわち、半導体集積装置用基材60は、半導
体チップ16を搭載するための搭載部材18と、搭載部
材18を搭載するためのベース部材22とを備え、ベー
ス部材22の搭載部材18を搭載する部位には穴24が
形成されており、搭載部材18は穴24に嵌め込まれ
て、穴24の内壁面と搭載部材18の側面とが摩擦作用
により接合されている。かかる半導体集積装置用基材6
0は、放熱特性に優れるため、本実施形態に係る半導体
集積装置10のような、パワーアンプモジュールなどの
高電力を扱うモジュールに好適に用いることができる。
【0046】以上の本発明の説明から、本発明を様々に
変形しうることは明らかである。そのような変形は、本
発明の思想および範囲から逸脱するものとは認めること
はできず、すべての当業者にとって自明である改良は、
本発明の範囲に含まれるものである。
【0047】
【発明の効果】本発明によれば、熱抵抗の低減を図ると
共に、製造工程の簡略化を図ることが可能な構造を有す
る半導体集積装置が提供される。かかる半導体集積装置
によれば、放熱特性に優れるため、長期に亘って安定し
た特性を発揮することが可能となる。
【図面の簡単な説明】
【図1】本実施形態に係る半導体集積装置の構成を示す
斜視図である。
【図2】本実施形態に係る半導体集積装置の本体部の構
成を示す分解斜視図である。
【図3】半導体集積装置の半導体チップ周辺部の詳細を
示す断面図である。
【図4】半導体集積装置の半導体チップ周辺部の詳細を
示す平面図である。
【図5】半導体集積装置の製造工程を示す工程図である
(嵌め込み工程)。
【図6】嵌め込み工程において、押し込み面に突起部を
有する治具を用い、搭載部材をベース部材の穴に嵌め込
む様子を模式的に示す一部断面図である。
【図7】半導体集積装置の製造工程を示す工程図である
(基板搭載工程)。
【図8】半導体集積装置の製造工程を示す工程図である
(チップ搭載工程)。
【図9】半導体チップを接着する接着材の余剰分が溝に
流れ込むことで、接着材のボンディング部への広がりが
抑制される様子を示す平面図である。
【図10】半導体集積装置の製造工程を示す工程図であ
る(結線工程)。
【符号の説明】
10…半導体集積装置、12…蓋、14…本体部、16
…半導体チップ、18…搭載部材、18a…チップ搭載
面、20…配線基板、22…ベース部材、24…穴、3
0…溝、34…孔、50…治具、50a…押し込み面、
52…突起部、60…半導体集積装置用基材。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ、該半導体チップを搭載す
    るためのチップ搭載面を有する搭載部材、配線基板、及
    び該半導体チップと該搭載部材と該配線基板とを搭載す
    るためのベース部材を備え、 前記ベース部材の前記搭載部材を搭載する部位には穴が
    設けられており、該搭載部材は該穴に嵌め込まれて、該
    穴の内壁面と該搭載部材の側面とが摩擦作用により接合
    されている半導体集積装置。
  2. 【請求項2】 前記ベース部材の前記穴の前記内壁面
    と、前記搭載部材の前記側面とは同一形状を有する請求
    項1に記載の半導体集積装置。
  3. 【請求項3】 前記ベース部材の前記穴の前記内壁面は
    長円形状を有する請求項2に記載の半導体集積装置。
  4. 【請求項4】 前記搭載部材の前記チップ搭載面は、前
    記ベース部材の前記配線基板を搭載する基板搭載面を含
    む基準面から所定高さで突出している請求項1に記載の
    半導体集積装置。
  5. 【請求項5】 前記搭載部材の前記チップ搭載面には溝
    が形成されている請求項1に記載の半導体集積装置。
  6. 【請求項6】 前記配線基板の前記搭載部材に対応する
    領域には、該配線基板の一対の主面を貫通する孔が形成
    されており、該配線基板は該孔内に該搭載部材を収容し
    た状態で前記ベース部材上に搭載されている請求項1に
    記載の半導体集積装置。
  7. 【請求項7】 前記配線基板と前記ベース部材とは、導
    電性樹脂により接着されている請求項1に記載の半導体
    集積装置。
JP2001214368A 2001-07-13 2001-07-13 半導体集積装置 Pending JP2003031741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001214368A JP2003031741A (ja) 2001-07-13 2001-07-13 半導体集積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214368A JP2003031741A (ja) 2001-07-13 2001-07-13 半導体集積装置

Publications (1)

Publication Number Publication Date
JP2003031741A true JP2003031741A (ja) 2003-01-31

Family

ID=19049203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214368A Pending JP2003031741A (ja) 2001-07-13 2001-07-13 半導体集積装置

Country Status (1)

Country Link
JP (1) JP2003031741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065316A1 (ja) * 2011-11-02 2013-05-10 富士電機株式会社 電力変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065316A1 (ja) * 2011-11-02 2013-05-10 富士電機株式会社 電力変換器

Similar Documents

Publication Publication Date Title
JPH04230056A (ja) 電子構成素子およびこの電子構成素子を製造するための方法
TWI313929B (en) Semiconductor device
JP2003115681A (ja) 電子部品の実装構造
JP2971449B2 (ja) 半導体装置、その製造方法及び半導体装置のリードフレーム
JP2003031741A (ja) 半導体集積装置
JPH04137756A (ja) 混成集積回路
JPH05198696A (ja) 半導体チップの実装構造
JP2003258146A (ja) 半導体集積装置
JPH04114455A (ja) 半導体装置及びその実装構造
JP3156630B2 (ja) パワー回路実装ユニット
JPH03238852A (ja) モールド型半導体集積回路
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2760167B2 (ja) 電子部品搭載装置
JPH0917918A (ja) 混成集積回路
JP4013780B2 (ja) 半導体装置の実装構造
JPH04159799A (ja) 混成集積回路
JPH11340386A (ja) 半導体装置
JPH11126858A (ja) 薄型半導体装置
JP2002184890A (ja) 表面実装型半導体装置
JP2000106415A (ja) 半導体装置
JPH0497554A (ja) 高放熱型半導体パッケージ
JP2975783B2 (ja) リードフレームおよび半導体装置
JPH0357619B2 (ja)
JPH05144985A (ja) 混成集積回路装置
JPS6193654A (ja) 樹脂封止型半導体装置