JP2003026024A - 電動パワーステアリングの制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 フェールセーフ機能が信頼性高く実現され、
しかも回路構成が比較的簡素な電動パワーステアリング
の制御装置を提供する。 【解決手段】 モータ制御のための演算処理と入出力部
の異常監視を行うメインＭＣＵ３１と、メインＭＣＵ３
１及び入出力部の異常監視を行うサブＭＣＵ３２と、メ
インＭＣＵ３１の異常監視を行う外部ＷＤＴ回路（リセ
ット回路３６）とを備えた制御部の構成（２ＣＰＵ＋１
ＷＤＴの構成）とし、その外部ＷＤＴ回路（リセット回
路３６）やＨブリッジ駆動用の出力回路（ゲートロジッ
ク回路３３、ＦＥＴ駆動回路３４）などを一つのＡＳＩ
Ｃで構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、車両の電動パワー
ステアリングの制御装置に関する。

【０００２】

【従来の技術】一般に、電動パワーステアリングシステ
ム（ＥＰＳ）は、ハンドル操作によりステアリングシャ
フトに発生する操舵トルクをトルクセンサにより検出
し、この操舵トルクの検出値（或いは、さらに車速等の
検出値）に応じてステアリングシャフト等に取り付けら
れたアシストモータ（以下、場合により単にモータとい
う）に車両のバッテリーから電流を流して操舵補助トル
クを発生させるものである。そのためのモータの電流制
御には、通常四つのスイッチング素子（例えば、ＦＥ
Ｔ；電界効果トランジスタ）で構成されるＨブリッジ回
路を用い、マイクロコンピュータ（以下、マイコンとい
う）を含む制御回路の制御で、このＨブリッジ回路より
なるモータ駆動回路を介してモータをＰＷＭ（パルス幅
変調）方式で駆動する構成となっている。そして従来、
このＥＰＳの制御回路は、モータ電流制御のための演算
処理を行う一つの処理回路（マイコンのＣＰＵに相当す
る回路、或いはＣＰＵを含む回路）と一つのＷＤＴ（ウ
オッチドッグタイマ）回路を備え、入力部と出力部の異
常（例えば、電源電圧の異常、前記モータ駆動回路の異
常など）を上記処理回路によって監視し、この処理回路
の暴走等の異常発生を上記ＷＤＴ回路によって監視する
構成となっていた。

【０００３】

【発明が解決しようとする課題】ところで、ＥＰＳは、
軽自動車から小型車や普通車へと展開され市場は大幅に
拡大している。その中で、「走る」「曲がる」「止ま
る」の車の重要要素のうち、特に「曲がる」をアシスト
する重要保安装置として、ＥＰＳの制御装置（前記モー
タ駆動回路や制御回路を含む装置であり、通常一体のユ
ニット品として車両に搭載される）は、より高い信頼性
が要求されるようになってきている。しかしながら上記
従来の制御装置の構成は、このような状況において、フ
ェールセーフの点で十分とはいえなかった。というの
は、入力部、出力部、及び演算部の異常監視がそれぞれ
一つの回路によってのみ行われている構成（１重監視の
構成）であるため、その回路自身が異常を起こして異常
監視機能が不能になった場合には、異常発生が看過され
る可能性がある。例えば、まんがいちＷＤＴ回路によっ
て検出できない処理回路の異常が発生し、入力部又は出
力部の異常監視機能が不能になった場合、或いは、まん
がいちＷＤＴ回路と処理回路の両者が同時に異常になっ
た場合には、異常発生が認識されない恐れがある。その
ため、入力部、出力部、及び演算部の異常監視が二つの
別個の回路によって２重に行われる構成（２重監視の構
成）が望まれるが、上記従来の制御装置は、既述したよ
うに処理回路とＷＤＴ回路をそれぞれ１個だけ備える構
成であったため、この２重監視が実現できなかった。ま
た従来は、演算部に相当する処理回路の異常をＷＤＴ回
路でのみ検出し、このＷＤＴ回路が異常を検出した場
合、このＷＤＴ回路の出力として処理回路にリセット信
号を入力し、この処理回路よりなるマイコンの動作を単
純に再起動させる構成となっていた。このため、再起動
で解消できない処理回路の異常が発生した場合、再起動
後にＷＤＴ回路の異常検出で再びリセットされる動作が
繰り返され、この間にモータへの通電も不正常に繰り返
されるという、異常対応が確定しない状況が続く恐れが
あるという問題もあった。

【０００４】なお、特開平５−２１３２０８号には、二
つの処理回路（メインＣＰＵとサブＣＰＵ）と、これら
処理回路の異常をそれぞれ監視する二つの外部ＷＤＴ回
路（第１ウオッチドッグタイマと第２ウオッチドッグタ
イマ）とを備えた制御装置が開示されている。このよう
な構成であると、各処理回路の暴走等の異常を各外部Ｗ
ＤＴ回路で検出して再起動をかけることが可能となると
ともに、モータ制御のための演算処理を行う一方の処理
回路（メインＣＰＵ）の異常や入力部及び出力部の異常
を、他方の処理回路（サブＣＰＵ）によっても監視し、
前述の２重監視を実現できる。しかしこの場合、回路構
成があまりに冗長で、部品点数が多くなり回路が大型化
し、大幅なコストアップが避けられないという問題があ
った。

【０００５】また、特開平５−９７０４２号には、二つ
の処理回路（メインＣＰＵとサブＣＰＵ）を備え、これ
ら処理回路間でパルス信号の送受信を行い相互にパルス
信号の発生周期を監視する制御装置が開示されている。
この場合、外部ＷＤＴ回路が全て削除されているため、
部品点数低減やコスト低減が図れるが、演算部（メイン
ＣＰＵ）の２重監視が実現できないという欠点がある。
またこの場合、例えば処理回路が暴走したとしても、偶
然許容範囲の周期でパルス信号が発生し、異常として検
出されない恐れがあるという問題も残る。そこで本発明
は、フェールセーフ機能が信頼性高く実現され、しかも
回路構成が比較的簡素な電動パワーステアリングの制御
装置を提供することを目的としている。さらにいうと、
望ましくは、図４（ａ）及び（ｂ）に示すフェールセー
フコンセンプトが達成できる制御装置を提供することを
目的としている。ここで、図４（ａ）は、二つの処理回
路（メインＣＰＵとサブＣＰＵ）の相互監視と自己監視
（内部ＷＤＴ回路による監視）を示している。また、図
４（ｂ）は、入力部と出力部の２重監視（メインＣＰＵ
とサブＣＰＵによる監視）と、演算部（メインＣＰＵ）
の２重監視（外部ＷＤＴ回路とサブＣＰＵによる監視）
を示している。

【０００６】

【課題を解決するための手段】本願発明による電動パワ
ーステアリングの制御装置は、車両の操舵系に連結され
たアシストモータにより操舵補助トルクを発生させる電
動パワーステアリングの制御装置であって、前記アシス
トモータの各コイル端子を高電位電源ライン又は低電位
電源ラインに切り替え可能に接続するスイッチング素子
を含むモータ駆動回路と、前記操舵補助トルクが車両の
操舵トルクの検出値を含む検出値に対応した値になるよ
うに、前記モータ駆動回路を介して前記アシストモータ
の電流を制御するための演算処理を行うとともに、入出
力部の異常を監視し、異常検出時には異常対応処理を実
行する第１処理回路と、前記第１処理回路の異常及び入
出力部の異常を監視し、異常発生時に異常対応処理を実
行する第２処理回路と、前記第１処理回路の異常を検出
して前記第１処理回路にリセット信号を入力するする外
部ウオッチドッグタイマ回路（外部ＷＤＴ回路）と、電
源投入時に前記第１処理回路及び第２処理回路にリセッ
ト信号を入力するパワーオンリセット回路とを有するも
のである。

【０００７】ここで、「入出力部の異常」には、次のよ
うなものがあり得る。例えば、電源電圧の異常、モータ
駆動回路の異常（スイッチング素子の短絡故障や天絡又
は地絡故障）、回路部品や基板の過熱などがある。ま
た、「異常対応処理」としては、例えば、モータの通電
を停止するアシスト停止処理（具体的には、Ｈブリッジ
回路の全てのスイッチング素子を強制的にオフする処
理、又は／及び、Ｈブリッジ回路又はモータの通電ライ
ンに設けたリレーの接点をオフする処理）、モータの電
流を制限したり強制的に低下させる処理、音や光で警報
を出力する処理、或いはそれらを組み合わせた処理など
があり得る。但し、異常時の不正常な動作を確実に回避
して高い安全性を確保するためには、モータの通電を停
止する処理が含まれることが望ましい。

【０００８】この発明によれば、入出力部の２重監視が
二つの処理回路（第１処理回路及び第２処理回路）によ
って行われるとともに、演算部（第１処理回路）の２重
監視が第２処理回路と外部ＷＤＴ回路によって行われ、
図４（ｂ）に示すフェールセーフコンセプトが実現され
るため、ＥＰＳの信頼性を十分高く確保できる。しか
も、外部ＷＤＴ回路が１個だけ設けられた構成であるた
め、回路構成が比較的簡素となり、大幅なコストアップ
や大型化が回避される。

【０００９】次に、本願発明の好ましい態様は、第１処
理回路及び第２処理回路が、双方向の通信ラインで接続
され、所定周期毎にそれぞれが正常であることを示す所
定のデータを互いに送受信し、所定のデータが受信でき
なかった場合、或いは所定のデータが所定時間内に受信
できなかった場合、相手方の処理回路が異常であると判
断して、異常対応処理を実行するものである。このよう
な構成であると、図４（ｂ）に示す２重監視に加えて、
図４（ａ）に示す相互監視が実現される。またこの場合
の相互監視は、二つの処理回路間で送受信される信号の
周期のみならず、信号の内容（即ちデータ）が所定のデ
ータであるか否かをも監視するものであるため、より確
実に処理回路の異常発生を検出することができる。例え
ば、偶然許容範囲の周期で信号が発生しても、所定のデ
ータでなければ異常として検出される。このため、各処
理回路の異常をより確実に検出して異常対応処理を的確
に実行し、制御装置のフェールセール機能ひいてはＥＰ
Ｓの信頼性をより高めることができる。

【００１０】また、本願発明の好ましい別の態様は、第
１処理回路及び第２処理回路が、相手方の処理回路が異
常であると判断した場合、相手方の処理回路の異常を検
知したことを示す異常検知信号を相手方の処理回路に対
して送信し続け、前記異常検知信号を受信している場合
は、異常から正常に復帰しても異常対応処理を実行し続
け、第１処理回路及び第２処理回路が前記パワーオンリ
セット回路によって同時にリセットされた場合にのみ通
常動作に復帰するものである。このような構成では、異
常対応が確定しない状況が続く恐れがなくなる。例え
ば、第１処理回路が暴走し、外部ＷＤＴ回路の機能によ
って第１処理回路がリセットされて再起動する場合で
も、前記暴走を検出した第２処理回路が異常検知信号を
第１処理回路に送信し続け、この異常検知信号を受信す
る第１処理回路は再起動後も異常対応処理（例えばモー
タの通電停止処理）を実行し続ける。そして、このよう
に異常検知信号が送信され異常対応処理の実行が継続さ
れる状態は、第１処理回路及び第２処理回路が同時にパ
ワーオンリセットされるまで変わらない。このため、処
理回路の再起動によって異常対応処理が実行されたりさ
れなかったり、不安定に変動する不具合が発生しない。

【００１１】また、本願発明の好ましい別の態様は、第
１処理回路及び第２処理回路が、それぞれの処理回路自
身の異常を検出する内部ウオッチドッグタイマ回路を有
するものである。この場合、図４（ｂ）に示す２重監視
に加えて、図４（ａ）に示す自己監視が実現され、さら
なる信頼性向上が図れる。

【００１２】また、本願発明の好ましい別の態様は、第
１処理回路の演算処理に応じてモータ駆動回路を駆動す
る出力回路（例えば、ゲートロジック回路及びＦＥＴ駆
動回路）と、外部ウオッチドッグタイマ回路と、パワー
オンリセット回路と、第１処理回路及び第２処理回路の
電源回路（例えば、定電圧回路）とが、一つのＩＣチッ
プ（例えば、ＡＳＩＣ；特定用途向けＩＣ）によって構
成されているものである。この構成であると、高い信頼
性が確保された構成でありながら、部品点数が減り、さ
らなる装置の小型化及びコストダウンが実現できる。ま
た、回路基板上の配線が減り、耐ノイズ性が向上するな
どの利点が得られる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。まず、電動パワーステアリングシ
ステム（制御装置含む）の回路構成の一形態例を、図１
により説明する。本システムは、車両の操舵系に連結さ
れて操舵補助トルクを発生するアシストモータ１１（以
下、場合により単にモータ１１という）と、このモータ
１１を駆動回路１２（Ｈブリッジ回路）を介して制御す
る制御回路１３（後述する二つのＭＣＵ３１，３２より
なる制御部）と、車両の電源（バッテリー）１４の出力
をもとにこの制御回路１３に所定電力を供給する定電圧
回路１５（電源回路）と、車両の操舵トルクを検出し操
舵トルクに応じたメイントルク信号とサブトルク信号を
出力するトルクセンサ１６と、異常表示用のランプ１７
と、エンジン回転数を検出する回転センサ１８と、車速
を検出する車速センサ１９とを備える。なお図１におい
て、符号２０で示すものが、電動パワーステアリング装
置のコントロールユニット（以下、場合により単にユニ
ット２０という）であり、本発明の制御装置に相当す
る。

【００１４】また図１において、符号２１で示すもの
は、車両のイグニションスイッチ（ＩＧＳＷ）であり、
本装置においては制御回路１３の起動スイッチとして機
能する。また、符号２２，２３で示すものは、電磁リレ
ー（正確には電磁リレーの接点）であり、これら電磁リ
レーのコイルが制御回路１３によって駆動制御される構
成となっている。電磁リレー２２は、ユニット２０の通
電ラインＬ１（高電位電源ライン）と電源の正極間を開
閉する電源リレーであり、電磁リレー２３は、駆動回路
１２とモータ１１間の通電ラインＬ３を開閉するモータ
リレーである。これら電磁リレーは、装置の非稼働状態
において開状態に維持されて、例えばバッテリー逆接
（車両のバッテリーを反対の極性で接続すること）によ
る大電流の発生等を回避している。また、装置の稼働時
に地絡故障などの異常が起きた場合には、この故障に起
因する大電流の発生やモータの誤動作、或いは回生ロッ
クの回避のために、上記リレーをやはり開状態に切り換
えて各通電ラインＬ１，Ｌ３を遮断する構成となってい
る。なお、ここでいう回生ロックとは、駆動回路１２
（Ｈブリッジ回路）を構成する後述のＦＥＴの短絡故障
（オン故障）などによって、モータのコイルの両端子が
接続された状態となり、モータにいわゆる回生制動力が
発生して、モータに連結されたハンドルが回転操作困難
になるか又は回転操作不能になる現象をいう。そして、
このような回生ロックの問題をリレーによって解決しよ
うとすれば、上記電磁リレー２３のように、Ｈブリッジ
回路とモータ間の通電ラインにリレーを設ける必要があ
る。

【００１５】また、符号２４で示すものは、駆動回路１
２のグランド側に接続されたシャント抵抗であり、この
抵抗２４の電圧降下分に相当する電圧が入力ラインＬ５
によって制御回路１３（後述するＭＣＵ３１，３２）に
入力されている。なお、この入力ラインＬ５から入力さ
れる電圧値は、当然にモータ電流に比例するため、制御
回路１３ではこの電圧値からモータ電流値を検知可能で
ある。また、符号２５で示すものは、ノイズ発生を抑制
するためのノイズフィルタ（例えばチョークコイルより
なるもの）であり、通電ラインＬ１に直列に接続されて
いる。また、符号２６で示すものは、駆動回路１２やシ
ャント抵抗２４などの発熱部に関連する温度を検出する
ためのサーミスタである。なお、駆動回路１２、制御回
路１３（後述するＭＣＵ３１，３２）やその周辺の入出
力回路等、定電圧回路１５、電磁リレー２３、シャント
抵抗２４、チョークコイル２５、サーミスタ２６など
は、ユニット２０内に設けられるユニット部品である。
電磁リレー２２は、この場合ユニット２０外（即ち、車
両側）に設けられているが、ユニット２０内に設けられ
る場合もある。また、図１には示していないが、モータ
１１の電流（以下、場合により単にモータ電流という）
が増大したときに電源をバックアップする電解コンデン
サ等が、通電ラインＬ１に接続されるのが一般的であ
る。

【００１６】ここで、駆動回路１２は、この場合４個の
電界効果トランジスタＳＷ１〜ＳＷ４（以下、ＦＥＴＳ
Ｗ１〜ＳＷ４という）をモータ３１に対してＨブリッジ
形に接続してなるＨブリッジ回路よりなり、このＨブリ
ッジ回路を構成するスイッチング素子である各ＦＥＴＳ
Ｗ１〜ＳＷ４は、後述するＦＥＴ駆動回路３４から出力
されるＰＷＭ駆動信号によって動作する。各ＦＥＴＳＷ
１〜ＳＷ４のこの動作により、モータ１１の各コイル端
子は、前記ＰＷＭ駆動信号に応じたデューティ比で、通
電ラインＬ１（高電位電源ライン）又は通電ラインＬ２
（低電位電源ライン）に断続的に接続される。なお、各
ＦＥＴＳＷ１〜ＳＷ４は、例えば、Ｎチャンネルエンハ
ンスメント型ＭＯＳＦＥＴであり、その構造上、寄生ダ
イオードがドレイン・ソース間に作り込まれている。

【００１７】次に、制御回路１３は、主にモータ制御の
ための演算処理を行うメインＭＣＵ３１（第１処理回
路）と、主に異常監視を行うサブＭＣＵ３２（第２処理
回路）とを備える。また、これらＭＣＵの周辺回路とし
ては、メインＭＣＵ３１から出力されるモータ制御指令
（上段ＰＷＭ信号、下段ＰＷＭ信号、右方向信号、左方
向信号）をＰＷＭ駆動信号に変換するゲートロジック回
路３３及びＦＥＴ駆動回路３４と、ＦＥＴ駆動回路３４
に必要な電源電圧を生成する昇圧電源回路３５と、各Ｍ
ＣＵ３１，３２に対するパワーオンリセット回路として
機能するとともに、メインＭＣＵ３１に対する外部ＷＤ
Ｔ回路としても機能するリセット回路３６と、ＰＷＭ駆
動信号以外の信号入出力のための各種入力回路及び出力
回路とが設けられている。

【００１８】そして入力回路としては、ＩＧＳＷ２１の
端子電圧を検出し、この端子電圧がＨレベルになると
（即ち、ＩＧＳＷ２１がオンすると）各ＭＣＵ３１，３
２に起動信号を入力するＩＧ電圧検出回路３７と、トル
クセンサ１６のメイントルク信号を増幅しモータ制御用
の操舵トルク検出信号としてメインＭＣＵ３１に入力す
るトルク信号増幅回路３８と、トルクセンサ１６のメイ
ントルク信号を処理し異常監視用（フェール用）の操舵
トルク検出信号としてメインＭＣＵ３１に入力するトル
ク信号処理回路３９と、トルクセンサ１６のサブトルク
信号を処理し異常監視用（フェール用）の操舵トルク検
出信号として各ＭＣＵ３１，３２に入力するトルク信号
処理回路４０と、回転センサ１８の出力を処理しモータ
制御用のエンジン回転数検出信号としてメインＭＣＵ３
１に入力する回転信号処理回路４１と、車速センサ１９
の出力を処理しモータ制御用の車速検出信号として各Ｍ
ＣＵ３１，３２に入力する車速信号処理回路４２と、モ
ータ１１の各端子電圧（通電ラインＬ３，Ｌ４の各電
位）を平滑化して異常監視用のモータ端子電圧信号とし
て各ＭＣＵ３１，３２に入力する端子電圧入力回路４３
と、前述したシャント抵抗２４の端子電圧を処理（リッ
プル成分の除去処理等）してモータ制御用及び異常監視
用のモータ電流信号として各ＭＣＵ３１，３２に入力す
る電流検出回路４４と、サーミスタ２６の出力を処理し
て異常監視用の温度信号として各ＭＣＵ３１，３２に入
力する温度入力回路４５とが設けられている。また、ゲ
ートロジック回路３３及びＦＥＴ駆動回路３４以外の出
力回路としては、各ＭＣＵ３１，３２の制御でランプ１
７を点灯させるためのランプ駆動回路４６と、各ＭＣＵ
３１，３２の制御で電源リレー２２とモータリレー２３
をそれぞれ駆動するための電源リレー駆動回路４７及び
モータリレー駆動回路４８とが設けられている。

【００１９】ここで、メインＭＣＵ３１やサブＭＣＵ３
２は、いわゆるＭＣＵ（マイクロコントローラユニッ
ト）と呼ばれるワンチップのＩＣよりなり、いわゆるＣ
ＰＵ，ＲＯＭ，ＲＡＭなどのマイコンの構成要素（図示
省略）や、入力されるアナログ信号をデジタル信号に変
換するＡ／Ｄコンバータ（図示省略）や、内部ＷＤＴ回
路（図示省略）などを含むものであり、図示省略した外
部のクロック回路より入力されるクロック信号に基づい
て動作する。なお、これらＭＣＵ３１，３２の周辺回路
として、適宜設定変更する必要のあるプログラムデータ
や制御上のデータを書き換え可能に記憶するメモリ回路
（例えば、ＥＥＰＲＯＭ）を設けてもよい。これらＭＣ
Ｕ３１，３２は、ＩＧＳＷ２１がオン操作されることに
よって初期化されて起動する。即ち、ＩＧＳＷ２１がオ
ンすると、前述した起動信号がＭＣＵ３１，３２に入力
されるとともに、ＩＧＳＷ２１を介して定電圧回路１５
にバッテリ２２の出力電圧が供給され、定電圧回路１５
の出力電圧（Ｖｄｄ）が立ち上がり、これに応じてリセ
ット回路３６からリセット信号がＭＣＵ３１，３２に入
力されるため、各ＭＣＵ３１，３２がリセットされて起
動する。

【００２０】そして各ＭＣＵ３１，３２は、起動する
と、異常が検出されていない正常状態である限り、電源
リレー２２やモータリレー２３をオンする制御を実行す
る。また、起動したメインＭＣＵ３１は、正常状態であ
る限り、モータ１１の通常の電流制御を行う。即ち、ト
ルク信号増幅回路３８からの入力信号により検知される
操舵トルクの検出値、回転信号処理回路４１からの入力
信号により検知されるエンジン回転数の検出値、及び車
速信号処理回路４２からの入力信号により検知される車
速の検出値に応じた最適な操舵補助トルクを発生させる
べく、前記各検出値に応じたモータ電流の目標値（目標
電流値）を演算し、この目標電流値と電流フィードバッ
ク値（電流検出回路４４からの入力値）に基づくモータ
制御指令（上段ＰＷＭ信号、下段ＰＷＭ信号、右方向信
号、左方向信号）を生成し、このモータ制御指令をゲー
トロジック回路３３に対して更新して出力する処理を、
所定周期で繰り返し実行する。なお、モータ制御指令に
おける上段ＰＷＭ信号は、上流側のＦＥＴ（ＳＷ１，Ｓ
Ｗ３）のＰＷＭ駆動のためのデューティ比を指定する信
号であり、下段ＰＷＭ信号は、下流側のＦＥＴ（ＳＷ
２，ＳＷ４）のＰＷＭ駆動のためのデューティ比を指定
する信号である。また、右方向信号や左方向信号は、モ
ータ１１の通電方向、即ち四つのＦＥＴのうちＳＷ１及
びＳＷ４を駆動するのか、又はＳＷ３及びＳＷ２を駆動
するのかを指定する信号である。

【００２１】また、メインＭＣＵ３１は、上述したモー
タ制御のための処理の他に、入出力部の異常を監視し、
異常検出時には異常対応処理を実行するフェールセーフ
機能を有する。例えば、電源電圧（例えば、ノイズフィ
ルタ２５の後流側電圧ＶＲ）が許容範囲を超えたか否か
を所定周期で監視し、許容範囲を超えた場合には、各Ｆ
ＥＴの駆動を強制停止する（前述の目標電流値に無関係
に各ＦＥＴをオフ状態に維持する）とともに各リレー２
２，２３をオフするアシスト停止処理を実行する。ま
た、端子電圧入力回路４３から入力されるモータ端子電
圧信号に基づいて、モータ駆動回路１２におけるＦＥＴ
の短絡故障や天絡又は地絡故障の発生を判定し、故障発
生が判定された場合には、同様のアシスト停止処理を実
行する。また、電流検出回路４４から入力されるモータ
電流信号に基づいて、モータ１１の過電流や、モータ１
１等の過熱状態を判定し、異常な過電流や過熱状態と判
定した場合には、同様のアシスト停止処理を実行する。
また、温度入力回路４５から入力される温度信号に基づ
いて、回路部品（例えば、各ＦＥＴやリレー２３）やそ
の半田付け部分等の過熱状態を判定し、異常な過熱状態
と判定した場合には、同様のアシスト停止処理を実行す
るといったフェールセーフ機能を実現する。なお、この
ような入出力部の異常検出時の異常対応処理としては、
上述したアシスト停止処理の代わりに、例えば過熱状態
を回避するための電流制限等を行ってもよい。また、上
述したアシスト停止処理や電流制限等の対応に加えて、
ランプ駆動回路４６を介してランプ１７を点灯（又は点
滅）させ、ユーザに異常を報知する動作を実行してもよ
い。

【００２２】一方、サブＭＣＵ３２は、モータ制御のた
めの演算処理は実行しないが、メインＭＣＵ３１と同様
に入出力部の異常を監視し、異常検出時にはやはり同様
の異常対応処理を実行するフェールセーフ機能を有す
る。即ち、入力部と出力部の２重監視が二つのＭＣＵ３
１，３２（即ち、二つのＣＰＵ）によって実現されてい
る。なお、各ＭＣＵ３１，３２による異常監視は当然に
それぞれ別個に行われ、何れか一方のＭＣＵが異常を検
出すれば、所定の異常対応処理が実行される構成となっ
ている。例えば、図１における信号ラインＬ６，Ｌ７
（サブＭＣＵ３２からリレー駆動回路４７，４８やゲー
トロジック回路３３への信号ライン）の電圧が、サブＭ
ＣＵ３２の制御でアクティブになると、メインＭＣＵ３
１側の同様の信号ラインである信号ラインＬ８，Ｌ９や
前述したモータ制御指令の状態に無関係に、各リレー駆
動回路４７，４８が各リレー２２，２３をオフするとと
もに、ゲートロジック回路３３が各ＦＥＴのゲートを全
てオフする信号を出力するように、各リレー駆動回路４
７，４８やゲートロジック回路３３の構成が設定されて
いる。いいかえると、二つのＭＣＵ３１，３２が両方と
もモータ１１の通電を許可している状態（アシスト停止
処理を指令していない状態）でなければ、モータ１１の
駆動が実行されない構成となっている。また、ランプ駆
動回路４６は、メインＭＣＵ３１からの信号ラインＬ１
０と、サブＭＣＵ３２からの信号ラインＬ１１のうち、
いずれかの信号ラインの電圧がアクティブになると、ラ
ンプ１７を点灯（又は点滅）させる構成（例えば、ＯＲ
回路よりなる構成）となっている。

【００２３】また、各ＭＣＵ３１，３２は、図示省略し
た内部ＷＤＴ回路（例えば、規定時間内に各処理を終了
しないと、異常と判定してＣＰＵをリセットする回路）
によって自身の異常をそれぞれ自己監視するとともに、
以下の如く相互に異常監視する構成となっている。即
ち、各ＭＣＵ３１，３２は、図１に示すように双方向の
通信ラインＬ１２（例えば、単方向シリアルデータ伝送
が可能な伝送路を逆向きに二つ設けてなるもの）で接続
されている。そして、送信要求が発生していないとき
は、図３（ａ）に示すように、メインＭＣＵ３１が自身
が正常であることを示す所定のデータを含む信号（メイ
ン正常）を例えば５ｍｓｅｃ毎に１回送信し、同様にサ
ブＭＣＵ３２が自身が正常であることを示す所定のデー
タを含む信号（サブ正常）を例えば５ｍｓｅｃ毎に１回
送信する。また、各ＭＣＵ３１，３２は、所定周期毎に
（例えば１ｍｓｅｃ毎の更新タイミングで）更新するタ
イマ（監視タイマ）を内蔵しており、それぞれが起動後
に例えば図２に示すような処理を実行して相手方のＭＣ
Ｕの異常（暴走等）を判定する。

【００２４】まず、図２におけるステップＳ１で、通信
ラインＬ１２を介してデータが受信されたか否か判定
し、受信された場合は、ステップＳ２でそのデータが前
記メイン正常又はサブ正常に相当する正常なものである
か否か判定する。そして、受信したデータが正常である
場合には、ステップＳ３で監視タイマをリセットし、次
の更新タイミングでステップＳ１から処理を繰り返す。
一方、ステップＳ１又はＳ２で判定結果が否定的な場合
（即ち、正常なデータが受信できていないときであり、
通信中の状態含む）には、ステップＳ４で監視タイマの
値を所定周期分（例えば１ｍｓｅｃ分）増加させ、ステ
ップＳ５で監視タイマがタイムアップしたか否か（即
ち、規定の満了時間、例えば２０ｍｓｅｃに到達したか
否か）判定し、タイムアップしていれば、ステップＳ６
に進んで異常確定処理を行う。一方、タイムアップして
いなければ、次の更新タイミングでステップＳ１から処
理を繰り返す。

【００２５】ここで、ステップＳ６の異常確定処理で
は、前述の異常対応処理（例えば、前述したアシスト停
止処理）を実行するとともに、相手方のＭＣＵの異常を
検知したことを示す異常検知信号を、この場合図１に示
す信号ラインＬ１３又はＬ１４を介して相手方のＭＣＵ
に送信し続ける（即ち、異常を検知したＭＣＵがリセッ
トされるまで継続的に送信される）。そして、上記異常
検知信号を受信する側のＭＣＵは、異常から正常に復帰
しても上記異常検知信号を受信することによって異常対
応処理を実行し、上記異常検知信号を受信している限
り、この異常対応処理を継続する。このため、異常とな
った一方のＭＣＵが例えば内部ＷＤＴ回路の働きで再起
動し、仮に正常状態に戻ったとしても、他方のＭＣＵが
上記異常検知信号を出力しているために、その後は両方
のＭＣＵが異常対応処理（例えば、前述したアシスト停
止処理）を実行している状態が継続され、例えばモータ
駆動が確実に停止された安全な状態が維持される。そし
てこの状態は、リセット回路３６によるパワーオンリセ
ットによって各ＭＣＵ３１，３２が同時にリセットされ
たとき（即ち本例では、ＩＧＳＷ２１が再度オン操作さ
れたとき）にのみ解除されて、異常要因が無くなってい
れば正常状態に復帰する。なお、図３（ｂ）は、メイン
ＭＣＵ３１が暴走した場合の通信動作の一例を示してい
る。この場合、メインＭＣＵ３１が暴走してメイン正常
の信号が送信されなくなり、規定時間（例えば、２０ｍ
ｓｅｃ）が経過した時点で、サブＭＣＵ３２が前述の処
理でこれを検知し、メインＭＣＵ３１が暴走したことを
示すデータ（メイン暴走検知）を通信ラインＬ１２から
送信している状況を示している。このように異常検知信
号は、上述したような別個の信号ラインＬ１３，Ｌ１４
によって送信されてもよいが、このメイン暴走検知の信
号のように、通信ラインＬ１２を介して送信される信号
であってもよい。

【００２６】次に、リセット回路３６について説明す
る。リセット回路３６は、信号ラインＬ１５を介してサ
ブＭＣＵ３２に対してリセット信号（ＲＥＳＥＴ１）を
出力可能であり、信号ラインＬ１６を介してメインＭＣ
Ｕ３１に対してリセット信号（ＲＥＳＥＴ２）を出力可
能なもので、本発明のパワーオンリセット回路及び外部
ウオッチドッグタイマ回路に相当する。このリセット回
路３６は、ＩＧＳＷ２１のオン操作によって定電圧回路
１５の出力が立ち上がると、各リセット信号（ＲＥＳＥ
Ｔ１，ＲＥＳＥＴ２）を両方とも所定期間だけアクティ
ブとして、各ＭＣＵ３１，３２をリセットするパワーオ
ンリセット回路としての機能を有する。また、信号ライ
ンＬ１７を介してメインＭＣＵ３１から例えば周期的に
送信されるＷＤＴクリアパルスが、例えば許容周期範囲
内で周期的に受信されない場合には、メインＭＣＵ３１
の異常が発生したとしてリセット信号（ＲＥＳＥＴ２）
のみを所定期間だけアクティブとして、メインＭＣＵ３
１のみをリセットする外部ウオッチドッグタイマ回路と
しての機能も有する。この結果、メインＭＣＵ３１（演
算部）の異常は、このリセット回路３６（外部ウオッチ
ドッグタイマ回路）とサブＭＣＵ３２によって２重監視
されることになる。

【００２７】次に、ユニット２０の構造（回路の特徴的
構造含む）について説明する。ユニット２０は、ユニッ
トの外壁を構成するとともに、基板の支持部材及び放熱
部材としても機能する例えばアルミ製の放熱ケース（図
示省略）と、アルミなどを基材とする金属基板（図示省
略）と、通常のプリント基板である絶縁基板（図示省
略）と、放熱ケースの開口側を覆うカバー（図示省略）
とよりなる。そして、放熱ケース内に金属基板と絶縁基
板を順次積層状態に取り付けて例えばバラ端子によって
相互に接続し、放熱ケースの開口側にカバーを取り付け
た構造となっている。ここで、例えば金属基板には、高
い放熱性が必要とされる駆動回路１２（各ＦＥＴ含む）
やシャント抵抗２４、及びこれら発熱源に関連する温度
を計測するサーミスタ２６が実装される。一方、絶縁基
板には、各ＭＣＵ３１，３２を含むそれ以外の全ての回
路要素（金属基板に実装されないもの）や外部配線のた
めのコネクタが実装される。そして本例の場合、上記絶
縁基板に実装される回路要素のうち、図１に示す定電圧
回路１５、リセット回路３６、昇圧電源回路３５、ゲー
トロジック３３、及びＦＥＴ駆動回路３４が、図１にお
いて一点鎖線で示すように、上記絶縁基板上に実装され
た一つのＡＳＩＣのチップによって構成されている。な
おここで、定電圧回路１５は、本発明における第１処理
回路及び第２処理回路の電源回路に相当し、リセット回
路３６は、外部ウオッチドッグタイマ回路及びパワーオ
ンリセット回路に相当し、ゲートロジック３３及びＦＥ
Ｔ駆動回路３４は、第１処理回路の演算処理に応じてモ
ータ駆動回路を駆動する出力回路に相当する。

【００２８】以上説明した制御装置（ユニット２０）を
含むパワーステアリングシステムによれば、次のような
効果が得られる。即ち、入出力部の２重監視が二つの処
理回路（メインＭＣＵ３１とサブＭＣＵ３２）によって
行われるとともに、演算部（メインＭＣＵ３１）の２重
監視がサブＭＣＵ３２と外部ＷＤＴ回路（リセット回路
３６）によって行われ、図４（ｂ）に示すフェールセー
フコンセプトが実現されるため、ＥＰＳの信頼性を十分
高く確保できる。しかも、外部ＷＤＴ回路が１個だけ
（即ち、メインＭＣＵ３１に対してだけ）設けられた構
成であるため、回路構成が比較的簡素となり、大幅なコ
ストアップや大型化が回避される。特に本例の場合に
は、パワーオンリセット回路の機能を併せ持つリセット
回路３６によって外部ＷＤＴ回路が構成されており、上
記外部ＷＤＴ回路を設けるための部品点数増加は全くな
いから、既述した特開平５−９７０４２号公報に開示さ
れた装置構成（外部ＷＤＴ回路を持たない構成）に対し
ても、基本的な部品点数増加は全くなく、従来に対する
コストアップ等は極めて僅かに抑制できる。

【００２９】また本実施の形態では、各ＭＣＵ３１，３
２が、双方向の通信ラインＬ１２で接続され、所定周期
毎にそれぞれが正常であることを示すデータを互いに送
受信し、所定のデータが所定時間内に受信できなかった
場合、相手方のＭＣＵが異常であると判断して、異常対
応処理を実行する。このため、図４（ｂ）に示す２重監
視に加えて、図４（ａ）に示す相互監視が実現される。
またこの場合の相互監視は、二つのＭＣＵ間で送受信さ
れる信号の周期のみならず、信号の内容（即ちデータ）
が所定のデータであるか否かをも監視するものであるた
め、より確実にＭＣＵの異常発生を検出することができ
る。例えば、偶然許容範囲の周期で信号が発生しても、
所定のデータでなければ異常として検出される。このた
め、各ＭＣＵの異常をより確実に検出して異常対応処理
を的確に実行し、ユニット２０のフェールセール機能ひ
いてはＥＰＳの信頼性をより高めることができる。

【００３０】また、本実施の形態では、各ＭＣＵ３１，
３２が、相手方のＭＣＵが異常であると判断した場合、
相手方の異常を検知したことを示す異常検知信号を相手
方に対して送信し続け、この異常検知信号を受信してい
る場合は、異常から正常に復帰しても異常対応処理を実
行し続け、各ＭＣＵ３１，３２がリセット回路３６のパ
ワーオンリセット機能によって同時にリセットされた場
合にのみ通常動作に復帰する。このため、異常対応が確
定しない状況が続く恐れがなくなる。また、本実施の形
態では、各ＭＣＵ３１，３２が、自身の異常を検出する
内部ウオッチドッグタイマ回路をそれぞれ有する。この
ため、図４（ｂ）に示す２重監視に加えて、図４（ａ）
に示す相互監視と自己監視が実現され、さらなる信頼性
向上が図れる。

【００３１】また、本実施の形態では、メインＭＣＵ３
１の演算処理に応じてモータ駆動回路１２を駆動する出
力回路（ゲートロジック回路３３、ＦＥＴ駆動回路３
４）と、外部ウオッチドッグタイマ回路及びパワーオン
リセット回路（リセット回路３６）と、各ＭＣＵ３１，
３２の電源回路（定電圧回路１５）とが、一つのＡＳＩ
Ｃによって構成されている。このため、高い信頼性が確
保された構成でありながら、部品点数が減り、さらなる
装置の小型化及びコストダウンが実現できる。また、回
路基板上の配線が減り、耐ノイズ性が向上するなどの利
点が得られる。さらに、ゲートロジック回路３３及びＦ
ＥＴ駆動回路３４を、別部品（いわゆるディスリート部
品）で構成する場合に比べて、低コストかつ小スペース
でＩＣチップ内に構成でき、しかも前記ＦＥＴＳＷ１〜
ＳＷ４のゲート駆動立上り時の突入電流耐性を十分に確
保できる。このため、モータ駆動回路１２の所望の電流
立上り特性が容易に確保できるとともに、ゲートロジッ
ク回路３３及びＦＥＴ駆動回路３４を低コストかつ小型
なものとして、この点からも装置の小型化及びコストダ
ウンが図れる。

【００３２】なお、本発明は上記形態例の態様に限られ
ず、各種の態様があり得ることはいうまでもない。例え
ば、サブＭＣＵ３２が、上述した相互監視や前述した入
出力部の異常監視の処理以外にも、次のような異常監視
処理を実行する構成としてもよい。例えば、図１に示さ
ない信号ラインによって、各種制御情報（電流指令の状
態を示す信号等）がメインＭＣＵ３１からサブＭＣＵ３
２に適宜送信され、サブＭＣＵ３２では、例えばこの制
御情報と入出力部の情報（例えばトルク信号処理回路４
０から入力される信号、或いは電流検出回路４４から入
力される信号）とを照らし合わせることによって、メイ
ンＭＣＵ３１における演算処理が適正になされているか
否かを判定し、不適正であると判定した場合には、メイ
ンＭＣＵ３１に異常が発生したとして、前述した異常対
応処理等を実行する構成でもよい。また本発明は、二つ
の処理回路と一つの外部ＷＤＴ回路よりなる２ＣＰＵ＋
１ＷＤＴの構成（図４（ｂ）に示す２重監視が達成でき
るもの）が基本であり、求められている信頼性の程度等
によっては、二つの処理回路間の相互監視や内部ＷＤＴ
回路による異常監視の構成は不要である。

【００３３】また、本発明における異常対応処理は、検
出された異常内容や異常を検出した回路の種類に応じ
て、具体的処理内容が異なることも当然にあり得る。例
えば、前記形態例において、サブＭＣＵ３２がメインＭ
ＣＵ３１の異常を検出したときには、いわゆるセルフア
シスト等の不具合を確実に回避するために、前述のアシ
スト停止処理（モータの通電を停止する処理）を含む処
理を確実に行い、逆にメインＭＣＵ３１がサブＭＣＵ３
２の異常を検出したとき（メインＭＣＵ３１は正常であ
るとき）には、即座にセルフアシスト等の不具合が発生
するわけではないので、例えばランプ１７を点滅させて
走行の停止と速やかな修理をユーザに促す警報処理のみ
を行う態様でもよい。また、図１に示す構成において、
電磁リレー２２（電源リレー）は、モータ駆動回路１２
とグランド間の通電ラインＬ２に設けられていてもよ
く、また、電磁リレー２３（モータリレー）は、モータ
駆動回路１２とモータ１１間の他方の通電ラインＬ４に
設けられていてもよい。また、電磁リレー２３は必ずし
も必要ではなく、前述した回生ロックが問題とならない
場合（例えば、モータ１１と操舵系との間にクラッチが
設けられ、モータ１１と操舵系の連結が適宜解除できる
場合等）には、不要である。

【００３４】

【発明の効果】本発明によれば、入出力部の２重監視が
二つの処理回路（第１処理回路及び第２処理回路）によ
って行われるとともに、演算部（第１処理回路）の２重
監視が第２処理回路と外部ＷＤＴ回路によって行われ、
図４（ｂ）に示すフェールセーフコンセプトが実現され
るため、ＥＰＳの信頼性を十分高く確保できる。しか
も、外部ＷＤＴ回路が１個だけ設けられた構成であるた
め、回路構成が比較的簡素となり、大幅なコストアップ
や大型化が回避される。

【図面の簡単な説明】

【図１】電動パワーステアリングシステムの回路構成を
示す図である。

【図２】処理回路間の相互監視の処理を示すフローチャ
ートである。

【図３】処理回路間の相互監視のための信号送受信動作
を説明する図である。

【図４】フェールセーフコンセプトを示す図である。

【符号の説明】

１１ アシストモータ １２ モータ駆動回路 １３ 制御回路 １５ 定電圧回路（電源回路） １６ トルクセンサ ２０ コントロールユニット（制御装置） ３１ メインＭＣＵ（第１処理回路） ３２ サブＭＣＵ（第２処理回路） ３３ ゲートロジック回路（出力回路） ３４ ＦＥＴ駆動回路（出力回路） ３６ リセット回路（外部ＷＤＴ回路、パワーオンリセ
ット回路） ＳＷ１〜ＳＷ４ ＦＥＴ（スイッチング素子） Ｌ１２ 通信ライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 多田 剛 京都市下京区塩小路通堀川東入南不動堂町 801番地 オムロン株式会社内 Ｆターム(参考） 3D032 CC32 CC35 CC39 DA15 DA23 DA49 DD10 GG01 3D033 CA03 CA13 CA16 CA31 CA33 5H571 AA03 CC02 HA04 HA09 HC03 JJ03 KK05 LL14 LL22 LL45 MM02 MM08

Claims (6)

【特許請求の範囲】
1. 【請求項１】 車両の操舵系に連結されたアシストモー
   タにより操舵補助トルクを発生させる電動パワーステア
   リングの制御装置であって、 前記アシストモータの各コイル端子を高電位電源ライン
   又は低電位電源ラインに切り替え可能に接続するスイッ
   チング素子を含むモータ駆動回路と、 前記操舵補助トルクが車両の操舵トルクの検出値を含む
   検出値に対応した値になるように、前記モータ駆動回路
   を介して前記アシストモータの電流を制御するための演
   算処理を行うとともに、入出力部の異常を監視し、異常
   検出時には異常対応処理を実行する第１処理回路と、 前記第１処理回路の異常及び入出力部の異常を監視し、
   異常発生時に異常対応処理を実行する第２処理回路と、 前記第１処理回路の異常を検出して前記第１処理回路に
   リセット信号を入力するする外部ウオッチドッグタイマ
   回路と、 電源投入時に前記第１処理回路及び第２処理回路にリセ
   ット信号を入力するパワーオンリセット回路とを有する
   ことを特徴とする電動パワーステアリングの制御装置。
2. 【請求項２】 前記第１処理回路及び第２処理回路は、
   双方向の通信ラインで接続され、所定周期毎にそれぞれ
   が正常であることを示す所定のデータを互いに送受信
   し、所定のデータが受信できなかった場合、或いは所定
   のデータが所定時間内に受信できなかった場合、相手方
   の処理回路が異常であると判断して、異常対応処理を実
   行することを特徴とする請求項１記載の電動パワーステ
   アリングの制御装置。
3. 【請求項３】 前記第１処理回路及び第２処理回路は、
   相手方の処理回路が異常であると判断した場合、相手方
   の処理回路の異常を検知したことを示す異常検知信号を
   相手方の処理回路に対して送信し続け、前記異常検知信
   号を受信している場合は、異常から正常に復帰しても異
   常対応処理を実行し続け、前記第１処理回路及び第２処
   理回路が前記パワーオンリセット回路によって同時にリ
   セットされた場合にのみ通常動作に復帰することを特徴
   とする請求項２記載の電動パワーステアリングの制御装
   置。
4. 【請求項４】 前記異常対応処理には、アシストモータ
   の通電を停止する処理が含まれていることを特徴とする
   請求項１乃至３の何れかに記載の電動パワーステアリン
   グの制御装置。
5. 【請求項５】 前記第１処理回路及び第２処理回路は、
   それぞれの処理回路自身の異常を検出する内部ウオッチ
   ドッグタイマ回路を有することを特徴とする請求項１乃
   至４の何れかに記載の電動パワーステアリングの制御装
   置。
6. 【請求項６】 前記第１処理回路の演算処理に応じて前
   記モータ駆動回路を駆動する出力回路と、前記外部ウオ
   ッチドッグタイマ回路と、前記パワーオンリセット回路
   と、前記第１処理回路及び第２処理回路の電源回路と
   が、一つのＩＣチップによって構成されていることを特
   徴とする請求項１乃至５の何れかに記載の電動パワース
   テアリングの制御装置。