JP4821144B2

JP4821144B2 - 電動パワーステアリング装置の制御方法及び制御装置

Info

Publication number: JP4821144B2
Application number: JP2005070738A
Authority: JP
Inventors: 康継野村
Original assignee: NSK Ltd
Current assignee: NSK Ltd
Priority date: 2005-03-14
Filing date: 2005-03-14
Publication date: 2011-11-24
Anticipated expiration: 2025-03-14
Also published as: JP2006248462A

Description

本発明は、車両の操舵系にモータによる操舵補助力を付与するようにした電動パワーステアリング装置の制御方法及び装置に関し、特に主ＣＰＵ（ＭＣＵ(Micro Controller Unit)を含む）及び隷属ＣＰＵ等の複数のＣＰＵで構成されるシステムの動作クロック周波数が相違していても、初期診断中に同期化することにより複数ＣＰＵの協調動作の誤動作を防止するようにした電動パワーステアリング装置の制御方法及び制御装置に関する。

車両のステアリング機構をモータの回転力で補助的に負荷付勢する電動パワーステアリング装置は、モータの駆動力を減速機を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に補助負荷を付勢するようになっている。

かかる従来の電動パワーステアリング装置は、アシストトルク（操舵補助トルク）を正確に発生させるため、モータ電流のフィードバック制御を行っている。このフィードバック制御は、電流指令値とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものである。また、モータ印加電圧の調整は、一般的にパルス幅変調（ＰＷＭ）制御のデュ−ティ比の調整で行っている。

ここで、電動パワーステアリング装置の一般的な構成を図９に示して説明する。操向ハンドル１のコラム軸２は減速ギア３、ユニバーサルジョイント４Ａ及び４Ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、操向ハンドル１の操舵トルクを検出するトルクセンサ１０が設けられており、操向ハンドル１の操舵力を補助するモータ２０が、減速ギア３を介してコラム軸２に連結されている。電動パワーステアリング装置を制御するコントロールユニット３０には、バッテリ１４から電力が供給されると共に、イグニションキー１１からイグニション信号が供給され、コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴと車速センサ１２で検出された車速Ｖとに基づいてアシスト指令の操舵補助指令値Ｉの演算を行い、演算された操舵補助指令値Ｉに基づいてモータ２０に供給する電流を制御する。

コントロールユニット３０は、主としてＣＰＵで構成されるが、そのＣＰＵの内部においてプログラムで実行される一般的な機能を図１０に示して、コントロールユニット３０の機能及び動作を説明する。

トルクセンサ１０で検出されて入力される操舵トルクＴは、位相補償器３１で位相補償され、位相補償された操舵トルクＴＡが操舵補助指令値演算器３２に入力され、車速センサ１２で検出された車速Ｖも操舵補助指令値演算器３２に入力される。操舵補助指令値演算器３２は、入力された操舵トルクＴＡ及び車速Ｖに基づいてモータ２０に供給する電流の制御目標値である操舵補助指令値Ｉを決定する。操舵補助指令値Ｉは減算器３０Ａに入力されると共に、応答速度を高めるためのフィードフォワード系の微分補償器３４に入力され、減算器３０Ａの偏差（Ｉ−ｉ）は比例演算器３５に入力されると共にフィードバック系の特性を改善するための積分演算器３６に入力され、その各出力は加算器３０Ｂに入力される。微分補償器３４の出力も加算器３０Ｂに加算入力され、加算器３０Ｂでの加算結果である電流制御値Ｅが、モータ駆動信号としてモータ駆動回路３７に入力される。モータ２０のモータ電流値ｉはモータ電流検出回路３８で検出され、モータ電流検出値ｉは減算器３０Ａに入力されてフィードバックされる。モータ駆動回路３７には、リレー接点１３を経てバッテリ１４から電力が供給されている。

次に、モータ駆動回路３７の構成例を図１１に示して説明すると、モータ駆動回路３７は加算器３０Ｂからの電流制御値Ｅに基いてＰＷＭ信号及び電流方向信号に変換する変換部３７１と、Ｈブリッジ構成の電界効果トランジスタ（ＦＥＴ）ＦＥＴ１〜ＦＥＴ４の各ゲートを駆動するＦＥＴゲート駆動回路３７２と、４個のＦＥＴ１〜ＦＥＴ４でＨ字状に接続・構成されたＨブリッジ回路３７３と、バッテリ１４のＨブリッジ回路３７３への電力供給をＯＮ／ＯＦＦする電源リレーのリレー接点１３と、ＦＥＴゲート駆動回路３７２の電圧を昇圧する昇圧電源３７４と、Ｈブリッジ回路３７３に接続された電流検出のための低抵抗のシャント抵抗Ｒ１、Ｒ２とで構成されている。

ＦＥＴ１及びＦＥＴ２は、電流制御値Ｅに基いて決定されるデューティ比Ｄ１のＰＷＭ（パルス幅変調）信号によってＯＮ／ＯＦＦされ、実際にモータ２０に流れる電流Ｉｒの大きさが制御される。また、ＦＥＴ３及びＦＥＴ４は、デューティ比Ｄ１の小さい領域では所定１次関数式（ａ，ｂを定数としてＤ２＝ａ・Ｄ１＋ｂ）で定義されるデューティ比Ｄ２のＰＷＭ信号で駆動され、デューティ比Ｄ２も１００％に達した以降、ＰＷＭ信号の符合により決定されるモータ２０の回転方向に応じてＯＮ／ＯＦＦされる。Ｈブリッジ回路３７３にはシャント抵抗Ｒ１、Ｒ２が接地されており、シャント抵抗Ｒ１、Ｒ２にモータ電流検出回路３８が接続され、これによってモータ電流ｉを検出するようになっている。

このように、従来は１つのＣＰＵで操舵トルクＴやモータ電流ｉに基づいて電流指令値を演算し、その電流指令値に基づいてモータ２０を駆動制御していた。この場合、決定したモータ電流駆動方向に対して、ハードロジックや別のＣＰＵで操舵トルクＴに基づいて操舵トルク方向信号を生成し、この操舵トルク方向信号とモータ駆動方向とが一致した場合のみモータを駆動していた。そして、モータ駆動系の異常を検出する際に、検出してから異常を確定するまでの時間が一定であり、常に正確なものではなかった。

また、従来は１つのＣＰＵに外付けのＷＤＴ（Watch Dog Timer）を設けて、ＣＰＵからクリアパルスをＷＤＴへ入力することによりＣＰＵの暴走を監視していた。予め定められた時間内にクリアパルスが入力されない場合には、ＷＤＴよりリセット信号をＣＰＵへ出力し、ＣＰＵを再起動させていた。外付けのＷＤＴを用いてＣＰＵの暴走を監視する場合は、プログラムが正常に動作しないことによりＣＰＵに暴走が発生し、ＷＤＴからのリセット信号により再起動するようにしている。しかし、再度同様な場所でプログラムが暴走を引き起こしてしまうような故障の場合、モータの出力状態と停止状態とが交互に発生し、ドライバに対して不快な状態を引き起こしていた。

従来安全性と信頼性を高めるために２つのＣＰＵを備えたシステムも存在し、このような２つのＣＰＵを具備したシステムでは、１つのＣＰＵが制御演算し、もう一方のＣＰＵがそれを監視する場合、監視しているＣＰＵが正常に動作していることを確認するために、２つのＣＰＵが相互にＣＰＵの暴走を監視する必要がある。また、２つのＣＰＵを用いたシステムで相互にパルス信号を送受信してＣＰＵの暴走を監視する場合、プログラム自身が正常に動作せずに、監視のためのパルスだけを出力し続けて暴走を検出できなかったり、ノイズによって正常に出されているパルス信号を誤って計測して誤検出する場合があった。

上述のような問題を解決する制御装置として、特開２００１−１８８１９（特許文献１）に開示するものがあるが、入力部、出力部及び演算部の異常監視がそれぞれ１つの回路によってのみ行われている構成であるため、その回路自身が異常を起こして異常監視の機能が不能になった場合には、異常の発生が看過される可能性があるので、フェールセーフの点で十分とはいえなかった。例えば万が一、ＷＤＴによって検出できない処理回路の異常が発生し、入力部又は出力部の異常監視機能が不能になった場合、或いは万が一、ＷＤＴと処理回路の両者が同時に異常になった場合には、異常の発生が認識されない恐れがある。そのため、入力部、出力部及び演算部の異常監視を２つの別個の回路によって２重に行う構成が望まれるが、処理回路とＷＤＴをそれぞれ１個だけ備える構成であるため、２重監視を実現することができなかった。

また、特開２００３−２６０２４（特許文献２）では、モータ制御のための演算処理と入出力部の異常監視を行うメインＭＣＵ（主ＣＰＵ）と、メインＭＣＵ及び入出力部の異常監視を行うサブＭＣＵ（隷属ＣＰＵ）と、メインＭＣＵの異常監視を行う外部ＷＤＴとを設け、外部ＷＤＴやＨブリッジ駆動用の出力回路等を１つのＡＳＩＣ（特定用途向けＩＣ）としており、フェールセーフ機能を信頼性高く実現し、しかも回路構成が比較的簡素になっている。

しかし、特許文献２に示される制御装置では、２つの処理回路である主ＣＰＵ及び隷属ＣＰＵの相互監視と自己監視用のＷＤＴとによる監視において、各々のＣＰＵ（ＭＣＵ）動作クロック周波数の相違による同期のずれが発生してしまう問題がある。
特開２００１−１８８１９特開２００３−２６０２４

上述のように従来装置では、いずれも複数のＣＰＵで構成される電動パワーステアリング装置の制御装置において、各ＣＰＵの動作クロック周波数が相違する場合、ＣＰＵの起動直後から同期のズレが発生する。この場合、従来技術で示されるようにＣＰＵ間で情報の授受を行う必要性のあるシステムの診断を実施する場合、個々のＣＰＵが動作クロック周波数の相違等により同期がとられていない場合、診断によって同期のズレに起因する異常の誤検出をする可能性がある。

本発明は上述のような事情からなされたものであり、本発明の目的は、主制御部（ＣＰＵ若しくはＭＣＵ、ＭＰＵ（Micro Processor Unit）等）及び隷属制御部（ＣＰＵ若しくはＭＣＵ、ＭＰＵ等）を具備した複数の制御部で構成されるシステムの動作クロック周波数が相違していても、複数の制御部協調動作の誤作動を防止し、安全性及び信頼性を向上した電動パワーステアリング装置の制御方法及び制御装置を提供することにある。

本発明は、ステアリングシャフトに発生する操舵トルク及び車速信号に基づいて電流指令値を演算する電流指令値演算部と、モータの電流値及び前記電流指令値に基づいてステアリング機構に操舵補助力を付与する前記モータを駆動制御する駆動制御部とを具備すると共に、前記電流指令値演算部及び駆動制御部が相互に通信可能な主制御部及び隷属制御部で構成されている電動パワーステアリング装置の制御方法に関し、本発明の上記目的は、特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させ、前記モータを駆動する回路系に充電回路を設け、前記充電回路の充電電圧に基づいて前記特定条件の成立を行うようになっていることにより、或いは、特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させ、前記駆動制御部の検出温度若しくは推定温度が所定値となったときに前記特定条件の成立を行うようになっていることにより達成される。

本発明は、ステアリングシャフトに発生する操舵トルク及び車速信号に基づいて電流指令値を演算する電流指令値演算部と、モータの電流値及び前記電流指令値に基づいてステアリング機構に操舵補助力を付与する前記モータを駆動制御する駆動制御部とを具備すると共に、前記電流指令値演算部及び駆動制御部が相互に通信可能な主制御部及び隷属制御部で構成されている電動パワーステアリング装置の制御装置に関し、本発明の上記目的は、特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させる同期化手段を具備し、前記モータを駆動する回路系に充電回路を設けると共に、前記充電回路の充電電圧を検出する検出手段を設け、前記検出手段の検出に基づいて前記特定条件の成立を行うようになっていることにより、或いは、特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させる同期化手段を具備し、前記駆動制御部に温度検出手段若しくは温度推定手段を設け、検出温度若しくは推定温度が所定値となったときに前記特定条件の成立を行うようになっていることにより達成される。

本発明によれば、複数のＣＰＵで構成されるシステムの動作クロック周波数が相違していても、各々のＣＰＵで認識可能であるか、主となるＣＰＵから隷属ＣＰＵへ何らかの形態で通知することが可能な機能を持たせることにより同期化させているので、複数のＣＰＵ間の協調動作による誤動作を防止することができる。

本発明は、複数の制御部（以下、「ＣＰＵ」とするが、ＭＣＵやＭＰＵ等も含む）で構成されるシステムの作動クロック周波数が相違していても、ハードウェアの特定条件が成立したことを契機として、２以上のＣＰＵで実施される処理の前段階で同期化を行うようにしているので、複数のＣＰＵ間の協調動作による誤動作を防ぐことができ、かかる同期化後に処理を実行する。同期化処理は、電動パワーステアリング装置がアシストを発生させていない初期診断中に行い、ハードウェアの特定条件成立は、各ＣＰＵで認識可能であるか、或いは主ＣＰＵから隷属ＣＰＵへ何らかの形態で通知することが可能な機能を種々持たせることで可能である。

本発明では、入出力部の２重監視が主ＣＰＵと隷属ＣＰＵによって行われると共に、主ＣＰＵの２重監視が隷属ＣＰＵと外部ＷＤＴによって行われ、フェールセーフコンセプトが実現される。このため、電動パワーステアリング装置の安全性と信頼性を十分高く確保できる。しかも、主ＣＰＵ監視用の外部ＷＤＴが主ＣＰＵに対して１個だけ設けられた構成であるため、回路構成が比較的簡素となり大型化を回避することができる。

以下、図面に基づいて本発明の好適な実施例を詳細に説明する。

図１に本発明の構成例を図１１に対応させて示し、先ずその構成を説明する。

本発明に係る制御装置は、主ＣＰＵ自己監視用のＷＤＴ５１及び相互監視用のＷＤＴ５２を内蔵した主ＣＰＵ５０と、相互監視用のＷＤＴ６１及び隷属ＣＰＵ自己監視用のＷＤＴ６２を内蔵した隷属ＣＰＵ６０とを具備しており、主ＣＰＵ５０はモータ制御処理の他に、入出力部の異常を監視し、異常検出時には異常対応処理を実行するフェールセーフ機能を有する。例えばシステム電源電圧が許容範囲（作動電圧範囲）を超えたか否かを所定周期で監視し、許容範囲を超えた場合には、モータ駆動回路３７内の各ＦＥＴの駆動を強制停止する。即ちＦＥＴゲート駆動回路３７２を介して各ＦＥＴをオフ状態に維持すると共に、リレー接点１３をオフするアシスト停止処理を実行する。また、電流検出回路３８から入力されるモータ電流ｉに基づいてモータ２０の過電流状態を判定し、異常な過電流状態と判定した場合には、同様のアシスト停止処理を実行する。

一方、隷属ＣＰＵ６０はモータ制御のための演算処理は実行しないが、主ＣＰＵ５０と同様に入出力部の異常を監視し、異常検出時には同様の異常対応処理を実行するフェールセーフ機能を有する。即ち、入力部と出力部の２重監視が２つのＣＰＵ５０及び６０によって実現されている。なお、各ＣＰＵによる異常監視はそれぞれ別個に行われ、いずれか一方のＣＰＵが異常を検出すれば、所定の異常対応処理が実行される構成となっている。例えば、２つのＣＰＵ５０及び６０が両者共モータ２０の通電を許可している状態、即ちアシスト停止処理を指令していない状態でなければ、モータ２０の駆動が実行されない構成となっている。

なお、図１では１つの主ＣＰＵ５０に対して隷属ＣＰＵ（６０）も１つになっているが、複数の隷属ＣＰＵで構成することも可能である。

トルクセンサ４０からの操舵トルクＴは主ＣＰＵ５０及び隷属ＣＰＵ６０に入力され、車速センサ４１からの車速Ｖも主ＣＰＵ５０及び隷属ＣＰＵ６０に入力され、モータ電流検出回路３８で検出されたモータ電流ｉも主ＣＰＵ５０及び隷属ＣＰＵ６０に入力されている。また、主ＣＰＵ５０には主ＣＰＵ監視用の外部ＷＤＴ４２が接続されており、リレー接点１３はフェールリレー駆動回路４３によってオン・オフ制御される。

このような構成において、主ＣＰＵ５０と隷属ＣＰＵ６０との間では、特許文献１で示されるような方法で通信及び監視が行われる。即ち、メインＣＰＵ５０と隷属ＣＰＵ６０との間では、シリアル通信により相互に動作（暴走）の監視を行っており、メインＣＰＵ５０は常時隷属ＣＰＵ６０から正常なコマンドを受信したか否かを判断しており、正常なコマンドを受信した場合には内蔵している隷属用のＷＤＴ５２をクリアし待機状態に戻る。正常コマンドを受信していないと判断した場合には、内蔵のＷＤＴ５２を「＋１」加算し、ＷＤＴ５２の計数値が所定の閾値以上であるか否かを判定する。計数値が閾値以下であれば待機状態に戻り、計数値が閾値を越えた場合には隷属ＣＰＵ６０の暴走を確定し、モータ駆動信号をＯＦＦすると共に、フェールリレー駆動回路４３からのリレーＯＦＦ信号によってリレー４４の接点１３をＯＦＦする。なお、隷属ＣＰＵ６０が暴走を確定した場合には、モータ駆動信号をＯＦＦするのではなく、モータ駆動禁止信号を出力してモータ駆動回路３７を停止させ、リレーＯＦＦ信号によってリレー４４をＯＦＦする。

また、自己監視用ＷＤＴ５１及び６２のＣＰＵ暴走検出時間を同じ時間に設定しておくと、２つのＣＰＵがほぼ同時に暴走した場合に、自己監視用ＷＤＴ５１及び６２による再起動後は両制御部が一時的に正常に動作して相互監視が機能せず、再度同様なプログラムの暴走が発生した場合に、自己監視用ＷＤＴ５１及び６２による再起動を繰り返す恐れがある。このため、主ＣＰＵ監視用ＷＤＴ５１の暴走検出時間と、隷属ＣＰＵ監視用ＷＤＴ６２の暴走検出時間を異ならせることにより、より確実に暴走を検出することができるようにしている。

ここにおいて、電動パワーステアリング装置の動作は図２に示すように、イグニションキーがＯＮになったときに（ステップＳ１）、初期診断を行い（ステップＳ２）、初期診断がＯＫの場合（ステップＳ３）にアシストを開始するようになっている（ステップＳ４）。そして、イグニションキーがＯＦＦになった場合に（ステップＳ５）、終了条件を判定して終了する（ステップＳ６）。なお、上記ステップＳ３において初期診断がＮＧとなった場合にも、終了条件を判定して終了する。

本発明では上記初期診断時（ステップＳ２）に、次に説明する主ＣＰＵ５０と隷属ＣＰＵ６０との間の同期化を行う。

図３のフローチャート及び図４のタイムチャートを参照して本発明の動作を説明すると、時点ｔ１にイグニションキーがＯＮされると（ステップＳ１０、図４（Ａ））、その直後の時点ｔ２からシステム電源電圧は図４（Ｂ）に示すように上昇すると共に、昇圧電源３７４の電源電圧も図４（Ｃ）に示すように徐々に上昇する。そして、システム電源電圧が作動範囲電圧（許容範囲）に入り（ステップＳ１１、図４の時点ｔ２）、昇圧電源３７４の電源電圧が作動範囲電圧（許容範囲）に入ると（ステップＳ１２、図４の時点ｔ４）、主ＣＰＵ５０は隷属ＣＰＵ６０への診断開始を通知し（ステップＳ１３）、図４の時点ｔ４から上述したような診断（監視）を開始する。システム電源電圧はイグニションキーのオンで図４（Ｂ）に示すように急激に上昇し、時点ｔ２で作動範囲電圧に入り、更に時点ｔ３以降飽和電圧を保持する。また、昇圧電源電圧は図４（Ｃ）に示すように緩やかに上昇し、時点４で作動範囲電圧に入り、更に時点ｔ５以降飽和電圧を保持する。

一方、主ＣＰＵ５０の動作状態は図４（Ｄ）に示すように、時点ｔ４までが診断待機待ち（充電待ち）であり、時点ｔ４以降が診断状態となる。

２ＣＰＵ５０及び６０間の同期化のための処理に関して、初期診断は主ＣＰＵ５０及び隷属ＣＰＵ６０が共に作動範囲電圧内でないと実施できないように設計し、システム電源電圧からモータ２０を駆動するための昇圧電源３７４へ十分な電荷がチャージされたことを待ち、回路が十分に充電されて昇圧電源電圧が一定電圧以上（図４の時点ｔ４以降）、ＣＰＵ５０及び６０へ印加されたことを契機としてその後に診断を開始する。その理由としては、システム電源電圧が作動範囲電圧内でないと、昇圧回路へ十分に電荷がチャージされず、昇圧回路への充電が完了した時点で、昇圧電源電圧が作動範囲電圧内であると認識することが可能である。それ故に、昇圧回路への充電完了を契機として診断（監視）を開始すれば、２ＣＰＵ間で診断タイミングのずれは生じない。

上記状態で、主ＣＰＵ５０から隷属ＣＰＵ６０に対してシリアル回線等を経由し、初期診断の開始の通知を行うことにより、主ＣＰＵ５０と隷属ＣＰＵ６０間の同期化を図る（ステップＳ１４）。ここで、シリアル回線を用いた同期化の手法を説明する。

図５は、一般的な主ＣＰＵ（図１の主ＣＰＵ５０に相当）と複数（ｎ台）の隷属ＣＰＵ（図１の隷属ＣＰＵ６０に相当）との接続関係を示しており、隷属ＣＰＵ側は常に主ＣＰＵの指令に従い動作を待機する状態となっている。つまり、隷属ＣＰＵ側は主ＣＰＵが起動されてから、主ＣＰＵからプロセスの開始指令を受信するまでは待機状態に留まっている。

主ＣＰＵは図６に示すように、先ずシステムの起動処理を行い（ステップＳ２０）、他ＣＰＵ、つまり隷属ＣＰＵとの協調動作を行うための同期化処理を行い（ステップＳ２１）、その後に他ＣＰＵとの協調動作を行う（ステップＳ２２）。図７は主ＣＰＵの同期化処理（ステップＳ２１）を示しており、先ずハードウェアの条件成立を判定し（ステップＳ２１１）、条件が成立したときに隷属ＣＰＵの待機状態解除要求を隷属ＣＰＵに対して行う（ステップＳ２１２）。一方、隷属ＣＰＵは図８に示すように、先ずシステムの起動処理を行い（ステップＳ２２０）、主ＣＰＵから待機状態解除要求を受信したか否かを判定し（ステップＳ２２１）、受信したときに主ＣＰＵとの協調動作を行う（ステップＳ２２２）。つまり、主ＣＰＵからの待機状態解除要求がない限り、隷属ＣＰＵはその先に進めないようにすることで同期化を行う。

上述のようにして同期化された後、ＣＰＵ５０及び６０間の診断を実行し（ステップＳ１５）、ＣＰＵ間の診断実行終了後は通常処理へ移行（リターン）する（ステップＳ１６）。なお、ＣＰＵ５０及び６０間では何らかの形で通知できればよいので、この通知の手段には制限を設けない。また、各ＣＰＵで実施の例に挙げた昇圧回路の昇圧電源電圧を認識することが可能であれば、ＣＰＵからの通知を必要としない。

また、上述の例ではシリアル回線を用いた同期化を行っているが、主ＣＰＵ５０から隷属ＣＰＵ６０に対してポート信号のレベル変化（例えばＬＯＷレベルを待機とし、ＨＩＧＨレベルを同期化通知）を行うことで隷属ＣＰＵ６０に同期化を通知することができ、更に主ＣＰＵ５０と隷属ＣＰＵ６０との間に交差バスが存在する場合には、交差バスを利用して同期化通知を行うことができる。主ＣＰＵ５０及び隷属ＣＰＵ６０が共通に使用する共有メモリが存在する場合には、共有メモリに識別情報を持たせ、主ＣＰＵ５０が同期化開始を共有メモリ上に書込むことで同期化通知を行うことができる。更にまた、主ＣＰＵ５０及び隷属ＣＰＵ６０がそれぞれ個々にハードウェア特定条件成立を判断して同期化を通知したり、他の制御装置から通信回線を経由して受信した情報（例えばエンジン回転数、車速等）で同期化を通知することも可能である。

そして、同期化後の診断としては、図３のステップＳ１４である隷属ＣＰＵ６０との診断実行に関して、各ＣＰＵの同期化が実現された直後に、ＣＰＵ間を接続されたポート（ＨＩ若しくはＬＯＷで状態を識別させるためのポート等）が正常に接続されているか否かの診断を実施する。これは主ＣＰＵ５０の主導で行い、隷属ＣＰＵ６０は主ＣＰＵ５０で変化させた通りの信号レベルの認識が可能であった場合、ＣＰＵ間信号線は正常であると識別する。また、信号レベルが意図しないものである場合、ＣＰＵ間信号線の異常と判断する。このとき、ＣＰＵ間で同期が取れていない場合、主ＣＰＵ５０が信号レベルを変化させたタイミングと隷属ＣＰＵ６０が信号を認識するタイミングとにずれが生じ、ＣＰＵ間信号線の故障を誤検出してしまうが、同期がとれていればそのような問題は生じない。

なお、上述では特定条件の成立を昇圧電源電圧の電圧に基づいて判定しているが、所定の初期診断（幾つかある初期診断のうち、特定回路のための初期診断）が正常終了し、特定回路の正常が確認された段階で条件成立としても良いし、ＣＡＮ(Controller Area Network)等の他の制御装置との通信からデータを受信したことを成立条件としても良い。また、モータを駆動するための電源回路にコンデンサを搭載し、バッテリから充電のための電源供給を受け、一定の時定数をもって充電回路に充電を行うようにし、充電回路への充電状態を監視して、所定以上の充電が行われた場合に特定条件が成立したとしても良い。更に、ＣＰＵ温度を監視可能なシステムの場合、ＣＰＵが起動してからの温度上昇（処理を行う上でＣＰＵ温度が上昇する）が所定値以上、若しくは（現在温度−初期温度）或いは温度推定値が所定値以上となったときに特定条件が成立したとしても良く、或いはＣＰＵが起動してからバッテリ電圧を監視し、所定の電圧条件を満たしている状態が一定期間継続したときに特定条件が成立したとしても良い。上記各方法を組合わせて実施することも可能である。

本発明に係る電動パワーステアリング装置の制御装置の構成例を示すブロック図である。電動パワーステアリング装置の動作を示すフローチャートである。本発明の動作例を示すフローチャートである。本発明の動作例を示すタイムチャートである。主ＣＰＵと複数の隷属ＣＰＵとの一般的な接続関係を示すシステム構成図である。主ＣＰＵの動作例を示すフローチャートである。主ＣＰＵの同期化処理例を示すフローチャートである隷属ＣＰＵの動作例を示すフローチャートである一般的なステアリング機構の一例を示す図である。一般的なＣＰＵ機構の一例を示す図である。従来の電動パワーステアリング装置の制御装置の構成の一例を示すブロック図である。

符号の説明

１操向ハンドル
２コラム軸
３減速ギア
４Ａ及び４Ｂユニバーサルジョイント
５ピニオンラック機構
６タイロッド
１０、４０トルクセンサ
１１イグニションキー
１２、４１車速センサ
１４バッテリ
２０モータ
３０コントロールユニット
３７モータ駆動回路
３８モータ電流検出回路
４２外部ＷＤＴ
５０主ＣＰＵ（主制御部）
６０隷属ＣＰＵ（隷属制御部）

Claims

ステアリングシャフトに発生する操舵トルク及び車速信号に基づいて電流指令値を演算する電流指令値演算部と、モータの電流値及び前記電流指令値に基づいてステアリング機構に操舵補助力を付与する前記モータを駆動制御する駆動制御部とを具備すると共に、前記電流指令値演算部及び駆動制御部が相互に通信可能な主制御部及び隷属制御部で構成されている電動パワーステアリング装置の制御方法において、
特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させ、
前記モータを駆動する回路系に充電回路を設け、前記充電回路の充電電圧に基づいて前記特定条件の成立を行うようになっていることを特徴とする電動パワーステアリング装置の制御方法。
ステアリングシャフトに発生する操舵トルク及び車速信号に基づいて電流指令値を演算する電流指令値演算部と、モータの電流値及び前記電流指令値に基づいてステアリング機構に操舵補助力を付与する前記モータを駆動制御する駆動制御部とを具備すると共に、前記電流指令値演算部及び駆動制御部が相互に通信可能な主制御部及び隷属制御部で構成されている電動パワーステアリング装置の制御方法において、
特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させ、
前記駆動制御部の検出温度若しくは推定温度が所定値となったときに前記特定条件の成立を行うようになっていることを特徴とする電動パワーステアリング装置の制御方法。
ステアリングシャフトに発生する操舵トルク及び車速信号に基づいて電流指令値を演算する電流指令値演算部と、モータの電流値及び前記電流指令値に基づいてステアリング機構に操舵補助力を付与する前記モータを駆動制御する駆動制御部とを具備すると共に、前記電流指令値演算部及び駆動制御部が相互に通信可能な主制御部及び隷属制御部で構成されている電動パワーステアリング装置の制御装置において、
特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させる同期化手段を具備し、
前記モータを駆動する回路系に充電回路を設けると共に、前記充電回路の充電電圧を検出する検出手段を設け、前記検出手段の検出に基づいて前記特定条件の成立を行うようになっていることを特徴とする電動パワーステアリング装置の制御装置。
ステアリングシャフトに発生する操舵トルク及び車速信号に基づいて電流指令値を演算する電流指令値演算部と、モータの電流値及び前記電流指令値に基づいてステアリング機構に操舵補助力を付与する前記モータを駆動制御する駆動制御部とを具備すると共に、前記電流指令値演算部及び駆動制御部が相互に通信可能な主制御部及び隷属制御部で構成されている電動パワーステアリング装置の制御装置において、
特定条件が成立したと判定した時に、前記主制御部が同期化を前記隷属制御部に通知し、前記主制御部及び前記隷属制御部の所定の動作が同時に開始するように同期化させる同期化手段を具備し、
前記駆動制御部に温度検出手段若しくは温度推定手段を設け、検出温度若しくは推定温度が所定値となったときに前記特定条件の成立を行うようになっていることを特徴とする電動パワーステアリング装置の制御装置。