JP2003023233A - 低温焼成セラミック回路基板 - Google Patents
低温焼成セラミック回路基板Info
- Publication number
- JP2003023233A JP2003023233A JP2001204522A JP2001204522A JP2003023233A JP 2003023233 A JP2003023233 A JP 2003023233A JP 2001204522 A JP2001204522 A JP 2001204522A JP 2001204522 A JP2001204522 A JP 2001204522A JP 2003023233 A JP2003023233 A JP 2003023233A
- Authority
- JP
- Japan
- Prior art keywords
- low temperature
- thick film
- fired ceramic
- film resistor
- temperature fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 Ａｇ−Ｐｄ系の厚膜抵抗体を形成した低温焼
成セラミック回路基板の信頼性、コスト性、電気的特性
を向上させる。 【解決手段】 低温焼成セラミック基板１１の表面に、
Ａｇ導体又はＰｄ含有量が１０重量％以下のＡｇ−Ｐｄ
導体のペーストを用いて電極導体１３を形成し、その上
から、Ｐｄ含有量が４０〜６０重量％のＡｇ−Ｐｄ系の
厚膜抵抗体１４を形成する。この厚膜抵抗体１４は、Ａ
ｇ−Ｐｄ導体とガラスとの混合物に低温焼成セラミック
基板１１と同種の低温焼成セラミック材料を５重量％以
上添加した抵抗体材料により形成する。焼成時に厚膜抵
抗体１４から電極導体１３に低温焼成セラミック材料が
拡散し、両者間に低温焼成セラミック材料の中間層が形
成される。この中間層が電極導体１３から厚膜抵抗体１
４へのＡｇ拡散を防止する役割を果たし、Ａｇ拡散によ
る電極導体１３内部のポーラス化が防止される。
成セラミック回路基板の信頼性、コスト性、電気的特性
を向上させる。 【解決手段】 低温焼成セラミック基板１１の表面に、
Ａｇ導体又はＰｄ含有量が１０重量％以下のＡｇ−Ｐｄ
導体のペーストを用いて電極導体１３を形成し、その上
から、Ｐｄ含有量が４０〜６０重量％のＡｇ−Ｐｄ系の
厚膜抵抗体１４を形成する。この厚膜抵抗体１４は、Ａ
ｇ−Ｐｄ導体とガラスとの混合物に低温焼成セラミック
基板１１と同種の低温焼成セラミック材料を５重量％以
上添加した抵抗体材料により形成する。焼成時に厚膜抵
抗体１４から電極導体１３に低温焼成セラミック材料が
拡散し、両者間に低温焼成セラミック材料の中間層が形
成される。この中間層が電極導体１３から厚膜抵抗体１
４へのＡｇ拡散を防止する役割を果たし、Ａｇ拡散によ
る電極導体１３内部のポーラス化が防止される。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａｇ−Ｐｄ導体と
ガラスとの混合物を主成分とする厚膜抵抗体が形成され
た低温焼成セラミック回路基板に関するものである。
ガラスとの混合物を主成分とする厚膜抵抗体が形成され
た低温焼成セラミック回路基板に関するものである。
【０００２】
【従来の技術】８００〜１０００℃で焼成する低温焼成
セラミック回路基板は、セラミックと同時焼成する配線
導体として、電気的特性に優れたＡｇ系導体等の低融点
金属を使用できると共に、アルミナ基板と比較して誘電
率が低く、信号処理の高速化に対応できる等の利点があ
る。この低温焼成セラミック回路基板に厚膜抵抗体を形
成する場合は、ＲｕＯ2 系の厚膜抵抗体ペーストを用い
ることが多いが、温度変化の影響を受けにくい安定した
抵抗特性が要求される回路では、厚膜抵抗体の抵抗温度
係数（ＴＣＲ）を例えば±１００ｐｐｍ／℃以内にする
ことが要求される場合がある。
セラミック回路基板は、セラミックと同時焼成する配線
導体として、電気的特性に優れたＡｇ系導体等の低融点
金属を使用できると共に、アルミナ基板と比較して誘電
率が低く、信号処理の高速化に対応できる等の利点があ
る。この低温焼成セラミック回路基板に厚膜抵抗体を形
成する場合は、ＲｕＯ2 系の厚膜抵抗体ペーストを用い
ることが多いが、温度変化の影響を受けにくい安定した
抵抗特性が要求される回路では、厚膜抵抗体の抵抗温度
係数（ＴＣＲ）を例えば±１００ｐｐｍ／℃以内にする
ことが要求される場合がある。
【０００３】シート抵抗値が５０〜３００ｍΩ／□の厚
膜抵抗体を形成する場合、ＲｕＯ2系の厚膜抵抗体では
上記の要求を満たすことができないため、Ａｇ−Ｐｄ導
体とガラスとの混合物からなる抵抗体材料を用いて抵抗
温度係数の小さい厚膜抵抗体を形成するようにしてい
る。
膜抵抗体を形成する場合、ＲｕＯ2系の厚膜抵抗体では
上記の要求を満たすことができないため、Ａｇ−Ｐｄ導
体とガラスとの混合物からなる抵抗体材料を用いて抵抗
温度係数の小さい厚膜抵抗体を形成するようにしてい
る。
【０００４】一般に、Ａｇ−Ｐｄ導体の抵抗温度係数
は、Ａｇ又はＰｄを単独で用いる場合よりも小さくな
り、ＡｇとＰｄの配合比が、Ａｇ：Ｐｄ＝５０：５０の
付近で抵抗温度係数が最も小さくなる。この特性から、
Ａｇ−Ｐｄ導体を主導電体成分とする厚膜抵抗体は、Ａ
ｇ：Ｐｄ＝５０：５０の付近で用いられる場合が多い。
は、Ａｇ又はＰｄを単独で用いる場合よりも小さくな
り、ＡｇとＰｄの配合比が、Ａｇ：Ｐｄ＝５０：５０の
付近で抵抗温度係数が最も小さくなる。この特性から、
Ａｇ−Ｐｄ導体を主導電体成分とする厚膜抵抗体は、Ａ
ｇ：Ｐｄ＝５０：５０の付近で用いられる場合が多い。
【０００５】
【発明が解決しようとする課題】ところが、低温焼成セ
ラミック回路基板に形成する電極導体（厚膜配線導体）
は、電気的特性を良くするために、Ａｇ導体、又は、１
０重量％以下のＰｄを含むＡｇ−Ｐｄ導体により形成す
る場合が多い。このような電極導体上にＡｇ−Ｐｄ系の
厚膜抵抗体を印刷して焼成すると、電極導体と厚膜抵抗
体とのＰｄ含有量が大きく異なるため、焼成時に電極導
体中のＡｇ原子がＡｇ含有量の少ない厚膜抵抗体中に拡
散して、電極導体内部がポーラス化（多孔質化）する現
象が発生する。その結果、電極導体と低温焼成セラミッ
ク基板との接合強度が弱くなって、信頼性が悪くなると
いう欠点がある。
ラミック回路基板に形成する電極導体（厚膜配線導体）
は、電気的特性を良くするために、Ａｇ導体、又は、１
０重量％以下のＰｄを含むＡｇ−Ｐｄ導体により形成す
る場合が多い。このような電極導体上にＡｇ−Ｐｄ系の
厚膜抵抗体を印刷して焼成すると、電極導体と厚膜抵抗
体とのＰｄ含有量が大きく異なるため、焼成時に電極導
体中のＡｇ原子がＡｇ含有量の少ない厚膜抵抗体中に拡
散して、電極導体内部がポーラス化（多孔質化）する現
象が発生する。その結果、電極導体と低温焼成セラミッ
ク基板との接合強度が弱くなって、信頼性が悪くなると
いう欠点がある。
【０００６】この対策として、電極導体と厚膜抵抗体と
の間に、Ａｇ拡散防止のための中間導体層として、両者
の中間的な２０〜３０重量％のＰｄを含むＡｇ−Ｐｄ導
体層を形成したり、或は、電極導体（厚膜配線導体）に
ガラス成分を多く配合して、電極導体とセラミック基板
との接合強度を大きくするようにしていた。
の間に、Ａｇ拡散防止のための中間導体層として、両者
の中間的な２０〜３０重量％のＰｄを含むＡｇ−Ｐｄ導
体層を形成したり、或は、電極導体（厚膜配線導体）に
ガラス成分を多く配合して、電極導体とセラミック基板
との接合強度を大きくするようにしていた。
【０００７】しかし、電極導体と厚膜抵抗体との間に、
Ａｇ−Ｐｄの中間導体層を形成する場合は、印刷工程が
増加すると共に、２０〜３０重量％のＰｄを含むＡｇ−
Ｐｄ導体が新たに必要となり、コストアップするという
欠点がある。また、電極導体（厚膜配線導体）のガラス
含有量を多くすると、電極導体（厚膜配線導体）の導通
抵抗が大きくなり、回路の電気的特性が悪くなってしま
うという欠点がある。
Ａｇ−Ｐｄの中間導体層を形成する場合は、印刷工程が
増加すると共に、２０〜３０重量％のＰｄを含むＡｇ−
Ｐｄ導体が新たに必要となり、コストアップするという
欠点がある。また、電極導体（厚膜配線導体）のガラス
含有量を多くすると、電極導体（厚膜配線導体）の導通
抵抗が大きくなり、回路の電気的特性が悪くなってしま
うという欠点がある。
【０００８】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、Ａｇ−Ｐｄ系の厚膜
抵抗体を接続する電極導体（厚膜配線導体）と低温焼成
セラミック基板との接合強度を向上して信頼性を確保し
ながら、コスト低減と電気的特性向上の要求も満たすこ
とができる低温焼成セラミック回路基板を提供すること
にある。
たものであり、従ってその目的は、Ａｇ−Ｐｄ系の厚膜
抵抗体を接続する電極導体（厚膜配線導体）と低温焼成
セラミック基板との接合強度を向上して信頼性を確保し
ながら、コスト低減と電気的特性向上の要求も満たすこ
とができる低温焼成セラミック回路基板を提供すること
にある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１の低温焼成セラミック回路基板
は、低温焼成セラミック基板の表面に形成された電極導
体と、この電極導体に接合するように形成された厚膜抵
抗体とを備えたものにおいて、前記電極導体を、Ａｇ導
体又はＰｄ含有量が１０重量％以下のＡｇ−Ｐｄ導体に
より形成し、前記厚膜抵抗体をＡｇ−Ｐｄ導体とガラス
との混合物に前記低温焼成セラミック基板と同種の低温
焼成セラミック材料を５重量％以上添加した抵抗体材料
により形成したものである。
に、本発明の請求項１の低温焼成セラミック回路基板
は、低温焼成セラミック基板の表面に形成された電極導
体と、この電極導体に接合するように形成された厚膜抵
抗体とを備えたものにおいて、前記電極導体を、Ａｇ導
体又はＰｄ含有量が１０重量％以下のＡｇ−Ｐｄ導体に
より形成し、前記厚膜抵抗体をＡｇ−Ｐｄ導体とガラス
との混合物に前記低温焼成セラミック基板と同種の低温
焼成セラミック材料を５重量％以上添加した抵抗体材料
により形成したものである。
【００１０】このように、低温焼成セラミック基板と同
種の低温焼成セラミック材料を５重量％以上添加した抵
抗体材料を用いて厚膜抵抗体を形成すれば、焼成時に厚
膜抵抗体から電極導体側に低温焼成セラミック材料が拡
散し、厚膜抵抗体と電極導体との間に低温焼成セラミッ
ク材料の中間層が形成される。この中間層が電極導体か
ら厚膜抵抗体へのＡｇ拡散を防止する役割を果たし、Ａ
ｇ拡散による電極導体内部のポーラス化が防止され、電
極導体と低温焼成セラミック基板との接合強度の低下が
防止される。
種の低温焼成セラミック材料を５重量％以上添加した抵
抗体材料を用いて厚膜抵抗体を形成すれば、焼成時に厚
膜抵抗体から電極導体側に低温焼成セラミック材料が拡
散し、厚膜抵抗体と電極導体との間に低温焼成セラミッ
ク材料の中間層が形成される。この中間層が電極導体か
ら厚膜抵抗体へのＡｇ拡散を防止する役割を果たし、Ａ
ｇ拡散による電極導体内部のポーラス化が防止され、電
極導体と低温焼成セラミック基板との接合強度の低下が
防止される。
【００１１】しかも、厚膜抵抗体には、低温焼成セラミ
ック基板と同種の低温焼成セラミック材料が５重量％以
上添加されているので、厚膜抵抗体と低温焼成セラミッ
ク基板との熱膨張係数の差が小さくなり、厚膜抵抗体と
低温焼成セラミック基板との接合部に作用する熱応力が
小さくなる。しかも、焼成時に低温焼成セラミック基板
から厚膜抵抗体側にしみ出したガラス成分と厚膜抵抗体
のガラス成分とが同種であるため、両方のガラス成分が
融合して、厚膜抵抗体と低温焼成セラミック基板との接
合強度が増加する。また、焼成時に低温焼成セラミック
基板の表面にしみ出したガラス成分が電極導体（厚膜配
線導体）を接着する接着剤の役割を果たし、電極導体
（厚膜配線導体）の接合強度も確保される。
ック基板と同種の低温焼成セラミック材料が５重量％以
上添加されているので、厚膜抵抗体と低温焼成セラミッ
ク基板との熱膨張係数の差が小さくなり、厚膜抵抗体と
低温焼成セラミック基板との接合部に作用する熱応力が
小さくなる。しかも、焼成時に低温焼成セラミック基板
から厚膜抵抗体側にしみ出したガラス成分と厚膜抵抗体
のガラス成分とが同種であるため、両方のガラス成分が
融合して、厚膜抵抗体と低温焼成セラミック基板との接
合強度が増加する。また、焼成時に低温焼成セラミック
基板の表面にしみ出したガラス成分が電極導体（厚膜配
線導体）を接着する接着剤の役割を果たし、電極導体
（厚膜配線導体）の接合強度も確保される。
【００１２】この場合、Ａｇ−Ｐｄ系の厚膜抵抗体は、
ＡｇとＰｄの配合比が、Ａｇ：Ｐｄ＝５０：５０の付近
で抵抗温度係数が最小になる特性があることから、請求
項２のように、厚膜抵抗体の全導体の合計含有量に対す
るＰｄ含有量を４０重量％以上にすると良い。このよう
にすれば、厚膜抵抗体の抵抗温度係数を最小値に近付け
ることができ、温度変化の影響を受けにくい安定した抵
抗特性を実現することができる。尚、厚膜抵抗体のＰｄ
含有量が多くなって、電極導体と厚膜抵抗体とのＰｄ含
有量の差が大きくなっても、前述したように、焼成時に
厚膜抵抗体から電極導体側に低温焼成セラミック材料が
拡散して、厚膜抵抗体と電極導体との間に低温焼成セラ
ミック材料の中間層が形成されるため、この中間層によ
って電極導体から厚膜抵抗体へのＡｇ拡散が防止され、
Ａｇ拡散による電極導体と低温焼成セラミック基板との
接合強度の低下が防止される。
ＡｇとＰｄの配合比が、Ａｇ：Ｐｄ＝５０：５０の付近
で抵抗温度係数が最小になる特性があることから、請求
項２のように、厚膜抵抗体の全導体の合計含有量に対す
るＰｄ含有量を４０重量％以上にすると良い。このよう
にすれば、厚膜抵抗体の抵抗温度係数を最小値に近付け
ることができ、温度変化の影響を受けにくい安定した抵
抗特性を実現することができる。尚、厚膜抵抗体のＰｄ
含有量が多くなって、電極導体と厚膜抵抗体とのＰｄ含
有量の差が大きくなっても、前述したように、焼成時に
厚膜抵抗体から電極導体側に低温焼成セラミック材料が
拡散して、厚膜抵抗体と電極導体との間に低温焼成セラ
ミック材料の中間層が形成されるため、この中間層によ
って電極導体から厚膜抵抗体へのＡｇ拡散が防止され、
Ａｇ拡散による電極導体と低温焼成セラミック基板との
接合強度の低下が防止される。
【００１３】また、請求項３のように、低温焼成セラミ
ック材料は、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いるよう
にしても良い。この低温焼成セラミック材料は、低誘電
率、低熱膨張係数の特長があり、信号処理の高速化に対
応した高性能のセラミック回路基板を形成できると共
に、該低温焼成セラミック材料を厚膜抵抗体に５重量％
以上添加しても、厚膜抵抗体の抵抗温度係数が増加せ
ず、温度変化の影響を受けにくい安定した抵抗特性を得
ることができる。
ック材料は、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いるよう
にしても良い。この低温焼成セラミック材料は、低誘電
率、低熱膨張係数の特長があり、信号処理の高速化に対
応した高性能のセラミック回路基板を形成できると共
に、該低温焼成セラミック材料を厚膜抵抗体に５重量％
以上添加しても、厚膜抵抗体の抵抗温度係数が増加せ
ず、温度変化の影響を受けにくい安定した抵抗特性を得
ることができる。
【００１４】
【発明の実施の形態】以下、本発明の一実施形態を図１
に基づいて説明する。低温焼成セラミック基板１１は、
８００〜１０００℃で焼成した低温焼成セラミック材料
で形成され、複数枚の低温焼成セラミックのグリーンシ
ートを積層して焼成した多層基板又は単層基板のいずれ
であっても良い。この低温焼成セラミック基板１１を形
成する低温焼成セラミック材料としては、例えばＣａＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2Ｏ3 系ガラス粉末：５０
〜６５重量％（好ましくは６０重量％）とＡｌ2 Ｏ3 粉
末：５０〜３５重量％（好ましくは４０重量％）との混
合物を用いると良い。この他、例えば、ＭｇＯ−ＳｉＯ
2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2Ｏ3 粉
末との混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系
ガラス粉末とＡｌ2 Ｏ3 粉末との混合物、コージェライ
ト系結晶化ガラス等の８００〜１０００℃で焼成できる
低温焼成セラミック材料を用いても良い。
に基づいて説明する。低温焼成セラミック基板１１は、
８００〜１０００℃で焼成した低温焼成セラミック材料
で形成され、複数枚の低温焼成セラミックのグリーンシ
ートを積層して焼成した多層基板又は単層基板のいずれ
であっても良い。この低温焼成セラミック基板１１を形
成する低温焼成セラミック材料としては、例えばＣａＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2Ｏ3 系ガラス粉末：５０
〜６５重量％（好ましくは６０重量％）とＡｌ2 Ｏ3 粉
末：５０〜３５重量％（好ましくは４０重量％）との混
合物を用いると良い。この他、例えば、ＭｇＯ−ＳｉＯ
2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2Ｏ3 粉
末との混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系
ガラス粉末とＡｌ2 Ｏ3 粉末との混合物、コージェライ
ト系結晶化ガラス等の８００〜１０００℃で焼成できる
低温焼成セラミック材料を用いても良い。
【００１５】低温焼成セラミック基板１１の表面（又は
裏面）には、Ａｇ導体又はＰｄ含有量が１０重量％以下
のＡｇ−Ｐｄ導体のペーストを用いて、表層配線導体１
２と電極導体１３が印刷・焼成されている。この表層配
線導体１２と電極導体１３は、低温焼成セラミック基板
１１と同時焼成しても良く、或は、低温焼成セラミック
基板１１の焼成後に後付けで表層配線導体１２と電極導
体１３を印刷・焼成しても良い。
裏面）には、Ａｇ導体又はＰｄ含有量が１０重量％以下
のＡｇ−Ｐｄ導体のペーストを用いて、表層配線導体１
２と電極導体１３が印刷・焼成されている。この表層配
線導体１２と電極導体１３は、低温焼成セラミック基板
１１と同時焼成しても良く、或は、低温焼成セラミック
基板１１の焼成後に後付けで表層配線導体１２と電極導
体１３を印刷・焼成しても良い。
【００１６】ここで、表層配線導体１２や電極導体１３
をＡｇ−Ｐｄ導体で形成する場合、ＰｄはＡｇのマイグ
レーションを抑制する役割を果たすが、Ｐｄ含有量が１
０重量％よりも多くなると、半田付け性が悪くなった
り、導通抵抗値が大きくなるため、Ｐｄ含有量が１０重
量％以下（Ａｇ含有量が９０重量％以上）とすることが
望ましい。
をＡｇ−Ｐｄ導体で形成する場合、ＰｄはＡｇのマイグ
レーションを抑制する役割を果たすが、Ｐｄ含有量が１
０重量％よりも多くなると、半田付け性が悪くなった
り、導通抵抗値が大きくなるため、Ｐｄ含有量が１０重
量％以下（Ａｇ含有量が９０重量％以上）とすることが
望ましい。
【００１７】また、低温焼成セラミック基板１１の表面
（又は裏面）には、一対の電極導体１３間に跨がって厚
膜抵抗体１４が印刷・焼成されている。この厚膜抵抗体
１４は、Ａｇ−Ｐｄ導体とガラスとの混合物に低温焼成
セラミック基板１１と同種の低温焼成セラミック材料を
５重量％以上添加した抵抗体材料のペーストにより形成
されている。更に、この厚膜抵抗体１４は、全導体の合
計含有量に対するＰｄ含有量が４０重量％以上に設定さ
れている。この厚膜抵抗体１４は、ＡｇとＰｄの配合比
が、Ａｇ：Ｐｄ＝５０：５０の付近で抵抗温度係数が最
小になる特性があることから、厚膜抵抗体１４のＰｄ含
有量を４０〜６０重量％にすれば、厚膜抵抗体１４の抵
抗温度係数が最小値近付の値となり、温度変化の影響を
受けにくい安定した抵抗特性が得られる。
（又は裏面）には、一対の電極導体１３間に跨がって厚
膜抵抗体１４が印刷・焼成されている。この厚膜抵抗体
１４は、Ａｇ−Ｐｄ導体とガラスとの混合物に低温焼成
セラミック基板１１と同種の低温焼成セラミック材料を
５重量％以上添加した抵抗体材料のペーストにより形成
されている。更に、この厚膜抵抗体１４は、全導体の合
計含有量に対するＰｄ含有量が４０重量％以上に設定さ
れている。この厚膜抵抗体１４は、ＡｇとＰｄの配合比
が、Ａｇ：Ｐｄ＝５０：５０の付近で抵抗温度係数が最
小になる特性があることから、厚膜抵抗体１４のＰｄ含
有量を４０〜６０重量％にすれば、厚膜抵抗体１４の抵
抗温度係数が最小値近付の値となり、温度変化の影響を
受けにくい安定した抵抗特性が得られる。
【００１８】この厚膜抵抗体１４は、表層配線導体１２
や電極導体１３と同時焼成したり、或は、表層配線導体
１２や電極導体１３の焼成後に、厚膜抵抗体１４を印刷
・焼成しても良い。
や電極導体１３と同時焼成したり、或は、表層配線導体
１２や電極導体１３の焼成後に、厚膜抵抗体１４を印刷
・焼成しても良い。
【００１９】例えば、低温焼成セラミック基板１１を形
成する低温焼成セラミック材料が、ＣａＯ−ＳｉＯ2 −
Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2 Ｏ3 粉末と
の混合物により形成されている場合には、厚膜抵抗体１
４には、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガ
ラス粉末とＡｌ2 Ｏ3 粉末との混合物を５重量％以上添
加すると良い。この際、低温焼成セラミック基板１１と
厚膜抵抗体１４とで、全く同一の組成・配合比の低温焼
成セラミック材料を用いることが望ましいが、低温焼成
セラミック基板１１と厚膜抵抗体１４とで、ガラス粉末
とＡｌ2 Ｏ3 粉末との配合比が少し異なる低温焼成セラ
ミック材料を用いても良いことは言うまでもない。低温
焼成セラミック材料のガラス粉末とＡｌ2 Ｏ3 粉末との
配合比が少しぐらい異なっても、同じ組成のガラス粉末
とＡｌ2 Ｏ3 粉末が配合されていれば、低温焼成セラミ
ック材料の性質がほぼ同じになるためである。また、低
温焼成セラミック基板１１と厚膜抵抗体１４とで、低温
焼成セラミック材料のガラス成分の主成分が同じであれ
ば、そのガラス成分の添加物等が若干異なっていても良
い。
成する低温焼成セラミック材料が、ＣａＯ−ＳｉＯ2 −
Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2 Ｏ3 粉末と
の混合物により形成されている場合には、厚膜抵抗体１
４には、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガ
ラス粉末とＡｌ2 Ｏ3 粉末との混合物を５重量％以上添
加すると良い。この際、低温焼成セラミック基板１１と
厚膜抵抗体１４とで、全く同一の組成・配合比の低温焼
成セラミック材料を用いることが望ましいが、低温焼成
セラミック基板１１と厚膜抵抗体１４とで、ガラス粉末
とＡｌ2 Ｏ3 粉末との配合比が少し異なる低温焼成セラ
ミック材料を用いても良いことは言うまでもない。低温
焼成セラミック材料のガラス粉末とＡｌ2 Ｏ3 粉末との
配合比が少しぐらい異なっても、同じ組成のガラス粉末
とＡｌ2 Ｏ3 粉末が配合されていれば、低温焼成セラミ
ック材料の性質がほぼ同じになるためである。また、低
温焼成セラミック基板１１と厚膜抵抗体１４とで、低温
焼成セラミック材料のガラス成分の主成分が同じであれ
ば、そのガラス成分の添加物等が若干異なっていても良
い。
【００２０】以上説明した本実施形態の構成では、低温
焼成セラミック基板１１と同種の低温焼成セラミック材
料を５重量％以上添加した抵抗体材料を用いて厚膜抵抗
体１４を形成したので、焼成時に厚膜抵抗体１４から電
極導体１３側に低温焼成セラミック材料が拡散し、厚膜
抵抗体１４と電極導体１３との間に低温焼成セラミック
材料の中間層が形成される。この中間層が電極導体１３
から厚膜抵抗体１４へのＡｇ拡散を防止する役割を果た
し、Ａｇ拡散による電極導体１３内部のポーラス化が防
止され、電極導体１２と低温焼成セラミック基板１１と
の接合強度の低下が防止される。
焼成セラミック基板１１と同種の低温焼成セラミック材
料を５重量％以上添加した抵抗体材料を用いて厚膜抵抗
体１４を形成したので、焼成時に厚膜抵抗体１４から電
極導体１３側に低温焼成セラミック材料が拡散し、厚膜
抵抗体１４と電極導体１３との間に低温焼成セラミック
材料の中間層が形成される。この中間層が電極導体１３
から厚膜抵抗体１４へのＡｇ拡散を防止する役割を果た
し、Ａｇ拡散による電極導体１３内部のポーラス化が防
止され、電極導体１２と低温焼成セラミック基板１１と
の接合強度の低下が防止される。
【００２１】しかも、厚膜抵抗体１４には、低温焼成セ
ラミック基板１１と同種の低温焼成セラミック材料が５
重量％以上添加されているので、厚膜抵抗体１４と低温
焼成セラミック基板１１との熱膨張係数の差が小さくな
り、厚膜抵抗体１４と低温焼成セラミック基板１１との
接合部に作用する熱応力が小さくなる。しかも、焼成時
に低温焼成セラミック基板１１から厚膜抵抗体１４側に
しみ出したガラス成分と厚膜抵抗体１４のガラス成分と
が同種であるため、両方のガラス成分が融合して、厚膜
抵抗体１４と低温焼成セラミック基板１１との接合強度
が増加する。また、焼成時に低温焼成セラミック基板１
１の表面にしみ出したガラス成分が電極導体１３（表層
配線導体１２）を接着する接着剤の役割を果たし、電極
導体１３（表層配線導体１２）の接合強度も確保され
る。
ラミック基板１１と同種の低温焼成セラミック材料が５
重量％以上添加されているので、厚膜抵抗体１４と低温
焼成セラミック基板１１との熱膨張係数の差が小さくな
り、厚膜抵抗体１４と低温焼成セラミック基板１１との
接合部に作用する熱応力が小さくなる。しかも、焼成時
に低温焼成セラミック基板１１から厚膜抵抗体１４側に
しみ出したガラス成分と厚膜抵抗体１４のガラス成分と
が同種であるため、両方のガラス成分が融合して、厚膜
抵抗体１４と低温焼成セラミック基板１１との接合強度
が増加する。また、焼成時に低温焼成セラミック基板１
１の表面にしみ出したガラス成分が電極導体１３（表層
配線導体１２）を接着する接着剤の役割を果たし、電極
導体１３（表層配線導体１２）の接合強度も確保され
る。
【００２２】従って、本実施形態では、厚膜抵抗体１４
と電極導体１３との間に、両者の中間的な２０〜３０重
量％のＰｄを含むＡｇ−Ｐｄ導体層を形成しなくても、
電極導体１３から厚膜抵抗体１４へのＡｇ拡散を防止で
きて、電極導体１２と低温焼成セラミック基板１１との
接合強度を確保できるので、印刷工程が増加せず、しか
も、中間層を形成する専用のＡｇ−Ｐｄ導体ペーストが
不要となり、コストアップせずに済む。しかも、電極導
体１３（表層配線導体１２）のガラス含有量を多くしな
くても、電極導体１２と低温焼成セラミック基板１１と
の接合強度を確保できるので、電極導体１３（表層配線
導体１２）の導通抵抗値が大きくならずに済み、回路の
電気的特性が悪化せずに済む。これにより、回路の信頼
性向上、コスト低減、電気的特性向上の要求を全て満た
すことができる。
と電極導体１３との間に、両者の中間的な２０〜３０重
量％のＰｄを含むＡｇ−Ｐｄ導体層を形成しなくても、
電極導体１３から厚膜抵抗体１４へのＡｇ拡散を防止で
きて、電極導体１２と低温焼成セラミック基板１１との
接合強度を確保できるので、印刷工程が増加せず、しか
も、中間層を形成する専用のＡｇ−Ｐｄ導体ペーストが
不要となり、コストアップせずに済む。しかも、電極導
体１３（表層配線導体１２）のガラス含有量を多くしな
くても、電極導体１２と低温焼成セラミック基板１１と
の接合強度を確保できるので、電極導体１３（表層配線
導体１２）の導通抵抗値が大きくならずに済み、回路の
電気的特性が悪化せずに済む。これにより、回路の信頼
性向上、コスト低減、電気的特性向上の要求を全て満た
すことができる。
【００２３】
【実施例】本発明者は、電極導体１３のＰｄ含有量、厚
膜抵抗体１４のＰｄ含有量、厚膜抵抗体１４の低温焼成
セラミック材料添加量の適正範囲を評価する試験を行っ
たので、その試験結果を次の表１に示す。
膜抵抗体１４のＰｄ含有量、厚膜抵抗体１４の低温焼成
セラミック材料添加量の適正範囲を評価する試験を行っ
たので、その試験結果を次の表１に示す。
【００２４】
【表１】
【００２５】この試験で用いた低温焼成セラミック材料
は、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3−Ｂ2 Ｏ3 系ガラス
粉末：６０重量％とＡｌ2 Ｏ3 粉末：４０重量％との混
合物であり、表１の各サンプル＃１〜＃１８は、焼成後
の低温焼成セラミック基板１１に後付けで電極導体１３
と厚膜抵抗体１４を印刷・焼成したものである。この試
験では、各サンプル＃１〜＃１８を液体窒素に浸して極
低温に冷却した後に、各サンプル＃１〜＃１８を液体窒
素から取り出して抵抗値変化率を測定する液体窒素ディ
ップテストを行い、抵抗値変化率が１％以下のものを合
格（○）とし、抵抗値変化率が１％より大きいものを不
合格（×）とした。
は、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3−Ｂ2 Ｏ3 系ガラス
粉末：６０重量％とＡｌ2 Ｏ3 粉末：４０重量％との混
合物であり、表１の各サンプル＃１〜＃１８は、焼成後
の低温焼成セラミック基板１１に後付けで電極導体１３
と厚膜抵抗体１４を印刷・焼成したものである。この試
験では、各サンプル＃１〜＃１８を液体窒素に浸して極
低温に冷却した後に、各サンプル＃１〜＃１８を液体窒
素から取り出して抵抗値変化率を測定する液体窒素ディ
ップテストを行い、抵抗値変化率が１％以下のものを合
格（○）とし、抵抗値変化率が１％より大きいものを不
合格（×）とした。
【００２６】従来のように、焼成時に電極導体１３中の
Ａｇ原子が厚膜抵抗体１４中に拡散して、電極導体１３
の内部がポーラス化（多孔質化）すると、電極導体１３
と低温焼成セラミック基板１１との間の接合強度が弱く
なって、液体窒素ディップテストで電極導体１３と低温
焼成セラミック基板１１との接合部にクラックや剥離が
発生しやすくなり、その結果、抵抗値変化率が１％より
大きくなる。
Ａｇ原子が厚膜抵抗体１４中に拡散して、電極導体１３
の内部がポーラス化（多孔質化）すると、電極導体１３
と低温焼成セラミック基板１１との間の接合強度が弱く
なって、液体窒素ディップテストで電極導体１３と低温
焼成セラミック基板１１との接合部にクラックや剥離が
発生しやすくなり、その結果、抵抗値変化率が１％より
大きくなる。
【００２７】表１の各サンプル＃１〜＃１８は、電極導
体１３のＰｄ含有量が０重量％、５重量％、１０重量％
のいずれかであり、厚膜抵抗体１４の全導体の合計含有
量に対するＰｄ含有量が４０重量％、５０重量％、５５
重量％、６０重量％のいずれかである。電極導体１３の
Ｐｄ含有量が１０重量％より多くなると、電極導体１３
の導通抵抗値が大きくなり過ぎて、回路の電気的特性が
悪くなったり、半田付け性が悪化する。また、厚膜抵抗
体１４は、ＡｇとＰｄの配合比が、Ａｇ：Ｐｄ＝５０：
５０の付近で抵抗温度係数が最も小さくなることから、
Ｐｄ含有量が４０〜６０重量％の範囲では、厚膜抵抗体
１４の抵抗温度係数が最小値付近の値となり、温度変化
の影響を受けにくい安定した抵抗特性が得られる。
体１３のＰｄ含有量が０重量％、５重量％、１０重量％
のいずれかであり、厚膜抵抗体１４の全導体の合計含有
量に対するＰｄ含有量が４０重量％、５０重量％、５５
重量％、６０重量％のいずれかである。電極導体１３の
Ｐｄ含有量が１０重量％より多くなると、電極導体１３
の導通抵抗値が大きくなり過ぎて、回路の電気的特性が
悪くなったり、半田付け性が悪化する。また、厚膜抵抗
体１４は、ＡｇとＰｄの配合比が、Ａｇ：Ｐｄ＝５０：
５０の付近で抵抗温度係数が最も小さくなることから、
Ｐｄ含有量が４０〜６０重量％の範囲では、厚膜抵抗体
１４の抵抗温度係数が最小値付近の値となり、温度変化
の影響を受けにくい安定した抵抗特性が得られる。
【００２８】実施例のサンプル＃１〜＃１２は、厚膜抵
抗体１４の低温焼成セラミック材料添加量が５重量％、
１０重量％、１５重量％のいずれかであり、比較例のサ
ンプル＃１３〜＃１８は、厚膜抵抗体１４の低温焼成セ
ラミック材料添加量が０重量％又は３重量％である。
抗体１４の低温焼成セラミック材料添加量が５重量％、
１０重量％、１５重量％のいずれかであり、比較例のサ
ンプル＃１３〜＃１８は、厚膜抵抗体１４の低温焼成セ
ラミック材料添加量が０重量％又は３重量％である。
【００２９】この表１の試験結果から明らかなように、
電極導体１３のＰｄ含有量が１０重量％以下で、厚膜抵
抗体１４のＰｄ含有量が４０〜６０重量％の範囲では、
厚膜抵抗体１４の低温焼成セラミック材料添加量によっ
て抵抗値変化率が変化し、厚膜抵抗体１４の低温焼成セ
ラミック材料添加量が増加するに従って、抵抗値変化率
が小さくなり、回路の信頼性が向上する。
電極導体１３のＰｄ含有量が１０重量％以下で、厚膜抵
抗体１４のＰｄ含有量が４０〜６０重量％の範囲では、
厚膜抵抗体１４の低温焼成セラミック材料添加量によっ
て抵抗値変化率が変化し、厚膜抵抗体１４の低温焼成セ
ラミック材料添加量が増加するに従って、抵抗値変化率
が小さくなり、回路の信頼性が向上する。
【００３０】比較例のように、低温焼成セラミック材料
添加量が３重量％以下では、低温焼成セラミック材料添
加量が不足して、合格（○）の判定基準である抵抗値変
化率≦１％の条件を満たさず、不合格（×）となった。
添加量が３重量％以下では、低温焼成セラミック材料添
加量が不足して、合格（○）の判定基準である抵抗値変
化率≦１％の条件を満たさず、不合格（×）となった。
【００３１】これに対し、実施例のように、厚膜抵抗体
１４の低温焼成セラミック材料添加量が５重量％以上に
なると、抵抗値変化率が０．６％以下となり、合格
（○）の判定基準である抵抗値変化率≦１％の条件を満
たした。この試験結果から、電極導体１３のＰｄ含有量
が１０重量％以下で、厚膜抵抗体１４のＰｄ含有量が４
０〜６０重量％の範囲では、厚膜抵抗体１４の低温焼成
セラミック材料添加量を５重量％以上に設定することが
適正であることが確認された。
１４の低温焼成セラミック材料添加量が５重量％以上に
なると、抵抗値変化率が０．６％以下となり、合格
（○）の判定基準である抵抗値変化率≦１％の条件を満
たした。この試験結果から、電極導体１３のＰｄ含有量
が１０重量％以下で、厚膜抵抗体１４のＰｄ含有量が４
０〜６０重量％の範囲では、厚膜抵抗体１４の低温焼成
セラミック材料添加量を５重量％以上に設定することが
適正であることが確認された。
【００３２】尚、本発明は、厚膜抵抗体１４のＰｄ含有
量が４０重量％以下又は６０重量％以上でも適用可能で
あり、また、厚膜抵抗体１４の低温焼成セラミック材料
添加量を１５重量％以上にしても良い。
量が４０重量％以下又は６０重量％以上でも適用可能で
あり、また、厚膜抵抗体１４の低温焼成セラミック材料
添加量を１５重量％以上にしても良い。
【００３３】その他、本発明は、低温焼成セラミック回
路基板の内層にＡｇ−Ｐｄ系の厚膜抵抗体を形成する場
合にも適用できる等、種々変更して実施できる。
路基板の内層にＡｇ−Ｐｄ系の厚膜抵抗体を形成する場
合にも適用できる等、種々変更して実施できる。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１の低温焼成セラミック回路基板によれば、電
極導体をＡｇ導体又はＰｄ含有量が１０重量％以下のＡ
ｇ−Ｐｄ導体により形成し、厚膜抵抗体をＡｇ−Ｐｄ導
体とガラスとの混合物に低温焼成セラミック基板と同種
の低温焼成セラミック材料を５重量％以上添加した抵抗
体材料により形成したので、電極導体と厚膜抵抗体との
間にＡｇ−Ｐｄの中間導体層を形成しなくても、電極導
体から厚膜抵抗体へのＡｇ拡散を防止できて、電極導体
のポーラス化を防止できると共に、厚膜抵抗体と低温焼
成セラミック基板との熱膨張係数の差を小さくできて、
両者間の熱応力を小さくすることができ、信頼性を向上
させながら、コスト低減と電気的特性向上の要求も満た
すことができる。
の請求項１の低温焼成セラミック回路基板によれば、電
極導体をＡｇ導体又はＰｄ含有量が１０重量％以下のＡ
ｇ−Ｐｄ導体により形成し、厚膜抵抗体をＡｇ−Ｐｄ導
体とガラスとの混合物に低温焼成セラミック基板と同種
の低温焼成セラミック材料を５重量％以上添加した抵抗
体材料により形成したので、電極導体と厚膜抵抗体との
間にＡｇ−Ｐｄの中間導体層を形成しなくても、電極導
体から厚膜抵抗体へのＡｇ拡散を防止できて、電極導体
のポーラス化を防止できると共に、厚膜抵抗体と低温焼
成セラミック基板との熱膨張係数の差を小さくできて、
両者間の熱応力を小さくすることができ、信頼性を向上
させながら、コスト低減と電気的特性向上の要求も満た
すことができる。
【００３５】また、請求項２では、厚膜抵抗体の全導体
の合計含有量に対するＰｄ含有量の比率を４０重量％以
上にしたので、厚膜抵抗体の抵抗温度係数を最小値に近
付けることができ、温度変化の影響を受けにくい安定し
た抵抗特性を実現することができる。
の合計含有量に対するＰｄ含有量の比率を４０重量％以
上にしたので、厚膜抵抗体の抵抗温度係数を最小値に近
付けることができ、温度変化の影響を受けにくい安定し
た抵抗特性を実現することができる。
【００３６】また、請求項３では、低温焼成セラミック
材料は、ＣａＯ−ＳｉＯ2 −Ａｌ2Ｏ3 −Ｂ2 Ｏ3 系ガ
ラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いるようにし
たので、信号処理の高速化に対応した高性能のセラミッ
ク回路基板を形成できると共に、該低温焼成セラミック
材料を厚膜抵抗体に５重量％以上添加しても、安定した
抵抗特性を得ることができる。
材料は、ＣａＯ−ＳｉＯ2 −Ａｌ2Ｏ3 −Ｂ2 Ｏ3 系ガ
ラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いるようにし
たので、信号処理の高速化に対応した高性能のセラミッ
ク回路基板を形成できると共に、該低温焼成セラミック
材料を厚膜抵抗体に５重量％以上添加しても、安定した
抵抗特性を得ることができる。
【図１】本発明の一実施形態を示す低温焼成セラミック
回路基板の主要部の縦断面図
回路基板の主要部の縦断面図
１１…低温焼成セラミック基板、１２…表層配線導体、
１３…電極導体、１４…厚膜抵抗体。
１３…電極導体、１４…厚膜抵抗体。
フロントページの続き
Ｆターム(参考） 4E351 AA07 BB01 BB24 BB31 CC11
CC12 DD05 DD20 GG03 GG04
5E343 AA24 BB25 BB48 BB72 DD02
ER32 ER35 GG16
Claims (3)
- 【請求項１】 低温焼成セラミック基板の表面に形成さ
れた電極導体と、この電極導体に接合するように形成さ
れた厚膜抵抗体とを備えた低温焼成セラミック回路基板
において、 前記電極導体は、Ａｇ導体又はＰｄ含有量が１０重量％
以下のＡｇ−Ｐｄ導体により形成され、 前記厚膜抵抗体は、Ａｇ−Ｐｄ導体とガラスとの混合物
に前記低温焼成セラミック基板と同種の低温焼成セラミ
ック材料を５重量％以上添加した抵抗体材料により形成
されていることを特徴とする低温焼成セラミック回路基
板。 - 【請求項２】 前記厚膜抵抗体は、全導体の合計含有量
に対するＰｄ含有量が４０重量％以上であることを特徴
とする請求項１に記載の低温焼成セラミック回路基板。 - 【請求項３】 前記低温焼成セラミック材料は、ＣａＯ
−ＳｉＯ2 −Ａｌ2Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物からなることを特徴とする請求項
１又は２に記載の低温焼成セラミック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204522A JP4711158B2 (ja) | 2001-07-05 | 2001-07-05 | 低温焼成セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204522A JP4711158B2 (ja) | 2001-07-05 | 2001-07-05 | 低温焼成セラミック回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023233A true JP2003023233A (ja) | 2003-01-24 |
| JP4711158B2 JP4711158B2 (ja) | 2011-06-29 |
Family
ID=19040974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001204522A Expired - Lifetime JP4711158B2 (ja) | 2001-07-05 | 2001-07-05 | 低温焼成セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4711158B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057249A (ja) * | 2003-07-23 | 2005-03-03 | Sharp Corp | 回路基板及びその製造方法並びに電子装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122685A (ja) * | 1984-07-04 | 1986-01-31 | 富士通株式会社 | 銅ペースト |
| JPS61260603A (ja) * | 1985-05-14 | 1986-11-18 | 三菱電機株式会社 | 電子部品 |
| JPH04329691A (ja) * | 1991-05-01 | 1992-11-18 | Tdk Corp | 導体ぺーストおよび配線基板 |
| JPH04354101A (ja) * | 1991-05-30 | 1992-12-08 | Tdk Corp | ガラスフリット、抵抗体ペーストおよび配線基板 |
| JPH06168620A (ja) * | 1992-11-26 | 1994-06-14 | Kawasumi Gijutsu Kenkyusho:Kk | 導電性ペースト組成物 |
| JPH07201222A (ja) * | 1993-12-28 | 1995-08-04 | Taiyo Yuden Co Ltd | 導電性ペーストとセラミック積層体とセラミック積層体の製造方法 |
| JPH0936508A (ja) * | 1995-07-13 | 1997-02-07 | Shinko Electric Ind Co Ltd | セラミック回路基板用導体ぺースト及びセラミック回路基板 |
| JP2000077205A (ja) * | 1998-09-01 | 2000-03-14 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
-
2001
- 2001-07-05 JP JP2001204522A patent/JP4711158B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122685A (ja) * | 1984-07-04 | 1986-01-31 | 富士通株式会社 | 銅ペースト |
| JPS61260603A (ja) * | 1985-05-14 | 1986-11-18 | 三菱電機株式会社 | 電子部品 |
| JPH04329691A (ja) * | 1991-05-01 | 1992-11-18 | Tdk Corp | 導体ぺーストおよび配線基板 |
| JPH04354101A (ja) * | 1991-05-30 | 1992-12-08 | Tdk Corp | ガラスフリット、抵抗体ペーストおよび配線基板 |
| JPH06168620A (ja) * | 1992-11-26 | 1994-06-14 | Kawasumi Gijutsu Kenkyusho:Kk | 導電性ペースト組成物 |
| JPH07201222A (ja) * | 1993-12-28 | 1995-08-04 | Taiyo Yuden Co Ltd | 導電性ペーストとセラミック積層体とセラミック積層体の製造方法 |
| JPH0936508A (ja) * | 1995-07-13 | 1997-02-07 | Shinko Electric Ind Co Ltd | セラミック回路基板用導体ぺースト及びセラミック回路基板 |
| JP2000077205A (ja) * | 1998-09-01 | 2000-03-14 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057249A (ja) * | 2003-07-23 | 2005-03-03 | Sharp Corp | 回路基板及びその製造方法並びに電子装置 |
| JP4498835B2 (ja) * | 2003-07-23 | 2010-07-07 | シャープ株式会社 | 回路基板及びその製造方法並びに電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4711158B2 (ja) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2001307547A (ja) | 導電性組成物およびそれを用いた印刷回路板 | |
| WO2004055836A1 (ja) | 抵抗材料、抵抗体、抵抗器、および抵抗器の製造方法 | |
| JP3018866B2 (ja) | 積層電子部品の外部電極用卑金属組成物 | |
| JP2003023233A (ja) | 低温焼成セラミック回路基板 | |
| US5763339A (en) | Insulating glass composition | |
| JP2001322831A (ja) | オーバーコートガラス及び厚膜印刷基板 | |
| JPH03134905A (ja) | 銅ペースト | |
| JP2559238B2 (ja) | 電気回路基板 | |
| JP2727651B2 (ja) | セラミックス基板 | |
| JPH0986955A (ja) | 絶縁体用ガラス組成物、絶縁体ペースト、および厚膜印刷回路 | |
| JPH06342965A (ja) | セラミックス回路基板及びその製造方法 | |
| JP2760035B2 (ja) | 厚膜回路基板 | |
| JPH0774445A (ja) | 厚膜導体およびその製造方法 | |
| JP2632325B2 (ja) | 電気回路基板 | |
| JPH0686327B2 (ja) | セラミツク基板用組成物 | |
| JP3934910B2 (ja) | 回路基板 | |
| JP2931910B2 (ja) | 回路基板 | |
| JP3864586B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP4120736B2 (ja) | セラミック回路基板 | |
| JPH069320B2 (ja) | 低温焼成セラミツクス多層配線基板 | |
| JPH0526284B2 (ja) | ||
| JPH0558201B2 (ja) | ||
| JPH11233302A (ja) | 抵抗ペースト | |
| JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4711158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |