JP2003017825A - 厚膜抵抗器およびその製造方法 - Google Patents

厚膜抵抗器およびその製造方法

Info

Publication number
JP2003017825A
JP2003017825A JP2001202083A JP2001202083A JP2003017825A JP 2003017825 A JP2003017825 A JP 2003017825A JP 2001202083 A JP2001202083 A JP 2001202083A JP 2001202083 A JP2001202083 A JP 2001202083A JP 2003017825 A JP2003017825 A JP 2003017825A
Authority
JP
Japan
Prior art keywords
resistor
resistor layer
thick film
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001202083A
Other languages
English (en)
Inventor
Hisafumi Maruo
尚史 丸尾
Manabu Oishi
学 大石
Shunsuke Nagakura
俊介 長倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2001202083A priority Critical patent/JP2003017825A/ja
Publication of JP2003017825A publication Critical patent/JP2003017825A/ja
Abandoned legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 抵抗体層の膜厚精度を向上させることができ
ると共に、製造効率の向上を図ることができる厚膜抵抗
器を提供する。 【解決手段】 基板11上に抵抗体層12を印刷し、該
抵抗体層12の上面に導体層13a,13bを印刷す
る。その後、前記抵抗体層12と導体層13a,13b
を同時に焼成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばハイブリッ
ドIC基板などの厚膜技術を採用する基板上に形成され
る厚膜抵抗器およびその製造方法に関する。
【0002】
【従来の技術】従来、厚膜抵抗器としては、図4および
図5に示すようなものが知られている。なお、図4およ
び図5は導体層を含む厚膜抵抗器50の断面図である。
【0003】この厚膜抵抗器50は、セラミックなどの
無機材料からなる基板51上に、金(Au)、銀(A
g)/パラジウム(Pd)、銀(Ag)、銅(Cu)な
どからなる導体層52a,52bが形成され、これら導
体層52a,52bの上をまたぐように例えば酸化ルテ
ニウム(RuO)などの高抵抗材料からなる抵抗体層
53が形成されてなる。
【0004】このような厚膜抵抗器50の製造方法の基
本的な工程を図6のフローチャートに示す。
【0005】この製造方法では、まず、基板51上に導
体ペーストを用いて導体層52a,52bを印刷する
(ステップ61)。
【0006】次に、上記工程で基板51上に印刷された
導体層52a,52bを乾燥処理する(ステップ6
2)。その後、所定の温度で導体層52a,52bを焼
成する。(ステップ63)。
【0007】次いで、上記工程で焼成された導体層52
a,52bの間およびこれらの上面に亘るように抵抗体
ペーストを用いて抵抗体層53を印刷する(ステップ6
4)。
【0008】そして、上記工程で印刷された抵抗体層5
3を乾燥処理する(ステップ65)。
【0009】最後に、乾燥処理された抵抗体層53を所
定の温度で焼成する(ステップ66)。
【0010】このような従来の厚膜抵抗器50の製造方
法において抵抗体層53を最後に形成する理由は、抵抗
体層53が、焼成環境のわずかな条件変動が抵抗値に大
きく影響するからである。すなわち、抵抗体層53を焼
成した後に、導体層52a,52bなどを焼成すると、
抵抗体層53の焼成を含めて焼成工程が2回、3回くり
返されることにより、抵抗値が大きくドリフトするため
である。こような事情から、抵抗体層53は、最後の工
程で印刷して乾燥処理した後、焼成を行っている。
【0011】
【発明が解決しようとする課題】しかしながら、上述の
従来の厚膜抵抗器50では、図4に示すように、導体層
52a,52b間の間隔が広い場合は、抵抗体層53の
膜厚が比較的計算値通りの膜厚tに形成されるが、図5
に示すように導体層52a,52b間の間隔が狭い場合
には、抵抗体層53の膜厚が計算値より厚い膜厚t’に
形成される。
【0012】このように、基板51上に導体層52a,
52bを印刷し、乾燥し焼成した後に、抵抗体層53を
印刷すると、先に形成した導体層52a,52bの膜厚
分が影響して抵抗体層53の膜厚tを制御しにくくな
り、計算通りの抵抗値を得ることが困難となる問題があ
った。
【0013】本発明の目的は、抵抗体層の膜厚精度を向
上させて所望の抵抗値を得ることができると共に、製造
効率の向上を図ることができる厚膜抵抗器およびその製
造方法を提供することにある。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明は、基板上に抵抗体層が形成され、
前記抵抗体層の上面に所定間隔を隔てて複数の導体層が
形成されていることを特徴とする。
【0015】このような請求項1記載の発明では、基板
上に抵抗体層を初めに形成したことにより、抵抗体層の
膜厚が下地の構造に応じて変動することを抑えることが
できる。このため、請求項1記載の発明では、抵抗体層
の膜厚精度を向上させることができ、抵抗値精度の高い
厚膜抵抗器を得ることができる。
【0016】請求項2の発明は、基板上に抵抗体層を印
刷する工程と、前記抵抗体層上に所定間隔を隔てて複数
の導体層を印刷する工程と、前記抵抗体層および導体層
を同時に焼成する工程とを備えることを特徴とする。
【0017】請求項2記載の発明では、基板上に初めに
抵抗体層を印刷し、この抵抗体層の上面に導体層を印刷
して、前記抵抗体層および導体層を同時に焼成すること
により、焼成工程数を削減することができる。このた
め、請求項2記載の発明では、製造効率の向上を図るこ
とができる。
【0018】請求項3の発明は、請求項2記載の厚膜抵
抗器の製造方法であって、前記抵抗体層を印刷した後、
乾燥処理を施すことを特徴とする。
【0019】また、請求項3記載の発明では、乾燥処理
を施すことにより、抵抗体ペーストでなる抵抗体層が変
形しにくくなり、均一な膜厚を保持しつつ、導体層を印
刷することができる。
【0020】
【発明の実施の形態】以下、本発明に係る厚膜抵抗器の
実施形態について、図1〜図3を用いて説明する。
【0021】図1および図2は、本発明に係る厚膜抵抗
器の一実施形態を示す断面図、図3は、図1および図2
に示す厚膜抵抗器の製造方法の基本的なフローチャート
である。
【0022】図1および図2に示すように、厚膜抵抗器
10は、セラミックからなる基板11上に、例えば酸化
ルテニウム(RuO)等からなる抵抗体層12が形成
され、この抵抗体層12の上面に金(Au)、銀(A
g)/パラジウム(Pd)、銀(Ag)、銅(Cu)な
どからなる導体層13a,13bが形成されて構成され
ている。
【0023】このような本実施形態の厚膜抵抗器10で
は、抵抗体層12を形成した後に導体層13a,13b
を形成しているため、抵抗体層12の膜厚が導体層13
a,13bなどによって影響を受けることがなく、膜厚
の均一な抵抗体層12となっている。このため、図1に
示すような導体層13a,13b同士の間隔の広い場合
や、図2に示すような導体層13a,13b同士の間隔
の狭い場合などで膜厚が変動することがなく、制御性の
高い膜厚となっている。
【0024】このような厚膜抵抗器10は、図3に示す
ような工程を経て製造される。
【0025】(イ)まず、基板11上に所定の膜厚tの
抵抗体層12を印刷(ステップ21)する。
【0026】(ロ)続いて、上記工程で印刷された抵抗
体層12を乾燥処理する(ステップ22)。
【0027】(ハ)次に、上記工程で乾燥された抵抗体
層12の上面に2つの導体層13a,13bを所定間隔
を隔てて印刷する(ステップ23)。
【0028】(ニ)その後、導体層13a,13bを乾
燥処理する(ステップ24)。
【0029】(ホ)最後に、基板11上に印刷された抵
抗体層12と、抵抗体層12の上に後から印刷された導
体層13a,13bとを、同時に一括焼成する(ステッ
プ25)。
【0030】このようにして厚膜抵抗器10の製造が完
成する。
【0031】上記した厚膜抵抗器10の製造方法では、
基板11上に抵抗体層12を初めに印刷し、乾燥処理し
た状態で、導体層13a,13bを印刷することによ
り、前記抵抗体層12を計算通りの膜厚tで形成するこ
とができる。
【0032】すなわち、初めに抵抗体層12を印刷する
際は、基板11上に何も形成されていないため、図1お
よび図2に示すように、導体層13a,13b間の間隔
が広い、狭いにかかわらず、抵抗体層12の膜厚tを均
一に形成することができる。
【0033】また、基板11上に印刷された抵抗体層1
2と、この抵抗体層12の上に印刷された導体層13
a,13bとを、同時に一括して焼成することにより、
焼成工程が一工程で完了するため製造効率の向上を図る
ことができる。
【0034】また、抵抗体層12の焼成も従来と同様に
一回の焼成で完了するので、抵抗値が焼成に伴って変動
することを極力抑えることができる。
【0035】本実施形態の製造方法によれば、抵抗体層
12の膜厚精度を向上させることができ、抵抗値精度の
高い厚膜抵抗器を得ることができる。
【0036】また、本実施形態では、工程数を削減する
ことができ、製造効率の向上を図ることができる。
【0037】以上、実施形態について説明したが、本発
明はこれに限定されるものではなく、構成の要旨に付随
する各種の変更が可能である。例えば、上記した実施形
態では、抵抗体層12の上に2つの導体層13a,13
bを形成したが、3つ以上の導体層を所定間隔を隔てて
形成してもよい。
【0038】
【発明の効果】以上の説明より明らかなように、請求項
1の発明によれば、基板上に抵抗体層を形成し、抵抗体
層の上に導体層を形成することにより、抵抗体層の膜厚
精度を向上させることができ、抵抗値精度の高い厚膜抵
抗器を得ることができる。
【0039】請求項2の発明によれば、基板上に初めに
抵抗体層を印刷し、この抵抗体層の上面に導体層を印刷
して、前記抵抗体層および導体層を同時に焼成すること
により、製造効率の向上を図るという効果がある。更
に、この発明によれば、抵抗値ドリフトを抑えることが
できる。
【0040】請求項3の発明によれば、前記抵抗体層を
印刷した後、乾燥処理を施すことにより、前記抵抗体層
が変形しにくくなり、均一な膜厚を保持することができ
るという効果がある。
【図面の簡単な説明】
【図1】本発明に係る厚膜抵抗器の一実施形態を示す断
面図である。
【図2】本発明に係る厚膜抵抗器の他の一実施形態を示
す断面図である。
【図3】図1および図2に示す厚膜抵抗器の製造方法の
基本的フローチャートである。
【図4】従来の厚膜抵抗器を示す断面図である。
【図5】従来の厚膜抵抗器を示す断面図である。
【図6】図5および図6に示す従来の厚膜抵抗器の製造
方法の基本的フローチャートである。
【符号の説明】
10 厚膜抵抗器 11 基板 12 抵抗体層 13a,13b 導体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長倉 俊介 静岡県榛原郡榛原町布引原206−1 矢崎 部品株式会社内 Fターム(参考) 4E351 AA07 BB05 DD04 DD05 DD06 DD20 DD32 GG20 5E032 AB01 BA04 BB01 CC06 CC09

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上に抵抗体層が形成され、前記抵抗
    体層の上面に所定間隔を隔てて複数の導体層が形成され
    ていることを特徴とする厚膜抵抗器。
  2. 【請求項2】 基板上に抵抗体層を印刷する工程と、 前記抵抗体層の上面に所定間隔を隔てて複数の導体層を
    印刷する工程と、 前記抵抗体層および導体層を同時に焼成する工程と、 を備えることを特徴とする厚膜抵抗器の製造方法。
  3. 【請求項3】 請求項2記載の厚膜抵抗器の製造方法で
    あって、 前記抵抗体層を印刷した後、乾燥処理を施すことを特徴
    とする厚膜抵抗器の製造方法。
JP2001202083A 2001-07-03 2001-07-03 厚膜抵抗器およびその製造方法 Abandoned JP2003017825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001202083A JP2003017825A (ja) 2001-07-03 2001-07-03 厚膜抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001202083A JP2003017825A (ja) 2001-07-03 2001-07-03 厚膜抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003017825A true JP2003017825A (ja) 2003-01-17

Family

ID=19038948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001202083A Abandoned JP2003017825A (ja) 2001-07-03 2001-07-03 厚膜抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003017825A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242295A (ja) * 2011-05-20 2012-12-10 Yazaki Corp 液面レベルセンサの電極構造及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242295A (ja) * 2011-05-20 2012-12-10 Yazaki Corp 液面レベルセンサの電極構造及びその製造方法

Similar Documents

Publication Publication Date Title
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JP2003017825A (ja) 厚膜抵抗器およびその製造方法
JP4763833B2 (ja) 基板上に電気抵抗を製造する方法および電流センサ抵抗を備えた基板
JP2005045257A (ja) 複数の配線平面から成るハイブリッド製品を製作するための方法
JPH0795483B2 (ja) 厚膜抵抗素子の製造方法
JP2000174433A (ja) 配線基板の製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JP3826046B2 (ja) 抵抗器およびその製造方法
JPS62193102A (ja) セラミツク配線基板の製法
JPH0329165B2 (ja)
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPH03235397A (ja) 厚膜回路基板の製造方法
JPH0287588A (ja) 厚膜配線基板の抵抗体形成方法
JPH0472794A (ja) 多層回路基板の湿式エッチング方法
JPS62177955A (ja) 薄膜抵抗の製造方法
JPH03250701A (ja) チップ抵抗体の製造方法
JPH04326702A (ja) 電子部品
JPH0680880B2 (ja) 抵抗体付セラミック回路板の製法
JPS5979563A (ja) 厚膜回路
JP2710430B2 (ja) パターン形成方法
JPS6045095A (ja) 厚膜多層基板の製造方法
JPH04221886A (ja) 厚膜多層回路基板及びその製造方法
JP2002124401A (ja) 抵抗器及びその製造方法
JPH06163814A (ja) 薄膜抵抗体の形成方法
JPS58186996A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060126