JP2003015602A - Ａｃ型ｐｄｐの駆動方法および駆動装置 - Google Patents
Ａｃ型ｐｄｐの駆動方法および駆動装置Info
- Publication number
- JP2003015602A JP2003015602A JP2001199011A JP2001199011A JP2003015602A JP 2003015602 A JP2003015602 A JP 2003015602A JP 2001199011 A JP2001199011 A JP 2001199011A JP 2001199011 A JP2001199011 A JP 2001199011A JP 2003015602 A JP2003015602 A JP 2003015602A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- electrode
- address
- addressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2932—Addressed by writing selected cells that are in an OFF state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】表示の安定度を損なうことなく、アドレッシン
グの所要時間を短縮することを目的とする。 【解決手段】アドレッシングに先立って、基準電位線と
スキャン電極との間に漸増波形電圧を印加することによ
って全てのセルの電荷を均等化するリセット処理を行
い、アドレッシングに際して、選択ラインに対応したス
キャン電極と基準電位線との間に、リセット処理におけ
る最終印加電圧Ｖｙｒ２と同極性でかつそれよりも電位
差ΔＶｙだけ絶対値が大きい選択電圧Ｖｙａ１を印加す
る。
グの所要時間を短縮することを目的とする。 【解決手段】アドレッシングに先立って、基準電位線と
スキャン電極との間に漸増波形電圧を印加することによ
って全てのセルの電荷を均等化するリセット処理を行
い、アドレッシングに際して、選択ラインに対応したス
キャン電極と基準電位線との間に、リセット処理におけ
る最終印加電圧Ｖｙｒ２と同極性でかつそれよりも電位
差ΔＶｙだけ絶対値が大きい選択電圧Ｖｙａ１を印加す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＣ型ＰＤＰの駆
動方法および駆動装置に関する。ＰＤＰ（Plasma Displ
ay Panel：プラズマディスプレイパネル）は、テレビジ
ョンおよびコンピュータのモニターのどちらにも利用可
能な高速性と解像度とを兼ね備えており、大画面表示デ
バイスとして利用されている。普及にともなって使用環
境が多様化し、温度変化や電源電圧の変動に影響されな
い安定した表示を実現する駆動方法が求められている。
また、消費電力の低減も重要課題である。
動方法および駆動装置に関する。ＰＤＰ（Plasma Displ
ay Panel：プラズマディスプレイパネル）は、テレビジ
ョンおよびコンピュータのモニターのどちらにも利用可
能な高速性と解像度とを兼ね備えており、大画面表示デ
バイスとして利用されている。普及にともなって使用環
境が多様化し、温度変化や電源電圧の変動に影響されな
い安定した表示を実現する駆動方法が求められている。
また、消費電力の低減も重要課題である。
【０００２】
【従来の技術】カラー表示デバイスとして、面放電形式
のＡＣ型ＰＤＰが商品化されている。ここでいう面放電
形式は、輝度を確保する表示放電において陽極および陰
極となる表示電極（第１電極および第２電極）を、前面
側または背面側の基板の上に平行に配列し、表示電極対
と交差するようにアドレス電極（第３電極）を配列する
形式である。表示電極の配列には、マトリクス表示の行
毎に１対ずつ配列する形態と、第１および第２の表示電
極を交互に等間隔に配列する形態とがある。後者の場
合、配列の両端を除く表示電極は隣接する２行の表示に
係わる。配列形態に係わらず、表示電極対は誘電体で被
覆される。
のＡＣ型ＰＤＰが商品化されている。ここでいう面放電
形式は、輝度を確保する表示放電において陽極および陰
極となる表示電極（第１電極および第２電極）を、前面
側または背面側の基板の上に平行に配列し、表示電極対
と交差するようにアドレス電極（第３電極）を配列する
形式である。表示電極の配列には、マトリクス表示の行
毎に１対ずつ配列する形態と、第１および第２の表示電
極を交互に等間隔に配列する形態とがある。後者の場
合、配列の両端を除く表示電極は隣接する２行の表示に
係わる。配列形態に係わらず、表示電極対は誘電体で被
覆される。
【０００３】面放電形式のＰＤＰの表示においては、各
行に対応づけられた表示電極対の一方（第２電極）を行
選択のためのスキャン電極として用い、スキャン電極と
アドレス電極との間でのアドレス放電と、それをトリガ
ーとした表示電極間のアドレス放電とを生じさせること
によって、表示内容に応じて誘電体の帯電量（壁電荷
量）を制御するアドレッシングが行われる。アドレッシ
ングの後、表示電極対に交番極性の維持電圧Ｖｓを印加
する。維持電圧Ｖｓは（１）式を満たす。
行に対応づけられた表示電極対の一方（第２電極）を行
選択のためのスキャン電極として用い、スキャン電極と
アドレス電極との間でのアドレス放電と、それをトリガ
ーとした表示電極間のアドレス放電とを生じさせること
によって、表示内容に応じて誘電体の帯電量（壁電荷
量）を制御するアドレッシングが行われる。アドレッシ
ングの後、表示電極対に交番極性の維持電圧Ｖｓを印加
する。維持電圧Ｖｓは（１）式を満たす。
【０００４】
ＶｆXY−ＶｗXY＜Ｖｓ＜ＶｆXY …（１）
ＶｆXY：表示電極間の放電開始電圧
ＶｗXY：表示電極間の壁電圧
維持電圧Ｖｓの印加により、所定量の壁電荷の存在する
セルのみでセル電圧（電極に印加する駆動電圧と壁電圧
との和）が放電開始電圧ＶｆXYを越えて基板面に沿った
面放電が生じる。印加周期を短くすると、視覚的に発光
が連続する。
セルのみでセル電圧（電極に印加する駆動電圧と壁電圧
との和）が放電開始電圧ＶｆXYを越えて基板面に沿った
面放電が生じる。印加周期を短くすると、視覚的に発光
が連続する。
【０００５】ＰＤＰの放電セルは基本的には２値発光素
子である。したがって、中間調はフレーム期間における
個々の放電セルの積分発光量を入力画像データの階調値
に応じて設定することによって再現される。カラー表示
は階調表示の一種であって、表示色は３原色の輝度の組
合せによって決まる。階調表示には、１フレームを輝度
の重み付けをした複数のサブフレーム（インタレース表
示の場合はサブフィールド）で構成し、サブフレーム単
位の発光（点灯）の有無の組合せによって積分発光量を
設定する方法が用いられる。
子である。したがって、中間調はフレーム期間における
個々の放電セルの積分発光量を入力画像データの階調値
に応じて設定することによって再現される。カラー表示
は階調表示の一種であって、表示色は３原色の輝度の組
合せによって決まる。階調表示には、１フレームを輝度
の重み付けをした複数のサブフレーム（インタレース表
示の場合はサブフィールド）で構成し、サブフレーム単
位の発光（点灯）の有無の組合せによって積分発光量を
設定する方法が用いられる。
【０００６】図９は駆動シーケンスの概要を示す電圧波
形図である。図示において、符号Ｘ，Ｙ，Ａは順に第１
の表示電極、第２の表示電極、アドレス電極を表し、
Ｘ，Ｙに添えた文字１〜ｎは表示電極Ｘ，Ｙに対応する
行の配列順位を示し、Ａに添えた文字１〜ｍはアドレス
電極Ａに対応する列の配列順位を示す。
形図である。図示において、符号Ｘ，Ｙ，Ａは順に第１
の表示電極、第２の表示電極、アドレス電極を表し、
Ｘ，Ｙに添えた文字１〜ｎは表示電極Ｘ，Ｙに対応する
行の配列順位を示し、Ａに添えた文字１〜ｍはアドレス
電極Ａに対応する列の配列順位を示す。
【０００７】各サブフレームに割り当てるサブフレーム
期間Ｔｓｆは、画面の帯電分布を一様化するリセット期
間ＴＲ、スキャンパルスＰｙおよびアドレスパルスＰａ
の印加によって表示内容に応じた帯電分布を形成するア
ドレス期間ＴＡ、および表示パルスＰｓの印加によって
階調値に応じた輝度を確保するサステイン期間 (表示期
間ともいう）ＴＳに大別される。リセット期間ＴＲおよ
びアドレス期間ＴＡの長さは輝度の重みに係わらず一定
であるが、サステイン期間ＴＳの長さは輝度の重みが大
きいほど長い。駆動シーケンスはリセット期間ＴＲ・ア
ドレス期間ＴＡ・表示期間ＴＳの順序でサブフレーム毎
に繰り返される各サブフレームのサステイン期間の終了
時点では、壁電荷が比較的に多く残存する放電セルとほ
とんど残存しない放電セルとが混在するので、次のサブ
フレームのアドレッシングの信頼性を高めるために、リ
セット期間ＴＲにおいて電荷を均等化するリセット処理
を行う。
期間Ｔｓｆは、画面の帯電分布を一様化するリセット期
間ＴＲ、スキャンパルスＰｙおよびアドレスパルスＰａ
の印加によって表示内容に応じた帯電分布を形成するア
ドレス期間ＴＡ、および表示パルスＰｓの印加によって
階調値に応じた輝度を確保するサステイン期間 (表示期
間ともいう）ＴＳに大別される。リセット期間ＴＲおよ
びアドレス期間ＴＡの長さは輝度の重みに係わらず一定
であるが、サステイン期間ＴＳの長さは輝度の重みが大
きいほど長い。駆動シーケンスはリセット期間ＴＲ・ア
ドレス期間ＴＡ・表示期間ＴＳの順序でサブフレーム毎
に繰り返される各サブフレームのサステイン期間の終了
時点では、壁電荷が比較的に多く残存する放電セルとほ
とんど残存しない放電セルとが混在するので、次のサブ
フレームのアドレッシングの信頼性を高めるために、リ
セット期間ＴＲにおいて電荷を均等化するリセット処理
を行う。
【０００８】米国特許５７４５０８６号には、第１およ
び第２のランプ電圧を放電セルに順に印加するリセット
処理が開示されている。穏やかな勾配のランプ電圧 (漸
増波形電圧）を印加することにより、次に説明する微小
放電の性質から、リセット処理における発光を微小とし
てコントラストの低下を防ぎ、かつセル構造のバラツキ
に係わらず壁電圧を任意の目標値に設定することができ
る。
び第２のランプ電圧を放電セルに順に印加するリセット
処理が開示されている。穏やかな勾配のランプ電圧 (漸
増波形電圧）を印加することにより、次に説明する微小
放電の性質から、リセット処理における発光を微小とし
てコントラストの低下を防ぎ、かつセル構造のバラツキ
に係わらず壁電圧を任意の目標値に設定することができ
る。
【０００９】ランプ電圧の傾きが緩やかであれば印加電
圧の上昇途中に微小な電荷調整放電が複数回起きる。さ
らに傾きを緩やかにすると放電強度が小さくなるととも
に放電周期が短くなって、連続的な放電形態へと移行し
ていく。以下の説明では、周期的な電荷調整放電及び連
続的な電荷調整放電を総称して、“微小放電”と呼称す
る。
圧の上昇途中に微小な電荷調整放電が複数回起きる。さ
らに傾きを緩やかにすると放電強度が小さくなるととも
に放電周期が短くなって、連続的な放電形態へと移行し
ていく。以下の説明では、周期的な電荷調整放電及び連
続的な電荷調整放電を総称して、“微小放電”と呼称す
る。
【００１０】微小放電においては、ランプ波の最終到達
電圧の設定で壁電圧を制御することができる。微小放電
中には、放電空間に加わるセル電庄Ｖｃ（＝壁電圧Ｖｗ
＋印加電圧Ｖｉ）が、ランプ電圧の上昇によって放電開
始閾値（以下、Ｖｔという）を超えても、微小放電が起
きることによってセル電圧が常にＶｔ近傍に保たれる。
微小放電により、ランプ電圧の上昇分とほぼ同等分だけ
壁電圧が下がるのである。ランプ電圧の最終値をＶｒ、
ランプ電圧が最終値Ｖｒに達した時点の壁電圧をＶｗと
すると、セル電圧ＶｃがＶｔに保たれているので、 Ｖｃ＝Ｖｒ＋Ｖｗ＝Ｖｔ ∴Ｖｗ＝−（Ｖｒ−Ｖｔ） の関係が成立する。Ｖｔは放電セルの電気的特性で決定
される一定値であるので、ランプ電圧の最終値Ｖｒの設
定によって、目的とする任意の値に壁電圧を設定するこ
とができる。詳しくは、放電セル間でＶｔに微妙な差異
があったとしても、全ての放電セルについてそれぞれの
ＶｔとＶｗとの相対差を均等にすることができる。
電圧の設定で壁電圧を制御することができる。微小放電
中には、放電空間に加わるセル電庄Ｖｃ（＝壁電圧Ｖｗ
＋印加電圧Ｖｉ）が、ランプ電圧の上昇によって放電開
始閾値（以下、Ｖｔという）を超えても、微小放電が起
きることによってセル電圧が常にＶｔ近傍に保たれる。
微小放電により、ランプ電圧の上昇分とほぼ同等分だけ
壁電圧が下がるのである。ランプ電圧の最終値をＶｒ、
ランプ電圧が最終値Ｖｒに達した時点の壁電圧をＶｗと
すると、セル電圧ＶｃがＶｔに保たれているので、 Ｖｃ＝Ｖｒ＋Ｖｗ＝Ｖｔ ∴Ｖｗ＝−（Ｖｒ−Ｖｔ） の関係が成立する。Ｖｔは放電セルの電気的特性で決定
される一定値であるので、ランプ電圧の最終値Ｖｒの設
定によって、目的とする任意の値に壁電圧を設定するこ
とができる。詳しくは、放電セル間でＶｔに微妙な差異
があったとしても、全ての放電セルについてそれぞれの
ＶｔとＶｗとの相対差を均等にすることができる。
【００１１】図９の例では、電圧Ｖｙｒ１へ向けて上昇
する第１のランプ電圧を表示電極Ｙに印加することによ
って、表示電極Ｘと表示電極Ｙとの電極間（これをＸＹ
電極間という）、および表示電極Ｙとアドレス電極Ａと
の電極間（これをＡＹ電極間という）に壁電荷を形成す
る。その後、電圧Ｖｙｒ２へ向けて降下する第２のラン
プ電圧を表示電極Ｙに印加することによって、ＸＹ電極
間およびＡＹ電極間の壁電圧を目標値に近づける。ラン
プ電圧の印加に同期させて、表示電極Ｘに電位Ｖｘｒ
１，Ｖｘｒ２ｖを印加する。なお、ここでの電圧の印加
は、電極を基準電位線との間に所定電圧が生じるように
バイアスすることを意味する。電圧Ｖｘｒ１，Ｖｙｒ１
は第２のランプ電圧で必ず微小放電が起きるように選定
される。
する第１のランプ電圧を表示電極Ｙに印加することによ
って、表示電極Ｘと表示電極Ｙとの電極間（これをＸＹ
電極間という）、および表示電極Ｙとアドレス電極Ａと
の電極間（これをＡＹ電極間という）に壁電荷を形成す
る。その後、電圧Ｖｙｒ２へ向けて降下する第２のラン
プ電圧を表示電極Ｙに印加することによって、ＸＹ電極
間およびＡＹ電極間の壁電圧を目標値に近づける。ラン
プ電圧の印加に同期させて、表示電極Ｘに電位Ｖｘｒ
１，Ｖｘｒ２ｖを印加する。なお、ここでの電圧の印加
は、電極を基準電位線との間に所定電圧が生じるように
バイアスすることを意味する。電圧Ｖｘｒ１，Ｖｙｒ１
は第２のランプ電圧で必ず微小放電が起きるように選定
される。
【００１２】このようなリセット処理の後にアドレッシ
ングを行なう。アドレス期間ＴＡにおいて、開始時点で
全ての表示電極Ｙを非選択電位Ｖｙａ２にバイアスした
後、選択ラインｉ（１≦ｉ≦ｎ）に対応した表示電極Ｙ
を一時的に選択電位Ｖｙａ１にバイアスする（スキャン
パルスの印加）。ライン選択に同期して、選択ラインの
うちのアドレス放電を生じさせる選択セルが属する列の
み、アドレス電極Ａを選択電位Ｖａにバイアスする（ア
ドレスパルスの印加）。非選択セルが属する列のアドレ
ス電極Ａについては基準電位（通常、０ボルト）にす
る。そして、表示電極Ｘについては、選択行と非選択行
とに係わらず、アドレッシングの開始から終了まで一定
の電位Ｖｘａにバイアスする。サステイン期間ＴＳで
は、振幅Ｖｓの表示パルスＰｓを表示電極Ｙと表示電極
Ｘとに交互に印加する。印加回数は輝度の重みにほぼ比
例する。
ングを行なう。アドレス期間ＴＡにおいて、開始時点で
全ての表示電極Ｙを非選択電位Ｖｙａ２にバイアスした
後、選択ラインｉ（１≦ｉ≦ｎ）に対応した表示電極Ｙ
を一時的に選択電位Ｖｙａ１にバイアスする（スキャン
パルスの印加）。ライン選択に同期して、選択ラインの
うちのアドレス放電を生じさせる選択セルが属する列の
み、アドレス電極Ａを選択電位Ｖａにバイアスする（ア
ドレスパルスの印加）。非選択セルが属する列のアドレ
ス電極Ａについては基準電位（通常、０ボルト）にす
る。そして、表示電極Ｘについては、選択行と非選択行
とに係わらず、アドレッシングの開始から終了まで一定
の電位Ｖｘａにバイアスする。サステイン期間ＴＳで
は、振幅Ｖｓの表示パルスＰｓを表示電極Ｙと表示電極
Ｘとに交互に印加する。印加回数は輝度の重みにほぼ比
例する。
【００１３】従来において、リセット期間ＴＲに表示電
極Ｙに印加する電圧Ｖｙｒ２は、アドレス期間ＴＡに印
加する選択電圧Ｖｙａ１と同一とされ、これらの印加に
１つの電源が共用されていた。また、リセット期間ＴＲ
に表示電極Ｘに印加する電圧Ｖｘｒ２も、アドレス期間
ＴＡのバイアス電圧Ｖｘａと同一とされていた。
極Ｙに印加する電圧Ｖｙｒ２は、アドレス期間ＴＡに印
加する選択電圧Ｖｙａ１と同一とされ、これらの印加に
１つの電源が共用されていた。また、リセット期間ＴＲ
に表示電極Ｘに印加する電圧Ｖｘｒ２も、アドレス期間
ＴＡのバイアス電圧Ｖｘａと同一とされていた。
【００１４】
【発明が解決しようとする課題】図１０は従来のアドレ
ッシングのタイムチャートである。同図ではｊ番目のラ
インのスキャンパルスとアドレス放電の時間関係を示し
ている。ライン選択電位はＶｙａ１、ライン非選択電位
はＶｙａ２、アドレス選択電位はＶａ、アドレス非選択
電位は基準電位（ここでは０ボルト）である。
ッシングのタイムチャートである。同図ではｊ番目のラ
インのスキャンパルスとアドレス放電の時間関係を示し
ている。ライン選択電位はＶｙａ１、ライン非選択電位
はＶｙａ２、アドレス選択電位はＶａ、アドレス非選択
電位は基準電位（ここでは０ボルト）である。
【００１５】ｊ番目のラインに対応した表示電極Ｙにス
キャンパルスが印加され、アドレス電極Ａにアドレス電
圧Ｖａが印加されると、ＡＹ電極間でアドレス放電が起
こり、ほぼ同時にＸＹ電極間でもアドレス放電が起こっ
てセル内に壁電荷が形成される。つまり、表示電極Ｘ側
を負としてＸＹ電極間に壁電圧Ｖｗxy-aが発生する。
キャンパルスが印加され、アドレス電極Ａにアドレス電
圧Ｖａが印加されると、ＡＹ電極間でアドレス放電が起
こり、ほぼ同時にＸＹ電極間でもアドレス放電が起こっ
てセル内に壁電荷が形成される。つまり、表示電極Ｘ側
を負としてＸＹ電極間に壁電圧Ｖｗxy-aが発生する。
【００１６】アドレス放電は、スキャンパルスの印加開
始から時間ｔpeakだけ遅れて最大となり、時間ｔend が
経過した時点で終息する。これら時間ｔpeak，ｔend の
長さは、表示内容およびアドレス電圧Ｖａに依存し、パ
ネルの温度およびセル構造のバラツキの影響を受ける。
始から時間ｔpeakだけ遅れて最大となり、時間ｔend が
経過した時点で終息する。これら時間ｔpeak，ｔend の
長さは、表示内容およびアドレス電圧Ｖａに依存し、パ
ネルの温度およびセル構造のバラツキの影響を受ける。
【００１７】従来では、アドレス電圧Ｖａが７０ボルト
程度とされており、時間ｔend が約２マイクロ秒（μ
ｓ）であった。駆動においては、アドレス放電が終息し
た後に、電極を非選択電位に戻すための時間ｔd2が必要
である。一般的な回路デバイスを用いた場合、ｔd2＝
０．２μｓであるので、1 ライン分のアドレス所要時間
（アドレスサイクル）Ｔａｃ’は２．２μｓであった。
程度とされており、時間ｔend が約２マイクロ秒（μ
ｓ）であった。駆動においては、アドレス放電が終息し
た後に、電極を非選択電位に戻すための時間ｔd2が必要
である。一般的な回路デバイスを用いた場合、ｔd2＝
０．２μｓであるので、1 ライン分のアドレス所要時間
（アドレスサイクル）Ｔａｃ’は２．２μｓであった。
【００１８】例えば、表示面のライン数が５００、サブ
フレーム数が１０、１サブフレーム当りのリセット処理
の所要時間が３００μｓであるとすると、１フレームに
おけるリセット期間とアドレス期間の総和は、（３００
＋２．２×５００）×１０＝１４０００μｓ（＝１４ｍ
ｓ）となる。フルモーション動画のフレーム周期は約１
６．７ｍｓであるので、サステイン期間に割り当て可能
な時間は約２．７（＝１６．７−１４）ｍｓであった。
フレーム数が１０、１サブフレーム当りのリセット処理
の所要時間が３００μｓであるとすると、１フレームに
おけるリセット期間とアドレス期間の総和は、（３００
＋２．２×５００）×１０＝１４０００μｓ（＝１４ｍ
ｓ）となる。フルモーション動画のフレーム周期は約１
６．７ｍｓであるので、サステイン期間に割り当て可能
な時間は約２．７（＝１６．７−１４）ｍｓであった。
【００１９】表示の輝度を高めるためにリセット期間を
短縮してサステイン期間を延長すると、電荷の均等化が
不十分となり、表示の安定が損なわれるという問題があ
った。アドレスサイクルＴａｃ’を短縮すると、アドレ
ス放電が終息する以前にアドレス電圧の印加を終了しな
ければならない。それにより、アドレス放電後の壁電圧
Ｖｗxy-aが不足して表示が不安定になる。また、アドレ
スサイクルＴａｃ’を短縮するためにアドレス電圧Ｖａ
を高くすると、アドレッシングにおける消費電力が増大
してしまう。
短縮してサステイン期間を延長すると、電荷の均等化が
不十分となり、表示の安定が損なわれるという問題があ
った。アドレスサイクルＴａｃ’を短縮すると、アドレ
ス放電が終息する以前にアドレス電圧の印加を終了しな
ければならない。それにより、アドレス放電後の壁電圧
Ｖｗxy-aが不足して表示が不安定になる。また、アドレ
スサイクルＴａｃ’を短縮するためにアドレス電圧Ｖａ
を高くすると、アドレッシングにおける消費電力が増大
してしまう。
【００２０】本発明は、表示の安定度を損なうことな
く、アドレッシングの所要時間を短縮することを目的と
している。他の目的はアドレッシングの消費電力を低減
することである。
く、アドレッシングの所要時間を短縮することを目的と
している。他の目的はアドレッシングの消費電力を低減
することである。
【００２１】
【課題を解決するための手段】本発明においては、アド
レッシングに先立って、基準電位線とスキャン電極との
間に漸増波形電圧を印加することによって全てのセルの
電荷を均等化するリセット処理を行い、アドレッシング
に際して、選択ラインに対応したスキャン電極と基準電
位線との間に、リセット処理における最終印加電圧Ｖｙ
ｒ２と同極性でかつそれよりも電位差ΔＶｙだけ高い
（絶対値が大きい）選択電圧Ｖｙａ１を印加する。
レッシングに先立って、基準電位線とスキャン電極との
間に漸増波形電圧を印加することによって全てのセルの
電荷を均等化するリセット処理を行い、アドレッシング
に際して、選択ラインに対応したスキャン電極と基準電
位線との間に、リセット処理における最終印加電圧Ｖｙ
ｒ２と同極性でかつそれよりも電位差ΔＶｙだけ高い
（絶対値が大きい）選択電圧Ｖｙａ１を印加する。
【００２２】従来の駆動方法ではＶｙａ１＝Ｖｙｒ２に
設定されており、スキャンパルスの振幅を変更すると、
それに伴って電圧Ｖｙｒ２も同様に変化する。このた
め、選択電圧Ｖｙａ１を高くしてもアドレスサイクルＴ
ａｃを短縮することができないことが判明した。このこ
とを説明するために、ここでＸＹ電極間とＡＹ電極間と
について微小放電が起こる閾値電圧をＶｔxy，Ｖｔayと
し、セル電圧をＶｃxy，Ｖｃayする。また、印加電圧を
Ｖｒxy，Ｖｒayとする。
設定されており、スキャンパルスの振幅を変更すると、
それに伴って電圧Ｖｙｒ２も同様に変化する。このた
め、選択電圧Ｖｙａ１を高くしてもアドレスサイクルＴ
ａｃを短縮することができないことが判明した。このこ
とを説明するために、ここでＸＹ電極間とＡＹ電極間と
について微小放電が起こる閾値電圧をＶｔxy，Ｖｔayと
し、セル電圧をＶｃxy，Ｖｃayする。また、印加電圧を
Ｖｒxy，Ｖｒayとする。
【００２３】微小放電が開始すると、その後は印加電圧
Ｖｒxy，Ｖｒayを上昇させてもセル電圧Ｖｃxy，Ｖｃay
はそれぞれ閾値電圧をＶｔxy，Ｖｔayに保たれる。漸増
波形電圧が印加されて微小放電が起こっている期間で
は、 Ｖｔxy＝Ｖｒxy＋Ｖｗxy Ｖｔay＝Ｖｒay＋Ｖｗay の関係が成り立つ。Ｖｗxy，Ｖｗayは，ＸＹ電極間とＡ
Ｙ電極間とに現れる壁電圧である。
Ｖｒxy，Ｖｒayを上昇させてもセル電圧Ｖｃxy，Ｖｃay
はそれぞれ閾値電圧をＶｔxy，Ｖｔayに保たれる。漸増
波形電圧が印加されて微小放電が起こっている期間で
は、 Ｖｔxy＝Ｖｒxy＋Ｖｗxy Ｖｔay＝Ｖｒay＋Ｖｗay の関係が成り立つ。Ｖｗxy，Ｖｗayは，ＸＹ電極間とＡ
Ｙ電極間とに現れる壁電圧である。
【００２４】表示電極Ｘに電圧Ｖｘｒ２を印加しアドレ
ス電極Ａを基準電位とした状態で、表示電極Ｙの印加電
圧がＶｙｒ２に達したとき、 Ｖｃay＝Ｖｙｒ２＋Ｖｗay＝Ｖｔay Ｖｃxy＝Ｖｙｒ２＋Ｖｘｒ２＋Ｖｗay＝Ｖｔxy となる。その後、アドレス期間において、ある表示電極
Ｙに選択電圧Ｖｙａ１（＝Ｖｙｒ２）、アドレス電極Ａ
アドレス電圧Ｖａ、表示電極ＸにＶｘａ（＝Ｖｘｒ２）
がそれぞれ印加されると、 Ｖｃay＝Ｖｙｒ２＋Ｖｗay＋Ｖａ＝Ｖｔay＋Ｖａ Ｖｃxy＝Ｖｙｒ２＋Ｖｘｒ２＋Ｖｗay＝Ｖｔxy となる。このとき，ＡＹ，ＸＹ電極間の電圧を上げても
Ｖｃay＝Ｖｔay＋Ｖａ、Ｖｃxy＝Ｖｔxyであり、放電
ギャップの電圧は全く変化しない。したがって、上述し
たようにアドレスサイクルＴａｃが短縮されなかった。
ス電極Ａを基準電位とした状態で、表示電極Ｙの印加電
圧がＶｙｒ２に達したとき、 Ｖｃay＝Ｖｙｒ２＋Ｖｗay＝Ｖｔay Ｖｃxy＝Ｖｙｒ２＋Ｖｘｒ２＋Ｖｗay＝Ｖｔxy となる。その後、アドレス期間において、ある表示電極
Ｙに選択電圧Ｖｙａ１（＝Ｖｙｒ２）、アドレス電極Ａ
アドレス電圧Ｖａ、表示電極ＸにＶｘａ（＝Ｖｘｒ２）
がそれぞれ印加されると、 Ｖｃay＝Ｖｙｒ２＋Ｖｗay＋Ｖａ＝Ｖｔay＋Ｖａ Ｖｃxy＝Ｖｙｒ２＋Ｖｘｒ２＋Ｖｗay＝Ｖｔxy となる。このとき，ＡＹ，ＸＹ電極間の電圧を上げても
Ｖｃay＝Ｖｔay＋Ｖａ、Ｖｃxy＝Ｖｔxyであり、放電
ギャップの電圧は全く変化しない。したがって、上述し
たようにアドレスサイクルＴａｃが短縮されなかった。
【００２５】これに対して、本発明では図１に示すよう
にリセット期間ＴＲにおいて、表示電極Ｙにリセット期
間ＴＲの終了時点にＶｙｒ２に達する漸増波形電圧を印
加し、表示電極ＸにＶｘｒ２を印加する。そして、アド
レス期間ＴＡにおいて、選択ラインに対応した表示電極
ＹにＶｙｒ２よりΔＶｙだけ高い選択電圧Ｖｙａ１を印
加する。ΔＶｙの極性は、ＸＹ，ＡＹ電極間の電位差が
広がるように選定される。
にリセット期間ＴＲにおいて、表示電極Ｙにリセット期
間ＴＲの終了時点にＶｙｒ２に達する漸増波形電圧を印
加し、表示電極ＸにＶｘｒ２を印加する。そして、アド
レス期間ＴＡにおいて、選択ラインに対応した表示電極
ＹにＶｙｒ２よりΔＶｙだけ高い選択電圧Ｖｙａ１を印
加する。ΔＶｙの極性は、ＸＹ，ＡＹ電極間の電位差が
広がるように選定される。
【００２６】アドレス期間ＴＡにおける表示電極Ｘの電
位Ｖｘａは、Ｖｘｒと同一の値またはＶｘｒに対してＸ
Ｙ電極間の電位差が広がるようにΔＶｘを加算した値に
設定される。また、アドレス期間ＴＡにおけるアドレス
電極Ａの電位は、リセット期間ＴＲの終了時点と同一の
値に設定される。
位Ｖｘａは、Ｖｘｒと同一の値またはＶｘｒに対してＸ
Ｙ電極間の電位差が広がるようにΔＶｘを加算した値に
設定される。また、アドレス期間ＴＡにおけるアドレス
電極Ａの電位は、リセット期間ＴＲの終了時点と同一の
値に設定される。
【００２７】この場合、アドレス期間ＴＡにおいて、選
択ラインに対応した表示電極Ｙに選択電圧Ｖｙａ１（＝
Ｖｙｒ２＋ΔＶｙ）、アドレス電極Ａにアドレス電圧Ｖ
ａ、表示電極Ｘにバイアス電圧Ｖｘａ（＝Ｖｘｒ２＋Δ
Ｖｘ）が印加されると、 Ｖｃay＝Ｖｔay＋Ｖａ＋ΔＶｙ Ｖｃxy＝Ｖｔxy＋ΔＶｙ＋ΔＶｘ となる。
択ラインに対応した表示電極Ｙに選択電圧Ｖｙａ１（＝
Ｖｙｒ２＋ΔＶｙ）、アドレス電極Ａにアドレス電圧Ｖ
ａ、表示電極Ｘにバイアス電圧Ｖｘａ（＝Ｖｘｒ２＋Δ
Ｖｘ）が印加されると、 Ｖｃay＝Ｖｔay＋Ｖａ＋ΔＶｙ Ｖｃxy＝Ｖｔxy＋ΔＶｙ＋ΔＶｘ となる。
【００２８】このように本発明の駆動方法では、従来と
比べて、ＡＹ電極間、ＸＹ電極間のそれぞれの放電ギャ
ップに印加されるセル電圧Ｖｃay，ＶｃxyがそれぞれΔ
Ｖｙ，ΔＶｙ＋ΔＶｘだけ高い値になる。これにより、
図２に示すアドレス放電に係る時間ｔpeak，ｔend を従
来よりも短くすることができる。
比べて、ＡＹ電極間、ＸＹ電極間のそれぞれの放電ギャ
ップに印加されるセル電圧Ｖｃay，ＶｃxyがそれぞれΔ
Ｖｙ，ΔＶｙ＋ΔＶｘだけ高い値になる。これにより、
図２に示すアドレス放電に係る時間ｔpeak，ｔend を従
来よりも短くすることができる。
【００２９】ここで、ΔＶｘをパラメータとして測定し
たΔＶｙと時間ｔpeak，ｔend との関係を図３に示す。
ΔＶｙの値を増やすとアドレス放電の遅れは短くなる
が、増やし過ぎると逆にアドレス放電の遅れが増大する
ことが判明した。また、ΔＶｘの値はアドレス放電の遅
れに対してΔＶｙほど影響せず、ΔＶｘ＝０でもよいこ
とが判った。ΔＶｘ＝０のときのΔＶｙと時間ｔpeak，
ｔend との関係を図４に示す。
たΔＶｙと時間ｔpeak，ｔend との関係を図３に示す。
ΔＶｙの値を増やすとアドレス放電の遅れは短くなる
が、増やし過ぎると逆にアドレス放電の遅れが増大する
ことが判明した。また、ΔＶｘの値はアドレス放電の遅
れに対してΔＶｙほど影響せず、ΔＶｘ＝０でもよいこ
とが判った。ΔＶｘ＝０のときのΔＶｙと時間ｔpeak，
ｔend との関係を図４に示す。
【００３０】図４に示すとおり、アドレス放電の遅れを
短縮するには、ΔＶｙを１０ボルトから３５ボルトの範
囲の値に設定すれば安定した高速のアドレッシングが行
えることが判る。１０ボルト＜ΔＶｙ＜３５ボルトのと
き、図からパルス前縁からアドレス放電の終息までの時
間ｔend は、おおよそ０．８〜１．２μｓの値になるこ
とが判る。
短縮するには、ΔＶｙを１０ボルトから３５ボルトの範
囲の値に設定すれば安定した高速のアドレッシングが行
えることが判る。１０ボルト＜ΔＶｙ＜３５ボルトのと
き、図からパルス前縁からアドレス放電の終息までの時
間ｔend は、おおよそ０．８〜１．２μｓの値になるこ
とが判る。
【００３１】実際の駆動では図２のように電極電位を非
選択状態に戻す時間ｔd2を見込んでアドレスサイクルＴ
ａｃを設定するのが望ましい。ただし、必ずしもアドレ
ス放電が完全に終息してから電極電位を戻す必要はな
く、アドレス放電が終息に近づいた時点をパルスの後縁
としても表示の安定度に大きな影響はない。
選択状態に戻す時間ｔd2を見込んでアドレスサイクルＴ
ａｃを設定するのが望ましい。ただし、必ずしもアドレ
ス放電が完全に終息してから電極電位を戻す必要はな
く、アドレス放電が終息に近づいた時点をパルスの後縁
としても表示の安定度に大きな影響はない。
【００３２】以上の事実から、ΔＶｘ＝０ボルト、１０
ボルト＜ΔＶｙ＜３５ボルトとし、０．８μｓ＜Ｔａｃ
＜１．４μｓとすれば、安定したアドレッシングが可能
であると言える。従来と比べて、アドレスサイクルＴａ
ｃが短くなるので、その短縮分をサステイン期間に割り
当てれば、表示放電の回数を増やして輝度を高めること
ができる。
ボルト＜ΔＶｙ＜３５ボルトとし、０．８μｓ＜Ｔａｃ
＜１．４μｓとすれば、安定したアドレッシングが可能
であると言える。従来と比べて、アドレスサイクルＴａ
ｃが短くなるので、その短縮分をサステイン期間に割り
当てれば、表示放電の回数を増やして輝度を高めること
ができる。
【００３３】さらに本発明には別の効果もある。図５は
アドレス電圧Ｖａのマージンを示すグラフである。図中
の２本の太線に挟まれた範囲内の値にＶａを設定すれば
安定した表示が可能である。上述のようにΔＶｙを１０
〜３５ボルトとするとき、図からＶａを５０ボルト以下
でかつ３０ボルト以上の値に設定すればよいことが判
る。Ｖａ＝７０ボルト程度とする従来例と比べて、アド
レス期間に消費する電力を大幅に低減することができ
る。
アドレス電圧Ｖａのマージンを示すグラフである。図中
の２本の太線に挟まれた範囲内の値にＶａを設定すれば
安定した表示が可能である。上述のようにΔＶｙを１０
〜３５ボルトとするとき、図からＶａを５０ボルト以下
でかつ３０ボルト以上の値に設定すればよいことが判
る。Ｖａ＝７０ボルト程度とする従来例と比べて、アド
レス期間に消費する電力を大幅に低減することができ
る。
【００３４】
【発明の実施の形態】図６は本発明に係る表示装置の構
成図である。表示装置１００は、ｍ×ｎ個のセルからな
る表示面をもつ３電極面放電形式のＡＣ型ＰＤＰ１と、
セルを選択的に発光させるためのドライブユニット７０
とから構成されており、壁掛け式テレビジョン受像機、
コンピュータシステムのモニターなどとして利用され
る。
成図である。表示装置１００は、ｍ×ｎ個のセルからな
る表示面をもつ３電極面放電形式のＡＣ型ＰＤＰ１と、
セルを選択的に発光させるためのドライブユニット７０
とから構成されており、壁掛け式テレビジョン受像機、
コンピュータシステムのモニターなどとして利用され
る。
【００３５】ＰＤＰ１では、表示放電を生じさせるため
の表示電極Ｘ，Ｙが１ライン当り１対ずつ平行配置さ
れ、計２ｎ本の表示電極と交差するようにアドレス電極
Ａが配列されている。表示電極Ｘ，Ｙは表示面の水平方
向に延び、表示電極Ｙはアドレッシングに際してライン
選択のためのスキャン電極として用いられる。アドレス
電極Ａは垂直方向に延びている。
の表示電極Ｘ，Ｙが１ライン当り１対ずつ平行配置さ
れ、計２ｎ本の表示電極と交差するようにアドレス電極
Ａが配列されている。表示電極Ｘ，Ｙは表示面の水平方
向に延び、表示電極Ｙはアドレッシングに際してライン
選択のためのスキャン電極として用いられる。アドレス
電極Ａは垂直方向に延びている。
【００３６】ドライブユニット７０は、駆動制御を担う
制御回路７１、電源回路７３、Ｘドライバ７４、Ｙドラ
イバ７７、およびアドレスドライバ８０を有している。
制御回路７１は、コントローラ７１１およびデータ変換
回路７１２からなる。コントローラ７１１は、駆動電圧
の制御データを記憶する波形メモリ７１２を備えてい
る。Ｘドライバ７４はｎ本の表示電極Ｘの電位を切り換
える。Ｙドライバ７７はスキャン回路７８と共通ドライ
バ７９とからなる。スキャン回路７８はアドレッシング
におけるライン選択のための電位切換え手段である。共
通ドライバ７９はｎ本の表示電極Ｙの電位を切り換え
る。アドレスドライバ８０は、サブフレームデータＤｓ
ｆに基づいて、計ｍ本のアドレス電極Ａの電位を切り換
える。これらドライバには電源回路７３から所定の電力
が供給される。
制御回路７１、電源回路７３、Ｘドライバ７４、Ｙドラ
イバ７７、およびアドレスドライバ８０を有している。
制御回路７１は、コントローラ７１１およびデータ変換
回路７１２からなる。コントローラ７１１は、駆動電圧
の制御データを記憶する波形メモリ７１２を備えてい
る。Ｘドライバ７４はｎ本の表示電極Ｘの電位を切り換
える。Ｙドライバ７７はスキャン回路７８と共通ドライ
バ７９とからなる。スキャン回路７８はアドレッシング
におけるライン選択のための電位切換え手段である。共
通ドライバ７９はｎ本の表示電極Ｙの電位を切り換え
る。アドレスドライバ８０は、サブフレームデータＤｓ
ｆに基づいて、計ｍ本のアドレス電極Ａの電位を切り換
える。これらドライバには電源回路７３から所定の電力
が供給される。
【００３７】ドライブユニット７０にはＴＶチューナ、
コンピュータなどの外部装置からＲ，Ｇ，Ｂの３色の輝
度レベルを示す多値画像データであるフレームデータＤ
ｆが、同期信号ＣＬＯＣＫ，ＶＳＹＮＣ，ＨＳＹＮＣと
ともに入力される。フレームデータＤｆは、データ変換
回路７１２内のフレームメモリに一旦格納された後、階
調表示のためのサブフレームデータＤｓｆに変換されて
アドレスドライバ８０へ転送される。サブフレームデー
タＤｓｆはｑ個のサブフレームを表すｑビットの表示デ
ータであって（１サブピクセル当たり１ビットの表示デ
ータがｑ画面分集まったものとも言える）、サブフレー
ムは解像度ｍ×ｎの２値画像である。サブフレームデー
タＤｓｆの各ビットの値は、該当する１つのサブフレー
ムにおけるサブピクセルの発光の要否、厳密にはアドレ
ス放電の要否を示す。
コンピュータなどの外部装置からＲ，Ｇ，Ｂの３色の輝
度レベルを示す多値画像データであるフレームデータＤ
ｆが、同期信号ＣＬＯＣＫ，ＶＳＹＮＣ，ＨＳＹＮＣと
ともに入力される。フレームデータＤｆは、データ変換
回路７１２内のフレームメモリに一旦格納された後、階
調表示のためのサブフレームデータＤｓｆに変換されて
アドレスドライバ８０へ転送される。サブフレームデー
タＤｓｆはｑ個のサブフレームを表すｑビットの表示デ
ータであって（１サブピクセル当たり１ビットの表示デ
ータがｑ画面分集まったものとも言える）、サブフレー
ムは解像度ｍ×ｎの２値画像である。サブフレームデー
タＤｓｆの各ビットの値は、該当する１つのサブフレー
ムにおけるサブピクセルの発光の要否、厳密にはアドレ
ス放電の要否を示す。
【００３８】以上の構成の表示装置１００によるカラー
表示の駆動シーケンスは、基本的には図９で説明した駆
動シーケンスと同様である。すなわち、フレームをｑ個
のサブフレームで構成し、サブフレームごとにリセット
期間、アドレス期間、およびサステイン期間を割り当て
てフレームを表示する。
表示の駆動シーケンスは、基本的には図９で説明した駆
動シーケンスと同様である。すなわち、フレームをｑ個
のサブフレームで構成し、サブフレームごとにリセット
期間、アドレス期間、およびサステイン期間を割り当て
てフレームを表示する。
【００３９】図７は本発明の実施に係るスキャン回路の
構成図、図８はスキャンドライバと呼称されるスイッチ
回路の構成図である。スキャン回路７８０は、ｎ本の表
示電極Ｙの電位を個別に２値制御するための複数個のス
キャンドライバ７８１、スキャンドライバ群に印加する
電圧を切り換えるための２個のスイッチ（詳しくはＦＥ
Ｔに代表されるスイッチングデバイス）Ｑ５０，Ｑ６
０、および漸増波形電圧を発生するリセット電圧回路７
８２，７８３を有する。各スキャンドライバ７８１は集
積回路装置であり、ｊ本の表示電極Ｙの制御を受け持
つ。実用化されている典型的なスキャンドライバ７８１
において、ｊは６０〜１２０程度である。
構成図、図８はスキャンドライバと呼称されるスイッチ
回路の構成図である。スキャン回路７８０は、ｎ本の表
示電極Ｙの電位を個別に２値制御するための複数個のス
キャンドライバ７８１、スキャンドライバ群に印加する
電圧を切り換えるための２個のスイッチ（詳しくはＦＥ
Ｔに代表されるスイッチングデバイス）Ｑ５０，Ｑ６
０、および漸増波形電圧を発生するリセット電圧回路７
８２，７８３を有する。各スキャンドライバ７８１は集
積回路装置であり、ｊ本の表示電極Ｙの制御を受け持
つ。実用化されている典型的なスキャンドライバ７８１
において、ｊは６０〜１２０程度である。
【００４０】図８のように、各スキャンドライバ７８１
では、ｊ本の表示電極Ｙのそれぞれに一対ずつスイッチ
Ｑａ，Ｑｂが配置されており、ｊ個のスイッチＱａは電
源端子ＳＤに共通接続され、ｊ個のスイッチＱｂは電源
端子ＳＵに共通接続されている。スイッチＱａがオンす
ると、表示電極Ｙはその時点の電源端子ＳＤの電位にバ
イアスされ、スイッチＱｂがオンすると、表示電極Ｙは
その時点の電源端子ＳＵの電位にバイアスされる。制御
回路７１からのスキャン制御信号ＳＣはデータコントロ
ーラ内のシフトレジスタを介してスイッチＱａ，Ｑｂに
与えられ、クロックに同期したシフト動作によって所定
順序のライン選択が実現される。スキャンドライバ７８
１には、サステインパルスを印加するときの電流路とな
るダイオードＤａ，Ｄｂも集積化されている。
では、ｊ本の表示電極Ｙのそれぞれに一対ずつスイッチ
Ｑａ，Ｑｂが配置されており、ｊ個のスイッチＱａは電
源端子ＳＤに共通接続され、ｊ個のスイッチＱｂは電源
端子ＳＵに共通接続されている。スイッチＱａがオンす
ると、表示電極Ｙはその時点の電源端子ＳＤの電位にバ
イアスされ、スイッチＱｂがオンすると、表示電極Ｙは
その時点の電源端子ＳＵの電位にバイアスされる。制御
回路７１からのスキャン制御信号ＳＣはデータコントロ
ーラ内のシフトレジスタを介してスイッチＱａ，Ｑｂに
与えられ、クロックに同期したシフト動作によって所定
順序のライン選択が実現される。スキャンドライバ７８
１には、サステインパルスを印加するときの電流路とな
るダイオードＤａ，Ｄｂも集積化されている。
【００４１】図７に戻って、全てのスキャンドライバ７
８１の電源端子ＳＵは共通にダイオードＤ３およびスイ
ッチＱ５０を介して電源 (電位Ｖｙａ１）に接続される
とともに、ダイオードＤ１を介してリセット電圧回路７
８２に接続されている。リセット電圧回路７８２の電源
電位はＶｙｒ１である。また、全てのスキャンドライバ
７８１の電源端子ＳＤは共通にダイオードＤ４およびス
イッチＱ６０を介して電源 (電位Ｖｙａ２）に接続され
るとともに、ダイオードＤ２を介してリセット電圧回路
７８３に接続されている。本例では、リセット電圧回路
７８３に、電源入力としてツェナーダイオードＺＤ１を
介して電位Ｖｙａ１の電源が接続されている。ツェナー
ダイオードＺＤ１のブレークダウン電圧はΔＶｙであ
り、接続方向はリセット電圧回路７８３と電源との間の
電流方向に対して逆方向である。
８１の電源端子ＳＵは共通にダイオードＤ３およびスイ
ッチＱ５０を介して電源 (電位Ｖｙａ１）に接続される
とともに、ダイオードＤ１を介してリセット電圧回路７
８２に接続されている。リセット電圧回路７８２の電源
電位はＶｙｒ１である。また、全てのスキャンドライバ
７８１の電源端子ＳＤは共通にダイオードＤ４およびス
イッチＱ６０を介して電源 (電位Ｖｙａ２）に接続され
るとともに、ダイオードＤ２を介してリセット電圧回路
７８３に接続されている。本例では、リセット電圧回路
７８３に、電源入力としてツェナーダイオードＺＤ１を
介して電位Ｖｙａ１の電源が接続されている。ツェナー
ダイオードＺＤ１のブレークダウン電圧はΔＶｙであ
り、接続方向はリセット電圧回路７８３と電源との間の
電流方向に対して逆方向である。
【００４２】図１をも参照して、リセット期間ＴＲにお
いて、制御信号ＹＲ１Ｕによりリセット電圧回路７８２
がオンすると、電源端子ＳＵの電位がＶｙｒ１に向かっ
て所定変化率で変化する (図１の例示では電位が上昇す
る）。制御信号ＹＲ２Ｄによりリセット電圧回路７８３
がオンすると、電源端子ＳＤの電位はＶｙａ１よりΔＶ
ｙだけ高いＶｙｒ２に向かって降下する。このとき、表
示電極Ｙからの電流は、スキャンドライバ７８１および
ダイオードＤ２を経由し、リセット電圧回路７８３で制
御され、ツェナーダイオードＺＤ１を逆方向に流れて電
源 (電位Ｖｙａ１）へ流れ込む。表示電極Ｙの電位と電
源電位Ｖｙａ１との差がΔＶｙ以下になるまでは、ツェ
ナーダイオードＺＤ１を逆方向電流が流れ続け、ΔＶｙ
に等しくなった時点で電流は阻止され、表示電極Ｙはそ
のときの電位に保たれる。このようにツェナーダイオー
ドＺＤ１を用い、そのブレークダウン電圧を選定するこ
とにより、従来の回路を大きく変更することなく簡単に
ΔＶｙの値を１０から３５ボルトの範囲内の値に設定す
ることができる。
いて、制御信号ＹＲ１Ｕによりリセット電圧回路７８２
がオンすると、電源端子ＳＵの電位がＶｙｒ１に向かっ
て所定変化率で変化する (図１の例示では電位が上昇す
る）。制御信号ＹＲ２Ｄによりリセット電圧回路７８３
がオンすると、電源端子ＳＤの電位はＶｙａ１よりΔＶ
ｙだけ高いＶｙｒ２に向かって降下する。このとき、表
示電極Ｙからの電流は、スキャンドライバ７８１および
ダイオードＤ２を経由し、リセット電圧回路７８３で制
御され、ツェナーダイオードＺＤ１を逆方向に流れて電
源 (電位Ｖｙａ１）へ流れ込む。表示電極Ｙの電位と電
源電位Ｖｙａ１との差がΔＶｙ以下になるまでは、ツェ
ナーダイオードＺＤ１を逆方向電流が流れ続け、ΔＶｙ
に等しくなった時点で電流は阻止され、表示電極Ｙはそ
のときの電位に保たれる。このようにツェナーダイオー
ドＺＤ１を用い、そのブレークダウン電圧を選定するこ
とにより、従来の回路を大きく変更することなく簡単に
ΔＶｙの値を１０から３５ボルトの範囲内の値に設定す
ることができる。
【００４３】アドレス期間ＴＡにおいて、制御信号ＹＡ
１ＤによりスイッチＱ５０がオンすると、電源端子ＳＵ
は選択電位Ｖｙａ１にバイアスされ、制御信号ＹＡ２Ｕ
によりスイッチＱ６０がオンすると、電源端子ＳＤは非
選択電位Ｖｙａ２にバイアスされる。サステイン期間Ｔ
Ｓ（図９参照）においては、スイッチＱ５０，Ｑ６０お
よびリセット電圧回路７８２，７８３はオフとされ、ス
キャンドライバ内の全てのスイッチＱａ，Ｑｂもオフと
される。したがって、電源端子ＳＵ，ＳＤの電位はサス
テイン回路７９０の動作に依存する。サステイン回路７
９０は、表示電極Ｙの電位を維持電位Ｖｓまたは基準電
位に切り換えるためのスイッチと、ＸＹ電極間の静電容
量の充放電をＬＣ共振を利用して高速に行う電力回収回
路とをもつ。
１ＤによりスイッチＱ５０がオンすると、電源端子ＳＵ
は選択電位Ｖｙａ１にバイアスされ、制御信号ＹＡ２Ｕ
によりスイッチＱ６０がオンすると、電源端子ＳＤは非
選択電位Ｖｙａ２にバイアスされる。サステイン期間Ｔ
Ｓ（図９参照）においては、スイッチＱ５０，Ｑ６０お
よびリセット電圧回路７８２，７８３はオフとされ、ス
キャンドライバ内の全てのスイッチＱａ，Ｑｂもオフと
される。したがって、電源端子ＳＵ，ＳＤの電位はサス
テイン回路７９０の動作に依存する。サステイン回路７
９０は、表示電極Ｙの電位を維持電位Ｖｓまたは基準電
位に切り換えるためのスイッチと、ＸＹ電極間の静電容
量の充放電をＬＣ共振を利用して高速に行う電力回収回
路とをもつ。
【００４４】以下、駆動条件の設定について説明する。
本発明の実施に際して、アドレス放電遅れ時間と印加電
圧との関係に基づいて、電位差ΔＶｘ，ΔＶｙおよびア
ドレスサイクルＴａｃを設定する。具体的には、ＰＤＰ
１が図３〜図５の特性をもつ場合、ΔＶｘ＝０、１０ボ
ルト＜ΔＶｙ＜３５ボルト、０．８μｓ＜Ｔａｃ＜１．
４μｓに設定する。
本発明の実施に際して、アドレス放電遅れ時間と印加電
圧との関係に基づいて、電位差ΔＶｘ，ΔＶｙおよびア
ドレスサイクルＴａｃを設定する。具体的には、ＰＤＰ
１が図３〜図５の特性をもつ場合、ΔＶｘ＝０、１０ボ
ルト＜ΔＶｙ＜３５ボルト、０．８μｓ＜Ｔａｃ＜１．
４μｓに設定する。
【００４５】例えば、ΔＶｘ＝０、ΔＶｙ＝２５ボル
ト、Ｔａｃ＝１．０μｓに設定する。ここで、表示面の
ライン数が５００、サブフレーム数ｑが１０、リセット
期間ＴＲが１サブフレーム当り３００μｓであると、リ
セット処理およびアドレッシングに要する総時間は、
（３００＋１．０×５００）×１０＝８０００μｓ（＝
８ｍｓ）となる。サステイン期間に割り当て可能な当て
時間は１６．７−８＝８．７ｍｓである。従来ではこの
時間が２．７ｍｓであったので、本発明により最大表示
発光輝度（ピーク輝度）を大幅に向上させることができ
る。アドレスサイクルＴａｃを短縮すると、サステイン
期間の表示放電回数を増やすだけでなく、サブフレーム
数を増やして階調再現性を高めることも可能である。
ト、Ｔａｃ＝１．０μｓに設定する。ここで、表示面の
ライン数が５００、サブフレーム数ｑが１０、リセット
期間ＴＲが１サブフレーム当り３００μｓであると、リ
セット処理およびアドレッシングに要する総時間は、
（３００＋１．０×５００）×１０＝８０００μｓ（＝
８ｍｓ）となる。サステイン期間に割り当て可能な当て
時間は１６．７−８＝８．７ｍｓである。従来ではこの
時間が２．７ｍｓであったので、本発明により最大表示
発光輝度（ピーク輝度）を大幅に向上させることができ
る。アドレスサイクルＴａｃを短縮すると、サステイン
期間の表示放電回数を増やすだけでなく、サブフレーム
数を増やして階調再現性を高めることも可能である。
【００４６】なお、リセット期間の後半とアドレス期間
とで表示電極Ｘのバイアス電位を変更するには、Ｘドラ
イバ７４に図７の回路のように複数の電源とスイッチと
を設ければよい。バイアス電位を変更しない場合、すな
わちΔＶｘ＝０の場合は、電位Ｖｘｒ２のバイアスと電
位Ｖｘａのバイアスとに同じ電源を用いることで回路の
低価格化を図ることができる。
とで表示電極Ｘのバイアス電位を変更するには、Ｘドラ
イバ７４に図７の回路のように複数の電源とスイッチと
を設ければよい。バイアス電位を変更しない場合、すな
わちΔＶｘ＝０の場合は、電位Ｖｘｒ２のバイアスと電
位Ｖｘａのバイアスとに同じ電源を用いることで回路の
低価格化を図ることができる。
【００４７】本発明ではリセット期間の終了時点とアド
レッシング期間とにおける電極電位の関係が重要であっ
て、リセット期間の波形を限定するものではない。説明
では表示電極Ｙに電圧が上昇する鈍波と電圧が降下する
鈍波を印加する２ステップの処理を例示したが、３以上
のステップから成るリセット波形であってもよいし、１
つのステップから成るリセット波形（例えば表示電極Ｙ
に電圧が降下する鈍波を印加）であってもよい。
レッシング期間とにおける電極電位の関係が重要であっ
て、リセット期間の波形を限定するものではない。説明
では表示電極Ｙに電圧が上昇する鈍波と電圧が降下する
鈍波を印加する２ステップの処理を例示したが、３以上
のステップから成るリセット波形であってもよいし、１
つのステップから成るリセット波形（例えば表示電極Ｙ
に電圧が降下する鈍波を印加）であってもよい。
【００４８】以上の実施形態においては、アドレス動作
の安定度を損なうことなく、サステイン期間を延長して
放電回数を増やすことができる。また、サブフレーム数
を増やし、階調表現をより精密にして画質を高めること
もできる。表示装置サイズや装置重量を増やさずに画質
を高めることができる。さらに、アドレス電圧Ｖａを５
０ボルト以下にすることができ、従来よりもアドレス消
費電力を低減することができる。
の安定度を損なうことなく、サステイン期間を延長して
放電回数を増やすことができる。また、サブフレーム数
を増やし、階調表現をより精密にして画質を高めること
もできる。表示装置サイズや装置重量を増やさずに画質
を高めることができる。さらに、アドレス電圧Ｖａを５
０ボルト以下にすることができ、従来よりもアドレス消
費電力を低減することができる。
【００４９】
【発明の効果】請求項１ないし請求項８の発明によれ
ば、表示の安定度を損なうことなく、アドレッシングの
所要時間を短縮することができる。短縮分だけ表示放電
の回数を増やして輝度を高めることができる。
ば、表示の安定度を損なうことなく、アドレッシングの
所要時間を短縮することができる。短縮分だけ表示放電
の回数を増やして輝度を高めることができる。
【００５０】請求項５の発明によれば、アドレッシング
で消費する電力を低減することができる。
で消費する電力を低減することができる。
【図１】本発明に係る駆動電圧波形を示す図である。
【図２】本発明に係るアドレッシングのタイムチャート
である。
である。
【図３】電圧ΔＶｙアドレス放電の遅れ時間との関係を
示すグラフである。
示すグラフである。
【図４】電圧ΔＶｙアドレス放電の遅れ時間との関係を
示すグラフである。
示すグラフである。
【図５】アドレス電圧Ｖａのマージンを示すグラフであ
る。
る。
【図６】本発明に係る表示装置の構成図である。
【図７】本発明の実施に係るスキャン回路の構成図であ
る。
る。
【図８】スキャンドライバと呼称されるスイッチ回路の
構成図である。
構成図である。
【図９】駆動シーケンスの概要を示す電圧波形図であ
る。
る。
【図１０】従来のアドレッシングノタイムチャートであ
る。
る。
１ ＰＤＰ
Ｘ 表示電極（第１表示電極）
Ｙ 表示電極（第２表示電極）
Ａ アドレス電極
ＴＲ リセット期間
ＴＡ アドレス期間
Ｔａｃ アドレスサイクル
Ｖａ アドレス電圧
７０ ドライブユニット（駆動装置）であって、
７３ 電源回路
ＺＤ１ ツェナーダイオード
１００ 表示装置
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/28 Ｈ
(72)発明者 崎田 康一
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 高山 邦夫
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5C080 AA05 BB05 DD03 DD08 DD26
HH02 HH04 HH05 JJ02 JJ04
JJ05
Claims (8)
- 【請求項１】ｍ×ｎ個のセルからなる表示面をもち、複
数の第１表示電極と複数の第２表示電極とが計ｎ対の面
放電のための電極対を構成するように配列され、前記電
極対と交差するようにｍ本のアドレス電極が配列された
３電極面放電構造のＡＣ型ＰＤＰの駆動方法であって、 前記第２表示電極をスキャン電極として用いるライン選
択によって表示内容に応じて個々のセルの電荷量を制御
するアドレッシングに先立って、全てのセルの電荷を均
等化するリセット処理として、当該リセット処理の終了
時点に当該第２表示電極と基準電位線との間に電圧Ｖｙ
ｒ２が加わるように、前記基準電位線と前記第２表示電
極との間に漸増波形電圧を印加し、 前記アドレッシングに際して、前記第２表示電極の一部
である選択ラインに対応した第２表示電極と前記基準電
位線との間に、前記電圧Ｖｙｒ２と同極性でかつそれよ
りも電位差ΔＶｙだけ絶対値が大きい電圧Ｖｙａ１を印
加することを特徴とするＡＣ型ＰＤＰの駆動方法。 - 【請求項２】前記アドレッシングに際して、アドレッシ
ングの開始から終了までの期間にわたって、前記第１表
示電極と前記基準電位線との間に、前記リセット処理の
終了時点の印加電圧と同一またはそれよりも電位差ΔＶ
ｘだけ絶対値が大きいバイアス電圧Ｖｘａを印加する請
求項１記載のＡＣ型ＰＤＰの駆動方法。 - 【請求項３】前記電位差ΔＶｙが、１０〜３５ボルトの
範囲内の値である請求項１記載のＡＣ型ＰＤＰの駆動方
法。 - 【請求項４】前記アドレッシングの１ライン当たりの所
要時間であるアドレスサイクルＴａｃを０．８〜１．4
マイクロ秒の範囲内の値に設定する請求項１記載のＡＣ
型ＰＤＰの駆動方法。 - 【請求項５】前記アドレッシングに際して、前記複数の
アドレス電極のうちアドレス放電を生じさせる選択セル
に対応したアドレス電極のバイアス電位と他のセルに対
応したアドレス電極の電位との差であるアドレス電圧
を、５０ボルト以下の値とする請求項１記載のＡＣ型Ｐ
ＤＰの駆動方法。 - 【請求項６】複数の第１表示電極と複数の第２表示電極
とが計ｎ対の面放電のための電極対を構成するように配
列され、前記電極対と交差するようにｍ本のアドレス電
極が配列された３電極面放電構造のＡＣ型ＰＤＰの駆動
装置であって、 選択電圧Ｖｙａ１の電力を出力する電源回路を有し、前
記電源回路にツェナーダイオードを逆方向接続すること
によって、前記選択電圧Ｖｙａ１と同極性でかつそれよ
りも電位差ΔＶｙだけ絶対値が小さい電圧Ｖｙｒ２を印
加するための電源が形成されており、 前記第２表示電極をスキャン電極として用いるライン選
択によって表示内容に応じて個々のセルの電荷量を制御
するアドレッシングに先立って、全てのセルの電荷を均
等化するリセット処理として、当該リセット処理の終了
時点に当該第２表示電極と基準電位線との間に前記電圧
Ｖｙｒ２が加わるように、前記基準電位線と前記第２表
示電極との間に漸増波形電圧を印加し、かつ前記アドレ
ッシングに際して、前記第２表示電極の一部である選択
ラインに対応した第２表示電極と前記基準電位線との間
に、前記選択電圧Ｖｙａ１を印加することを特徴とする
駆動装置。 - 【請求項７】前記ツェナーダイオードのブレークダウン
電圧が１０〜３５ボルトの範囲内の値である請求項６記
載の駆動装置。 - 【請求項８】ｍ×ｎ個のセルからなる表示面をもち、複
数の第１表示電極と複数の第２表示電極とが計ｎ対の面
放電のための電極対を構成するように配列され、前記電
極対と交差するようにｍ本のアドレス電極が配列された
３電極面放電構造のＡＣ型ＰＤＰ、および前記ＡＣ型Ｐ
ＤＰを駆動する駆動装置を備えており、 前記駆動装置において、選択電圧Ｖｙａ１の電力を出力
する電源回路にツェナーダイオードを逆方向接続するこ
とによって、前記選択電圧Ｖｙａ１と同極性でかつそれ
よりも電位差ΔＶｙだけ絶対値が小さい電圧Ｖｙｒ２を
印加するための電源が形成されており、 前記駆動装置は、前記第２表示電極をスキャン電極とし
て用いるライン選択によって表示内容に応じて個々のセ
ルの電荷量を制御するアドレッシングに先立って、全て
のセルの電荷を均等化するリセット処理として、当該リ
セット処理の終了時点に当該第２表示電極と基準電位線
との間に前記電圧Ｖｙｒ２が加わるように、前記基準電
位線と前記第２表示電極との間に漸増波形電圧を印加
し、かつ前記アドレッシングに際して、前記第２表示電
極の一部である選択ラインに対応した第２表示電極と前
記基準電位線との間に、前記選択電圧Ｖｙａ１を印加す
ることを特徴とする表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199011A JP4269133B2 (ja) | 2001-06-29 | 2001-06-29 | Ａｃ型ｐｄｐの駆動装置および表示装置 |
| KR1020010077832A KR100780065B1 (ko) | 2001-06-29 | 2001-12-10 | Ａｃ형 ｐｄｐ의 구동 장치 및 표시 장치 |
| US10/021,083 US6525486B2 (en) | 2001-06-29 | 2001-12-19 | Method and device for driving an AC type PDP |
| EP01310812A EP1271462A3 (en) | 2001-06-29 | 2001-12-21 | Method and device for driving an alternating current plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199011A JP4269133B2 (ja) | 2001-06-29 | 2001-06-29 | Ａｃ型ｐｄｐの駆動装置および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015602A true JP2003015602A (ja) | 2003-01-17 |
| JP4269133B2 JP4269133B2 (ja) | 2009-05-27 |
Family
ID=19036361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001199011A Expired - Fee Related JP4269133B2 (ja) | 2001-06-29 | 2001-06-29 | Ａｃ型ｐｄｐの駆動装置および表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6525486B2 (ja) |
| EP (1) | EP1271462A3 (ja) |
| JP (1) | JP4269133B2 (ja) |
| KR (1) | KR100780065B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196194A (ja) * | 2003-12-31 | 2005-07-21 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法及び装置 |
| JP2006189847A (ja) * | 2004-12-31 | 2006-07-20 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| JP2006201735A (ja) * | 2004-04-15 | 2006-08-03 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル駆動装置及びプラズマディスプレイ |
| KR100726640B1 (ko) | 2005-07-13 | 2007-06-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| JP2007218972A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2008070856A (ja) * | 2006-09-11 | 2008-03-27 | Samsung Sdi Co Ltd | プラズマ表示装置及びその電圧発生器 |
| US7372433B2 (en) | 2003-10-01 | 2008-05-13 | Samsung Sdi Co., Ltd. | Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device |
| US7420528B2 (en) | 2003-11-24 | 2008-09-02 | Samsung Sdi Co., Ltd. | Driving a plasma display panel (PDP) |
| JP2008276223A (ja) * | 2007-05-03 | 2008-11-13 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
| US7545345B2 (en) | 2004-05-20 | 2009-06-09 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| WO2010049974A1 (ja) * | 2008-10-30 | 2010-05-06 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置およびその駆動方法 |
| US8319705B2 (en) | 2008-02-07 | 2012-11-27 | Hitachi, Ltd. | Plasma display device and driving method using all cell reset and on cell reset operations |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3424587B2 (ja) * | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP4269133B2 (ja) * | 2001-06-29 | 2009-05-27 | 株式会社日立プラズマパテントライセンシング | Ａｃ型ｐｄｐの駆動装置および表示装置 |
| KR100448477B1 (ko) * | 2001-10-19 | 2004-09-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR20030033490A (ko) * | 2001-10-23 | 2003-05-01 | 삼성에스디아이 주식회사 | 어드레스 동작 특성을 개선한 플라즈마 디스플레이 패널구동 장치 및 그 구동 방법 |
| US6744674B1 (en) * | 2003-03-13 | 2004-06-01 | Advanced Micro Devices, Inc. | Circuit for fast and accurate memory read operations |
| US7164396B2 (en) * | 2002-05-22 | 2007-01-16 | Lg Electronics Inc. | Method and apparatus of driving plasma display panel |
| JP2003345292A (ja) * | 2002-05-24 | 2003-12-03 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法 |
| KR100502346B1 (ko) * | 2003-04-24 | 2005-07-20 | 삼성에스디아이 주식회사 | 어드레스-디스플레이 혼합 구동 방법을 효율적으로수행하는 플라즈마 디스플레이 패널의 구동 장치 |
| KR100551033B1 (ko) * | 2004-04-12 | 2006-02-13 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법, 플라즈마디스플레이 패널의 구동 장치 및 플라즈마 표시 장치 |
| US7471264B2 (en) * | 2004-04-15 | 2008-12-30 | Panasonic Corporation | Plasma display panel driver and plasma display |
| KR20060080825A (ko) * | 2005-01-06 | 2006-07-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 방법 및 장치 |
| KR100867598B1 (ko) * | 2006-03-14 | 2008-11-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그의 구동 방법 |
| KR100774869B1 (ko) * | 2006-04-06 | 2007-11-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| US7920104B2 (en) | 2006-05-19 | 2011-04-05 | Lg Electronics Inc. | Plasma display apparatus |
| KR100823512B1 (ko) | 2006-09-11 | 2008-04-21 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 전압 발생기 |
| KR20080041410A (ko) * | 2006-11-07 | 2008-05-13 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치, 그 구동 장치 및 그 스위칭 소자 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745086A (en) | 1995-11-29 | 1998-04-28 | Plasmaco Inc. | Plasma panel exhibiting enhanced contrast |
| JP3565650B2 (ja) * | 1996-04-03 | 2004-09-15 | 富士通株式会社 | Ａｃ型ｐｄｐの駆動方法及び表示装置 |
| JP3424587B2 (ja) * | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3692827B2 (ja) * | 1999-04-20 | 2005-09-07 | 松下電器産業株式会社 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
| JP2005250505A (ja) * | 2000-02-28 | 2005-09-15 | Mitsubishi Electric Corp | プラズマディスプレイ装置 |
| JP3679704B2 (ja) * | 2000-02-28 | 2005-08-03 | 三菱電機株式会社 | プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置 |
| JP4158874B2 (ja) * | 2000-04-07 | 2008-10-01 | 株式会社日立プラズマパテントライセンシング | 画像表示方法および表示装置 |
| KR100395407B1 (ko) * | 2000-09-05 | 2003-08-21 | 황기웅 | 저전압 구동 교류형 플라즈마 방전 표시기 및 그 구동 방법 |
| JP2002132208A (ja) * | 2000-10-27 | 2002-05-09 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法および駆動回路 |
| JP4610720B2 (ja) * | 2000-11-21 | 2011-01-12 | 株式会社日立製作所 | プラズマディスプレイ装置 |
| JP4512971B2 (ja) * | 2001-03-02 | 2010-07-28 | 株式会社日立プラズマパテントライセンシング | 表示駆動装置 |
| JP3529737B2 (ja) * | 2001-03-19 | 2004-05-24 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法および表示装置 |
| JP4269133B2 (ja) * | 2001-06-29 | 2009-05-27 | 株式会社日立プラズマパテントライセンシング | Ａｃ型ｐｄｐの駆動装置および表示装置 |
-
2001
- 2001-06-29 JP JP2001199011A patent/JP4269133B2/ja not_active Expired - Fee Related
- 2001-12-10 KR KR1020010077832A patent/KR100780065B1/ko not_active IP Right Cessation
- 2001-12-19 US US10/021,083 patent/US6525486B2/en not_active Expired - Lifetime
- 2001-12-21 EP EP01310812A patent/EP1271462A3/en not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372433B2 (en) | 2003-10-01 | 2008-05-13 | Samsung Sdi Co., Ltd. | Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device |
| US8035579B2 (en) | 2003-10-01 | 2011-10-11 | Samsung Sdi Co., Ltd. | Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device |
| US7420528B2 (en) | 2003-11-24 | 2008-09-02 | Samsung Sdi Co., Ltd. | Driving a plasma display panel (PDP) |
| JP2005196194A (ja) * | 2003-12-31 | 2005-07-21 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法及び装置 |
| JP2006201735A (ja) * | 2004-04-15 | 2006-08-03 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル駆動装置及びプラズマディスプレイ |
| US7545345B2 (en) | 2004-05-20 | 2009-06-09 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| JP2006189847A (ja) * | 2004-12-31 | 2006-07-20 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| KR100726640B1 (ko) | 2005-07-13 | 2007-06-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| JP2007218972A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2008070856A (ja) * | 2006-09-11 | 2008-03-27 | Samsung Sdi Co Ltd | プラズマ表示装置及びその電圧発生器 |
| JP2008276223A (ja) * | 2007-05-03 | 2008-11-13 | Samsung Sdi Co Ltd | プラズマ表示装置及びその駆動方法 |
| US8319705B2 (en) | 2008-02-07 | 2012-11-27 | Hitachi, Ltd. | Plasma display device and driving method using all cell reset and on cell reset operations |
| WO2010049974A1 (ja) * | 2008-10-30 | 2010-05-06 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030001512A1 (en) | 2003-01-02 |
| US6525486B2 (en) | 2003-02-25 |
| JP4269133B2 (ja) | 2009-05-27 |
| EP1271462A3 (en) | 2006-02-08 |
| KR100780065B1 (ko) | 2007-11-29 |
| KR20030003653A (ko) | 2003-01-10 |
| EP1271462A2 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4269133B2 (ja) | Ａｃ型ｐｄｐの駆動装置および表示装置 | |
| KR100681773B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP3511495B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| KR100751000B1 (ko) | 가스 방전 패널의 구동 방법 | |
| US6020687A (en) | Method for driving a plasma display panel | |
| US6720940B2 (en) | Method and device for driving plasma display panel | |
| JP2002278510A (ja) | プラズマディスプレイパネルの駆動方法および表示装置 | |
| JP4162434B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002116730A (ja) | プラズマディスプレイの駆動方法 | |
| US6833823B2 (en) | Method and device for driving AC type PDP | |
| JP4251389B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR20010006906A (ko) | 용량성 부하의 구동 방법 및 구동 회로 | |
| JP4205865B2 (ja) | Ａｃ型プラズマディスプレイ装置 | |
| KR100678547B1 (ko) | Ｐｄｐ의 구동 방법 | |
| US20010033255A1 (en) | Method for driving an AC type PDP | |
| US7639212B2 (en) | Ac-type gas-discharge display device | |
| JP2002189443A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004144931A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| JPH10187095A (ja) | プラズマディスプレイパネルの駆動方法及び表示装置 | |
| JP2004094269A (ja) | Ａｃ型プラズマディスプレイ及びその駆動方法 | |
| US20080117194A1 (en) | Apparatus and method of driving for plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050720 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |