KR20030003653A - Ａｃ형 ｐｄｐ의 구동 방법 및 구동 장치 - Google Patents

Ａｃ형 ｐｄｐ의 구동 방법 및 구동 장치 Download PDF

Info

Publication number
KR20030003653A
KR20030003653A KR1020010077832A KR20010077832A KR20030003653A KR 20030003653 A KR20030003653 A KR 20030003653A KR 1020010077832 A KR1020010077832 A KR 1020010077832A KR 20010077832 A KR20010077832 A KR 20010077832A KR 20030003653 A KR20030003653 A KR 20030003653A
Authority
KR
South Korea
Prior art keywords
voltage
display
electrode
address
electrodes
Prior art date
Application number
KR1020010077832A
Other languages
English (en)
Other versions
KR100780065B1 (ko
Inventor
아와모토겐지
하시모토야스노부
사키타고이치
다카야마구니오
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030003653A publication Critical patent/KR20030003653A/ko
Application granted granted Critical
Publication of KR100780065B1 publication Critical patent/KR100780065B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

표시의 안정도를 손상시키지 않고, 어드레싱의 소요 시간을 단축시키는 것을 목적으로 한다.
어드레싱에 앞서, 기준 전위선과 스캔 전극 사이에 점증 파형 전압을 인가함으로써 모든 셀의 전하를 균등화하는 리셋 처리를 행하고, 어드레싱 시에, 선택 라인에 대응한 스캔 전극과 기준 전위선 사이에, 리셋 처리에서의 최종 인가 전압(Vyr2)과 동일 극성이며 그보다 전위차 △Vy만큼 절대치가 큰 선택 전압(Vya1)을 인가한다.

Description

ＡＣ형 ＰＤＰ의 구동 방법 및 구동 장치{METHOD AND DEVICE FOR DRIVING AC TYPE PDP}
본 발명은 AC형 PDP의 구동 방법 및 구동 장치에 관한 것이다.
PDP(Plasma Display Panel: 플라즈마 디스플레이 패널)는, 텔레비전 및 컴퓨터의 모니터에 이용할 수 있는 고속성과 해상도를 겸비하고 있어, 대화면 표시 장치로서 이용되고 있다. 보급에 따라 사용 환경이 다양화되어, 온도 변화 또는 전원 전압의 변동에 영향을 받지 않는 안정된 표시를 실현하는 구동 방법이 요망되고 있다. 또한, 소비전력의 저감도 중요 과제이다.
컬러 표시 장치로서 면방전 형식의 AC형 PDP가 상품화되어 있다. 여기서 말하는 면방전 형식은, 휘도를 확보하는 표시 방전에서 양극 및 음극으로 되는 표시 전극(제 1 전극 및 제 2 전극)을 앞면 측 또는 뒷면 측의 기판 상에 평행하게 배열하고, 표시 전극쌍과 교차하도록 어드레스 전극(제 3 전극)을 배열하는 형식이다. 표시 전극의 배열에는, 매트릭스 표시의 행마다 1쌍씩 배열하는 형태와 제 1 및 제 2 표시 전극을 번갈아 등간격으로 배열하는 형태가 있다. 후자의 경우, 배열의 양단을 제외한 표시 전극은 인접하는 2행의 표시에 관계된다. 배열 형태에 관계없이, 표시 전극쌍은 유전체로 피복된다.
면방전 형식 PDP의 표시에 있어서는, 각 행에 대응된 표시 전극쌍의 한쪽(제 2 전극)을 행 선택을 위한 스캔 전극으로서 사용하고, 스캔 전극과 어드레스 전극 사이에서의 어드레스 방전과 그것을 트리거로 한 표시 전극간의 어드레스 방전을 발생시킴으로써, 표시 내용에 따라 유전체의 대전량(벽전하량)을 제어하는 어드레싱(addressing)이 실행된다. 어드레싱 후, 표시 전극쌍에 교번(交番) 극성의 유지 전압(Vs)을 인가한다. 유지 전압(Vs)은 (1)식을 만족시킨다.
VfXY-VwXY＜Vs＜VfXY …(1)
VfXY : 표시 전극간의 방전 개시 전압
VwXY : 표시 전극간의 벽전압
유지 전압(Vs)의 인가에 의해, 소정 양의 벽전하가 존재하는 셀만으로 셀 전압(전극에 인가하는 구동 전압과 벽전압의 합)이 방전 개시 전압(VfXY)을 초과하여 기판면에 따른 면방전이 발생한다. 인가 주기를 짧게 하면, 시각적으로 발광이 연속된다.
PDP의 방전 셀은 기본적으로는 2치(binary) 발광 소자이다. 따라서, 중간조는 프레임 기간에서의 각각의 방전 셀의 적분 발광량을 입력 화상 데이터의 계조값에 따라 설정함으로써 재현된다. 컬러 표시는 계조 표시의 일종으로서, 표시 색은 3원색의 휘도 조합에 의해 결정된다. 계조 표시에는, 1 프레임을 휘도의 가중치를 부여한 복수의 서브프레임(인터레이스(interlace) 표시의 경우는 서브필드)으로 구성하고, 서브프레임 단위의 발광(점등) 유무의 조합에 의해 적분 발광량을 설정하는 방법이 이용된다.
도 9는 구동 순서의 개요를 나타내는 전압 파형도이다. 도면에 있어서, 부호 X, Y, A는 차례로 제 1 표시 전극, 제 2 표시 전극, 어드레스 전극을 나타내고, X 및 Y에 첨부한 문자 1～n은 표시 전극(X, Y)에 대응하는 행의 배열 순위를 나타내며, A에 첨부한 문자 1～m은 어드레스 전극(A)에 대응하는 열의 배열 순위를 나타낸다.
각 서브프레임에 할당하는 서브프레임 기간(Tsf)은 화면의 대전 분포를 균일화하는 리셋 기간(TR), 스캔 펄스(Py) 및 어드레스 펄스(Pa)의 인가에 의해 표시 내용에 따른 대전 분포를 형성하는 어드레스 기간(TA), 및 표시 펄스(Pa)의 인가에 의해 계조값에 따른 휘도를 확보하는 유지(sustain) 기간(표시 기간이라고도 함)(TS)으로 대별된다. 리셋 기간(TR) 및 어드레스 기간(TA)의 길이는 휘도의 가중치에 관계없이 일정하나, 유지 기간(TS)의 길이는 휘도의 가중치가 클수록 길다. 구동 순서는 리셋 기간(TR), 어드레스 기간(TA), 표시 기간(TS)의 순서로 서브프레임마다 반복된다.
각 서브프레임의 유지 기간의 종료 시점에서는, 벽전하가 비교적 많이 잔존하는 방전 셀과 거의 존재하지 않는 방전 셀이 혼재(混在)하기 때문에, 다음 서브프레임의 어드레싱 신뢰성을 향상시키기 위해, 리셋 기간(TR)에서 전하를 균등화하는 리셋 처리를 행한다.
미국특허 5745086호에는 제 1 및 제 2 램프 전압을 방전 셀에 차례로 인가하는 리셋 과정이 개시되어 있다. 완만한 구배(句配)의 램프 전압(점증 파형 전압)을 인가함으로써, 후술하는 미소(微小) 방전의 성질에 의해 리셋 처리에서의 발광을 감소시켜 콘트라스트 저하를 방지하며, 셀 구조의 편차에 관계없이 벽전압을 임의의 목표치로 설정할 수 있다.
램프 전압의 기울기가 완만하면 인가 전압의 상승 도중에 미소한 전하 조정 방전이 복수회 발생한다. 기울기를 더 완만하게 하면 방전 강도가 작아지는 동시에 방전 주기가 짧아져, 연속적인 방전 형태로 이행하게 된다. 이하의 설명에서는, 주기적인 전하 조정 방전 및 연속적인 전하 조정 방전을 총칭하여 “미소 방전”이라고 부른다.
미소 방전에 있어서는, 램프파의 최종 도달 전압의 설정에 의해 벽전압을 제어할 수 있다. 미소 방전 중에는 방전 공간에 인가되는 셀 전압(Vc(=벽전압(Vw)+인가 전압(Vi))이 램프 전압의 상승에 의해 방전 개시 역치(이하, Vt라고 함)를 초과하여도, 미소 방전이 발생함으로써 셀 전압이 항상 Vt 근방으로 유지된다. 미소 방전에 의해, 램프 전압의 상승분과 대략 동등한 분만큼 벽전압이 하강하는 것이다. 램프 전압의 최종값을 Vr, 램프 전압이 최종값 Vr에 도달한 시점의 벽전압을 Vw로 하면, 셀 전압(Vc)이 Vt로 유지되고 있기 때문에,
Vc=Vr+Vw=Vt
∴Vw=-(Vr-Vt)
의 관계가 성립된다. Vt는 방전 셀의 전기적 특성에 의해 결정되는 일정한 값이기 때문에, 램프 전압의 최종값(Vr) 설정에 의해, 목적으로 하는 임의의 값으로 벽전압을 설정할 수 있다. 상세하게는, 방전 셀 사이에서 Vt에 미소한 차이가 있었다고 하여도, 모든 셀에 대해서 각각의 Vt와 Vw와의 상대적인 차를 균등하게 할 수 있다.
도 9의 예에서는, 전압(Vyr1)을 향하여 상승하는 제 1 램프 전압을 표시 전극(Y)에 인가함으로써, 표시 전극(X)과 표시 전극(Y)과의 전극간(이것을 XY 전극간이라고 함) 및 표시 전극(Y)과 어드레스 전극(A)과의 전극간(이것을 AY 전극간이라고 함)에 벽전하를 형성한다. 그 후, 전압(Vyr2)을 향하여 하강하는 제 2 램프 전압을 표시 전극(Y)에 인가함으로써, XY 전극간 및 AY 전극간의 벽전압을 목표치에 근접시킨다. 램프 전압의 인가에 동기시켜, 표시 전극(X)에 전위(Vxr1, Vxr2)를 인가한다. 또한, 여기서의 전압 인가는, 전극을 기준 전위선과의 사이에 소정 전압이 발생하도록 바이어스하는 것을 의미한다. 전압(Vxr1, Vyr1)은 제 2 램프 전압에 의해 반드시 미소 방전이 발생하도록 선정된다.
이러한 리셋 처리 후에 어드레싱을 행한다. 어드레스 기간(TA)에 있어서, 개시 시점에서 모든 표시 전극(Y)을 비선택 전위(Vya2)로 바이어스한 후, 선택 라인 i(1≤i≤n)에 대응한 표시 전극(Y)을 일시적으로 선택 전위(Vya1)로 바이어스한다(스캔 펄스의 인가). 라인 선택에 동기하여, 선택 라인 중의 어드레스 방전을 발생시키는 선택 셀이 속하는 열만 어드레스 전극(A)을 선택 전위(Va)로 바이어스한다(어드레스 펄스의 인가). 비선택 셀이 속하는 열의 어드레스 전극(A)에 대해서는 기준 전위(통상, 0볼트)로 한다. 그리고, 표시 전극(X)에 대해서는, 선택 행과 비선택 행에 관계없이, 어드레싱의 개시로부터 종료까지 일정한 전위(Vxa)로 바이어스한다. 유지 기간(TS)에서는, 진폭(Vs)의 표시 펄스(Ps)를 표시 전극(Y)과 표시 전극(X)에 번갈아 인가한다. 인가 횟수는 휘도의 가중치에 대략 비례한다.
종래에 있어서, 리셋 기간(TR)에 표시 전극(Y)에 인가하는 전압(Vyr2)은 어드레스 기간(TA)에 인가하는 선택 전압(Vya1)과 동일하게 되고, 이들 인가에 하나의 전원이 공용되었다. 또한, 리셋 기간(TR)에 표시 전극(X)에 인가하는 전압(Vxr2)도 어드레스 기간(TA)의 바이어스 전압(Vxa)과 동일하게 되어 있었다.
도 10은 종래의 어드레싱의 타임차트이다. 도 10에서는 j번째 라인의 스캔 펄스와 어드레스 방전의 시간 관계를 나타내고 있다. 라인 선택 전위는 Vya1, 라인 비선택 전위는 Vya2, 어드레스 선택 전위는 Va, 어드레스 비선택 전위는 기준 전위(여기서는 0볼트)이다.
j번째 라인에 대응한 표시 전극(Y)에 스캔 펄스가 인가되고, 어드레스 전극(A)에 어드레스 전압(Va)이 인가되면, AY 전극간에서 어드레스 방전이 발생하며, 거의 동시에 XY 전극간에서도 어드레스 방전이 발생하여 셀 내에 벽전하가 형성된다. 즉, 표시 전극(X) 측을 마이너스로 하여 XY 전극간에 벽전압 Vwxy-a가 발생한다.
어드레스 방전은 스캔 펄스의 인가 개시로부터 시간 tpeak만큼 지연되어 최대로 되고, 시간 tend가 경과한 시점에서 종식된다. 이들 시간 tpeak 및 tend의 길이는 표시 내용 및 어드레스 전압(Va)에 의존하고, 패널의 온도 및 셀 구조 편차의 영향을 받는다.
종래에서는, 어드레스 전압(Va)이 70V 정도로 되어 있고, 시간 tend가 약 2㎲였다. 구동에 있어서는, 어드레스 방전이 종식된 후에, 전극을 비선택 전위로 되돌리기 위한 시간 td2가 필요하다. 일반적인 회로 장치를 사용한 경우, td2=0.2㎲이기 때문에, 1 라인분의 어드레스 소요 시간(어드레스 사이클)(Tac‘)은 2.2㎲였다.
예를 들면, 표시면의 라인 수가 500, 서브프레임 수가 10, 1 서브프레임당 리셋 처리의 소요 시간이 300㎲라고 하면, 1 프레임에서의 리셋 기간과 어드레스 기간의 총합은 (300+2.2×500)×10=14000㎲(=14㎳)로 된다. 전체 동작(full-motion) 동화의 프레임 주기는 약 16.7㎳이기 때문에, 유지 기간에 할당할 수 있는 시간은 약 2.7(=16.7-14)㎳였다.
표시의 휘도를 향상시키기 위해 리셋 기간을 단축하여 유지 기간을 연장시키면, 전하의 균등화가 불충분해지고, 표시의 안정이 손상된다는 문제가 있었다. 어드레스 사이클(Tac')을 단축하면, 어드레스 방전이 종식되기 이전에 어드레스 전압의 인가를 종료해야만 한다. 그것에 의해, 어드레스 방전 후의 벽전압 Vwxy-a가 부족하여 표시가 불안정해진다. 또한, 어드레스 사이클(Tac')을 단축하기 위해 어드레스 전압(Va)을 높게 하면, 어드레싱에서의 소비전력이 증대한다.
본 발명은 표시의 안정도를 손상시키지 않고, 어드레싱의 소요 시간을 단축시키는 것을 목적으로 하고 있다. 다른 목적은 어드레싱의 소비전력을 저감시키는 것이다.
도 1은 본 발명에 따른 구동 전압 파형을 나타내는 도면.
도 2는 본 발명에 따른 어드레싱의 타임차트.
도 3은 전압 △Vy 어드레스 방전의 지연 시간과의 관계를 나타내는 그래프.
도 4는 전압 △Vy 어드레스 방전의 지연 시간과의 관계를 나타내는 그래프.
도 5는 어드레스 전압(Va)의 마진을 나타내는 그래프.
도 6은 본 발명에 따른 표시 장치의 구성도.
도 7은 본 발명의 실시에 따른 스캔 회로의 구성도.
도 8은 스캔 드라이버라고 불리는 스위치 회로의 구성도.
도 9는 구동 순서(sequence)의 개요를 나타내는 전압 파형도.
도 10은 종래의 어드레싱의 타임차트.
* 도면의 주요부분에 대한 부호의 설명*
1 : PDP
X : 표시 전극(제 1 표시 전극)
Y : 표시 전극(제 2 표시 전극)
A : 어드레스 전극
TR : 리셋 기간
TA : 어드레스 기간
Tac : 어드레스 사이클
Va : 어드레스 전압
70 : 드라이브 유니트(구동 장치)
73 : 전원회로
ZD1 : 제너(Zener) 다이오드
100 : 표시 장치
본 발명에 있어서는, 어드레싱에 앞서, 기준 전위선과 스캔 전극 사이에 점증 파형 전압을 인가함으로써 모든 셀의 전하를 균등화하는 리셋 처리를 행하고, 어드레싱 시에, 선택 라인에 대응한 스캔 전극과 기준 전위선 사이에, 리셋 처리에서의 최종 인가 전압(Vyr2)과 동일 극성이며 그보다 전위차 △Vy만큼 높은(절대치가 큰) 선택 전압(Vya1)을 인가한다.
종래의 구동 방법에서는 Vya1=Vyr2로 설정되어 있고, 스캔 펄스의 진폭을 변경하면, 그에 따라 전압(Vyr2)도 동일하게 변화한다. 따라서, 선택 전압(Vya1)을 높게 하여도 어드레스 사이클(Tac)을 단축할 수 없음이 판명되었다. 이것을 설명하기 위해, 여기서 XY 전극간과 AY 전극간에 대해서 미소 방전이 발생하는 역치 전압을 Vtxy 및 Vtay로 하고, 셀 전압을 Vcxy 및 Vcay로 한다. 또한, 인가 전압을 Vrxy 및 Vray로 한다.
미소 방전이 개시되면, 그 후는 인가 전압 Vrxy 및 Vray를 상승시켜도 셀 전압 Vcxy 및 Vcay는 각각 역치 전압을 Vtxy 및 Vtay로 유지시킨다.
점증 파형 전압이 인가되어 미소 방전이 발생하고 있는 기간에서는,
Vtxy=Vrxy+Vwxy
Vtay=Vray+Vway
의 관계가 성립된다. Vwxy 및 Vway는 XY 전극간과 AY 전극간에 나타나는 벽전압이다.
표시 전극(X)에 전압(Vxr2)을 인가하고 어드레스 전극(A)을 기준 전위로 한 상태에서, 표시 전극(Y)의 인가 전압이 Vyr2에 도달했을 때,
Vcay=Vyr2+Vway=Vtay
Vcxy=Vyr2+Vxr2+Vway=Vtxy
로 된다. 그 후, 어드레스 기간에 있어서, 일정 표시 전극(Y)에 선택 전압(Vya1(=Vyr2)), 어드레스 전극(A)에 어드레스 전압(Va), 표시 전극(X)에 Vxa(=Vxr2)가 각각 인가되면,
Vcay=Vyr2+Vway+Va=Vtay+Va
Vcxy=Vyr2+Vxr2+Vway=Vtxy
로 된다. 이 때, AY 전극간 및 XY 전극간의 전압을 올려도 Vcay=Vtay+Va, Vcxy=Vtxy이고, 방전 갭의 전압은 전혀 변화하지 않는다. 따라서, 상술한 바와 같이 어드레스 사이클(Tac)이 단축되지 않았다.
이것에 대하여, 본 발명에서는 도 1에 나타낸 바와 같이 리셋 기간(TR)에 있어서, 표시 전극(Y)에 리셋 기간(TR)의 종료 시점에 Vyr2에 도달하는 점증 파형 전압을 인가하고, 표시 전극(X)에 Vxr2를 인가한다. 그리고, 어드레스 기간(TA)에 있어서, 선택 라인에 대응한 표시 전극(Y)에 Vyr2보다 △Vy만큼 높은 선택 전압(Vya1)을 인가한다. △Vy의 극성은 XY 전극간 및 AY 전극간의 전위차가 커지도록 선정된다.
어드레스 기간(TA)에서의 표시 전극(X)의 전위(Vxa)는, Vxr과 동일한 값 또는 Vxr에 대하여 XY 전극간의 전위차가 커지도록 △Vx를 가산한 값으로 설정된다. 또한, 어드레스 기간(TA)에서의 어드레스 전극(A)의 전위는, 리셋 기간(TR)의 종료 시점과 동일한 값으로 설정된다.
이 경우, 어드레스 기간(TA)에 있어서, 선택 라인에 대응한 표시 전극(Y)에 선택 전압(Vya1)(=Vyr2+△Vy), 어드레스 전극(A)에 어드레스 전압(Va), 표시 전극(X)에 바이어스 전압(Vxa)(=Vxr2+△Vx)이 인가되면,
Vcay=Vtay+Va+△Vy
Vcxy=Vtxy+△Vy+△Vx
로 된다.
이와 같이 본 발명의 구동 방법에서는, 종래와 비교하여, AY 전극간 및 XY 전극간의 각각의 방전 갭에 인가되는 셀 전압 Vcay 및 Vcxy가 각각 △Vy, △Vy+△Vx만큼 높은 값으로 된다. 이것에 의해, 도 2에 나타낸 어드레스 방전에 소요되는 시간 tpeak 및 tend를 종래보다도 단축할 수 있다.
여기서, △Vx를 파라미터로 하여 측정한 △Vy와 시간 tpeak 및 tend와의 관계를 도 3에 나타낸다. △Vy의 값을 증가시키면 어드레스 방전의 지연은 짧아지나, 지나치게 증가시키면 반대로 어드레스 방전의 지연이 증대함이 판명되었다. 또한, △Vx의 값은 어드레스 방전의 지연에 대하여 △Vy 정도로 영향을 주지 않으며, △Vx=0이어도 된다는 것을 알 수 있었다. △Vx=0일 때의 △Vy와 시간 tpeak 및 tend와의 관계를 도 4에 나타낸다.
도 4에 나타낸 바와 같이, 어드레스 방전의 지연을 단축하기 위해서는, △Vy를 10V 내지 35V 범위의 값으로 설정하면 안정된 고속 어드레싱을 행할 수 있음을 알 수 있다. 10V＜△Vy＜35V일 때, 도면에 있어서 펄스 전연(前緣)으로부터 어드레스 방전의 종식까지의 시간 tend는 대략 0.8～1.2㎲의 값으로 됨을 알 수 있다.
실제 구동에서는 도 2와 같이 전극 전위를 비선택 상태로 되돌리는 시간 td2를 고려하여 어드레스 사이클(Tac)을 설정하는 것이 바람직하다. 다만, 반드시 어드레스 방전이 완전히 종식되고 나서 전극 전위를 되돌릴 필요는 없으며, 어드레스 방전이 종식에 근접한 시점을 펄스의 후연으로 하여도 표시의 안정도에 큰 영향은 없다.
이상의 사실로부터, △Vx=0V, 10V＜△Vy＜35V로 하고, 0.8㎲＜Tac＜1.4㎲로 하면, 안정된 어드레싱이 가능하다고 할 수 있다. 종래에 비하여 어드레스 사이클(Tac)이 짧아지기 때문에, 그 단축분을 유지 기간에 할당하면, 표시 방전의 횟수를 증가시켜 휘도를 높일 수 있다.
또한, 본 발명에는 다른 효과도 있다. 도 5는 어드레스 전압(Va)의 마진을 나타내는 그래프이다. 도면 중의 2개의 굵은 선으로 나타낸 범위 내의 값으로 Va를 설정하면 안정된 표시가 가능하다. 상술한 바와 같이 △Vy를 10～35V로 할 때, 도면으로부터 Va를 50V 이하 30V 이상의 값으로 설정하면 됨을 알 수 있다. Va=70V 정도로 하는 종래예와 비교하여, 어드레스 기간에 소비하는 전력을 대폭으로 저감시킬 수 있다.
도 6은 본 발명에 따른 표시 장치의 구성도이다. 표시 장치(100)는 m×n개의 셀로 이루어진 표시면을 갖는 3전극 면방전 형식의 AC형 PDP(1)와, 셀을 선택적으로 발광시키기 위한 드라이브 유니트(70)로 구성되어 있고, 벽걸이식 텔레비전 수상기 및 컴퓨터 시스템의 모니터 등으로서 이용된다.
PDP(1)에서는, 표시 방전을 발생시키기 위한 표시 전극(X, Y)이 1 라인당 1쌍씩 평행 배치되고, 합계 2n개의 표시 전극과 교차하도록 어드레스 전극(A)이 배열되어 있다. 표시 전극(X, Y)은 표시면의 수평 방향으로 연장되고, 표시 전극(Y)은 어드레싱 시에 라인 선택을 위한 스캔 전극으로서 사용된다. 어드레스 전극(A)은 수직 방향으로 연장되어 있다.
드라이브 유니트(70)는 구동 제어를 담당하는 제어회로(71), 전원회로(73), X 드라이버(74), Y 드라이버(77), 및 어드레스 드라이버(80)를 갖고 있다. 제어회로(71)는 컨트롤러(711) 및 데이터 변환회로(712)로 이루어진다. 컨트롤러(711)는 구동 전압의 제어 데이터를 기억하는 파형 메모리(712)를 구비하고 있다. X 드라이버(74)는 n개의 표시 전극(X)의 전위를 전환시킨다. Y 드라이버(77)는 스캔 회로(78)와 공통 드라이버(79)로 이루어진다. 스캔 회로(78)는 어드레싱에서의 라인 선택을 위한 전위 전환수단이다. 공통 드라이버(79)는 n개의 표시 전극(Y)의 전위를 전환시킨다. 어드레스 드라이버(80)는 서브프레임(Dsf)에 의거하여 합계 m개의 어드레스 전극(A)의 전위를 전환시킨다. 이들 드라이버에는 전원회로(73)로부터 소정 전력이 공급된다.
드라이브 유니트(70)에는 TV 튜너 및 컴퓨터 등의 외부장치로부터 R, G, B의 3색의 휘도 레벨을 나타내는 다가(多價) 화상 데이터인 프레임 데이터(Df)가 동기 신호(CLOCK, VSYNC, HSYNC)와 함께 입력된다. 프레임 데이터(Df)는 데이터 변환회로(712) 내의 프레임 메모리에 일단 격납된 후, 계조 표시를 위한 서브프레임 데이터(Dsf)로 변환되어 어드레스 드라이버(80)에 전송된다. 서브프레임 데이터(Dsf)는 q개의 서브프레임을 나타내는 q 비트의 표시 데이터로서(1 서브픽셀당 1 비트의 표시 데이터가 q화면분 집합된 것이라고도 할 수 있음), 서브프레임은 해상도 m×n의 2치 화상이다. 서브프레임 데이터(Dsf)의 각 비트 값은 해당하는 1개의 서브 프레임에서의 서브픽셀의 발광 여부, 엄밀하게는 어드레스 방전의 여부를 나타낸다.
이상과 같은 구성의 표시 장치(100)에 의한 컬러 표시의 구동 순서는, 기본적으로는 도 9에서 설명한 구동 순서와 동일하다. 즉, 프레임을 q개의 서브프레임으로 구성하고, 서브프레임마다 리셋 기간, 어드레스 기간, 및 유지 기간을 할당하여 프레임으로 표시한다.
도 7은 본 발명의 실시에 따른 스캔 회로의 구성도이고, 도 8은 스캔 드라이버라고 불리는 스위치 회로의 구성도이다. 스캔 회로(780)는 n개의 표시 전극(Y)의 전위를 개별적으로 2치 제어하기 위한 복수개의 스캔 드라이버(781), 스캔 드라이버 그룹에 인가하는 전압을 전환시키기 위한 2개의 스위치(상세하게는 FET로 대표되는 스위칭 디바이스)(Q50, Q60), 및 점증 파형 전압을 발생시키는 리셋 전압회로(782, 783)를 갖는다. 각 스캔 드라이버(781)는 집적회로 장치이고, j개 표시 전극(Y)의 제어를 담당한다. 실용화되어 있는 전형적인 스캔 드라이버(781)에서 j는 60~120 정도이다.
도 8에 나타낸 바와 같이, 각 스캔 드라이버(781)에서는 j개 표시 전극(Y)의각각에 1쌍씩 스위치(Qa, Qb)가 배치되어 있고, j개의 스위치(Qa)는 전원 단자(SD)에 공통 접속되며, j개의 스위치(Qb)는 전원 단자(SU)에 공통 접속되어 있다. 스위치(Qa)가 온(on)하면, 표시 전극(Y)은 그 시점의 전원 단자(SD)의 전위로 바이어스되고, 스위치(Qb)가 온하면, 표시 전극(Y)은 그 시점의 전원 단자(SU)의 전위로 바이어스된다. 제어회로(71)로부터의 스캔 제어 신호(SC)는 데이터 컨트롤러 내의 시프트 레지스터를 통하여 스위치(Qa, Qb)에 공급되고, 클록에 동기한 시프트 동작에 의해 소정 순서의 라인 선택이 실현된다. 스캔 드라이버(781)에는, 유지 펄스를 인가할 때의 전류로로 되는 다이오드(Da, Db)도 집적화되어 있다.
도 7에 나타낸 바와 같이, 모든 스캔 드라이버(781)의 전원 단자(SU)는 공통으로 다이오드(D3) 및 스위치(Q50)를 통하여 전원(전위(Vya1))에 접속되는 동시에, 다이오드(D1)를 통하여 리셋 전압회로(782)에 접속되어 있다. 리셋 전압회로(782)의 전원 전위는 Vyr1이다. 또한, 모든 스캔 드라이버(781)의 전원 단자(SD)는 공통으로 다이오드(D4) 및 스위치(Q60)를 통하여 전원(전위(Vya2))에 접속되는 동시에, 다이오드(D2)를 통하여 리셋 전압회로(783)에 접속되어 있다. 본 예에서는, 리셋 전압회로(783)에 전원 입력으로서 제너 다이오드(ZD1)를 통하여 전위 Vya1의 전원이 접속되어 있다. 제너 다이오드(ZD1)의 절연 파괴(breakdown) 전압은 △Vy이고, 접속 방향은 리셋 전압회로(783)와 전원 사이의 전류 방향에 대하여 반대 방향이다.
도 1에 나타낸 바와 같이, 리셋 기간(TR)에 있어서, 제어 신호(YR1U)에 의해 리셋 전압회로(782)가 온하면, 전원 단자(SU)의 전위가 Vyr1을 향하여 소정 변화율로 변화한다(도 1의 예시에서는 전위가 상승함). 제어 신호(YR2D)에 의해 리셋 전압회로(783)가 온하면, 전원 단자(SD)의 전위는 Vya1보다 △Vy만큼 높은 Vyr2를 향하여 하강한다. 이 때, 표시 전극(Y)으로부터의 전류는, 스캔 드라이버(781) 및 다이오드(D2)를 경유하여, 리셋 전압회로(783)에 의해 제어되고, 제너 다이오드(ZD1)를 반대 방향으로 흘러 전원(전위(Vya1))에 유입된다. 표시 전극(Y)의 전위와 전원 전위(Vya1)와의 차가 △Vy 이하로 될 때까지는, 제너 다이오드(ZD1)를 반대 방향 전류가 계속하여 흐르고, △Vy와 동등해진 시점에서 전류는 저지되어, 표시 전극(Y)은 그 때의 전위로 유지된다. 이와 같이 제너 다이오드(ZD1)를 사용하고, 그 절연 파괴 전압을 선정함으로써, 종래의 회로를 크게 변경하지 않고 △Vy의 값을 10 내지 35V 범위 내의 값으로 간단하게 설정할 수 있다.
어드레스 기간(TA)에 있어서, 제어 신호(YA1D)에 의해 스위치(Q50)가 온하면, 전원 단자(SU)는 선택 전위(Vya1)로 바이어스되고, 제어 신호(YA2U)에 의해 스위치(Q60)가 온하면, 전원 단자(SD)는 비선택 전위(Vya2)로 바이어스된다. 유지 기간(TS)(도 9 참조)에 있어서는, 스위치(Q50, Q60) 및 리셋 전압회로(782, 783)는 오프로 되고, 스캔 드라이버 내의 모든 스위치(Qa, Qb)도 오프로 된다. 따라서, 전원 단자(SU, SD)의 전위는 유지 회로(790)의 동작에 의존한다. 유지 회로(790)는, 표시 전극(Y)의 전위를 유지 전위(Vs) 또는 기준 전위로 전환시키기 위한 스위치와, XY 전극간 정전 용량의 충방전을 LC 공진을 이용하여 고속으로 행하는 전력 회수회로를 갖는다.
이하, 구동 조건의 설정에 대해서 설명한다. 본 발명의 실시에 있어서, 어드레스 방전 지연 시간과 인가 전압과의 관계에 의거하여, 전위차(△Vx, △Vy) 및 어드레스 사이클(Tac)을 설정한다. 구체적으로는, PDP(1)가 도 3 내지 도 5의 특성을 가질 경우, △Vx=0, 10V＜△Vy＜35V, 0.8㎲＜Tac＜1.4㎲로 설정한다.
예를 들면, △Vx=0, △Vy=25V, Tac=1.0㎲로 설정한다. 여기서, 표시면의 라인 수가 500, 서브프레임 수 q가 10, 리셋 기간(TR)이 1 서브프레임당 300㎲이면, 리셋 처리 및 어드레싱에 필요로 하는 시간의 총합은 (300+1.0×500)×10=8000㎲(=8㎳)로 된다. 유지 기간에 할당할 수 있는 할당 시간은 16.7-8=8.7㎳이다. 종래에서는 이 시간이 2.7㎳였기 때문에, 본 발명에 의해 최대 표시 발광 휘도(피크 휘도)를 대폭으로 향상시킬 수 있다. 어드레스 사이클(Tac)을 단축하면, 유지 기간의 표시 방전 횟수를 증가시킬 뿐만 아니라, 서브프레임 수를 증가시켜 계조 재현성을 향상시키는 것도 가능하다.
또한, 리셋 기간의 후반과 어드레스 기간에서 표시 전극(X)의 바이어스 전위를 변경하기 위해서는, X 드라이버(74)에 도 7의 회로와 같이 복수의 전원과 스위치를 설치하는 것이 좋다. 바이어스 전위를 변경하지 않을 경우, 즉, △Vx=0일 경우는, 전위 Vxr2의 바이어스와 전위 Vxa의 바이어스에 동일한 전원을 사용함으로써 회로의 저가격화를 도모할 수 있다.
본 발명에서는 리셋 기간의 종료 시점과 어드레싱 기간에서의 전극 전위의 관계가 중요하며, 리셋 기간의 파형을 한정하지는 않는다. 설명에서는 표시 전극(Y)에 전압이 상승하는 둔파와 전압이 하강하는 둔파를 인가하는 2스텝 처리를 예시했으나, 3개 이상의 스텝으로 이루어진 리셋 파형일 수도 있고, 1개의 스텝으로 이루어진 리셋 파형(예를 들어, 표시 전극(Y)에 전압이 하강하는 둔파를 인가)일 수도 있다.
이상의 실시형태에 있어서는, 어드레스 동작의 안정도를 손상시키지 않고, 유지 기간을 연장시켜 방전 횟수를 증가시킬 수 있다. 또한, 서브프레임 수를 증가시키고, 계조 표현을 보다 정밀하게 하여 화질을 향상시키는 것도 가능하다. 표시 장치 사이즈 또는 장치 중량을 증가시키지 않고 화질을 향상시킬 수 있다. 또한, 어드레스 전압(Va)을 50V 이하로 할 수 있어, 종래보다도 어드레스 소비전력을 저감시킬 수 있다.
특허청구범위의 청구항 1 내지 청구항 8에 기재된 발명에 의하면, 표시의 안정도를 손상시키지 않고, 어드레싱의 소요 시간을 단축시킬 수 있다. 단축 분만큼 표시 방전의 횟수를 증가시켜 휘도를 높일 수 있다.
특허청구범위의 청구항 5에 기재된 발명에 의하면, 어드레싱에서 소비하는 전력을 저감시킬 수 있다.

Claims (8)

  1. m×n개의 셀로 이루어진 표시면을 갖고, 복수의 제 1 표시 전극과 복수의 제 2 표시 전극이 합계 n쌍의 면방전을 위한 전극쌍을 구성하도록 배열되며, 상기 전극쌍과 교차하도록 m개의 어드레스 전극이 배열된 3전극 면방전 구조의 AC형 PDP의 구동 방법으로서,
    상기 제 2 표시 전극을 스캔 전극으로서 사용하는 라인 선택에 의해 표시 내용에 따라 각각의 셀의 전하량을 제어하는 어드레싱에 앞서, 모든 셀의 전하를 균등화하는 리셋 처리로서, 상기 리셋 처리의 종료 시점에 상기 제 2 표시 전극과 기준 전위선 사이에 전압(Vyr2)이 인가되도록 상기 기준 전위선과 상기 제 2 표시 전극 사이에 점증(漸增) 파형 전압을 인가하고,
    상기 어드레싱 시에, 상기 제 2 표시 전극의 일부인 선택 라인에 대응한 제 2 표시 전극과 상기 기준 전위선 사이에, 상기 전압(Vyr2)과 동일 극성이며 그보다 전위차 △Vy만큼 절대치가 큰 전압(Vya1)을 인가하는 것을 특징으로 하는 AC형 PDP의 구동 방법.
  2. 제 1 항에 있어서,
    상기 어드레싱 시에, 어드레싱의 개시로부터 종료까지의 기간에 걸쳐, 상기 제 1 표시 전극과 상기 기준 전위선 사이에, 상기 리셋 처리의 종료 시점의 인가 전압과 동일하거나 그보다 전위차 △Vx만큼 절대치가 큰 바이어스 전압(Vxa)을 인가하는 것을 특징으로 하는 AC형 PDP의 구동 방법.
  3. 제 1 항에 있어서,
    상기 전위차 △Vy가 10 내지 35V 범위 내의 값인 것을 특징으로 하는 AC형 PDP의 구동 방법.
  4. 제 1 항에 있어서,
    상기 어드레싱의 1 라인당 소요 시간인 어드레스 사이클(Tac)을 0.8 내지 1.4㎲ 범위 내의 값으로 설정하는 것을 특징으로 하는 AC형 PDP의 구동 방법.
  5. 제 1 항에 있어서,
    상기 어드레싱 시에, 상기 복수의 어드레스 전극 중에서 어드레스 방전을 발생시키는 선택 셀에 대응한 어드레스 전극의 바이어스 전위와 다른 셀에 대응한 어드레스 전극의 전위와의 차인 어드레스 전압을 50V 이하의 값으로 하는 것을 특징으로 하는 AC형 PDP의 구동 방법.
  6. 복수의 제 1 표시 전극과 복수의 제 2 표시 전극이 합계 n쌍의 면방전을 위한 전극쌍을 구성하도록 배열되고, 상기 전극쌍과 교차하도록 m개의 어드레스 전극이 배열된 3전극 면방전 구조의 AC형 PDP의 구동 장치로서,
    선택 전압(Vya1)의 전력을 출력하는 전원회로를 갖고, 상기 전원회로에 제너다이오드를 반대 방향 접속함으로써, 상기 선택 전압(Vya1)과 동일 극성이며 그보다 전위차 △Vy만큼 절대치가 작은 전압(Vyr2)을 인가하기 위한 전원이 형성되어 있으며,
    상기 제 2 표시 전극을 스캔 전극으로서 사용하는 라인 선택에 의해 표시 내용에 따라 각각의 셀의 전하량을 제어하는 어드레싱에 앞서, 모든 셀의 전하를 균등화하는 리셋 처리로서, 상기 리셋 처리의 종료 시점에 상기 제 2 표시 전극과 기준 전위선 사이에 상기 전압(Vyr2)이 인가되도록 상기 기준 전위선과 상기 제 2 표시 전극 사이에 점증 파형 전압을 인가하며, 상기 어드레싱 시에, 상기 제 2 표시 전극의 일부인 선택 라인에 대응한 제 2 표시 전극과 상기 기준 전위선 사이에, 상기 선택 전압(Vya1)을 인가하는 것을 특징으로 하는 구동 장치.
  7. 제 6 항에 있어서,
    상기 제너 다이오드의 절연 파괴 전압이 10 내지 35V 범위 내의 값인 것을 특징으로 하는 구동 장치.
  8. m×n개의 셀로 이루어진 표시면을 갖고, 복수의 제 1 표시 전극과 복수의 제 2 표시 전극이 합계 n쌍의 면방전을 위한 전극쌍을 구성하도록 배열되며, 상기 전극쌍과 교차하도록 m개의 어드레스 전극이 배열된 3전극 면방전 구조의 AC형 PDP, 및 상기 AC형 PDP를 구동하는 구동 장치를 구비하고 있고,
    상기 구동 장치에 있어서, 선택 전압(Vya1)의 전력을 출력하는 전원회로에제너 다이오드를 반대 방향 접속함으로써, 상기 선택 전압(Vya1)과 동일 극성이며 그보다 전위차 △Vy만큼 절대치가 작은 전압(Vyr2)을 인가하기 위한 전원이 형성되어 있으며,
    상기 구동 장치는 상기 제 2 표시 전극을 스캔 전극으로서 사용하는 라인 선택에 의해 표시 내용에 따라 각각의 셀의 전하량을 제어하는 어드레싱에 앞서, 모든 셀의 전하를 균등화하는 리셋 처리로서, 상기 리셋 처리의 종료 시점에 상기 제 2 표시 전극과 기준 전위선 사이에 상기 전압(Vyr2)이 인가되도록 상기 기준 전위선과 상기 제 2 표시 전극 사이에 점증 파형 전압을 인가하며, 상기 어드레싱 시에, 상기 제 2 표시 전극의 일부인 선택 라인에 대응한 제 2 표시 전극과 상기 기준 전위선 사이에, 상기 선택 전압(Vya1)을 인가하는 것을 특징으로 하는 표시 장치.
KR1020010077832A 2001-06-29 2001-12-10 Ａｃ형 ｐｄｐ의 구동 장치 및 표시 장치 KR100780065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001199011A JP4269133B2 (ja) 2001-06-29 2001-06-29 Ａｃ型ｐｄｐの駆動装置および表示装置
JPJP-P-2001-00199011 2001-06-29

Publications (2)

Publication Number Publication Date
KR20030003653A true KR20030003653A (ko) 2003-01-10
KR100780065B1 KR100780065B1 (ko) 2007-11-29

Family

ID=19036361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010077832A KR100780065B1 (ko) 2001-06-29 2001-12-10 Ａｃ형 ｐｄｐ의 구동 장치 및 표시 장치

Country Status (4)

Country Link
US (1) US6525486B2 (ko)
EP (1) EP1271462A3 (ko)
JP (1) JP4269133B2 (ko)
KR (1) KR100780065B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033490A (ko) * 2001-10-23 2003-05-01 삼성에스디아이 주식회사 어드레스 동작 특성을 개선한 플라즈마 디스플레이 패널구동 장치 및 그 구동 방법
KR100448477B1 (ko) * 2001-10-19 2004-09-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100823512B1 (ko) 2006-09-11 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 발생기

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP4269133B2 (ja) * 2001-06-29 2009-05-27 株式会社日立プラズマパテントライセンシング Ａｃ型ｐｄｐの駆動装置および表示装置
US6744674B1 (en) * 2003-03-13 2004-06-01 Advanced Micro Devices, Inc. Circuit for fast and accurate memory read operations
US7164396B2 (en) * 2002-05-22 2007-01-16 Lg Electronics Inc. Method and apparatus of driving plasma display panel
JP2003345292A (ja) * 2002-05-24 2003-12-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
KR100502346B1 (ko) * 2003-04-24 2005-07-20 삼성에스디아이 주식회사 어드레스-디스플레이 혼합 구동 방법을 효율적으로수행하는 플라즈마 디스플레이 패널의 구동 장치
JP4026838B2 (ja) 2003-10-01 2007-12-26 三星エスディアイ株式会社 プラズマディスプレイパネルの駆動方法とプラズマディスプレイパネルの階調表現方法およびプラズマ表示装置
KR100578837B1 (ko) 2003-11-24 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100608886B1 (ko) * 2003-12-31 2006-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100551033B1 (ko) * 2004-04-12 2006-02-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법, 플라즈마디스플레이 패널의 구동 장치 및 플라즈마 표시 장치
US7471264B2 (en) * 2004-04-15 2008-12-30 Panasonic Corporation Plasma display panel driver and plasma display
JP5110773B2 (ja) * 2004-04-15 2012-12-26 パナソニック株式会社 プラズマディスプレイパネル駆動装置
KR100551008B1 (ko) 2004-05-20 2006-02-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
KR100646187B1 (ko) * 2004-12-31 2006-11-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20060080825A (ko) * 2005-01-06 2006-07-11 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법 및 장치
KR100726640B1 (ko) 2005-07-13 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
JP2007218972A (ja) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100867598B1 (ko) * 2006-03-14 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100774869B1 (ko) * 2006-04-06 2007-11-08 엘지전자 주식회사 플라즈마 디스플레이 장치
US7920104B2 (en) 2006-05-19 2011-04-05 Lg Electronics Inc. Plasma display apparatus
KR100830977B1 (ko) * 2006-09-11 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 발생기
KR20080041410A (ko) * 2006-11-07 2008-05-13 삼성에스디아이 주식회사 플라즈마 표시 장치, 그 구동 장치 및 그 스위칭 소자
KR100814824B1 (ko) * 2007-05-03 2008-03-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP4593636B2 (ja) 2008-02-07 2010-12-08 株式会社日立製作所 プラズマディスプレイ装置
WO2010049974A1 (ja) * 2008-10-30 2010-05-06 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置およびその駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745086A (en) 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP3565650B2 (ja) * 1996-04-03 2004-09-15 富士通株式会社 Ａｃ型ｐｄｐの駆動方法及び表示装置
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP3692827B2 (ja) * 1999-04-20 2005-09-07 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP3679704B2 (ja) * 2000-02-28 2005-08-03 三菱電機株式会社 プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置
JP2005250505A (ja) * 2000-02-28 2005-09-15 Mitsubishi Electric Corp プラズマディスプレイ装置
JP4158874B2 (ja) * 2000-04-07 2008-10-01 株式会社日立プラズマパテントライセンシング 画像表示方法および表示装置
KR100395407B1 (ko) * 2000-09-05 2003-08-21 황기웅 저전압 구동 교류형 플라즈마 방전 표시기 및 그 구동 방법
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
JP4610720B2 (ja) * 2000-11-21 2011-01-12 株式会社日立製作所 プラズマディスプレイ装置
JP4512971B2 (ja) * 2001-03-02 2010-07-28 株式会社日立プラズマパテントライセンシング 表示駆動装置
JP3529737B2 (ja) * 2001-03-19 2004-05-24 富士通株式会社 プラズマディスプレイパネルの駆動方法および表示装置
JP4269133B2 (ja) * 2001-06-29 2009-05-27 株式会社日立プラズマパテントライセンシング Ａｃ型ｐｄｐの駆動装置および表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448477B1 (ko) * 2001-10-19 2004-09-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20030033490A (ko) * 2001-10-23 2003-05-01 삼성에스디아이 주식회사 어드레스 동작 특성을 개선한 플라즈마 디스플레이 패널구동 장치 및 그 구동 방법
KR100823512B1 (ko) 2006-09-11 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 발생기

Also Published As

Publication number Publication date
EP1271462A3 (en) 2006-02-08
KR100780065B1 (ko) 2007-11-29
JP4269133B2 (ja) 2009-05-27
JP2003015602A (ja) 2003-01-17
EP1271462A2 (en) 2003-01-02
US6525486B2 (en) 2003-02-25
US20030001512A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR100780065B1 (ko) Ａｃ형 ｐｄｐ의 구동 장치 및 표시 장치
KR100681773B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100773214B1 (ko) Ｐｄｐ의 구동 방법 및 표시 장치
EP0864141B1 (en) Plasma panel exhibiting enhanced contrast
EP1195739B1 (en) Method of driving plasma display
USRE37083E1 (en) Method and apparatus for driving surface discharge plasma display panel
US6784858B2 (en) Driving method and driving circuit of plasma display panel
US6369514B2 (en) Method and device for driving AC type PDP
JP4162434B2 (ja) プラズマディスプレイパネルの駆動方法
KR20040038605A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치
US6833823B2 (en) Method and device for driving AC type PDP
KR20000035113A (ko) 가스 방전 패널의 구동 방법
KR20010006906A (ko) 용량성 부하의 구동 방법 및 구동 회로
JP4251389B2 (ja) プラズマディスプレイパネルの駆動装置
KR100678547B1 (ko) Ｐｄｐ의 구동 방법
US20010033255A1 (en) Method for driving an AC type PDP
US7639212B2 (en) Ac-type gas-discharge display device
JP2002189443A (ja) プラズマディスプレイパネルの駆動方法
CN100495496C (zh) 等离子体显示装置及其驱动方法
KR100493620B1 (ko) 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치
KR20050026038A (ko) 플라즈마 디스플레이 패널의 구동 기술

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee