JP2003009166A - 撮像装置およびその駆動方法 - Google Patents

撮像装置およびその駆動方法

Info

Publication number
JP2003009166A
JP2003009166A JP2001187754A JP2001187754A JP2003009166A JP 2003009166 A JP2003009166 A JP 2003009166A JP 2001187754 A JP2001187754 A JP 2001187754A JP 2001187754 A JP2001187754 A JP 2001187754A JP 2003009166 A JP2003009166 A JP 2003009166A
Authority
JP
Japan
Prior art keywords
pixel
signal
pixels
unit
charges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001187754A
Other languages
English (en)
Inventor
Nobuo Suzuki
信雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2001187754A priority Critical patent/JP2003009166A/ja
Priority to US10/160,106 priority patent/US7061655B2/en
Publication of JP2003009166A publication Critical patent/JP2003009166A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

(57)【要約】 【課題】 多数個の補色系画素が画素ずらし配置された
固体撮像素子を利用した撮像装置であって、画素加算に
よって増感したときでも解像度の低下、偽色の発生およ
び色のＳ／Ｎ比の低下を抑制することが容易な撮像装置
は、未だ開発されていない。 【解決手段】 緑色画素とマゼンタ色画素とを交互に繰
り返し配置した画素行と、シアン色画素と黄色画素とを
交互に繰り返し配置した画素行とを、交互に繰り返し形
成し、前記緑色画素と前記シアン色画素または前記黄色
画素とを対象に画素加算を行うと共に、前記マゼンタ色
画素と前記黄色画素または前記シアン色画素とを対象に
画素加算を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は撮像装置に係り、特
に、画素ずらし配置された多数個の画素を有する撮像装
置に係る。
【０００２】
【従来の技術】ＣＣＤ（電荷結合素子）の集積化技術お
よび量産技術が確立されて以来、ＣＣＤ型固体撮像素子
をエリア・イメージセンサとして利用したデジタルスチ
ルカメラ、デジタルビデオカメラ等の撮像装置が急速に
普及している。
【０００３】ＣＣＤ型固体撮像素子においては、半導体
基板の一表面に多数個の光電変換素子が複数行、複数列
に亘って行列状に配置され、ＣＣＤによって構成される
垂直電荷転送素子（ＶＣＣＤ）が、例えば１つの光電変
換素子列に１つずつ、この光電変換素子列に沿って配設
される。また、ＣＣＤによって構成される水平電荷転送
素子（ＨＣＣＤ）が、垂直電荷転送素子それぞれの出力
端に電気的に接続可能に配置される。
【０００４】例えばカラー撮影に使用される単板式のＣ
ＣＤ型固体撮像素子では、行列状に配置された多数個の
光電変換素子の上方に色フィルタアレイが配置される。
色フィルタアレイは、個々の光電変換素子の上方に１つ
ずつ配置された色フィルタによって構成される。３原色
系の色フィルタアレイと、補色系の色フィルタアレイと
がある。補色系の色フィルタアレイとしては、補色の色
フィルタのみによって構成されるものと、補色の色フィ
ルタと緑色の色フィルタとによって構成されるものとが
知られている。色フィルタの色が、その画素の色とな
る。
【０００５】単板式のＣＣＤ型固体撮像素子における個
々の画素は、フォトダイオードによって構成される光電
変換素子と、その上方に配置された１つの色フィルタと
を有する。必要に応じて、色フィルタ上にマイクロレン
ズが配置される。
【０００６】画素に光が入射すると、その光量に応じた
量の電荷が、この画素の光電変換素子に蓄積される。
【０００７】個々の画素（光電変換素子）に蓄積された
電荷は、この画素に対応する垂直電荷転送素子へ読出さ
れ、さらに、この垂直電荷転送素子によって水平電荷転
送素子へ転送される。１つの画素行に属する画素の各々
に蓄積された電荷は、対応する垂直電荷転送素子へ同じ
タイミングで読出され、同じタイミングで水平電荷転送
素子へ転送される。
【０００８】水平電荷転送素子は、垂直電荷転送素子の
各々から受け取った電荷を所定方向に順次転送し、出力
する。
【０００９】水平電荷転送素子から出力された電荷は、
上記の半導体基板または上記の半導体基板とは別の基板
に形成された出力回路部によって検出される。出力回路
部は、検出した電荷に応じた信号電圧を生成し、この信
号電圧を増幅して出力する。出力回路部によって検出さ
れた後の電荷は、例えば、ドレイン領域へ掃き出された
後に電源電圧に吸収される。
【００１０】ＣＣＤ型固体撮像素子を利用した撮像装置
は、出力回路部から出力される信号電圧（画素信号；単
位信号）を利用して画像信号を生成する。
【００１１】従来より、エリア・イメージセンサとして
利用されるＣＣＤ型固体撮像素子では、多数個の画素が
正方行列状（行数と列数とが異なるものを含む。）に配
置される。
【００１２】ところが近年、ＣＣＤ型の固体撮像素子に
対する高解像度化および高感度化が求められるようにな
り、個々の光電変換素子の受光面積を広く保ちつつ光電
変換素子の高集積化が容易な画素ずらし配置が多用され
るようになってきた。
【００１３】ここで、本明細書でいう「画素ずらし配
置」とは、奇数番目に当たる画素列中の各画素に対し、
偶数番目に当たる画素列中の画素の各々が、画素列内で
の画素のピッチの約１／２、列方向にずれ、奇数番目に
当たる画素行中の各画素に対し、偶数番目に当たる画素
行中の画素の各々が、画素行内での画素のピッチの約１
／２、行方向にずれ、画素列の各々が奇数行または偶数
行の画素のみを含むような、多数個の画素の配置を意味
する。画素ずらし配置は、多数個の画素を複数行、複数
列に亘って行列状に配置する際の一形態である。
【００１４】上記の「画素列内での画素のピッチの約１
／２」とは、１／２を含む他に、製造誤差、設計上もし
くはマスク製作上起こる画素位置の丸め誤差等の要因に
よって１／２からはずれてはいるものの、得られるＣＣ
Ｄイメージセンサの性能およびその画像の画質からみて
実質的に１／２と同等とみなすことができる値をも含む
ものとする。上記の「画素行内での画素のピッチの約１
／２」についても同様である。
【００１５】
【発明が解決しようとする課題】被写体があまりに暗い
場合には、たとえ多数個の画素が画素ずらし配置された
固体撮像素子を利用した撮像装置によっても、十分な撮
影感度を得ることはできない。被写体が近距離にある場
合には、被写体が暗いときでもストロボ等の閃光装置を
利用することによって十分な撮影感度が得られることも
あるが、遠距離にある暗い被写体に対しては、ストロボ
等の閃光装置を利用しても十分な撮影感度が得られない
ことがある。
【００１６】複数の画素から読出した電荷同士を垂直電
荷転送素子内、水平電荷転送素子内または出力回路部内
で加算（混合）することによって、撮像装置を増感させ
ることが可能である。本明細書では、複数の画素から読
出した電荷同士を加算することを、「画素加算」という
ことがある。
【００１７】例えば、２つの赤色画素と２つの青色画素
と３つの緑色画素とから得た画素信号から、輝度情報を
得ることができる。１つの赤色画素と２つの緑色画素と
から得た画素信号から、１つの色信号を生成するうえで
必要な情報（色信号情報）を得ることができる。１つの
青色画素と２つの緑色画素とから得た画素信号からも、
色信号情報を得ることができる。
【００１８】ただし、３原色系の色フィルタアレイを用
いて単板式の固体撮像素子を構成した場合、この固体撮
像素子を利用した撮像装置では、画素加算によって増感
したときに輝度情報が低減して解像度が低下することが
ある。また、色情報の低減による偽色の発生や色のＳ／
Ｎ比の低下が起こることもある。
【００１９】多数個の画素が正方行列状に配置された固
体撮像素子を利用した撮像装置では、補色系の色フィル
タアレイを用いることによって、３原色系の色フィルタ
アレイを用いた場合よりも感度や解像度を向上させるこ
とが可能である。
【００２０】しかしながら、多数個の補色系画素が画素
ずらし配置された固体撮像素子を利用した撮像装置であ
って、画素加算によって増感したときでも解像度の低
下、偽色の発生および色のＳ／Ｎ比の低下を抑制するこ
とが容易な撮像装置は、未だ知られていない。
【００２１】本発明の目的は、画素ずらし配置された多
数個の補色系画素を有し、画素加算によって増感したと
きでも解像度の低下、偽色の発生および色のＳ／Ｎ比の
低下を抑制することが容易な撮像装置を提供することで
ある。
【００２２】本発明の他の目的は、多数個の補色系画素
が画素ずらし配置された撮像装置を画素加算によって増
感したときでも、解像度の低下、偽色の発生および色の
Ｓ／Ｎ比の低下を抑制することが容易な撮像装置の駆動
方法を提供することである。
【００２３】
【課題を解決するための手段】本発明の一観点によれ
ば、画素ずらし配置された多数個の画素と、前記画素に
蓄積された電荷を読出し、該電荷を検出して、画像信号
の生成に使用される単位信号を生成する単位信号生成部
とを有し、前記多数個の画素の配置が、緑色画素とマゼ
ンタ色画素とを交互に繰り返し配置した画素行と、シア
ン色画素と黄色画素とを交互に繰り返し配置した画素行
とを、交互に繰り返し形成した配置となっており、前記
単位信号生成部が、(i) 前記画素の各々に蓄積された電
荷を個別に検出して前記単位信号を生成する個別読出し
動作と、(ii)前記緑色画素に蓄積された電荷と前記シア
ン色画素または前記黄色画素に蓄積された電荷との加算
によって生じた電荷を検出して１つの単位信号を生成す
る共に、前記マゼンタ色画素に蓄積された電荷と前記黄
色画素または前記シアン色画素に蓄積された電荷との加
算によって生じた電荷を検出して１つの単位信号を生成
する加算読出し動作とを選択的に行うことができる撮像
装置が提供される。
【００２４】本発明の他の観点によれば、画素ずらし配
置された多数個の画素と、前記画素に蓄積された電荷を
読出し、該電荷を検出して、画像信号の生成に使用され
る単位信号を生成する単位信号生成部とを有し、前記多
数個の画素の配置が、緑色画素とマゼンタ色画素とを交
互に繰り返し配置した画素行と、シアン色画素と黄色画
素とを交互に繰り返し配置した画素行とを、交互に繰り
返し形成した配置となっている撮像装置の駆動方法であ
って、前記画素の各々に光を入射させて該画素に電荷を
蓄積させる工程と、前記単位信号生成部に前記単位信号
を生成させる工程であって、前記単位信号生成部に、
(i) 前記画素の各々に蓄積された電荷を個別に検出して
前記単位信号を生成する個別読出し動作、または、(ii)
前記緑色画素に蓄積された電荷と前記シアン色画素また
は前記黄色画素に蓄積された電荷との加算によって生じ
た電荷を検出して１つの単位信号を生成する共に、前記
マゼンタ色画素に蓄積された電荷と前記黄色画素または
前記シアン色画素に蓄積された電荷との加算によって生
じた電荷を検出して１つの単位信号を生成する加算読出
し動作を行わせて前記単位信号を生成させる工程とを含
む撮像装置の駆動方法が提供される。
【００２５】多数個の緑色画素、マゼンタ色画素、シア
ン色画素および黄色画素を上述のようにして画素ずらし
配置し、上述の条件の下に画素加算を行うことにより、
単位信号生成部から連続して、かつ、繰り返し出力され
る２種類の単位信号を用いて輝度信号を求めることが可
能になる。また、単位信号生成部から出力される単位信
号の各々に緑色、赤色または青色の色信号を生成するう
えで必要な色信号情報を含ませると共に、これらの色信
号情報によって緑色、赤色および青色の色信号を生成す
ることが可能になる。
【００２６】画素加算を行ったときでも多くの輝度信号
（輝度情報）を得ることが容易になると共に、多くの色
信号情報を得ることが容易になる。その結果として、解
像度の低下、偽色の発生および色のＳ／Ｎ比の低下を抑
制することが容易になる。
【００２７】
【発明の実施の形態】図１は、第１の実施例による撮像
装置で利用される固体撮像素子１００における画素の平
面配置を概略的に示す。同図に示すように、この固体撮
像素子１００では、多数個の緑色画素Ｇ、マゼンタ色画
素Ｍ、シアン色画素Ｃおよび黄色画素Ｙが画素ずらし配
置されている。
【００２８】個々の画素は、図１には示されていない
が、光電変換素子と、この光電変換素子の上方に配置さ
れた色フィルタとを有する。図１に示した画素の形状
は、この画素が有する色フィルタの輪郭を示す。また、
画素の色は、この画素が有する色フィルタの色を示す。
【００２９】個々の画素行は、マゼンタ色画素Ｍと緑色
画素Ｇとが交互に繰り返し配置された第１類画素行ＰＲ
１、黄色画素Ｙとシアン色画素Ｃとが交互に繰り返し配
置された第２類画素行ＰＲ２、マゼンタ色画素Ｍと緑色
画素Ｇとの配置が第１類画素行ＰＲ１での配置と逆にな
っている第３類画素行ＰＲ３、または、黄色画素Ｙとシ
アン色画素Ｃとの配置が第２類画素行ＰＲ２での配置と
逆になっている第４類画素行ＰＲ４に分類することがで
きる。
【００３０】第１類画素行ＰＲ１、第２類画素行ＰＲ
２、第３類画素行ＰＲ３および第４類画素行ＰＲ４が、
下流側（図１の紙面下側）から上流側（図１の紙面上
側）へ向かってこの順番で繰り返し配置されている。紙
面最下段の第１類画素行ＰＲ１が、最も下流の画素行に
相当する。
【００３１】なお、本明細書においては、画素（光電変
換素子）から後述する単位信号生成部（出力回路部）へ
の電荷の移動を１つの流れとみなして、個々の部材等の
相対的な位置を、必要に応じて「何々の上流」、「何々
の下流」等と称して特定するものとする。
【００３２】固体撮像素子１００においては、２画素加
算を行ったときにマゼンタ色画素Ｍと緑色画素Ｇとの画
素加算が行われなければ、輝度情報の低下や、偽色の発
生、色のＳ／Ｎ比の低下を抑制することができる。した
がって、緑色画素Ｇに蓄積された電荷とシアン色画素Ｃ
または黄色画素Ｙに蓄積された電荷とが加算され、マゼ
ンタ色画素Ｍに蓄積された電荷と黄色画素Ｙまたはシア
ン色画素Ｃに蓄積された電荷とが加算される。
【００３３】図２は、固体撮像素子１００を用いて２画
素加算を行ったときに、白色信号が生成される画素加
算、すなわち、マゼンタ色画素Ｍと緑色画素Ｇとの画素
加算が行われない画素の組み合わせの一例を示す。同図
においては、便宜上、個々の画素の大きさを図１での大
きさよりも小さくし、互いの間隔を拡げると共にその形
状も変えてある。また、図２には、単位信号生成部の一
部を構成する水平電荷転送素子４０および出力回路部５
０も示されている。各画素列から電荷を１つずつ水平電
荷転送素子４０に供給すると、２画素行分の電荷が水平
電荷転送素子４０に与えられる。
【００３４】図２において２点鎖線で囲まれている２つ
の画素同士を画素加算する。第１類画素行ＰＲ１（図１
参照）と第２類画素行ＰＲ２（図１参照）との間では、
マゼンタ色画素Ｍと黄色画素Ｙとを対象に、また、緑色
画素Ｇとシアン色画素Ｃとを対象に、２画素加算が行わ
る。第３類画素行ＰＲ３（図１参照）と第４類画素行Ｐ
Ｒ４（図１参照）との間では、シアン色画素Ｃとマゼン
タ色画素Ｍとを対象に、また、黄色画素Ｙと緑色画素Ｇ
とを対象に、２画素加算が行わる。極一部の画素は、画
素加算されない。画素加算されない画素から読出された
電荷は、出力回路部５０まで転送した後に掃き出す。
【００３５】周知のように、赤色と青色との加法混色に
よってマゼンタ色を得ることができる。赤色と緑色との
加法混色によって黄色を得ることができ、緑色と青色と
の加法混色によってシアン色を得ることができる。
【００３６】図３は、図２に示した各画素を３原色を用
いて描き直したものである。同図においては、図２での
マゼンタ色画素Ｇが画素Ｒ＋Ｂで、黄色画素Ｙが画素Ｒ
＋Ｇで、シアン色画素Ｃが画素Ｒ＋Ｂで表されている。
【００３７】図３から明らかなように、図２に示した組
み合わせで２画素加算を行った場合には、画素Ｒ＋Ｂと
画素Ｒ＋Ｇとを加算し、緑色画素Ｇと画素Ｇ＋Ｂとを加
算し、画素Ｒ＋Ｇと緑色画素Ｇとを加算し、画素Ｇ＋Ｂ
と画素Ｒ＋Ｂとを加算したとたことになる。
【００３８】単位信号生成部（出力回路部５０）からの
出力は、２つのパターンに分かれる。１つは、第１類画
素行ＰＲ１と第２類画素行ＰＲ２との間で２画素加算が
行われたときの出力パターンであり、赤色、青色および
緑色の加算信号（Ｒ＋Ｂ）＋（Ｒ＋Ｇ）に相当する単位
信号と、緑色および青色の加算信号Ｇ＋（Ｇ＋Ｂ）に相
当する単位信号とが交互に出力される。他の１つは、第
３類画素行ＰＲ３と第４類画素行ＰＲ４との間で２画素
加算が行われたときの出力パターンであり、赤色および
緑色の加算信号（Ｒ＋Ｇ）＋Ｇに相当する単位信号と、
緑色、青色および赤色の加算信号（Ｇ＋Ｂ）＋（Ｒ＋
Ｂ）に相当する単位信号とが交互に出力される。
【００３９】いずれの出力パターンの下でも、単位信号
生成部から連続して出力される２つの単位信号を加算す
ると、赤色、青色および緑色の加算信号（２Ｒ＋３Ｇ＋
２Ｂ）に相当する信号を得ることができる。この信号を
用いて輝度信号を得ることができる。個々の単位信号は
白色の色信号にならず、色信号情報を必ず含む。
【００４０】このため、固体撮像素子１００では、２画
素加算を行ったときでも多くの輝度信号（輝度情報）を
得ることができると共に、多くの色信号情報を得ること
ができる。その結果として、解像度の低下、偽色の発生
および色のＳ／Ｎ比の低下が抑制される。
【００４１】２画素加算を行った場合には、例えば下記
の式（Ｉ）に基づく演算を行うことによって、緑色、赤
色および青色について色信号を得ることができる。ま
た、下記の式（II）に基づく演算によって高周波輝度信
号ＹH を得ることができる。
【００４２】ここで、高周波輝度信号ＹH とは、高周波
数成分が多く含まれる輝度信号である。この高周波輝度
信号ＹH と、緑色、赤色および青色についての色信号か
ら生成される低周波輝度信号ＹL との合成により、輝度
信号を得ることができる。画像の解像度は、高周波輝度
信号ＹH によってほぼ決まる。
【００４３】
【数１】
【００４４】
【数２】
【００４５】図４〜図５は、図２に示した組み合わせで
２画素加算を行う場合の動作順を示す。これらの図に
は、固体撮像素子１００における光電変換素子１０、垂
直電荷転送素子２０、水平電荷転送素子４０および出力
回路部５０の平面配置が模式的に示されている。垂直電
荷転送素子２０、水平電荷転送素子４０および出力回路
部５０によって単位信号生成部が構成される。
【００４６】また、図４〜図５には、個々の光電変換素
子１０に蓄積された電荷が、アラビア数字と小文字のロ
ーマ字とを組み合わせた参照符号によって示されてい
る。電荷を示す個々の参照符号のうちのアラビア数字
は、その電荷が、水平電荷転送素子４０から数えて何番
目の画素行（光電変換素子行）に属する光電変換素子１
０に蓄積された電荷であるかを表す。小文字のローマ字
は、その電荷が、図１においてその大文字によって表さ
れている画素の光電変換素子１０に蓄積された電荷であ
ることを表す。
【００４７】以下の説明においては、水平電荷転送素子
４０から数えて第Ｎ番目（Ｎは１以上の整数を表す。）
の画素行を第Ｎ画素行と呼ぶものとする。
【００４８】例えば、参照符号「１ｇ」は、第１画素行
に属する緑色画素Ｇの電荷を示す。参照符号「８ｃ」
は、同様に、第８画素行に属するシアン色画素Ｃの蓄積
された電荷を示す。
【００４９】まず、図４（Ａ）に示すように、個々の画
素（光電変換素子１０）に電荷を蓄積させる。個々の画
素に光を入射させることにより、これらの画素に電荷が
蓄積される。
【００５０】次に、図４（Ｂ）に示すように、個々の光
電変換素子１０から対応する垂直電荷転送素子２０へ電
荷を読出す。すなわち、全画素読出しが行われる。
【００５１】各垂直電荷転送素子２０中の升目は、個々
の光電変換素子１０に対応する４本の垂直転送電極が構
成する１転送段を示す。ただし、左から数えて偶数番目
に当たる垂直電荷転送素子２０それぞれの最下流にある
小さな升目は、２本の垂直転送電極のみを備えた転送段
を示す。垂直電荷転送素子２０の構成については、後に
図６を用いて詳述する。
【００５２】次いで、図５（Ａ）に示すように、第１〜
第２画素行から読出された電荷を、水平電荷転送素子４
０へ転送する。これらの電荷は、例えば同じタイミング
で垂直電荷転送素子２０から水平電荷転送素子４０へ転
送される。
【００５３】水平電荷転送素子４０中の升目は、例えば
２本の電極から構成される電荷転送段を示す。水平電荷
転送素子４０の構成については、後に図７を用いて詳述
する。
【００５４】この後、水平電荷転送素子４０へ転送され
た電荷を出力回路部５０へ順次転送する。出力回路部５
０の動作を制御して、水平電荷転送素子４０から順次出
力される電荷を２つずつ加算して検出し、その量に応じ
た信号電圧を生成させる。さらに、この信号電圧を増幅
した信号（単位信号）を出力させる。
【００５５】この制御により、図２に示した画素加算の
組み合わせのうち、１行目の第１類画素行ＰＲ１と２行
目の第２類画素行ＰＲ２との間での２画素加算が実行さ
れる。出力回路部５０からは、電荷１ｇと電荷２ｃとが
加算されて生じた電荷に応じた単位信号と、電荷１ｍと
電荷２ｙとが加算されて生じた電荷に応じた単位信号と
が、この順番で繰り返し出力される。
【００５６】次いで、図５（Ｂ）に示すように、第３〜
第４画素行から読出された電荷を水平電荷転送素子４０
へ転送する。
【００５７】この後、水平電荷転送素子４０へ転送され
た電荷を出力回路部５０へ順次転送する。出力回路部５
０の動作を制御して、最初に転送されてくる電荷３ｍは
検出せずに掃き出し、２番目以降の電荷については２つ
ずつ加算して検出して、その量に応じた信号電圧を生成
させる。さらに、この信号電圧を増幅した信号（単位信
号）を出力させる。
【００５８】この制御により、図２に示した画素加算の
組み合わせのうち、３行目の第３類画素行ＰＲ３と４行
目の第４類画素行ＰＲ４との間での２画素加算が実行さ
れる。出力回路部５０からは、電荷４ｙと電荷３ｇとが
加算されて生じた電荷に応じた単位信号と、電荷４ｃと
電荷４ｍとが加算されて生じた電荷に応じた単位信号と
が、この順番で繰り返し出力される。
【００５９】以下、図２に示した組み合わせでの２画素
加算が完了するまで、第１類画素行ＰＲ１と第２類画素
行ＰＲ２との間での２画素加算、および、第３類画素行
ＰＲ１と第４類画素行ＰＲ２との間での２画素加算を、
上記と同様にして交互に繰り返し行う。
【００６０】次に、上述した２画素加算を行うことがで
きる固体撮像素子１００の具体的な構成について説明す
る。
【００６１】図６は、固体撮像素子１００における光電
変換素子１０、垂直電荷転送素子２０、水平電荷転送素
子４０および出力回路部５０の平面配置を概略的に示
す。
【００６２】半導体基板１の一表面に、多数個の光電変
換素子１０が画素ずらし配置の下に形成される。各光電
変換素子１０は、例えば埋め込み型のフォトダイオード
によって構成される。図６においては、個々の光電変換
素子１０が何色の画素を構成しているかを判りやすくす
るために、この光電変換素子１０が構成している画素の
色を参照符号Ｍ、Ｇ、ＣまたはＹで表している。各参照
符号Ｍ、Ｇ、ＣおよびＹの意味は、図１における意味と
同じである。
【００６３】１つの画素列（光電変換素子列）に１つず
つ、この画素列に沿って蛇行した垂直電荷転送素子２０
が配置される。個々の垂直電荷転送素子２０は、半導体
基板１に形成された垂直電荷転送チャネル２１と、半導
体基板１上に電気的絶縁膜（図示せず）を介して配置さ
れた多数本の第１〜第２垂直転送電極２３〜２４と、第
１〜第３補助転送電極２５〜２７とを含む。
【００６４】１つの画素行（光電変換素子行）に第１〜
第２垂直転送電極２３〜２４が１本ずつ配置される。光
電変換素子１０の下流側に延在する第１垂直転送電極２
３は、光電変換素子１０から垂直電荷転送素子２０への
電荷転送を制御する読出しゲート３０も構成する。図６
においては、読出しゲート３０の位置を判りやすくする
ために、個々の読出しゲート３０にハッチングを付して
ある。
【００６５】読出しゲート３０は、４本の転送電極に対
して１つ形成されている。左から数えて偶数番目に当た
る垂直電荷転送素子２０では、下流側に更に２本の転送
電極が配置されている。固体撮像素子１００は、全画素
読出し型の固体撮像素子である。
【００６６】各垂直電荷転送素子２０は４相駆動型のＣ
ＣＤであり、その駆動信号φＶ１〜φＶ４はパッドＰＶ
１〜ＰＶ４および配線ＷＬを介して供給される。
【００６７】全画素読出しを行う際には、読出しパルス
（例えば１５Ｖ）が駆動信号φＶ１と駆動信号φＶ３と
に同じタイミングで、または若干ずれたタイミングで重
畳される。これにより、各光電変換素子１０に蓄積され
た電荷が、読出しゲート３０を介して、対応する垂直電
荷転送素子２０へ読出される。各垂直電荷転送素子２０
は、駆動信号φＶ１〜φＶ４によって駆動されて、光電
変換素子１０から読出した電荷を水平電荷転送素子４０
へ向けて転送する。１段の転送を行うことにより、奇数
列と偶数列とで電荷の位相を一致させることができる。
【００６８】水平電荷転送素子４０は、２相の駆動信号
φＨ１、φＨ２で駆動される２相駆動型のＣＣＤによっ
て構成され、半導体基板１に形成された水平電荷転送チ
ャネル４１と、半導体基板１上に電気的絶縁膜（図示せ
ず）を介して配置された多数本の第１〜第２水平転送電
極とを有する。１つの第１水平転送電極と隣の１つの第
２水平転送電極とが電気的に接続されて、１組の水平転
送電極を構成する。ただし、図６においては第１〜第２
水平転送電極の図示を省略し、これらの水平転送電極全
体の輪郭のみを概略的に描いてある。
【００６９】水平電荷転送素子４０は、垂直電荷転送素
子２０から受け取った電荷を出力回路部５０へ向けて転
送する。
【００７０】出力回路部５０は、水平電荷転送素子４０
から出力された電荷を検出して信号電圧を生成し、この
信号電圧を増幅して出力する。
【００７１】図７は、水平電荷転送素子４０から出力回
路部５０にかけての構造を概略的に示す。
【００７２】同図に示すように、半導体基板１は、ｎ型
半導体基板１ａと、このｎ型半導体基板１ａの一表面に
形成されたｐ型不純物拡散領域１ｂとによって構成され
る。
【００７３】水平電荷転送チャネル４１は、ｐ型不純物
拡散領域１ｂに形成されたｎ型不純物拡散領域４１ａと
ｎ- 型不純物拡散領域４１ｂとによって構成される。ｎ
型不純物拡散領域４１ａとｎ- 型不純物拡散領域４１ｂ
とが、出力回路部５０側からみてこの順番で交互に繰り
返し配置される。ｎ- 型不純物拡散領域４１ｂにおける
ｎ型不純物の濃度は、ｎ型不純物拡散領域４１ａにおけ
るｎ型不純物の濃度よりも低い。
【００７４】各ｎ型不純物拡散領域４１ａ上に１本ず
つ、電気的絶縁膜３を介して第１水平転送電極４２が配
置され、各ｎ- 型不純物拡散領域４１ｂ上に１本ずつ、
電気的絶縁膜３を介して第２水平転送電極４３が配置さ
れる。１つの垂直電荷転送素子２０当たり２本の第１水
平転送電極４２と２本の第２水平転送電極４３とが配置
される。
【００７５】１つの垂直電荷転送素子２０に対応する４
本の第１〜第２水平転送電極４２、４３のうち、下流側
の２本が共通結線されて駆動信号φＨ２の供給を受け、
上流側の２本が共通結線されて駆動信号φＨ１の供給を
受ける。１本の第１水平転送電極４２とその上流側の第
２水平転送電極４３、および、これらの水平転送電極４
２、４３下の水平電荷転送チャネル４１は、図４〜図５
に示した水平電荷転送素子４０での１つの升目（電荷転
送段）を構成する。
【００７６】なお、第１〜第２水平転送電極４２〜４３
の各々は、例えば熱酸化膜等の電気的絶縁膜ＩＦによっ
て覆われる。
【００７７】出力回路部５０は、例えば、水平電荷転送
素子４０の出力端に接続された出力ゲート５１と、出力
ゲート５１に隣接して半導体基板１に形成されたフロー
ティングディフュージョン領域５２（以下、「ＦＤ領域
５２」と略記する。）と、このＦＤ領域に電気的に接続
されたフローティングディフュージョンアンプ５３（以
下、「ＦＤＡ５３」と略記する。）と、ＦＤ領域５２に
隣接して配置されたリセットゲート５４と、リセットゲ
ート５４に隣接して半導体基板１に形成されたドレイン
領域５５とによって構成される。
【００７８】出力ゲート５１は、例えば、ｐ型不純物拡
散領域１ｂに形成されたｎ- 型不純物拡散領域によって
構成されるチャネル領域５１ａと、その上に電気的絶縁
膜３を介して配置されたゲート電極５１ｂとを有する。
ゲート電極５１ｂは、例えば熱酸化膜等の電気的絶縁膜
ＩＦによって覆われる。
【００７９】この出力ゲート５１は、直流電圧ＶOGの供
給を受けて、水平電荷転送素子４０からＦＤ領域５２へ
の電荷転送を行う。
【００８０】ＦＤ領域５２は、例えばｐ型不純物拡散領
域１ｂに形成されたｎ+ 型不純物拡散領域によって構成
される。ｎ+ 型不純物拡散領域におけるｎ型不純物の濃
度は、ｎ型不純物拡散領域におけるｎ型不純物の濃度よ
りも高い。
【００８１】ＦＤＡ５３は、例えば４つのトランジスタ
Ｑ１、Ｑ２、Ｑ３、Ｑ４を有し、ＦＤ領域５２内の電荷
を検出して信号電圧を生成する。さらに、この信号電圧
を増幅して出力する。
【００８２】リセットゲート５４は、例えば、ｐ型不純
物拡散領域１ｂに形成されたｎ型不純物拡散領域によっ
て構成されるチャネル領域５４ａと、その上に電気的絶
縁膜３を介して配置されたゲート電極５４ｂとを有す
る。ゲート電極５４ｂは、例えば熱酸化膜等の電気的絶
縁膜ＩＦによって覆われる。
【００８３】このリセットゲート５４は、駆動信号φＲ
Ｓによって駆動されて、ＦＤＡ５３によって検出された
後の電荷、あるいは、ＦＤＡ５３によって検出する必要
のない電荷を、ＦＤ領域５２からドレイン領域５５へ掃
き出す。
【００８４】ドレイン領域５５は、例えばｐ型不純物拡
散領域１ｂに形成されたｎ+ 型不純物拡散領域によって
構成される。ドレイン領域５５へ掃き出された電荷は、
例えば電源電圧ＶDDに吸収される。
【００８５】上述したＦＤ領域５２、リセットゲート５
４およびドレイン領域５５は、リセットトランジスタを
構成する。
【００８６】リセットゲート５４を駆動する駆動信号φ
ＲＳの信号波形を適宜選定することにより、出力回路部
５０で２つの電荷を加算することができる。
【００８７】図８（Ａ）は、個別読出し動作のときの駆
動信号φＲＳの波形とＦＤ領域５２（図７参照）の電位
との関係を示し、図８（Ｂ）は、２画素加算を行う際の
駆動信号φＲＳの波形とＦＤ領域５２の電位との関係を
示す。
【００８８】本明細書においては、画素加算を行わずに
単位信号を生成する動作を「個別読出し動作」というこ
とがある。画素加算を行って単位信号を生成する動作を
「加算読出し動作」ということがある。
【００８９】図８（Ａ）に示すように、個別読出し動作
の下での駆動信号φＲＳは、駆動信号φＨ１と逆位相の
信号である駆動信号φＨ２と同じタイミングでローレベ
ルＬ（例えば０Ｖ）からハイレベルＨ（例えば３Ｖ）に
なる。ただし、駆動信号φＲＳでのハイレベルＨの継続
時間は、駆動信号φＨ２でのハイレベルＨの継続時間よ
りも短い。
【００９０】駆動信号φＲＳがハイレベルＨになるとリ
セットゲート５４が開になり、ＦＤ領域５２（図７参
照）内の電荷がドレイン領域５５（図７参照）に掃き出
される。ＦＤ領域５２の電位が電源電圧ＶDDとなり、Ｆ
Ｄ領域５２の出力が上昇する。
【００９１】駆動信号φＲＳがローレベルＬになると、
リセットゲート５４が閉になる。このとき、リセットゲ
ート５４とＦＤ領域５２との間での静電結合容量によ
り、ＦＤ領域５２の電位が若干低くなる。この電位の低
下分を、図８（Ａ）に記号ＥＣで示す。
【００９２】駆動信号φＨ２がハイレベルＨ（例えば３
Ｖ）からローレベルＬ（例えば０Ｖ）に転じ、水平電荷
転送素子４０からＦＤ領域５２へ電荷が転送される。Ｆ
Ｄ領域５２の電位が、転送されてきた電荷の電位Ｖq 分
だけ低くなる。ＦＤ領域５２からの出力も、転送されて
きた電荷の電位Ｖq 分だけ低くなる。ＦＤＡ５３は、こ
のときのＦＤ領域５２からの出力を検出して信号電圧を
生成し、さらに、この信号電圧を増幅して出力する。こ
の出力が単位信号となる。
【００９３】図８（Ｂ）に示すように、画素加算を行う
ときには、駆動信号φＨ２の２周期に１回の割合で、駆
動信号φＲＳが駆動信号φＨ２と同じタイミングでロー
レベルＬからハイレベルＨとなる。
【００９４】画素加算を行わないときと同様に、駆動信
号φＲＳがハイレベルＨになるとリセットゲート５４が
開になり、ＦＤ領域５２内の電荷がドレイン領域５５に
掃き出される。ＦＤ領域５２からの出力が上昇する。
【００９５】駆動信号φＲＳがローレベルＬになると、
リセットゲート５４が閉になる。このとき、リセットゲ
ート５４とＦＤ領域５２との間での静電結合容量によ
り、ＦＤ領域５２の電位が若干低くなる。この電位の低
下分を、図８（Ｂ）に記号ＥＣで示す。
【００９６】駆動信号φＲＳがローレベルＬの間に、駆
動信号φＨ２がハイレベルＨからローレベルＬへ、ロー
レベルＬからハイレベルＨへ、ハイレベルＨからローレ
ベルＬへと順次変化する。この間、駆動信号φＨ２がハ
イレベルＨからローレベルＬへと転じるたび毎に、水平
電荷転送素子４０からＦＤ領域５２へ電荷が転送され
る。駆動信号φＲＳがローレベルＬの間に、水平電荷転
送素子４０からＦＤ領域５２へ２回の電荷転送が行われ
る。ＦＤ領域５２で２つの電荷が加算される。
【００９７】水平電荷転送素子４０からＦＤ領域５２へ
１回目の電荷転送が行われると、ＦＤ領域５２の電位
が、転送されてきた電荷の電位Ｖq1分だけ低くなる。Ｆ
Ｄ領域５２からの出力も、転送されてきた電荷の電位Ｖ
q1分だけ低くなる。水平電荷転送素子４０からＦＤ領域
５２への２回目の電荷転送が行われると、ＦＤ領域５２
の電位が、転送されてきた電荷の電位Ｖq2分だけ更に低
くなる。ＦＤ領域５２からの出力も、転送されてきた電
荷の電位Ｖq2分だけ更に低くなる。ＦＤＡ５３は、この
ときのＦＤ領域５２からの出力を検出して信号電圧を生
成し、さらに、この信号電圧を増幅して出力する。この
出力が単位信号となる。
【００９８】次に、第１の実施例による撮像装置につい
て説明する。
【００９９】図９は、第１の実施例による撮像装置（デ
ジタルスチルカメラ）を概略的に示すブロック図であ
る。同図に示す撮像装置２００は、上述した固体撮像素
子１００、撮像光学系１１０、アナログ／ディジタル処
理部１１５（以下、Ａ／Ｄ処理部１１５」と略記す
る。）、駆動信号生成部１２０、画像信号生成部１３
０、表示装置１４０、記録部１５０、制御部１６０、シ
ャッタボタン１７０、モードセレクタ１８０、および閃
光装置１９０を備えている。
【０１００】固体撮像素子１００の構成については既に
説明したので、ここではその説明を省略する。
【０１０１】撮像光学系１１０は、例えば、複数枚の光
学レンズ、光学レンズを光軸方向に移動させる光学レン
ズ駆動機構、光学絞り、光学絞りを開閉する光学絞り開
閉機構、オプティカルローパスフィルタ等を含んで構成
され、固体撮像素子１００上に光学像を結像させる。図
９においては、１枚の光学レンズで撮像光学系１１０を
代表して示す。図中の矢印Ｌは光を示す。
【０１０２】Ａ／Ｄ処理部１１５は、固体撮像素子１０
０（出力回路部５０）から単位信号の供給を受け、アナ
ログ利得調整を行うと共に相関二重サンプリングによる
雑音低減処理を行った後、ディジタル信号に変換する。
【０１０３】駆動信号生成部１２０は、タイミング信号
発生回路１２２と駆動回路１２４とを有する。
【０１０４】タイミング信号発生回路１２２は、撮像装
置２００の動作モードに応じた信号発生のタイミングに
関するデータ等を予め記憶した記憶素子（図示せず）を
含む。この記憶素子に記憶されたデータに基づいて、タ
イミング信号発生回路１２２は、種々の回路の動作タイ
ミングの統一をとるための種々のタイミング信号を生成
する。これらのタイミング信号は、駆動回路１２４、画
像信号生成部１３０、制御部１６０等に供給される。ま
た、固体撮像素子１００の駆動に必要な信号を生成す
る。この信号の一部、例えば駆動信号φＨ１、φＨ２、
φＲＳは固体撮像素子１００へ供給され、残りは駆動回
路１２４に供給される。
【０１０５】駆動回路１２４は、例えば垂直ドライバ、
ＤＣ電源等を含んで構成され、タイミング信号発生回路
１２２から供給される信号に基づいて垂直駆動信号φＶ
１〜φＶ４等の信号を生成する。この信号は、固体撮像
素子１００へ供給される。
【０１０６】画像信号生成部１３０は、スイッチング素
子１３２（以下、「ＳＷ素子１３２」と略記する。）、
第１色分離回路１３４、第２色分離回路１３６、および
信号処理回路１３８を含む。
【０１０７】ＳＷ素子１３２は、Ａ／Ｄ処理部１１５か
ら出力信号の供給を受け、この出力信号が個別読出し動
作に基づく信号であるときには、この信号を第１色分離
回路１３４へ供給する。Ａ／Ｄ処理部１１５からの出力
信号が加算読出し動作に基づく信号であるときには、こ
の信号を第２色分離回路１３６へ供給する。
【０１０８】第１色分離回路１３４および第２色分離回
路１３６は、Ａ／Ｄ処理部１１５からの出力信号を用い
て色分離処理を行って、赤色の色信号、緑色の色信号、
青色の色信号、輝度信号等を生成する。これらの信号
は、信号処理回路１３８へ供給される。
【０１０９】第１色分離回路１３４は、例えば、下記の
式（III） に基づく演算を行って緑色、赤色および青色
について色信号を生成し、下記の式（IV）に基づく演算
によって高周波輝度信号ＹH を生成することができる。
【０１１０】
【数３】
【０１１１】
【数４】
【０１１２】第２色分離回路１３６は、例えば、前述し
た式（Ｉ）に基づく演算を行って緑色、赤色および青色
について色信号を生成し、前述した式（II）に基づく演
算によって高周波輝度信号ＹH を生成することができ
る。
【０１１３】信号処理回路１３８は、第１色分離回路１
３４または第２色分離回路１３６から供給された色信号
情報、輝度情報等の情報に基づいて種々の処理を行い、
出力画素信号、輝度信号等、撮像装置２００の動作モー
ドに応じた種々の信号を生成する。信号処理回路１３８
で生成された信号は、表示装置１４０、記録部１５０ま
たは制御部１６０に供給される。
【０１１４】表示装置１４０は例えば液晶ディスプレイ
によって構成され、信号処理回路１３８から供給される
画像信号に基づいて静止画または動画を表示する。
【０１１５】記録部１５０は、信号処理回路１３８から
供給される画像信号を、例えばメモリカード等の記録媒
体に記録する。
【０１１６】制御部１６０は、例えば中央演算処理装置
（ＣＰＵ）によって構成され、シャッタボタン１７０、
モードセレクタ１８０あるいは信号処理回路１３８から
供給される信号に応じて、撮像光学系１１０、タイミン
グ信号発生回路１２２、ＳＷ素子１３２、第１色分離回
路１３４、第２色分離回路１３６、および信号処理回路
１３８の動作を制御する。
【０１１７】モードセレクタ１８０は、撮像装置２００
の動作モードを選択するためのスイッチである。
【０１１８】閃光装置１９０は例えばストロボによって
構成され、制御部１６０によって動作を制御される。
【０１１９】撮像装置２００は、例えば、個別読出し動
作を行う高画質モードと加算読出し動作を行う高感度モ
ードのどちらの動作モードの下に駆動するのかを、使用
者がモードセレクタ１８０によって選択することができ
るように構成される。個別読出し動作を行うか加算読出
し動作を行うかを制御部１６０に判断させる自動撮影モ
ード機能を付加することができる。
【０１２０】例えば、電源投入後は強制的に自動撮影モ
ードとなって表示装置１４０に動画または静止画を表示
することが可能な状態となり、その後にモードセレクタ
１８０によって別の動作モードが選択されると、その動
作モードの下で表示装置１４０に動画または静止画を表
示させることが可能な状態となる。
【０１２１】例えば、高画質モードの下に表示装置１４
０に表示された被写体またはその背景からの光量が不足
しているときには、モードセレクタ１８０によって高感
度モードまたは自動撮影モードを選択し、２画素加算に
よって撮像装置２００を増感させることができる。撮像
装置２００を増感させても被写体からの光量不足が解消
されないときには、閃光装置１９０を動作させて、被写
体からの光量を増加させることができる。
【０１２２】次に、図１に示した画素配置と同じ画素配
置を有する固体撮像素子を用いた４画素加算について説
明する。４画素加算を行う場合にも、白色信号が生成さ
れる画素加算、すなわち、２つのマゼンタ色画素Ｍと２
つの緑色画素Ｇとの４画素加算が行われなければ、輝度
情報の低下や、偽色の発生、色のＳ／Ｎ比の低下を抑制
することができる。
【０１２３】図１０は、図１に示した画素配置と同じ画
素配置を有する固体撮像素子１０５において４画素加算
を行ったときに、白色信号が生成される画素加算が行わ
れない画素の組み合わせの一例を示す。同図において
は、便宜上、個々の画素の大きさを図１での大きさより
も小さくし、互いの間隔を拡げると共にその形状も変え
てある。また、図１０には、単位信号生成部の一部を構
成する水平電荷転送素子４０および出力回路部５０も示
されている。
【０１２４】図１０において２点鎖線で囲まれている４
つの画素同士を画素加算する。４画素加算の対象となる
画素の種類の違いにより、各画素行が第１および第２ブ
ロックＢＬ１、ＢＬ２に分類される。個々のブロックＢ
Ｌ１、ＢＬ２は、画素列方向に連続する４つの画素行に
よって構成され、第１ブロックＢＬ１と第２ブロックＢ
Ｌ２とが交互に繰り返し設定される。
【０１２５】第１ブロックＢＬ１では、斜めに連なる２
つのマゼンタ色画素Ｍと２つのシアン色画素Ｃとの４画
素加算、および、斜めに連なる２つの緑色画素Ｇと２つ
の黄色画素Ｙとの４画素加算が行わる。
【０１２６】第２ブロックＢＬ２では、斜めに連なる２
つのマゼンタ色画素Ｍと２つの黄色画素Ｙとの４画素加
算、および、斜めに連なる２つの緑色画素Ｇと２つのシ
アン色画素Ｃとの４画素加算が行わる。
【０１２７】極一部の画素は、画素加算されない。画素
加算されない画素から読出された電荷は、出力回路部５
０まで転送した後に掃き出す。
【０１２８】第１ブロックＢＬ１および第２ブロックＢ
Ｌ２のいずれにおいても、４画素加算時に単位信号生成
部（出力回路部５０）から連続して出力される２つの単
位信号を加算すると、赤色、緑色および青色の加算信号
（４Ｒ＋６Ｇ＋４Ｂ）に相当する信号が得られる。この
信号を用いて輝度信号を得ることができる。個々の単位
信号は白色の色信号にならず、色信号情報を必ず含む。
【０１２９】このため、４画素加算を行ったときでも多
くの輝度信号（輝度情報）を得ることができると共に、
多くの色信号情報を得ることができる。その結果とし
て、解像度の低下、偽色の発生および色のＳ／Ｎ比の低
下が抑制される。
【０１３０】４画素加算を行った場合には、例えば前述
した式（Ｉ）に基づく演算を行うことによって、緑色、
赤色および青色について色信号を得ることができる。ま
た、例えば前述した式（II）に基づく演算を行うことに
よって、高周波輝度信号ＹHを得ることができる。
【０１３１】図１１〜図１５は、図１０に示した組み合
わせで４画素加算を行う場合の動作順を示す。これらの
図には、固体撮像素子１０５における光電変換素子１
０、垂直電荷転送素子２０Ａ、水平電荷転送素子４０お
よび出力回路部５０の平面配置が模式的に示されてい
る。垂直電荷転送素子２０Ａ、水平電荷転送素子４０お
よび出力回路部５０によって単位信号生成部が構成され
る。また、図１１〜図１５には、図４での電荷表示と同
じ仕様で、個々の光電変換素子１０に蓄積された電荷が
示されている。
【０１３２】各垂直電荷転送素子２０Ａ中の１つの升目
が、１転送段を示す。１つの転送段は、４本の転送電極
を備える。ただし、左から数えて偶数番目に当たる垂直
電荷転送素子２０Ａそれぞれの最下流にある小さな升目
は、２本の垂直転送電極のみを備えた転送段を示す。垂
直電荷転送素子２０Ａの構成については、後に図１７を
用いて詳述する。
【０１３３】まず、図１１（Ａ）に示すように、光の入
射によって個々の画素（光電変換素子１０）に電荷を蓄
積させた後、各第２ブロックＢＬ２での上流側の２つの
画素行（光電変換素子行）における光電変換素子１０か
ら対応する垂直電荷転送素子２０Ａへ電荷を読出す。
【０１３４】次に、図１１（Ｂ）に示すように、各垂直
電荷転送素子２０Ａ内の電荷を図１１（Ａ）に示した状
態から１転送段だけ下流側に転送した後に、各第１ブロ
ックＢＬ１における光電変換素子１０から対応する垂直
電荷転送素子２０Ａへ電荷を読出す。
【０１３５】次いで、図１２（Ａ）に示すように、各垂
直電荷転送素子２０Ａ内の電荷を図１１（Ｂ）に示した
状態から１転送段だけ下流側に転送した後に、各第２ブ
ロックＢＬ２での下流側の２つの画素行から対応する垂
直電荷転送素子２０Ａへ電荷を読出す。全ての光電変換
素子１０から、対応する垂直電荷転送素子２０Ａへ電荷
が読出される。すなわち、全画素読出しが完了する。
【０１３６】次に、図１２（Ｂ）に示すように、最も下
流の第１ブロックＢＬ１での下流側の２つの画素行から
読出された電荷を、水平電荷転送素子４０へ転送する。
これらの電荷は、同じタイミングで垂直電荷転送素子２
０Ａから水平電荷転送素子４０へ転送される。
【０１３７】水平電荷転送素子４０中の升目は、水平電
荷転送素子４０における電荷転送段を示す。
【０１３８】次いで、図１３（Ａ）に示すように、水平
電荷転送素子４０内の電荷を下流側に４電荷転送段、転
送する。水平電荷転送素子４０において垂直電荷転送素
子２０Ａから電荷を受け取る電荷転送段に、次回の電荷
転送で垂直電荷転送素子２０Ａから転送されてくる電荷
と同種の電荷、すなわち、同色の画素に蓄積されていた
電荷が分布する。
【０１３９】次に、図１３（Ｂ）に示すように、水平電
荷転送素子４０内での電荷転送動作を停止したまま、垂
直電荷転送素子２０Ａから次の電荷を水平電荷転送素子
４０へ転送する。最も下流の第１ブロックＢＬ１での上
流側の２つの画素行から読出された電荷が、水平電荷転
送素子４０へ転送される。垂直電荷転送素子２０Ａから
電荷を受け取る電荷転送段の各々において、同色の画素
に蓄積されていた２つの電荷が加算される。
【０１４０】この後、水平電荷転送素子４０内の電荷を
出力回路部５０へ順次転送する。出力回路部５０の動作
を制御して、最初に転送されてくる電荷（１ｇ＋３ｇ）
は検出せずに掃き出し、２番目以降の電荷については２
つずつ加算して検出し、その量に応じた信号電圧を生成
させる。さらに、この信号電圧を増幅した信号（単位信
号）を出力させる。
【０１４１】この制御により、図１０に示した画素加算
の組み合わせのうち、最も下流の第１ブロックＢＬ１内
での４画素加算が実行される。出力回路部５０からは、
４つの電荷１ｍ、２ｃ、３ｍ、４ｃが加算されて生じた
電荷に応じた単位信号と、４つの電荷１ｇ、２ｙ、３
ｇ、４ｙが加算されて生じた電荷に応じた単位信号と
が、この順番で繰り返し出力される。
【０１４２】次いで、図１４（Ａ）に示すように、垂直
電荷転送素子２０Ａから次の電荷を水平電荷転送素子４
０へ転送する。最も下流の第２ブロックＢＬ２での上流
側の２つの画素行から読出された電荷が、水平電荷転送
素子４０へ転送される。
【０１４３】次に、図１４（Ｂ）に示すように、水平電
荷転送素子４０内の電荷を下流側に４電荷転送段、転送
する。
【０１４４】次いで、図１５に示すように、水平電荷転
送素子４０内での電荷転送動作を停止したまま、垂直電
荷転送素子２０Ａから次の電荷を水平電荷転送素子４０
へ転送する。
【０１４５】最も下流の第２ブロックＢＬ２での下流側
の２つの画素行から読出された電荷が、水平電荷転送素
子４０へ転送される。垂直電荷転送素子２０Ａから電荷
を受け取る電荷転送段の各々において、同色の画素に蓄
積されていた２つの電荷が加算される。
【０１４６】この後、水平電荷転送素子４０内の電荷を
出力回路部５０へ順次転送する。出力回路部５０の動作
を制御して、水平電荷転送素子４０から順次出力される
電荷を２つずつ加算して検出し、その量に応じた信号電
圧を生成させる。さらに、この信号電圧を増幅した信号
（単位信号）を出力させる。
【０１４７】この制御により、図１０に示した画素加算
の組み合わせのうち、最も下流の第２ブロックＢＬ２内
での４画素加算が実行される。出力回路部５０からは、
４つの電荷５ｍ、６ｙ、７ｍ、８ｙが加算されて生じた
電荷に応じた単位信号と、４つの電荷５ｇ、６ｃ、７
ｇ、８ｃが加算されて生じた電荷に応じた単位信号と
が、この順番で繰り返し出力される。
【０１４８】以下、図１０に示した組み合わせでの２画
素加算が完了するまで、第１ブロックＢＬ１内での４画
素加算、および、第２ブロックＢＬ２内での４画素加算
を、上記と同様にして交互に繰り返し行う。
【０１４９】出力回路部５０の制御方法を変えると、図
１０に示した組み合わせとは異なる組み合わせで４画素
加算を行うことができる。
【０１５０】図１６は、図１に示した画素配置と同じ画
素配置を有する固体撮像素子１０５において４画素加算
を行ったときに、白色信号が生成される画素加算が行わ
れない画素の組み合わせの他の一例を示す。同図におい
ては、便宜上、個々の画素の大きさを図１での大きさよ
りも小さくし、互いの間隔を拡げると共にその形状も変
えてある。また、図１６には、単位信号生成部の一部を
構成する水平電荷転送素子４０および出力回路部５０も
示されている。
【０１５１】図１６において２点鎖線で囲まれている１
組の画素と、この組と２点鎖線で結ばれている他の組の
画素とを画素加算する。４画素加算の対象となる画素の
種類の違いにより、各画素行が第１および第２ブロック
ＢＬ１０、ＢＬ１１に分類される。個々のブロックＢＬ
１０、ＢＬ１１は、画素列方向に連続する４つの画素行
によって構成され、第１ブロックＢＬ１０と第２ブロッ
クＢＬ１１とが交互に繰り返し設定される。
【０１５２】第１ブロックＢＬ１０では、２つの緑色画
素Ｇと２つのシアン色画素Ｃとを対象にした４画素加
算、および、２つのマゼンタ色画素Ｍと２つの黄色画素
Ｙとを対象にした４画素加算が行われる。
【０１５３】第２ブロックＢＬ１１では、２つの黄色画
素Ｙと２つの緑色画素Ｇとを対象にした４画素加算、お
よび、２つのシアン色画素Ｃと２つのマゼンタ色画素Ｍ
とを対象にした４画素加算が行われる。
【０１５４】図示の組み合わせの４画素加算を行う際に
は、出力回路部５０の制御を次のようにする。すなわ
ち、第１ブロックＢＬ１０に属する画素から読出した電
荷が２つずつ加算されて水平電荷転送素子４０から順次
出力されるときには、最初の電荷から２つずつ加算して
検出させ、その量に応じた信号（単位信号）を出力させ
る。また、第２ブロックＢＬ１１に属する画素から読出
した電荷が２つずつ加算されて水平電荷転送素子４０か
ら順次出力されるときには、最初に転送されてくる電荷
（ｍ＋ｍ）は検出せずに掃き出させ、２番目以降の電荷
については２つずつ加算して検出させて、その量に応じ
た信号（単位信号）を出力させる。
【０１５５】次に、上述した４画素加算を行うことがで
きる固体撮像素子の具体的な構成について説明する。
【０１５６】図１７は、４画素加算を行うことができる
固体撮像素子１０５における光電変換素子１０、垂直電
荷転送素子２０Ａ、水平電荷転送素子４０および出力回
路部５０の平面配置を概略的に示す。
【０１５７】同図に示した固体撮像素子１０５は、個々
の垂直電荷転送素子２０Ａが、第３補助転送電極２７の
下流側に更に第４〜第７補助転送電極２８ａ、２８ｂ，
２９ａ、２９ｂを有する４相駆動型のＣＣＤによって構
成されているという点で、図６に示した固体撮像素子１
００と異なる。また、駆動信号を各垂直電荷転送素子２
０Ａへ供給するための配線の仕様も異なる。
【０１５８】図１７に示した構成部材のうち、図６また
は図７に示した構成部材と共通する構成部材には図６ま
たは図７で用いた参照符号と同じ参照符号を付して、そ
の説明を省略する。
【０１５９】第１ブロックＢＬ１０に属する光電変換素
子１０に対応する第１〜第２垂直転送電極２３〜２４お
よび第１〜第７補助転送電極２５〜２７、２８ａ〜２８
ｂ、２９ａ〜２９ｂには、パッドＰＶ１〜ＰＶ４および
配線ＷＬ１を介して、４相の駆動信号φＶ１、φＶ２、
φＶ３、φＶ４が供給される。
【０１６０】第２ブロックＢＬ１１に属する光電変換素
子１０に対応する第１垂直転送電極２３には、パッドＰ
Ｖ５〜ＰＶ８および配線ＷＬ２を介して、駆動信号φＶ
３Ａ、φＶ１Ａ、φＶ３ＢａまたはφＶ１Ｂが供給さ
れ、第２垂直転送電極２４には、パッドＰＶ２もしくは
ＰＶ４および配線ＷＬ１を介して、駆動信号φＶ２また
はφＶ４が供給される。
【０１６１】駆動信号φＶ１、φＶ１ＡおよびφＶ１Ｂ
は互いに同じ位相および波形を有するが、これらの駆動
信号にはそれぞれ別個に読出しパルス（例えば１５Ｖ）
を重畳させることができる。駆動信号φＶ３、φＶ３Ａ
およびφＶ３Ｂについても同様である。
【０１６２】第１ブロックＢＬ１０に属する光電変換素
子１０から対応する垂直電荷転送素子２０Ａへ電荷を読
出す際には、読出しパルスが駆動信号φＶ１と駆動信号
φＶ３とに同じタイミングで、または若干ずれたタイミ
ングで重畳される。
【０１６３】第２ブロックＢＬ１０に属する光電変換素
子１０のうち、個々の第２ブロックＢＬ１１での上流側
の２つの光電変換素子行に属する光電変換素子１０から
対応する垂直電荷転送素子２０Ａへ電荷を読出す際に
は、読出しパルスが駆動信号φＶ３Ａと駆動信号φＶ１
Ａとに同じタイミングで、または若干ずれたタイミング
で重畳される。個々の第２ブロックＢＬ１１での下流側
の２つの光電変換素子行に属する光電変換素子１０から
対応する垂直電荷転送素子２０Ａへ電荷を読出す際に
は、読出しパルスが駆動信号φＶ３Ｂと駆動信号φＶ１
Ｂとに同じタイミングで、または若干ずれたタイミング
で重畳される。
【０１６４】各垂直電荷転送素子２０Ａは駆動信号φＶ
１〜φＶ４、φＶ１Ａ、φＶ１Ｂ、φＶ３Ａ、φＶ３Ｂ
によって駆動されて、光電変換素子１０から読出した電
荷を水平電荷転送素子４０へ向けて転送する。
【０１６５】固体撮像素子１０５を利用して、図９に示
した撮像装置２００と同様の撮像装置（デジタルスチル
カメラ）を構成することができる。
【０１６６】ただし、４画素加算を行う場合には、図１
１〜図１５を用いて説明したように、垂直電荷転送素子
２０Ａ、水平電荷転送素子４０、出力回路部５０の動作
が、２画素加算を行う場合の動作と異なってくる。この
ため、図９に示した固体撮像素子１００に代えて固体撮
像素子１０５を配置しただけでは、４画素加算を行うこ
とができない。
【０１６７】図９に示した駆動信号生成部１２０の機能
を、４画素加算に必要な駆動信号を生成することができ
るように変更することが必要である。具体的には、タイ
ミング信号生成回路１２２が備えている前述の記憶素子
に記憶させるデータを、４画素加算動作に合わせた所定
のデータに変更することが必要である。また、タイミン
グ信号発生回路１２２および駆動回路１２４の構成を若
干変更することも必要である。
【０１６８】１つの駆動信号生成部を、２画素加算と４
画素加算とに対応できるように構成することも可能であ
る。同様に、１つの第２色分離回路を、２画素加算と４
画素加算とに対応できるように構成することも可能であ
る。１台の撮像装置を、個別読出し、２画素加算および
４画素加算のいずれにも対応できるように構成すること
が可能である。
【０１６９】次に、第２の実施例による撮像装置につい
て説明する。
【０１７０】図１８は、第２の実施例による撮像装置
（デジタルスチルカメラ）を概略的に示すブロック図で
ある。同図に示す撮像装置３００は、図９に示した画像
信号生成部１３０とは異なる構成および機能を有する画
像信号生成部２３０を備えると共に、図９に示した制御
部１６０に幾つかの機能が付加された制御部２６０を備
える。さらに、図９に示したモードセレクタ１８０より
も選択できる動作モードが増えたモードセレクタ２８０
を備える。
【０１７１】図１８に示した構成部材のうち、図９に示
した構成部材と共通する構成部材には図９で用いた参照
符号と同じ参照符号を付して、その説明を省略する。
【０１７２】図示の撮像装置３００での画像信号生成部
２３０は、個別読出し動作によって第１色分離回路１３
４から出力される信号と、加算読出し動作によって第２
色分離回路１３６から出力される信号とを合成して、画
像信号の生成に必要な色信号、輝度信号等の信号を生成
する合成処理回路２３４を有する。
【０１７３】第１色分離回路１３４からの出力信号、第
２色分離回路１３６からの出力信号、および合成処理回
路２３４からの出力信号は、第２スイッチング素子２３
２（以下、「第２ＳＷ素子２３２」と略記する。）によ
って、合成処理回路２３４または信号処理回路２３６に
振り分けられる。
【０１７４】信号処理回路２３６は、第１色分離回路１
３４からの出力信号、第２色分離回路１３６からの出力
信号、および合成処理回路２３４からの出力信号のいず
れが供給された場合でも、この出力信号に基づいて画像
信号を生成する。
【０１７５】制御部２６０には、図９に示した制御部１
６０が有する機能の他に、第２ＳＷ素子２３２および合
成処理回路２３４の動作を制御する機能が付加される。
【０１７６】撮像装置３００は、例えば、個別読出し動
作を行う高画質モード、加算読出し動作を行う高感度モ
ード、および、合成処理回路２３２で合成処理を行う画
像合成モードのどの動作モードの下に駆動するのかを、
使用者がモードセレクタ２８０によって選択することが
できるように構成される。図９に示した撮像装置２００
に比べ、モードセレクタ２８０によって選択することが
できる動作モードが１つ増加する。
【０１７７】撮像装置３００には、図９に示した撮像装
置２００と同様に、高画質モード、高感度モード、およ
び画像合成モードのいずれの動作モードの下に駆動する
のかを制御部２６０に判断させる自動撮影モード機能を
付加することができる。
【０１７８】図１９は、画像合成モードの下に閃光装置
１９０を動作させて静止画を撮影したときの、第１色分
離回路１３２と第２色分離回路１３４との動作時期を示
す。画像合成モードが開始される前までは、個別読出し
動作が行われて、第１色分離回路１３２が動作している
ものとする。
【０１７９】モードセレクタ２８０によって画像合成モ
ードが選択されているときにシャッタボタン１７０が押
し下げられると、固体撮像素子１０５は、加算読出し動
作によって１フレーム分の単位信号を生成するのに必要
な動作と、個別読出し動作によって１フレーム分の単位
信号を生成するのに必要な動作とを、この順番で連続し
て行う。シャッタボタン１７０は、連続する２つのブラ
ンキングパルＶＤ１、ＶＤ２の発生時刻Ｔ1 、Ｔ2 の間
の所定の時刻に押し下げられたものとする。
【０１８０】ブランキングパルスＶＤ２、ＶＤ３によっ
て規定される所定の時刻Ｔ2 とＴ5との間で、第２色分
離回路１３４が、画像合成モードでの加算読出し動作に
基づいて生成された単位信号の供給を受けて動作する。
時期Ｔ3 から時刻Ｔ4 にかけて、閃光装置が発光する。
この発光は、画像合成モードでの個別読出し動作が始ま
る前に行われる。
【０１８１】次いで、ブランキングパルスＶＤ３、ＶＤ
４によって規定される所定の時刻Ｔ 5 とＴ6 との間で、
第１色分離回路１３２が、画像合成モードでの個別読出
し動作に基づいて生成された単位信号の供給を受けて動
作する。
【０１８２】この後、合成処理回路２３４で合成処理が
行われ、その後に、信号処理回路２３６から画像信号が
出力される。この画像信号に基づく再生画像では、例え
ば、被写体の背景が加算読出し動作に基づく映像とな
り、被写体自体は個別読出し動作に基づく映像となる。
【０１８３】被写体およびその背景が暗いシーンであっ
ても、被写体とその背景の両方が明るく再現された画像
を得ることができる。
【０１８４】以上、実施例による撮像装置およびその駆
動方法について説明したが、本発明は上述した実施例に
限定されるものではない。種々の変更、改良、組み合わ
せ等が可能であることは当業者に自明であろう。
【０１８５】例えば、２画素加算を行う場合の画素配置
は、図１に限定されるものではない。同図において緑色
画素Ｇとマゼンタ色画素Ｍとを入れ替えた配置や、黄色
画素Ｙとシアン色画素Ｃとを入れ替えた配置であっても
よい。図１で最下流側の１〜２つの画素行を無視した画
素配置、あるいは図１で左端側の１〜２つの画素列を無
視した画素配置でも、白色信号が生成される２画素加算
を行うことなく所望の２画素加算を行うことが可能であ
る。
【０１８６】同様のことが、４画素加算を行う場合の画
素配置についても言える。
【０１８７】図１３（Ｂ）や図１５に示したように水平
電荷転送素子内で２つの電荷を加算した場合には、この
後に出力回路部で画素同士の加算を行うことなく単位信
号を生成することも可能である。白色信号が生成される
２画素加算を行うことなく所望の２画素加算を行うこと
ができる。
【０１８８】なお、エリア・イメージセンサとして利用
されるＣＣＤ型の固体撮像素子においては、通常、光電
変換素子以外の箇所において無用の光電変換が行われな
いように、光遮蔽膜が設けられる。必要に応じて、個々
の色フィルタの上方に１個ずつ、マイクロレンズが配置
される。
【０１８９】図２０は、図１に示した固体撮像素子１０
０における１個の画素とその周辺を概略的に示す断面図
である。同図には、図１においては図示を省略した光遮
蔽膜およびパッシベーション膜、ならびにこれらよりも
半導体基板上方に配置される部材が示されている。図２
０に示した構成要素のうちで既に図７に示した構成要素
については、図７で用いた参照符号と同じ参照符号を付
してその説明を省略する。
【０１９０】図２０に示すように、光電変換素子１０
は、例えば、ｐ型不純物拡散領域１ｂの所定箇所にｎ型
不純物拡散領域１０ａを設け、このｎ型不純物拡散領域
１０ａ上にｐ+ 型不純物拡散領域１０ｂを設けることに
よって形成された埋込型のフォトダイオードによって構
成される。ｎ型不純物拡散領域１０ａは、電荷蓄積領域
として機能する。
【０１９１】各光電変換素子１０（ｎ型不純物拡散領域
１０ａ）における図２０での右側縁部に沿って、ｐ型不
純物拡散領域１ｂが１箇所ずつ露出している。ｐ型不純
物拡散領域１ｂにおけるこの領域が、読出ゲート３０用
のチャネル領域３０ａとして利用される。垂直電荷転送
チャネル２１とこれに対応する光電変換素子１０とは、
チャネル領域３０ａを介して隣接する。
【０１９２】電気的絶縁膜３は、例えば単層のシリコン
酸化物膜、シリコン酸化物膜とシリコン窒化物膜との積
層膜等によって形成される。
【０１９３】第１垂直転送電極２３の表面には、熱酸化
膜などによって構成された電気的絶縁膜ＩＦが形成され
る。図２０では見えていない第２垂直転送電極２４およ
び補助転送電極についても同様である。
【０１９４】チャネル領域３０ａが形成されている箇所
を除き、チャネルストップ領域ＣＳが各光電変換素子１
０の平面視上の周囲、各垂直電荷転送チャネル２１の平
面視上の周囲および水平電荷転送チャネル４１（図７参
照）の平面視上の周囲を取り囲む。このチャネルストッ
プ領域ＣＳは、例えばｐ型不純物拡散領域１ｂの所定箇
所にｐ+ 型不純物拡散領域を設けることによって形成さ
れる。ｐ+ 型不純物拡散領域におけるｐ型不純物の濃度
は、ｐ型不純物拡散領域におけるｐ型不純物の濃度より
も高い。
【０１９５】各不純物拡散領域は、例えばイオン注入と
その後のアニールとによって形成することができる。ｐ
型不純物拡散領域１ｂは、例えばエピタキシャル成長法
によって形成することもできる。
【０１９６】垂直電荷転送素子２０、水平電荷転送素子
４０、および出力回路部５０（図６および図７参照）を
覆うようにして、光遮蔽膜６０が形成される。この光遮
蔽膜６０は、個々の光電変換素子１０の上方に開口部６
０ａを１つずつ有する。個々の光電変換素子１０表面に
おいて開口部６０ａ内に平面視上位置する領域が、この
光電変換素子１０における光入射面となる。
【０１９７】光遮蔽膜６０は、例えばアルミニウム、ク
ロム、タングステン、チタン、モリブデン等の金属材料
や、これらの金属の２種以上からなる合金材料を用いて
形成される。
【０１９８】パッシベーション膜６５が、光遮蔽膜６０
と、開口部６０ａから露出している電気的絶縁膜３を覆
い、その下の部材を保護する。このパッシベーション膜
６５は、例えば、シリコン窒化物、シリコン酸化物等に
よって形成される。
【０１９９】第１の平坦化膜７０が、パッシベーション
膜６５を覆う。第１の平坦化膜７５は、後述するマイク
ロレンズ８５用の焦点調節層としても利用される。必要
に応じて、第１の平坦化膜７０中にインナーレンズが形
成される。
【０２００】第１の平坦化膜７０は、例えばフォトレジ
スト等の透明樹脂を例えばスピンコート法によって所望
の厚さに塗布することによって形成される。
【０２０１】個々の光電変換素子１０上に色フィルタが
１つずつ配置される。これらの色フィルタは、第１の平
坦化膜７０上に形成される。図２０においては、１個の
緑色フィルタ７５Ｇと２個のマゼンタ色フィルタ７５Ｍ
とが示されている。
【０２０２】色フィルタは、例えば、所望色の顔料もし
くは染料を含有させた樹脂（カラーレジン）の層を、フ
ォトリソグラフィ法等の方法によって所定箇所に形成す
ることによって作製することができる。
【０２０３】第２の平坦化膜８０が各色フィルタ上に形
成されて、マイクロレンズ８５を形成するための平坦面
を形成する。第２の平坦化膜８０は、例えばフォトレジ
スト等の透明樹脂を例えばスピンコート法によって所望
の厚さに塗布することによって形成される。
【０２０４】マイクロレンズ８５が、第２の平坦化膜８
２上に形成される。このマイクロレンズ８５は、個々の
光電変換素子１０の上方に１個ずつ配置される。マイク
ロレンズ８５は、例えば、屈折率が概ね１．３〜２．０
の透明樹脂（フォトレジストを含む。）からなる層をフ
ォトリソグラフィ法等によって所定形状に区画した後、
熱処理によって各区画の透明樹脂層を溶融させ、表面張
力によって角部を丸め込ませた後に冷却すること等によ
って得られる。１つの区画が１つのマイクロレンズ８５
となる。
【０２０５】
【発明の効果】以上説明したように、本発明によれば、
画素ずらし配置された多数個の補色系画素を有する撮像
装置を画素加算によって増感したときでも、解像度の低
下、偽色の発生および色のＳ／Ｎ比の低下を抑制するこ
とが容易になる。暗いシーンをきれいに撮像することが
容易な撮像装置を提供することが可能になる。
【図面の簡単な説明】
【図１】第１の実施例による撮像装置で利用される固体
撮像素子における画素の平面配置を示す概略図である。
【図２】図１に示した固体撮像素子を用いて２画素加算
を行ったときに、白色信号が生成される画素加算が行わ
れない画素の組み合わせの一例を示す概略図である。
【図３】図２に示した各画素を３原色を用いて描き直し
た概略図である。
【図４】図４（Ａ）および図４（Ｂ）は、それぞれ、図
２に示した組み合わせで２画素加算を行う場合の動作順
の一部を示す模式図である。
【図５】図５（Ａ）および図５（Ｂ）は、それぞれ、図
２に示した組み合わせで２画素加算を行う場合の動作順
の他の一部を示す模式図である。
【図６】図１に示した固体撮像素子における光電変換素
子、垂直電荷転送素子、水平電荷転送素子および出力回
路部の平面配置を示す概略図である。
【図７】図６に示した水平電荷転送素子から出力回路部
にかけての構造を概略的に示す断面図である。
【図８】図８（Ａ）は、個別読出し動作のときの駆動信
号φＲＳの波形とＦＤ領域の電位との関係を示す模式図
であり、図８（Ｂ）は、画素加算を行う際の駆動信号φ
ＲＳの波形とＦＤ領域の電位との関係を示す模式図であ
る。
【図９】第１の実施例による撮像装置を概略的に示すブ
ロック図である。
【図１０】図１に示した画素配置と同じ画素配置を有す
る固体撮像素子において４画素加算を行ったときに、白
色信号が生成される画素加算が行われない画素の組み合
わせの一例を示す概略図である。
【図１１】図１１（Ａ）および図１１（Ｂ）は、それぞ
れ、図１０に示した組み合わせで４画素加算を行う場合
の動作順の一部を示す模式図である。
【図１２】図１２（Ａ）および図１２（Ｂ）は、それぞ
れ、図１０に示した組み合わせで４画素加算を行う場合
の動作順の他の一部を示す模式図である。
【図１３】図１３（Ａ）および図１３（Ｂ）は、それぞ
れ、図１０に示した組み合わせで４画素加算を行う場合
の動作順の更に他の一部を示す模式図である。
【図１４】図１４（Ａ）および図１４（Ｂ）は、それぞ
れ、図１０に示した組み合わせで４画素加算を行う場合
の動作順の更に他の一部を示す模式図である。
【図１５】図１０に示した組み合わせで４画素加算を行
う場合の動作順の更に他の一部を示す模式図である。
【図１６】図１に示した画素配置と同じ画素配置を有す
る固体撮像素子において４画素加算を行ったときに、白
色信号が生成される画素加算が行われない画素の組み合
わせの他の一例を示す概略図である。
【図１７】４画素加算を行うことができる固体撮像素子
における光電変換素子、垂直電荷転送素子、水平電荷転
送素子および出力回路部の平面配置を示す概略図であ
る。
【図１８】第２の実施例による撮像装置を概略的に示す
ブロック図である。
【図１９】図１８に示した撮像装置で、画像合成モード
の下に閃光装置を動作させて静止画を撮影したときの、
第１色分離回路と第２色分離回路との動作時期を示すタ
イミングチャートである。
【図２０】図１に示した固体撮像素子における１個の画
素とその周辺を概略的に示す断面図である。
【符号の説明】
１…半導体基板、 １０…光電変換素子、 ２０、２０
Ａ…垂直電荷転送素子、 ４０…水平電荷転送素子、
５０…出力回路部、 １００、１０５…固体撮像素子、
２００、３００…撮像装置、 Ｍ…マゼンタ色画素、
Ｇ…緑色画素、 Ｃ…シアン色画素、 Ｙ…黄色画
素。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA02 AA05 AB01 BA13 CA03 CA32 DB06 DD03 DD09 FA07 GC09 GC14 GD04 GD07 5C024 CX11 DX01 GX21 GY01 GZ24 JX25 5C065 AA03 BB13 BB22 EE05 EE10 GG21

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 画素ずらし配置された多数個の画素と、
    前記画素に蓄積された電荷を読出し、該電荷を検出し
    て、画像信号の生成に使用される単位信号を生成する単
    位信号生成部とを有し、 前記多数個の画素の配置が、緑色画素とマゼンタ色画素
    とを交互に繰り返し配置した画素行と、シアン色画素と
    黄色画素とを交互に繰り返し配置した画素行とを、交互
    に繰り返し形成した配置となっており、 前記単位信号生成部が、(i) 前記画素の各々に蓄積され
    た電荷を個別に検出して前記単位信号を生成する個別読
    出し動作と、(ii)前記緑色画素に蓄積された電荷と前記
    シアン色画素または前記黄色画素に蓄積された電荷との
    加算によって生じた電荷を検出して１つの単位信号を生
    成する共に、前記マゼンタ色画素に蓄積された電荷と前
    記黄色画素または前記シアン色画素に蓄積された電荷と
    の加算によって生じた電荷を検出して１つの単位信号を
    生成する加算読出し動作とを選択的に行うことができる
    撮像装置。
  2. 【請求項２】 前記単位信号生成部は、前記加算読出し
    動作時に、２つの画素に蓄積された電荷同士を加算する
    ２画素加算によって生じた電荷を検出して前記１つの単
    位信号を生成することができる請求項１に記載の撮像装
    置。
  3. 【請求項３】 前記単位信号生成部は、前記加算読出し
    動作時に、４つの画素に蓄積された電荷同士を加算する
    ４画素加算によって生じた電荷を検出して前記１つの単
    位信号を生成することができる請求項１に記載の撮像装
    置。
  4. 【請求項４】 前記単位信号生成部が、(i) １つの画素
    列に１つずつ配置され、対応する画素に蓄積された電荷
    を読出して該電荷を所定方向に転送する垂直電荷転送素
    子と、(ii)前記垂直電荷転送素子の各々が出力する電荷
    を受け取って、該電荷を順次転送する水平電荷転送素子
    と、(iii) 前記水平電荷転送素子から前記電荷の供給を
    受けて前記単位信号を生成する出力回路部とを有する請
    求項１〜請求項３のいずれか１項に記載の撮像装置。
  5. 【請求項５】 前記単位信号生成部が、前記加算読出し
    動作時に、２つの画素に蓄積された電荷同士を前記出力
    回路部で加算することができる請求項４に記載の撮像装
    置。
  6. 【請求項６】 前記単位信号生成部が、前記加算読出し
    動作時に、２つの画素に蓄積された電荷同士を前記水平
    電荷転送素子内で加算し、該加算によって生じた電荷を
    前記出力回路部で更に２つずつ加算することができる請
    求項４または請求項５に記載の撮像装置。
  7. 【請求項７】 さらに、前記個別読出し動作時に前記単
    位信号生成部が生成した単位信号を基に色分離処理を行
    うことができる第１色分離回路と、 前記加算読出し動作時に前記単位信号生成部が生成した
    単位信号を基に色分離処理を行うことができる第２色分
    離回路と、 前記第１色分離回路または前記第２色分離回路からの出
    力信号を基に画像信号を生成することができる信号処理
    回路とを有する請求項１〜請求項６のいずれか１項に記
    載の撮像装置。
  8. 【請求項８】 さらに、前記第１色分離回路からの出力
    信号と前記第２色分離回路からの出力信号とを合成し
    て、１フレーム分の画像信号の生成に必要な信号を生成
    することができる合成処理回路を有し、 前記信号処理回路が、前記第１色分離回路、前記第２色
    分離回路および前記合成処理回路のいずれの回路からの
    出力信号に基づいても画像信号を生成することができる
    請求項７に記載の撮像装置。
  9. 【請求項９】 画素ずらし配置された多数個の画素と、
    前記画素に蓄積された電荷を読出し、該電荷を検出し
    て、画像信号の生成に使用される単位信号を生成する単
    位信号生成部とを有し、前記多数個の画素の配置が、緑
    色画素とマゼンタ色画素とを交互に繰り返し配置した画
    素行と、シアン色画素と黄色画素とを交互に繰り返し配
    置した画素行とを、交互に繰り返し形成した配置となっ
    ている撮像装置の駆動方法であって、 前記画素の各々に光を入射させて該画素に電荷を蓄積さ
    せる工程と、 前記単位信号生成部に前記単位信号を生成させる工程で
    あって、前記単位信号生成部に、(i) 前記画素の各々に
    蓄積された電荷を個別に検出して前記単位信号を生成す
    る個別読出し動作、または、(ii)前記緑色画素に蓄積さ
    れた電荷と前記シアン色画素または前記黄色画素に蓄積
    された電荷との加算によって生じた電荷を検出して１つ
    の単位信号を生成する共に、前記マゼンタ色画素に蓄積
    された電荷と前記黄色画素または前記シアン色画素に蓄
    積された電荷との加算によって生じた電荷を検出して１
    つの単位信号を生成する加算読出し動作を行わせて前記
    単位信号を生成させる工程とを含む撮像装置の駆動方
    法。
  10. 【請求項１０】 前記単位信号生成部は、前記加算読出
    し動作時に、２つの画素に蓄積された電荷同士を加算す
    る２画素加算によって生じた電荷を検出して前記１つの
    単位信号を生成する請求項９に記載の撮像装置の駆動方
    法。
  11. 【請求項１１】 前記単位信号生成部は、前記加算読出
    し動作時に、４つの画素に蓄積された電荷同士を加算す
    る４画素加算によって生じた電荷を検出して前記１つの
    単位信号を生成する請求項９に記載の撮像装置の駆動方
    法。
  12. 【請求項１２】 さらに、前記単位信号を基に画像信号
    を生成する工程を含む請求項９〜請求項１１のいずれか
    １項に記載の撮像装置の駆動方法。
  13. 【請求項１３】 前記単位信号を生成する工程で、前記
    加算読出し動作と前記個別読出し動作とを連続的に行
    い、 前記画像信号を生成する工程で、前記加算読出し動作の
    下に生成された単位信号と前記個別読出し動作の下に生
    成された単位信号とを基に画像信号を生成する請求項１
    ２に記載の撮像装置の駆動方法。
JP2001187754A 2001-06-21 2001-06-21 撮像装置およびその駆動方法 Pending JP2003009166A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001187754A JP2003009166A (ja) 2001-06-21 2001-06-21 撮像装置およびその駆動方法
US10/160,106 US7061655B2 (en) 2001-06-21 2002-06-04 Provision of bright and high quality image from CCD image pick-up device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001187754A JP2003009166A (ja) 2001-06-21 2001-06-21 撮像装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JP2003009166A true JP2003009166A (ja) 2003-01-10

Family

ID=19027004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001187754A Pending JP2003009166A (ja) 2001-06-21 2001-06-21 撮像装置およびその駆動方法

Country Status (2)

Country Link
US (1) US7061655B2 (ja)
JP (1) JP2003009166A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118799A1 (ja) * 2008-03-28 2009-10-01 パナソニック株式会社 撮像装置、撮像モジュール、及び撮像システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287464A (ja) * 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd 固体撮像装置及び固体撮像装置の動作方法
TW200746409A (en) * 2005-12-01 2007-12-16 Matsushita Electric Ind Co Ltd Solid-state image pickup device and camera including the same
JP4639406B2 (ja) * 2006-03-31 2011-02-23 富士フイルム株式会社 撮像装置
JP2009246745A (ja) * 2008-03-31 2009-10-22 Panasonic Corp 撮像装置、撮像モジュール、電子スチルカメラ、及び電子ムービーカメラ
US9300937B2 (en) * 2014-06-26 2016-03-29 Pixart Imaging (Penang) Sdn, Bhd. Color image sensor and operating method thereof
CN114080795A (zh) * 2020-06-10 2022-02-22 深圳市汇顶科技股份有限公司 图像传感器和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011583A (en) * 1995-09-08 2000-01-04 Canon Kabushiki Kaisha Image sensing apparatus using a non-interlace or progressive scanning type sensing device
JP4077120B2 (ja) * 1999-07-01 2008-04-16 富士フイルム株式会社 固体撮像装置および信号処理方法
US6933970B2 (en) * 1999-12-20 2005-08-23 Texas Instruments Incorporated Digital still camera system and method
US6829016B2 (en) * 1999-12-20 2004-12-07 Texas Instruments Incorporated Digital still camera system and method
JP4372955B2 (ja) * 2000-03-31 2009-11-25 富士フイルム株式会社 固体撮像装置および信号処理方法
JP4396425B2 (ja) * 2004-07-07 2010-01-13 ソニー株式会社 固体撮像装置及び信号処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118799A1 (ja) * 2008-03-28 2009-10-01 パナソニック株式会社 撮像装置、撮像モジュール、及び撮像システム

Also Published As

Publication number Publication date
US7061655B2 (en) 2006-06-13
US20030002094A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
US7151567B2 (en) Electronic camera with backlight correction capability
US6829008B1 (en) Solid-state image sensing apparatus, control method therefor, image sensing apparatus, basic layout of photoelectric conversion cell, and storage medium
JP5496213B2 (ja) ピクセルの垂直ビニングによるイメージセンサ
JP4448889B2 (ja) 撮像素子及び撮像装置
CN102986228B (zh) 固体摄像元件、具备该固体摄像元件的摄像装置、以及摄像控制方法
US7110031B2 (en) State image pickup apparatus having pixel shift layout
JP2001285720A (ja) Ｍｏｓ型固体撮像装置および電子カメラ
JP2002270809A (ja) 固体撮像装置及びその制御方法
JP2001111894A (ja) 固体撮像素子、その制御方法およびそれを用いた固体撮像装置
JP3950655B2 (ja) 撮像装置
JP2005260318A (ja) ２板式カラー固体撮像装置及びデジタルカメラ
JP2003009166A (ja) 撮像装置およびその駆動方法
JP4393242B2 (ja) 固体撮像素子及び固体撮像素子の駆動方法
JP2000201355A (ja) 固体撮像装置およびその駆動方法並びにカメラシステム
JP4514912B2 (ja) 固体撮像装置およびその駆動方法
JPH08242410A (ja) 電子カメラの順次走査センサからインタレースされた画像を作成する電子カメラ
JP2002112119A (ja) 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム
JP2002185870A (ja) 固体撮像素子
JP3795808B2 (ja) 固体撮像素子およびこれを用いた撮像装置
JP4251313B2 (ja) 固体撮像装置
JP4004833B2 (ja) 固体撮像素子の駆動方法および撮像装置
JP2005175893A (ja) ２板式カラー固体撮像装置及びデジタルカメラ
JP2005259750A (ja) 多板式カラー固体撮像装置及びデジタルカメラ
JP2005210359A (ja) ２板式カラー固体撮像装置及びデジタルカメラ
JP2002335450A (ja) 固体撮像素子の駆動方法および固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109