JP2002112119A - 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム - Google Patents

Abstract

(57)【要約】 【課題】 従来のＣＣＤイメージセンサでは、電荷の垂
直加算を行うことはできても、電荷の水平加算は行うこ
とができない。電荷の垂直加算を行い、電荷の水平加算
は行わずに得た画像データは垂直画素数だけが間引かれ
た画像データであるので、良好な再生画像を得ることが
困難である。 【解決手段】 ＣＣＤイメージセンサの水平電荷転送素
子を、垂直電荷転送素子における垂直電荷転送チャネル
と同じ導電型を有する水平電荷転送チャネルと、この水
平電荷転送チャネル上に電気的絶縁膜を介して形成され
た多数個の水平転送電極とによって構成し、かつ、水平
転送電極の総数を、１つのポテンシャル・バリア領域と
その下流側に位置する１つのポテンシャル・ウェル領域
とを垂直電荷転送チャネルの各々に１つずつ対応させて
水平電荷転送チャネルに一列に形成するに足る数とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の電荷を並列に受
け取り、これらの電荷を直列に出力することができる電
荷転送装置およびその駆動方法、ならびに、前記の電荷
転送装置を有するＣＣＤイメージセンサおよび当該ＣＣ
Ｄイメージセンサを備えたＣＣＤ撮像システムに関す
る。

【０００２】

【従来の技術】例えば、半導体基板に帯状のｎ型チャネ
ルを形成し、このｎ型チャネル上に電気的絶縁膜を介し
て複数個の電極を並列に隣接配置することによって電荷
転送素子を得ることができる。このとき、個々の電極
は、ｎ型チャネルを平面視上横切るように配置される。
ｎ型チャネルを備えた電荷転送素子は、下記の３タイプ
に大別することができる。

【０００３】１つ目のタイプの電荷転送素子は、ｎ型チ
ャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チ
ャネル上の電気的絶縁膜の膜厚もほぼ一定の電荷転送素
子である。

【０００４】このタイプの電荷転送素子では、個々の電
極に印加する電圧の相対的な大小関係に応じて、相対的
に高いレベルの電圧を印加した電極の下にはポテンシャ
ル・ウェル領域が、相対的に低いレベルの電圧を印加し
た電極の下にはポテンシャル・バリア領域が形成され
る。ポテンシャル・ウェル領域の上流側および下流側に
ポテンシャル・バリア領域を形成すれば、このポテンシ
ャル・ウェル領域内に電荷を閉じこめることができる。

【０００５】個々の電極に印加する電圧の高さを適宜制
御することにより、２つのポテンシャル・バリア領域に
よって挟まれたポテンシャル・ウェル領域を所望方向に
順次移動させることができる。電荷を所望方向に転送す
ることができる。

【０００６】なお、本明細書においては、電荷転送素子
によって転送される電荷の移動を１つの流れとみなし
て、個々の部材等の相対的な位置を、必要に応じて「何
々の上流」、「何々の下流」等と称して特定するものと
する。

【０００７】２つ目のタイプの電荷転送素子は、ｎ型不
純物の濃度が相対的に高い領域（以下、この領域を「ｎ
⁺ 型不純物添加領域」という。）と相対的に低い領域
（以下、この領域を「ｎ型不純物添加領域」という。）
とがｎ型チャネルに交互に形成された電荷転送素子であ
る。

【０００８】このタイプの電荷転送素子では、通常、ｎ
⁺ 型不純物添加領域およびｎ型不純物添加領域それぞれ
の上に、電気的絶縁膜を介して電極が１つずつ配置され
る。１つのｎ型不純物添加領域上に配置された電極と、
その下流側のｎ⁺ 型不純物添加領域上に配置された電極
とが共通結線される。１つのｎ型不純物添加領域とその
下流側のｎ⁺ 型不純物添加領域とを覆う１つの電極を、
これらの領域上に形成してもよい。

【０００９】個々のｎ⁺ 型不純物添加領域はｎ型不純物
添加領域に対して常にポテンシャル・ウェル領域とな
る。ポテンシャル・ウェル領域内の電荷は、ポテンシャ
ル・バリア領域によって、移動を禁止される。ポテンシ
ャル・バリア領域からポテンシャル・ウェル領域に向か
う方向に電荷を転送することができる。

【００１０】より具体的に説明する。ある１つのｎ⁺ 型
不純物添加領域を「ｎ⁺ 型不純物添加領域Ａ」、その直
ぐ下流側のｎ型不純物添加領域を「ｎ型不純物添加領域
Ｂ」、この「ｎ型不純物添加領域Ｂ」の直ぐ下流側のｎ
⁺ 型不純物添加領域を「ｎ⁺型不純物添加領域Ｃ」とす
る。領域Ｂ、Ｃの上には、共通結線された電極が配置さ
れている。

【００１１】ｎ⁺ 型不純物添加領域Ａ（ポテンシャル・
ウェル領域）に電荷が分布しているときに、ｎ型不純物
添加領域Ｂ、ｎ⁺ 型不純物添加領域Ｃ上の電極に相対的
に高い電圧を印加すると、ｎ型不純物添加領域Ｂはｎ⁺
型不純物添加領域Ａに対してポテンシャル・バリア領域
として機能しなくなる。ｎ⁺ 型不純物添加領域Ｃはｎ型
不純物添加領域Ｂに対して常にポテンシャル・ウェル領
域である。したがって、ｎ⁺ 型不純物添加領域Ａに分布
していた電荷は、ｎ型不純物添加領域Ｂを介してｎ⁺ 型
不純物添加領域Ｃに移動する。

【００１２】ｎ型不純物添加領域Ｂはｎ⁺ 型不純物添加
領域Ｃに対してポテンシャル・バリア領域として機能す
る。ｎ型不純物添加領域Ｂ、ｎ⁺ 型不純物添加領域Ｃ上
の電極に印加する電圧の高さを元に戻しても、ｎ⁺ 型不
純物添加領域Ｃに移動した電荷がｎ⁺ 型不純物添加領域
Ａに戻ることはない。

【００１３】３つ目のタイプの電荷転送素子は、ｎ型チ
ャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チ
ャネル上の電気的絶縁膜に膜厚が相対的に厚い領域（以
下、この領域を「厚肉領域」ということがある。）と相
対的に薄い領域（以下、この領域を「薄肉領域」という
ことがある。）とが交互に形成された電荷転送素子であ
る。

【００１４】通常、厚肉領域および薄肉領域それぞれの
上に、電極が１つずつ配置される。１つの薄肉領域上に
配置された電極と、その下流側の厚肉領域上に配置され
た電極とが共通結線される。１つの薄肉領域とその下流
側の厚肉領域とを覆う１つの電極を、これらの領域上に
形成してもよい。

【００１５】このタイプの電荷転送素子では、各電極に
一定の電圧を印加したとしても、ｎ型チャネルが埋込チ
ャネルの場合には薄肉領域下にポテンシャル・バリア領
域が、厚肉領域下にポテンシャル・ウェル領域が形成さ
れる。ポテンシャル・バリアからポテンシャル・ウェル
に向かう方向に電荷を転送することができる。

【００１６】電荷転送素子を利用した代表的な電子装置
として、ＣＣＤ（電荷結合素子）イメージセンサが挙げ
られる。ＣＣＤリニア（ライン）イメージセンサと、Ｃ
ＣＤエリアイメージセンサとに大別することができる。

【００１７】ＣＣＤエリアイメージセンサは、通常、２
種類の電荷転送素子を備えている。１つはＶＣＣＤまた
は垂直電荷転送素子と呼ばれる電荷転送素子であり、も
う１つはＨＣＣＤまたは水平電荷転送素子と呼ばれる電
荷転送素子である。

【００１８】インターライン型のＣＣＤエリアイメージ
センサでは、多数個の光電変換素子が複数行、複数列に
亘って行列状に配設され、個々の光電変換素子列に１つ
ずつ、ＶＣＣＤが配置される。多くのＣＣＤエリアイメ
ージセンサでは、各ＶＣＣＤが１つのＨＣＣＤに電気的
に接続される。複数のＨＣＣＤを有するＣＣＤエリアイ
メージセンサも知られている。

【００１９】ＶＣＣＤは、一般に、ｎ型チャネルにおけ
るｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電
気的絶縁膜の厚さもほぼ一定であるタイプの電荷転送素
子によって構成される。この電荷転送素子（ＶＣＣＤ）
は、通常、３相以上の垂直駆動信号によって駆動され
る。個々のＶＣＣＤでは、１つの電極と、この電極の下
に位置するｎ型チャネルの一領域とによって、１つの垂
直電荷転送段が構成される。１個の光電変換素子に対し
て２〜４個程度の垂直電荷転送段が配置される。

【００２０】ＨＣＣＤでは、例えば、ｎ型チャネルにｎ
⁺ 型不純物添加領域とｎ型不純物添加領域とが交互に形
成され、隣り合う１対の不純物添加領域の上に共通結線
された電極が配置される。隣り合う１対の不純物添加領
域とその上の共通結線された電極とによって、１つの水
平電荷転送段が構成される。１つのＶＣＣＤに対して２
個の水平電荷転送段が配置される。この電荷転送素子
（ＨＣＣＤ）は、通常、２相の水平駆動信号によって駆
動される。

【００２１】ＣＣＤエリアイメージセンサを利用して、
例えば電子スチルカメラ等のＣＣＤ撮像システムが開発
されている。

【００２２】電子スチルカメラは、小型モニターを備
え、静止画を記録する静止画記録モードと、画像を小型
モニターに表示するモニターモードとを使用者が選択で
きるように構成されている。モニターモードは、例え
ば、使用者が静止画の画角を決める際に利用される。

【００２３】電子スチルカメラで撮像される静止画の画
素数は、近年では数１００万に達し、さらには６００万
を超えようとしている。一方、電子スチルカメラのモニ
ターモードで動画を表示する際の画素数は、一般に、１
０万〜４０万程度である。

【００２４】このため、モニターモードの際には、ＶＣ
ＣＤへ電荷が読み出される光電変換素子が一部の光電変
換素子行に限定される。光電変換素子行を１／２以上に
間引いて電荷を読み出す間引き走査が行われる。あるい
は、各ＶＣＣＤ内で電荷同士の混合（垂直加算）が行わ
れる。すなわち、個々の光電変換素子列において光電変
換素子列方向に近接する２以上の光電変換素子それぞれ
に蓄積された電荷同士が、この光電変換素子列に対応す
るＶＣＣＤ内で混合（垂直加算）される。電荷の加算を
行えば、信号処理上１つの画素として扱われる信号（電
荷）量が増加するので、撮像感度が加算量に応じて増大
するという利点が得られる。比較的明るい画像を再生す
ることが可能である。

【００２５】カラー撮像用のＣＣＤ撮像システムでは、
フルカラー情報を得るために、色フィルタアレイが利用
される。この色フィルタアレイは、一定の繰返しパター
ンの下に配列された複数色の色フィルタによって構成さ
れ、１個の光電変換素子に１個の色フィルタが対応す
る。

【００２６】

【発明が解決しようとする課題】従来のＣＣＤ撮像シス
テムにおいては、垂直駆動信号の波形を適宜選定するこ
とにより、ＶＣＣＤ内で電荷の混合（垂直加算）を行う
ことができる。

【００２７】しかしながら、電荷の混合（水平加算）を
行うことができるＨＣＣＤは未だ提案されていない。

【００２８】ＶＣＣＤ内では電荷の垂直加算を行い、Ｈ
ＣＣＤ内では電荷の水平加算を行わずに得た画像信号に
基づいて画像データを生成すると、垂直画素数だけが間
引かれた画像データとなる。ＶＣＣＤおよびＨＣＣＤの
両方で電荷の加算を行うことができれば、より良好な再
生画像を得ることが容易になる。

【００２９】本発明の目的は、所望の電荷の加算を容易
にする電荷転送装置を提供することである。

【００３０】本発明の他の目的は、所望の電荷の加算を
容易にする電荷転送装置の駆動方法を提供することであ
る。

【００３１】本発明の更に他の目的は、ＶＣＣＤ内およ
びＨＣＣＤ内の両方での所望の電荷の加算を容易にする
ＣＣＤイメージセンサを提供することである。

【００３２】本発明の更に他の目的は、ＶＣＣＤ内およ
びＨＣＣＤ内の両方で所望の電荷を加算して画像データ
を得ることができるＣＣＤ撮像システムを提供すること
である。

【００３３】

【課題を解決するための手段】本発明の一観点によれ
ば、半導体基板と、前記半導体基板の一表面に形成され
た第１導電型のＮ個の第１電荷転送チャネル領域と、前
記半導体基板に形成されて前記第１電荷転送チャネル領
域の各々に電気的に接続される第１導電型の第２電荷転
送チャネルを含む電荷転送素子であって、前記第１電荷
転送チャネル領域の各々に少なくとも１つずつ対応して
前記第２電荷転送チャネル上に電気的絶縁膜を介して形
成された少なくともＮ個の転送電極を備え、該Ｎ個の転
送電極は、連続したｍ個（ｍは３以上の整数を表す。）
を１群とした複数群によって構成され、前記ｍ個の転送
電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）は
それぞれ電気的に独立な電圧供給線に接続され、ｍ個を
周期とする各転送電極が同一の電圧供給線に接続されて
いる電荷転送素子とを備えた電荷転送装置が提供され
る。

【００３４】本発明の他の観点によれば、半導体基板
と、前記半導体基板の一表面に形成された第１導電型の
複数の第１電荷転送チャネル領域と、前記半導体基板に
形成されて前記第１電荷転送チャネル領域の各々に電気
的に接続される第１導電型の第２電荷転送チャネルを含
む電荷転送素子であって、前記第１電荷転送チャネル領
域の各々に１つずつ対応しながら一列に配置される複数
の電荷転送段を形成することができる構成を有し、前記
電荷転送段の各々が、唯１つの第１ポテンシャル・バリ
ア領域と、唯１つの第１ポテンシャル・ウェル領域とを
有する電荷転送素子とを備えた電荷転送装置が提供され
る。

【００３５】本発明の更に他の観点によれば、(i) 半導
体基板と、(ii)前記半導体基板の一表面に形成された第
１導電型のＮ個の第１電荷転送チャネル領域と、(iii)
前記半導体基板に形成されて前記第１電荷転送チャネル
領域の各々に電気的に接続される第１導電型の第２電荷
転送チャネルを含む電荷転送素子であって、前記第１電
荷転送チャネル領域の各々に少なくとも１つずつ対応し
て前記第２電荷転送チャネル上に電気的絶縁膜を介して
形成された少なくともＮ個の転送電極を備え、該Ｎ個の
転送電極は、連続したｍ個（ｍは３以上の整数を表
す。）を１群とした複数群によって構成され、前記ｍ個
の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表
す。）はそれぞれ電気的に独立な電圧供給線に接続さ
れ、ｍ個を周期とする各転送電極が同一の電圧供給線に
接続されている電荷転送素子と、を備えた電荷転送装置
の駆動方法であって、前記Ｎ個の第１電荷転送チャネル
領域の一部から選択的に前記電荷転送素子へ電荷を転送
する工程と、前記電荷転送素子へ転送された電荷の少な
くとも一部を、該電荷転送素子内で下流側に転送する工
程と、前記電荷転送素子内で転送された電荷の少なくと
も一部に対し、前記第１電荷転送チャネル領域から電荷
を加算する工程とを含み、前記加算によって、前記第１
電荷転送チャネル領域ｍ個当たりｍ／２個以下のの電荷
を前記電荷転送素子内に分布させる電荷転送装置の駆動
方法が提供される。

【００３６】本発明の更に他の観点によれば、半導体基
板と、前記半導体基板の一表面に複数行、複数列に亘っ
て行列状に形成された多数個の光電変換素子と、光電変
換素子列の各々に１個ずつ、該光電変換素子列に沿って
延在するように前記半導体基板に形成された複数個の垂
直電荷転送素子と、前記垂直電荷転送素子それぞれの下
流に電荷転送段を少なくとも１つずつ形成することがで
きるＣＣＤラインメモリ部であって、前記電荷転送段の
各々が、対応する垂直電荷転送素子に続く第１導電型の
第１電荷転送チャネル領域を含むＣＣＤラインメモリ部
と、前記半導体基板に形成されて前記第１電荷転送チャ
ネル領域の各々に電気的に接続される第１導電型の水平
電荷転送チャネル、および、該水平電荷転送チャネルの
上方に電気的絶縁膜を介して形成された複数個の水平転
送電極を有する水平電荷転送素子とを備えたＣＣＤイメ
ージセンサが提供される。

【００３７】本発明の更に他の観点によれば、(i) 半導
体基板と、(ii)前記半導体基板の一表面に複数行、複数
列に亘って行列状に形成された多数個の光電変換素子
と、(iii) 光電変換素子列の各々に１個ずつ、該光電変
換素子列に沿って延在するように前記半導体基板に形成
された複数個の垂直電荷転送素子と、(iv)前記垂直電荷
転送素子それぞれの下流に電荷転送段を少なくとも１つ
ずつ形成することができるＣＣＤラインメモリ部であっ
て、前記電荷転送段の各々が、対応する垂直電荷転送素
子に続く第１導電型の第１電荷転送チャネル領域を含む
ＣＣＤラインメモリ部と、(v) 前記半導体基板に形成さ
れて前記第１電荷転送チャネル領域の各々に電気的に接
続される第１導電型の水平電荷転送チャネル、および、
該水平電荷転送チャネルの上方に電気的絶縁膜を介して
形成された複数個の水平転送電極を有する水平電荷転送
素子と、を備えたＣＣＤイメージセンサと、前記ＣＣＤ
イメージセンサ内または前記ＣＣＤイメージセンサ外に
配設され、前記水平電荷転送素子から出力される電荷を
信号電圧に変換することができる出力部と、前記垂直電
荷転送素子の各々、前記ＣＣＤラインメモリ部および前
記水平電荷転送素子それぞれに供給される駆動信号また
は制御信号を生成することができる駆動回路と、前記出
力部で発生した信号電圧に基づいて画像データを生成す
ることができる映像信号処理回路とを備えたＣＣＤ撮像
システムが提供される。

【００３８】ＣＣＤイメージセンサを上述のように構成
することにより、次の利点が得られる。すなわち、水平
電荷転送素子に電気的に接続される複数の第１電荷転送
チャネル領域を複数のグループに分け、第１電荷転送チ
ャネル領域から、ひいては垂直電荷転送素子からグルー
プ単位で選択的に水平電荷転送素子へ電荷を転送するこ
とができる。

【００３９】第１電荷転送チャネル領域から水平電荷転
送素子へ選択的に電荷を転送することができれば、互い
に異なるグループに属する２つの第１電荷転送チャネル
領域から水平電荷転送素子へ転送された２つの電荷を容
易に加算（混合）することができる。

【００４０】例えば、１つのグループに属する第１電荷
転送チャネル領域から水平電荷転送素子へ転送した電荷
を、他のグループに属する第１電荷転送チャネル領域に
対応する所定の水平転送電極の下まで転送した後に、他
のグループに属する第１電荷転送チャネルから水平電荷
転送素子へ電荷を転送することにより、この時点で２つ
の電荷を水平加算することができる。所望の電荷を水平
電荷転送素子内で容易に加算することができる。

【００４１】

【発明の実施の形態】図１は、実施例によるＣＣＤ撮像
システムの概略を示すブロック図である。同図に示すよ
うに、本実施例によるＣＣＤ撮像システム１００は、撮
像光学系１、ＣＣＤイメージセンサ１０、駆動回路６
５、映像信号処理回路７０、画像データ出力部７５、表
示部８０、記録部８２、制御部８５、モードセレクタ９
０およびパルス信号発生部９５を備えている。

【００４２】撮像光学系１は、ＣＣＤイメージセンサ１
０上に光学像を結像させる。この撮像光学系１は、例え
ば光学レンズ、絞り、オプティカルローパスフィルタ等
を含んで構成される。図中の矢印Ｌは光を示す。

【００４３】ＣＣＤイメージセンサ１０は、撮像光学系
１が結像した光学像を電気信号に変換する。このＣＣＤ
イメージセンサ１０は、光電変換素子、垂直電荷転送素
子（ＶＣＣＤ）、水平電荷転送素子（ＨＣＣＤ）、出力
部および色フィルタアレイを含んで構成される。ＣＣＤ
イメージセンサ１０の詳細については、後述する。

【００４４】駆動回路６５は、ＣＣＤイメージセンサ１
０の動作に必要な駆動信号および制御信号をＣＣＤイメ
ージセンサ１０に供給する。この駆動回路６５は、例え
ば垂直ドライバ、水平ドライバ、ＤＣ電源等を含んで構
成される。

【００４５】映像信号処理回路７０は、ＣＣＤイメージ
センサ１０で生成された画像信号を受け取り、これに種
々の処理を施して画像データを生成する。この映像信号
処理回路７０は、例えばアナログ／デジタル変換器、Ｃ
ＤＳ回路（相関二重サンプリング回路）、色分離回路、
ディレーライン等を含んで構成される。

【００４６】画像データ出力部７５は、映像信号処理回
路７０から出力された画像データを受け取り、例えば、
この画像データをフレームメモリ等の記憶媒体に記憶す
る。

【００４７】表示部８０は、画像データ出力部７５から
供給される画像データに基づいて、静止画または動画を
表示する。この表示部８０は、例えば液晶ディスプレイ
等の表示装置を含んで構成される。

【００４８】記録部８２は、画像データ出力部７５から
供給される画像データを、例えばメモリカード等の記録
媒体に記録する。

【００４９】制御部８５は、駆動回路６５、映像信号処
理回路７０および画像データ出力部７５の動作を制御す
る。この制御部８５は、例えば中央演算処理装置（ＣＰ
Ｕ）によって構成される。

【００５０】モードセレクタ９０は、ＣＣＤ撮像システ
ム１００の撮像モードを選択するための選択スイッチで
ある。ＣＣＤ撮像システム１００は、例えば、少なくと
も２つの撮像モード、すなわち、静止画を撮像して記録
する静止画記録モードと、動画または静止画を撮像して
表示部８０に表示するモニターモードとを有する。モー
ドセレクタ９０は、ＣＣＤ撮像システム１００の使用者
によって操作される。

【００５１】パルス信号発生回路９５は、装置内の動作
タイミングの統一をとるためのパルス信号を生成し、駆
動回路６５、映像信号処理回路７０および制御部８５に
供給する。このパルス信号発生回路９５は、例えば、一
定の周期でパルスを発生する原発振、タイミングジェネ
レータ等を含んで構成される。

【００５２】ＣＣＤ撮像システム１００を構成するＣＣ
Ｄイメージセンサ１０は、複数の光電変換素子に蓄積さ
れた電荷をこのＣＣＤイメージセンサ１０内で垂直加算
および水平加算できるＣＣＤイメージセンサである。以
下、ＣＣＤイメージセンサ１０の構成について、実施例
を挙げて説明する。

【００５３】図２は、第１の実施例によるＣＣＤイメー
ジセンサ１０ａにおける光電変換素子とその周辺を概略
的に示す断面図である。同図には、部分的に示されてい
るものも含めて、計３つの光電変換素子１５が示されて
いる。

【００５４】図２に示すＣＣＤイメージセンサ１０ａに
おいては、半導体基板１１の一表面に、光電変換素子１
５が形成されている。半導体基板１１は、シリコン等の
ｎ型半導体基板１１ａと、この上に形成されたｐ型不純
物添加領域１１ｂとを有する。

【００５５】光電変換素子１５は、例えば、ｐ型不純物
添加領域１１ｂの所定箇所にｎ型不純物添加領域１５ａ
を設け、このｎ型不純物添加領域１５ａにｐ⁺ 型不純物
添加領域１５ｂを設けることによって形成された埋込型
のフォトダイオードである。ｎ型不純物添加領域１５ａ
の各々は、電荷蓄積領域として機能する。

【００５６】個々の光電変換素子１５における図２での
右側に、幅０．３〜５μｍ程度の垂直電荷転送チャネル
２０ａが１つずつ近接配置されている。各垂直電荷転送
チャネル２０ａは、ｐ型不純物添加領域１１ｂの所定箇
所にｎ型不純物添加領域を設けることによって形成され
たｎ型チャネルを基本構造とし、後述するように、部分
的に、ｎ型不純物添加領域上にｐ^- 型不純物添加領域が
形成された領域を含む。

【００５７】各光電変換素子１５（ｎ型不純物添加領域
１５ａ）における図２での右側縁部に沿って、ｐ型不純
物添加領域１１ｂが１箇所ずつ露出している。ｐ型不純
物添加領域１１ｂにおけるこの領域が、読出ゲート用チ
ャネル領域２１ａとして利用される。読出ゲート用チャ
ネル領域２１ａの各々は、平面視上、対応する光電変換
素子１５の右側縁部のほぼ中央からその下流端にかけて
延在する。垂直電荷転送チャネル２０ａとこれに対応す
る光電変換素子１５とは、読出ゲート用チャネル領域２
１ａを介して隣接する。

【００５８】読出ゲート用チャネル領域２１ａが形成さ
れている箇所を除き、チャネルストップ領域２２が各光
電変換素子１５の平面視上の周囲を取り囲んでいる。こ
のチャネルストップ領域２２は、光電変換素子１５同
士、および、光電変換素子１５とこれに対応しない垂直
電荷転送チャネル２０ａとを電気的に分離する。光電変
換素子１５と垂直電荷転送チャネル２０ａとの平面視上
の間に形成されたチャネルストップ領域２２の幅は、例
えば０．５μｍ程度である。

【００５９】また、最も下流の光電変換素子行よりも更
に下流においては、各垂直電荷転送チャネル２０ａの平
面視上の周囲にも、チャネルストップ領域２２が形成さ
れている。チャネルストップ領域２２は、例えば、ｐ型
不純物添加領域１１ｂの所定箇所にｐ⁺ 型不純物添加領
域を設けることによって形成される。

【００６０】なお、各不純物添加領域は、例えばイオン
注入とその後のアニールとによって形成することができ
る。ｐ型不純物添加領域１１ｂは、例えばエピタキシャ
ル成長法によって形成することもできる。ｐ⁺ 型不純物
添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加
領域におけるｐ型不純物の濃度よりも高い。ｐ^- 型不純
物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添
加領域におけるｐ型不純物の濃度よりも低い。

【００６１】ほぼ一定の膜厚を有する電気的絶縁膜２５
が、半導体基板１１における一表面上、すなわち、上述
した各種の不純物添加領域が形成されている側の表面
（各種の不純物添加領域の表面を含む。）上に形成され
ている。

【００６２】電気的絶縁膜２５は、例えば、酸化ケイ素
等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒
化物を用いて形成される。この電気的絶縁膜２５は、例
えば、１つの電気絶縁性酸化物層からなる単層構造、電
気絶縁性酸化物層とその上に形成された電気絶縁性窒化
物層との２層積層構造、または、電気絶縁性酸化物層と
その上に形成された電気絶縁性窒化物層とその上に形成
された電気絶縁性酸化物層との３層積層構造を有する。

【００６３】第１〜第２垂直転送電極３１〜３２と、第
１〜第３補助転送電極３３〜３５と、第１〜第２転送制
御電極４１〜４２と、第１〜第２水平転送電極４７〜４
８が、電気的絶縁膜２５上に形成されている。ただし、
図２においては、第１垂直転送電極３１のみが見えてい
る。図２に示されていない各電極については、後に図４
または図５を参照しつつ詳述する。

【００６４】各電極３１〜３２、３３〜３５、４１〜４
２および４７〜４８は、それぞれ別個に、電気的絶縁膜
（熱酸化膜）５０によって覆われている。

【００６５】第１垂直転送電極３１の一領域は、垂直電
荷転送チャネル２０ａの一領域を平面視上覆って、この
一領域と共に垂直電荷転送素子（ＶＣＣＤ）２０を構成
する。また、第１垂直転送電極３１の他の一領域は、読
出ゲート用チャネル領域２１ａを平面視上覆って、この
読出ゲート用チャネル領域２１ａとともに読出ゲート２
１を構成する。

【００６６】第１垂直転送電極３１に後述する読出パル
スを印加すると、読出ゲート２１（読出ゲート用チャネ
ル領域２１ａ）にｐ型チャネルが誘起され、光電変換素
子１５（ｎ型不純物添加領域１５ａ）とこれに対応する
垂直電荷転送チャネル２０ａとが導通する。

【００６７】光遮蔽膜５１が、電気的絶縁膜２５および
その上に形成されている各種の電極を覆っている。ただ
し、この光遮蔽膜５１は、光電変換素子１５（ｐ⁺ 型不
純物添加領域１５ｂ）それぞれの上に１個ずつ所定形状
の開口部５１ａを有する。各開口部５１ａは、光電変換
素子１５におけるｎ型不純物添加領域１５ａの外周面よ
りも平面視上の内側において開口している。

【００６８】光遮蔽膜５１は、例えばアルミニウム、ク
ロム、タングステン、チタン、モリブデン等の金属から
なる薄膜や、これらの金属の２種以上からなる合金薄
膜、あるいは、前記の金属薄膜と前記の合金薄膜とを含
む群から選択された２種以上を組み合わせた多層金属薄
膜等によって形成される。

【００６９】保護膜５２が、光遮蔽膜５１上および開口
部５１ａから露出している電気的絶縁膜２５上に形成さ
れている。この保護膜５２は、例えばシリコン窒化物、
シリコン酸化物、ＰＳＧ（ホスホシリケートガラス）、
ＢＰＳＧ（ボロホスホシリケートガラス）、ポリイミド
等によって形成される。

【００７０】第１の平坦化膜５３が、保護膜５２を覆っ
ている。第１の平坦化膜５３はマイクロレンズ用の焦点
調節層としても利用される。必要に応じて、第１の平坦
化膜５３中にインナーレンズが形成される。

【００７１】第１の平坦化膜５３は、例えばフォトレジ
スト等の透明樹脂を例えばスピンコート法によって所望
の厚さに塗布することによって形成される。

【００７２】色フィルタアレイ５５が、第１の平坦化膜
５３上に形成されている。この色フィルタアレイ５５
は、カラー撮像を可能にする複数種の色フィルタを所定
のパターンで形成したものである。カラー撮像用の色フ
ィルタアレイとしては、原色型の色フィルタアレイ、お
よび、補色型の色フィルタアレイがある。

【００７３】原色型の色フィルタアレイおよび補色型の
色フィルタアレイのいずれにおいても、個々の光電変換
素子１５の上方に色フィルタが１個ずつ配設される。図
示の色フィルタアレイ５５における色フィルタの配列パ
ターンについては、後に図３を参照しつつ詳述する。図
２においては、赤色フィルタ５５Ｒ、緑色フィルタ５５
Ｇおよび青色フィルタ５５Ｂが１個ずつ示されている。

【００７４】色フィルタアレイ５５は、例えば、所望色
の顔料もしくは染料を含有させた樹脂（カラーレジン）
の層を、フォトリソグラフィ法等の方法によって所定箇
所に形成することによって作製することができる。

【００７５】第２の平坦化膜５６が、色フィルタアレイ
５５上に形成されている。第２の平坦化膜５６は、例え
ばフォトレジスト等の透明樹脂を例えばスピンコート法
によって所望の厚さに塗布することによって形成され
る。

【００７６】マイクロレンズアレイ５８が、第２の平坦
化膜５６上に形成されている。このマイクロレンズアレ
イ５８は、個々の光電変換素子１５の上方に１個ずつ配
設されたマイクロレンズ５８ａによって構成されてい
る。

【００７７】これらのマイクロレンズ５８ａは、例え
ば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレ
ジストを含む。）からなる層をフォトリソグラフィ法等
によって所定形状に区画した後、熱処理によって各区画
の透明樹脂層を溶融させ、表面張力によって角部を丸め
込ませた後に冷却すること等によって得られる。

【００７８】図３は、色フィルタアレイ５５の一部を示
す平面図である。同図においては、便宜上、赤色フィル
タを記号Ｒで示し、緑色フィルタを記号Ｇ１またはＧ２
で示し、青色フィルタを記号Ｂで示している。

【００７９】同図に示した色フィルタアレイ５５では、
緑色フィルタＧ１のみによって構成された第１色フィル
タ列ＦＣ１と、赤色フィルタＲのみによって構成された
第２色フィルタ列ＦＣ２と、緑色フィルタＧ２のみによ
って構成された第３色フィルタ列ＦＣ３と、青色フィル
タＢのみによって構成された第４色フィルタ列ＦＣ４と
が、紙面の左から右へ向かってこの順番で繰り返し配置
されている。

【００８０】第１色フィルタ列ＦＣ１を構成する緑色フ
ィルタＧ１と、第３色フィルタ列ＦＣ３を構成する緑色
フィルタＧ２とは、参照符号を便宜的に変えただけであ
り、両者は同じ材料によって形成されている。

【００８１】なお、図３において各色フィルタ内に示し
た破線で囲まれた領域は、後述する光電変換素子領域１
６の輪郭を示す。

【００８２】図４は、ＣＣＤイメージセンサ１０ａを概
略的に示す部分平面図である。ただし、同図において
は、図２に示した光遮蔽膜５１、保護膜５２、第１の平
坦化膜５３、第２の平坦化膜５６およびマイクロレンズ
アレイ５８の図示を省略している。また、色フィルタア
レイ５５自体の図示も省略しているが、各光電変換素子
１５上に配置されている色フィルタの色を記号Ｇ１、Ｇ
２、ＲまたはＢで示してある。記号Ｇ１、Ｇ２、Ｒおよ
びＢの意味は、図３におけるこれらの記号の意味と同じ
である。図４に示した構成要素のうちで図２において既
に示した構成要素については、図２で用いた参照符号と
同じ参照符号を付してある。

【００８３】図４に示すように、ＣＣＤイメージセンサ
１０ａにおいては、半導体基板１１に多数個の光電変換
素子１５が複数行、複数列に亘って行列状に配設されて
いる。図示されている光電変換素子１５の数は、部分的
に見えているものを除き、３０個である。実際のＣＣＤ
イメージセンサでは、光電変換素子１５の総数が例えば
数１００万個を超える。光電変換素子列方向および光電
変換素子行方向の光電変換素子のピッチは、例えば２〜
１０μｍの範囲内で適宜選定される。

【００８４】１列の光電変換素子列に１本ずつ、その右
側（図４での右側）に沿って垂直電荷転送チャネル２０
ａが近接配置されている。

【００８５】第１〜第２垂直転送電極３１〜３２は、１
行の光電変換素子行に各々１本ずつ配設されている。第
１垂直転送電極３１の各々は、各垂直電荷転送チャネル
２０ａと平面視上交差しつつ、対応する光電変換素子行
に沿ってその下流側に延在する。第２垂直転送電極３２
の各々は、各垂直電荷転送チャネル２０ａと平面視上交
差しつつ、対応する光電変換素子行に沿ってその上流側
に延在する。

【００８６】各第１垂直転送電極３１は、対応する光電
変換素子１５それぞれの図４での右側方において、１つ
の読出ゲート用チャネル領域２１ａ（図２参照）と共に
１つの読出ゲート２１を構成する。図４に示したII−II
線に沿った断面を拡大して概略的に示した図が、図２に
相当する。

【００８７】１行の光電変換素子行に対応する第１〜第
２垂直転送電極３１〜３２は、左端の光電変換素子列に
含まれる光電変換素子１５を除き、この光電変換素子行
中の光電変換素子１５の各々を平面視上取り囲んで光電
変換素子領域１６を画定している。

【００８８】最も下流の第１垂直転送電極３１の下流側
に、第１〜第３補助転送電極３３〜３５がこの順番で１
本ずつ配設されている。これらの第１〜第３補助転送電
極３３〜３５の各々も、各垂直電荷転送チャネル２０ａ
と平面視上交差しつつ、光電変換素子行方向に延在す
る。

【００８９】第１〜第２転送制御電極４１〜４２が、第
３補助転送電極３５の下流側にこの順番で配設されてい
る。これら第１〜第２転送制御電極４１〜４２も、各垂
直電荷転送チャネル２０ａと平面視上交差しつつ、光電
変換素子行方向に延在する。

【００９０】第２垂直転送電極３２、第１補助転送電極
３３、第３補助転送電極３５および第２転送制御電極４
２は、半導体基板１１上の第１レベルに設けられた第１
ポリシリコン層によって形成される。第１垂直転送電極
３１、第２補助転送電極３４および第１転送制御電極４
１は、半導体基板１１上の第１レベルよりも上の第２レ
ベルに設けられた第２ポリシリコン層によって形成され
る。個々の電極３１〜３５、４１〜４２は、前述したよ
うに電気的絶縁膜（熱酸化膜）５０（図２参照）によっ
て覆われている。

【００９１】垂直電荷転送チャネル２０ａの各々におい
て第１垂直転送電極３１、第２垂直転送電極３２、第１
補助転送電極３３、第２補助転送電極３４、または第３
補助転送電極３５と対向する領域は、その上の電極３
１、３２、３３、３４または３５と共に１つの垂直電荷
転送段を構成する。第１〜第２垂直転送電極３１〜３２
および第１〜第３補助転送電極３３〜３５は、垂直電荷
転送チャネル２０ａの各々と１つずつ垂直電荷転送段を
構成する。

【００９２】１本の垂直電荷転送チャネル２０ａを含ん
で構成される垂直電荷転送段の各々は、光電変換素子列
方向に連なって１つの垂直電荷転送素子２０を構成す
る。個々の垂直電荷転送チャネル２０ａのうちで垂直電
荷転送素子２０を構成する領域は、ｎ型チャネルによっ
て構成されている。

【００９３】一方、垂直電荷転送チャネル２０ａの各々
において第１転送制御電極４１および第２転送制御電極
４２と対向する領域は、その上の転送制御電極４１、４
２と共に１つの電荷転送段４０ａを構成する。この電荷
転送段４０ａを、以下、「転送制御段４０ａ」という。

【００９４】第１〜第２転送制御電極４１〜４２は２本
が１組となって、垂直電荷転送チャネル２０ａの各々と
１つずつ転送制御段４０ａを構成する。これらの転送制
御段４０ａは、全体として１つのＣＣＤラインメモリ部
４０を構成する。ＣＣＤラインメモリ部４０での垂直電
荷転送チャネル２０ａの構成については、後に図６を参
照しつつ詳述する。

【００９５】各垂直電荷転送チャネル２０ａの下流端
（第１電荷転送チャネル領域の下流端）は、水平電荷転
送素子（ＨＣＣＤ）４５に電気的に接続されている。

【００９６】水平電荷転送素子４５の一端に、出力部６
０が接続されている。出力部６０は、水平電荷転送素子
４５の下流端に接続されている。この出力部６０は、水
平電荷転送素子４５から送られてきた電荷を例えばフロ
ーティング容量（図示せず。）によって信号電圧に変換
し、この信号電圧をソースホロワ回路（図示せず。）等
を利用して増幅する。検出（変換）された後のフローテ
ィング容量の電荷は、図示を省略したリセットトランジ
スタを介して電源（図示せず。）に吸収される。出力部
６０は、例えば、特願平１１−２８７３３２号明細書の
第００８４段〜００９１段において図４（ｂ）を参照し
つつ説明されている出力部と同様にして構成することが
できる。

【００９７】以下、ラインメモリ部４０および水平電荷
転送素子４５の構成について、図５、図６（Ａ）および
図６（Ｂ）を用いて詳述する。

【００９８】図５は、ＣＣＤラインメモリ部４０から水
平電荷転送素子４５にかけての領域を拡大して示す概略
図である。

【００９９】図６（Ａ）は、図５に示したVIＡ−VIＡ線
に沿った断面の概略図であり、図６（Ｂ）は、図５に示
したVIＢ−VIＢ線に沿った断面の概略図である。

【０１００】図６（Ａ）に示すように、垂直電荷転送チ
ャネル２０ａの各々の下流端は、水平電荷転送チャネル
４６に接している。

【０１０１】ＣＣＤラインメモリ部４０での垂直電荷転
送チャネル２０ａの各々は、ｎ型不純物添加領域（ｎ型
チャネル）２０ａ１の上にｐ^- 型不純物添加領域２０
ａ２が形成されている１つのポテンシャル・バリア領域
２０Ｂと、ｎ型不純物添加領域（ｎ型チャネル）２０ａ
１のみによって構成されている１つのポテンシャル・ウ
ェル領域２０Ｗとを有する。

【０１０２】ポテンシャル・バリア領域２０Ｂの幅（光
電変換素子列方向の幅）は、例えば０．５〜１μｍ程度
であり、ポテンシャル・ウェル領域２０Ｗの幅（光電変
換素子列方向の幅）は、例えば２〜２０μｍ程度であ
る。いずれの領域も、電荷転送チャネルとしての導電型
はｎ型である。

【０１０３】ポテンシャル・バリア領域２０Ｂの各々
は、電気的絶縁膜２５を介して第１転送制御電極４１に
よって覆われている。ポテンシャル・ウェル領域２０Ｗ
の各々は、電気的絶縁膜２５を介して第２転送制御電極
４２によって覆われている。

【０１０４】第１転送制御電極４１は、ポテンシャル・
バリア領域２０Ｂの上方に電気的絶縁膜２５を介して配
置されている。第２転送制御電極４２は、ポテンシャル
・ウェル領域２０Ｗの上方に電気的絶縁膜２５を介して
配置されている。例えば、第１ポリシリコン層によって
第２転送制御電極４２が形成され、第２ポリシリコン層
によって第１転送制御電極４１が形成される。

【０１０５】個々の転送制御段４０ａは、１つのポテン
シャル・バリア領域２０Ｂと、その上方の第１転送制御
電極４１と、１つのポテンシャル・ウェル領域２０Ｗ
と、その上方の第２転送制御電極４２とによって構成さ
れる。

【０１０６】第１転送制御電極４１と第２転送制御電極
４２とは共通結線され、制御信号φＬＭの供給を受け
る。制御信号φＬＭのレベルを制御してポテンシャル・
バリア領域２０Ｂの電位を高くすることにより、垂直電
荷転送素子２０から転送制御段４０ａへ電荷を転送する
ことが可能になる。制御信号φＬＭのレベルを制御して
ポテンシャル・ウェル領域２０Ｗの電位を低くすること
により、転送制御段４０ａから水平電荷転送素子４５へ
電荷を転送することができる。

【０１０７】転送制御段４０ａから水平電荷転送素子４
５への電荷転送については、後に図９（Ａ）および図９
（Ｂ）を参照しつつ詳述する。

【０１０８】図５に示すように、水平電荷転送素子４０
は、光電変換素子行方向に帯状に延在する１本の水平電
荷転送チャネル４１と、この水平電荷転送チャネル４１
上に形成された多数個の第１〜第２水平転送電極４２〜
４３とを有する。

【０１０９】図６（Ａ）および図６（Ｂ）に示すよう
に、水平電荷転送チャネル４６は、ｎ型不純物添加領域
（ｎ型チャネル）４６ａの上にｐ^- 型不純物添加領域
４６ｂが形成されているポテンシャル・バリア領域４６
Ｂと、ｎ型不純物添加領域（ｎ型チャネル）４６ａのみ
によって構成されているポテンシャル・ウェル領域４６
Ｗとを有する。いずれの領域４６Ｂ、４６Ｗも、電荷転
送チャネルとしての導電型はｎ型である。

【０１１０】ポテンシャル・バリア領域４６Ｂは、光電
変換素子行方向に帯状に延在する１つの第１バリア領域
４６Ｂ１と、第１バリア領域４６Ｂ１から一定の間隔で
分岐して光電変換素子列方向に帯状に延在する多数の第
２バリア領域４６Ｂ２とを含む。１つの第２バリア領域
４６Ｂ２とその下流の第２バリア領域４６Ｂ２との間
に、これらに隣接する１つのポテンシャル・ウェル領域
４６Ｗが形成されている。最も下流の第２バリア領域４
６Ｂ２の下流側にも、１つのポテンシャル・ウェル領域
４６Ｗが形成されている。

【０１１１】第１バリア領域４６Ｂ１は、転送制御段４
０ａと水平電荷転送素子４５内のポテンシャル・ウェル
領域４６Ｗとを分離する。第２バリア領域４６Ｂ２の各
々は、水平電荷転送素子４５内でポテンシャル・ウェル
領域４６Ｗ同士を分離する。

【０１１２】個々の第１水平転送電極４７は、１つの第
２バリア領域４６Ｂ２と、この第２バリア領域４６Ｂ２
に続く第１バリア領域４６Ｂ１とを覆う。第１水平転送
電極４７は、平面視上、逆Ｌ字状を呈する（図５参
照）。

【０１１３】個々の第２水平転送電極４８は、１つのポ
テンシャル・ウェル領域４６Ｗを覆う。第２水平転送電
極４８は、平面視上、矩形を呈する（図５参照）。

【０１１４】これらの第１および第２水平転送電極４
７、４８は、電気的絶縁膜２３を介して半導体基板１上
に形成されている。例えば、第２ポリシリコン層によっ
て第２水平転送電極４８が形成され、第３ポリシリコン
層によって第１水平転送電極４７が形成される。

【０１１５】１個の第１水平転送電極４７と、その下方
のポテンシャル・バリア領域４６Ｂと、１個の第２水平
転送電極４８と、その下方のポテンシャル・ウェル領域
４６Ｗとは、１つの水平電荷転送段４５ａまたは補助水
平電荷転送段４５ｂを構成する。１つの水平電荷転送段
４５ａは、唯１つのポテンシャル・バリア領域と唯１つ
のポテンシャル・ウェル領域とを有する。

【０１１６】水平電荷転送段４５ａは、１本の垂直電荷
転送チャネル２０ａに１つずつ対応しながら一列に形成
されている。補助水平電荷転送段４５ｂは、図５での最
も左の垂直電荷転送チャネル２０ａに対応する水平電荷
転送段４０ａの下流側（後述する出力部６０側を意味す
る。）に、計３つ形成されている。

【０１１７】１つの水平電荷転送段または補助水平電荷
転送段を構成する第１および第２水平転送電極４７、４
８は共通結線され、水平駆動信号φＨ１、φＨ２または
φＨ３の供給を受ける。

【０１１８】転送制御段４０ａから水平電荷転送素子４
５へ電荷を転送する際には、制御信号φＬＭならびに水
平駆動信号φＨ１、φＨ２またはφＨ３のレベルが例え
ば次のように制御される。すなわち、水平電荷転送段４
５ａにおけるポテンシャル・バリア領域４６Ｂの電位
が、転送制御段４０ａにおけるポテンシャル・ウェル領
域２０Ｗの電位よりも相対的に高くなるように制御され
る。転送制御段４０ａから水平電荷転送素子４５へ電荷
を転送することが可能になる。転送制御段４０ａから水
平電荷転送素子４５への電荷転送の原理については、後
に図９（Ａ）および図９（Ｂ）を参照しつつ詳述する。

【０１１９】水平電荷転送素子４５内で電荷を転送する
際には、水平駆動信号φＨ１〜φＨ８のレベルが例えば
次のように制御される。すなわち、電荷が分布している
水平電荷転送段４０ａにおけるポテンシャル・ウェル領
域２０Ｗの電位が、その下流の水平電荷転送段４０ａに
おけるポテンシャル・バリア領域４６Ｂの電位よりも相
対的に低くなるように制御される。

【０１２０】なお、図６（Ｂ）に示すように、各垂直電
荷転送チャネル２０ａの平面視上の周囲には、水平電荷
転送チャネル４６との隣接箇所を除いて、チャネルスト
ップ２２が配置されている。図６（Ａ）および図６
（Ｂ）に示すように、水平電荷転送チャネル４６におけ
る光電変換素子列方向（ただし、垂直電荷転送チャネル
２０ａから離れる側）の外周部にも、光電変換素子行方
向に延在するようにしてチャネルストップ２２が配置さ
れている。

【０１２１】以上説明した構成を有するＣＣＤイメージ
センサ１０ａは、駆動回路６５（図１参照）から供給さ
れる駆動信号および制御信号に従って駆動する。

【０１２２】図４には、垂直電荷転送素子２０の各々を
８相の垂直駆動信号φＶ１〜φＶ８によって駆動させる
際の配線例を付記してある。図５には、水平電荷転送素
子４５を８相の水平駆動信号φＨ１〜φＨ８によって駆
動させる際の配線例を付記してある。図４および図５に
は、ＣＣＤラインメモリ部４０を制御信号φＬＭによっ
て駆動させる際の配線例も付記してある。

【０１２３】図４に示すように、第１〜第２垂直転送電
極３１〜３２の各々と第１〜第３補助転送電極３３〜３
５とが８つのグループに分けられ、グループ毎に異なる
垂直駆動信号φＶ１〜φＶ８が供給される。１つのグル
ープは、７本おきに選択された第１垂直転送電極３１、
第２垂直転送電極３２、第１補助転送電極３３、第２補
助転送電極３４または第３補助転送電極３５によって構
成される。制御信号φＬＭは、第１〜第２転送制御電極
４１〜４２の各々に供給される。

【０１２４】図５に示すように、水平電荷転送段および
補助水平電荷転送段の各々が８つのグループに分けら
れ、グループ毎に異なる水平駆動信号φＨ１〜φＨ８が
供給される。１つのグループは、７つおきに選択された
水平電荷転送段によって構成される。

【０１２５】水平電荷転送素子４５においては、図５で
の最も左の垂直電荷転送チャネル２０ａに対応する水平
電荷転送段を基点にして、各水平電荷転送段が８つのグ
ループに分けられている。これらのグループを順番に第
１グループ〜第８グループと呼ぶものとすると、第１グ
ループに水平駆動信号φＨ１が供給され、第２グループ
に水平駆動信号φＨ２が供給され、以下同様にして、第
８グループに水平駆動信号φＨ８が供給される。

【０１２６】最も下流の補助水平電荷転送段には水平駆
動信号φＨ６が供給され、下流から２番目の補助水平電
荷転送段には水平駆動信号φＨ７が供給される。最も上
流の補助水平電荷転送段（下流から３番目の補助水平電
荷転送段）には水平駆動信号φＨ８が供給される。

【０１２７】なお、本明細書においては、駆動信号を供
給する電圧供給線に接続された後の水平電荷転送素子に
おける水平転送電極の数を、以下の約束の下に数えるも
のとする。

【０１２８】すなわち、互いに隣接し、かつ同一の電圧
供給配線に接続されている２または３個以上の水平転送
電極は、これらをまとめて１個として数えるものとす
る。この約束の下では、互いに隣接してはいるが、互い
に異なる電圧供給線に接続されている２個の水平転送電
極の数は、２個である。また、同一の電圧供給配線に接
続されてはいるが、互いに離隔している２個の水平転送
電極の数も２個である。

【０１２９】上記の約束事は、次の場合にも適用するも
のとする。すなわち、複数の第１電荷転送チャネル領域
（例えば、複数本の垂直電荷転送チャネル２０ａそれぞ
れにおける下流側端部）と、これらの第１電荷転送チャ
ネル領域の各々に電気的に接続される第２電荷転送チャ
ネルを含む電荷転送素子（例えば水平電荷転送素子４
５）とを備えた電荷転送装置であって、第２電荷転送チ
ャネル上に電気的絶縁膜を介して形成された複数個の転
送電極を有し、これらの転送電極の各々が所定の電圧供
給配線に接続されている電荷転送装置における転送電極
の数を数える際にも適用するものとする。また、ＣＣＤ
ラインメモリ部における転送制御電極の数を数える際に
も適用するものとする。

【０１３０】上記の約束事に従えば、図５に示した水平
電荷転送素子４５は、１水平電荷転送段４５ａ当たり、
および１補助水平電荷転送段４５ｂ当たり、１個の水平
転送電極を有する。水平電荷転送素子４５は、光電変換
素子行方向に連続する８個の水平転送電極を１群とする
複数群の水平転送電極を有する。１つの群を構成する８
個の水平転送電極の各々は、互いに異なる電圧供給線に
接続されている。８個を周期とする水平転送電極の各々
は、同一の電圧供給線に接続されている。

【０１３１】ＣＣＤ撮像システム１００（図１参照）に
おいては、撮像モードに応じて、所定波形の駆動信号φ
Ｖ１〜φＶ８、制御信号φＬＭおよびφＨ１〜φＨ８が
駆動回路６５からＣＣＤイメージセンサ１０に供給され
る。垂直電荷転送素子２０の各々、ＣＣＤラインメモリ
部４０および水平電荷転送素子４５は、ＣＣＤ撮像シス
テム１００の撮像モードに応じた所定の動作を行う。

【０１３２】以下、ＣＣＤ撮像システム１００の撮像モ
ードがモニターモードのときの各垂直電荷転送素子２
０、ＣＣＤラインメモリ部４０および水平電荷転送素子
４５の動作の一例について説明する。

【０１３３】ＣＣＤ撮像システム１００の撮像モードが
モニターモードのときには、例えば１／２間引き走査が
行われる。さらに、各垂直電荷転送素子２０内で電荷の
垂直加算が行われ、水平電荷転送素子４５内で電荷の水
平加算が行われる。

【０１３４】１／２間引き走査の際には、全光電変換素
子行のうちの１／２の光電変換素子行、例えば１行おき
の光電変換素子行から各垂直電荷転送素子２０へ電荷が
読み出される。例えば垂直駆動信号φＶ５およびφＶ１
に読出パルスが重畳される。垂直駆動信号φＶ７および
φＶ３に読出パルスを重畳するようにしてもよい。

【０１３５】各垂直電荷転送素子２０内で電荷の垂直加
算を行うために、以下に述べるように、読出パルスは異
なるタイミングで垂直駆動信号φＶ５と垂直駆動信号φ
Ｖ１とに重畳される。

【０１３６】まず、垂直駆動信号φＶ５に第１の読出パ
ルスが重畳される。これにより、垂直駆動信号φＶ５が
印加される転送電極３１に近接する４行目毎の光電変換
素子１５の各々から、対応する垂直電荷転送素子２０へ
電荷が読み出される。

【０１３７】次いで、これらの電荷が４垂直電荷転送段
（２行）分下流側に転送され、垂直駆動信号φＶ１が供
給される垂直電荷転送段の各々に分布する。

【０１３８】この後、垂直駆動信号φＶ１に第２の読出
パルスが重畳され、垂直駆動信号φＶ１が印加される転
送電極３１に近接する４行目毎の光電変換素子１５の各
々から、対応する垂直電荷転送素子２０へ電荷が読み出
される。

【０１３９】第２の読出パルスによって読み出された電
荷は、垂直駆動信号φＶ１が供給される垂直電荷転送段
の各々において、第１の読出パルスによって既に読み出
されている電荷に加算（混合）される。

【０１４０】各垂直電荷転送素子２０内で加算（垂直加
算）された電荷の各々は、その後さらに下流へ転送され
て、ＣＣＤラインメモリ部４０を構成する転送制御段４
０ａに達する。

【０１４１】図７に示すように、水平電荷転送素子４５
内で電荷の水平加算を行うために、各垂直電荷転送チャ
ネル２０ａが例えば第１グループＧｐ１と第２グループ
Ｇｐ２の計２つのグループに分けられる。グループ毎に
異なるタイミングで、ＣＣＤラインメモリ部４０から水
平電荷転送素子４５へ電荷が転送される。

【０１４２】第１グループＧｐ１は、水平駆動信号φＨ
１〜φＨ４が供給される各水平電荷転送段に対応する垂
直電荷転送チャネル２０ａの各々によって構成される。
第２グループＧｐ２は、水平駆動信号φＨ５〜φＨ８が
供給される各水平電荷転送段に対応する垂直電荷転送チ
ャネル２０ａの各々によって構成される。第１グループ
Ｇｐ１および第２グループＧｐ２の各々は、光電変換素
子行方向に隣る４つの垂直電荷転送チャネル２０ａによ
って構成されるサブグループＳｇを所定個ずつ含む。図
７には、第１グループＧｐ１および第２グループＧｐ２
それぞれについて、２つのサブグループＳｇ１、Ｓｇ２
が示されている。

【０１４３】なお、図７に示した構成要素は全て図５に
示されているので、各構成要素には図５で用いた参照符
号と同じ参照符号を付してその説明を省略する。

【０１４４】サブグループＳｇの各々は、図３に示した
第１〜第４色フィルタ列ＦＣ１〜ＦＣ４それぞれの下方
に配置されている計４つの光電変換素子列に対応する計
４本の垂直電荷転送チャネル２０ａによって構成され
る。

【０１４５】以下、第２グループＧｐ２の垂直電荷転送
チャネル２０ａの各々から水平電荷転送素子４５へ電荷
を転送した後に、第１グループＧｐ１の垂直電荷転送チ
ャネル２０ａの各々から水平電荷転送素子４５へ電荷を
転送して、水平電荷転送素子４５内で電荷の水平加算を
行う方法について、図８、図９（Ａ）、図９（Ｂ）、図
１０（Ａ）、図１０（Ｂ）、図１１（Ａ）、図１１
（Ｂ）、図１２（Ａ）、図１２（Ｂ）、図１３（Ａ）、
図１３（Ｂ）、図１４（Ａ）、図１４（Ｂ）、図１５
（Ａ）および図１５（Ｂ）を参照しつつ説明する。

【０１４６】以下の説明においては、個々の垂直電荷転
送チャネル２０ａを介して転送される電荷を、この垂直
電荷転送チャネル２０ａに対応する光電変換素子１５の
上方に配置されている色フィルタの色に応じて、「電荷
ｇ１」、「電荷ｒ」、「電荷ｇ２」、「電荷ｂ」と称す
る。１つのサブグループＳｇを構成する４本の垂直電荷
転送チャネル２０ａの各々は、図７での左側から順番
に、電荷ｇ１、電荷ｒ、電荷ｇ２、電荷ｂを転送する。

【０１４７】図８は、水平電荷転送素子４５内で電荷を
水平加算する場合の制御信号φＬＭおよび水平駆動信号
φＨ１〜φＨ８の波形の一例を示す。

【０１４８】図９（Ａ）および図９（Ｂ）は、ＣＣＤラ
インメモリ部４０から水平電荷転送素子４５へ電荷を転
送する際の原理を模式的に示す。

【０１４９】図１０（Ａ）〜図１０（Ｂ）は、図８に示
した時刻ｔ１〜ｔ２での電荷の分布の様子を模式的に示
す。

【０１５０】図１１（Ａ）〜図１１（Ｂ）は、図８に示
した時刻ｔ３〜ｔ４での電荷の分布の様子を模式的に示
す。

【０１５１】図１２（Ａ）〜図１２（Ｂ）は、図８に示
した時刻ｔ５〜ｔ６での電荷の分布の様子を模式的に示
す。

【０１５２】図１３（Ａ）〜図１３（Ｂ）は、図８に示
した時刻ｔ７〜ｔ８での電荷の分布の様子を模式的に示
す。

【０１５３】図１４（Ａ）〜図１４（Ｂ）は、図８に示
した時刻ｔ９〜ｔ１０での電荷の分布の様子を模式的に
示す。

【０１５４】図１５（Ａ）〜図１５（Ｂ）は、図８に示
した時刻ｔ１１〜ｔ１２での電荷の分布の様子を模式的
に示す。

【０１５５】なお、図１０（Ａ）〜図１５（Ｂ）に示し
た構成要素は全て図７に示されているので、各構成要素
には図７で用いた参照符号と同じ参照符号を付してその
説明を省略する。

【０１５６】図８に示すように、ＣＣＤラインメモリ部
４０から水平電荷転送素子４５へ電荷を転送する前の段
階の時刻ｔ０では、水平駆動信号φＨ１〜φＨ４がロー
レベルＬ（例えば０Ｖ）にあり、水平駆動信号φＨ５〜
φＨ８および制御信号φＬＭがハイレベルＨ（例えば＋
３．３Ｖ）にある。

【０１５７】図９（Ａ）に示すように、水平駆動信号φ
Ｈｎ（ｎは１〜８のうちの任意の整数を表す。以下同
じ。）がローレベルＬのとき、第１水平転送電極４７の
下での水平電荷転送チャネル４６（ポテンシャル・バリ
ア領域）の電位は、制御信号φＬＭがハイレベルＨにあ
るかローレベルＬにあるかに拘わらず、第２転送制御電
極４２の下での垂直電荷転送チャネル２０ａ（第２領
域）の電位より低い。したがって、水平駆動信号φＨｎ
がローレベルＬにあると、電荷ＱはＣＣＤラインメモリ
部４０から水平電荷転送素子４５へ転送されることな
く、ＣＣＤラインメモリ部４０に留まる。

【０１５８】一方、図９（Ｂ）に示すように、水平駆動
信号φＨｎがハイレベルＨのとき、第１水平転送電極４
７の下での水平電荷転送チャネル４６（ポテンシャル・
バリア領域）の電位は、制御信号φＬＭがハイレベルＨ
のときの第２転送制御電極４２の下での垂直電荷転送チ
ャネル２０ａ（第２領域）の電位より低い。したがっ
て、水平駆動信号φＨｎがハイレベルＨにあったとして
も、制御信号φＬＭがハイレベルＨにあると、電荷Ｑは
ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ
転送されることなく、ＣＣＤラインメモリ部４０に留ま
る。

【０１５９】したがって、図８に示した時刻ｔ０におい
ては、ＣＣＤラインメモリ部４０から水平電荷転送素子
４５へ電荷が転送されない。

【０１６０】図８に示した時刻ｔ１におけるように、Ｃ
ＣＤラインメモリ部４０から水平電荷転送素子４５へ電
荷を転送する際には、制御信号φＬＭをハイレベルＨか
らローレベルＬ（例えば０Ｖ）にする。水平駆動信号φ
Ｈ１〜φＨ４をローレベルＬにし、水平駆動信号φＨ５
〜φＨ８をハイレベルＨにする。

【０１６１】図９（Ｂ）に示したように、水平駆動信号
φＨｎがハイレベルＨにあり、かつ、制御信号φＬＭが
ローハイレベルＬにあると、第１水平転送電極４７の下
での水平電荷転送チャネル４６（ポテンシャル・バリア
領域）の電位が第２転送制御電極４２の下での垂直電荷
転送チャネル２０ａ（第２領域）の電位より高くなる。
したがって、電荷ＱがＣＣＤラインメモリ部４０から水
平電荷転送素子４５へ転送される。

【０１６２】図１０（Ａ）に示すように、図８に示した
時刻ｔ１では、水平駆動信号φＨ５〜φＨ８が供給され
ている各水平電荷転送段に、ＣＣＤラインメモリ部４０
から電荷が転送される。すなわち、第２グループＧｐ２
の垂直電荷転送チャネル２０ａの各々から電荷ｇ１、
ｒ、ｇ２またはｂが水平電荷転送素子４５へ転送され
る。水平駆動信号φＨ１〜φＨ４が供給されている水平
電荷転送段の各々へは、ＣＣＤラインメモリ部４０から
電荷が転送されない。すなわち、第１グループＧｐ１の
垂直電荷転送チャネル２０ａの各々から水平電荷転送素
子４５へは、電荷が転送されない。

【０１６３】次いで、制御信号φＬＭがローレベルＬか
らハイレベルＨに転じ、ＣＣＤラインメモリ部４０から
水平電荷転送素子４５への電荷の転送を禁止する。その
後、図８の時刻ｔ２におけるように、水平駆動信号φＨ
４をローレベルＬからハイレベルＨにすると共に、水平
駆動信号φＨ５をハイレベルＨからローレベルＬにす
る。水平駆動信号φＨ５が供給されている水平電荷転送
段内の電荷が、水平駆動信号φＨ４が供給されている水
平電荷転送段へ転送される。水平駆動信号φＨ５が供給
されている水平電荷転送段が空になる。

【０１６４】図１０（Ｂ）は、図８に示した時刻ｔ２で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図
１０（Ａ）に示した時刻ｔ１での状態から、水平電荷転
送素子４５内の電荷ｇ１の各々が１水平電荷転送段分だ
け下流側に転送されている。

【０１６５】次に、図８の時刻ｔ３におけるように、水
平駆動信号φＨ４をハイレベルＨからローレベルＬにす
ると共に、水平駆動信号φＨ３をローレベルＬからハイ
レベルＨにする。また、水平駆動信号φＨ５をローレベ
ルＬからハイレベルＨにし、水平駆動信号φＨ６をハイ
レベルＨからローレベルＬにする。

【０１６６】水平駆動信号φＨ４またはφＨ６が供給さ
れている水平電荷転送段内の電荷が、水平駆動信号φＨ
３またはφＨ５が供給されている水平電荷転送段へ転送
される。

【０１６７】このように、下流側の電荷から徐々に転送
してゆくアコーディオン転送を、１つのサブグループＳ
ｇから転送された４つの電荷単位で行う。このアコーデ
ィオン転送では、ある時期までは下流側の電荷と最上流
の電荷との間隔が徐々に拡がる。その後は、後述するよ
うに、最下流の電荷の転送を止めて上流側の電荷のみを
徐々に下流側へ転送する。最下流の電荷と上流側の電荷
との間隔が徐々に狭まる。電荷の分布域を下流側に拡げ
る動作と、電荷の分布域の上流端を下流側に移動させる
動作とが、所望回数ずつ行われる。

【０１６８】図１１（Ａ）は、図８に示した時刻ｔ３で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図
１０（Ｂ）に示した時刻ｔ２での状態から、水平電荷転
送素子４５内の電荷ｇ１およびｒの各々が１水平電荷転
送段分だけ下流側に転送されている。

【０１６９】次いで、図８の時刻ｔ４におけるように、
水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号
φＨ３をローレベルＬにする。水平駆動信号φＨ４をハ
イレベルＨにし、水平駆動信号φＨ５をローレベルＬに
する。また、水平駆動信号φＨ６をハイレベルＨにし、
水平駆動信号φＨ７をローレベルＬにする。水平駆動信
号φＨ３、φＨ５、φＨ７が供給される水平電荷転送段
に分布していた各電荷が、それぞれ１水平電荷転送段
分、下流側へ転送される。

【０１７０】図１１（Ｂ）は、図８に示した時刻ｔ４で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図
１１（Ａ）に示した時刻ｔ３での状態から、水平電荷転
送素子４５内の電荷ｇ１、ｒおよびｇ２の各々が１水平
電荷転送段分だけ下流側に転送されている。電荷が最も
広範囲に亘って分布し、４種類の電荷ｇ１、ｒ、ｇ２、
ｂの各々が１つおきの水平電荷転送段に分布している。
この状態では、４種類の電荷を互いに同期させて転送す
ることができる。

【０１７１】次に、図８の時刻ｔ５におけるように、水
平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φ
Ｈ２をローレベルＬにする。水平駆動信号φＨ３をハイ
レベルＨにし、水平駆動信号φＨ４をローレベルＬにす
る。水平駆動信号φＨ５をハイレベルＨにし、水平駆動
信号φＨ６をローレベルＬにする。また、水平駆動信号
φＨ７をハイレベルＨにし、水平駆動信号φＨ８をロー
レベルＬにする。水平駆動信号φＨ２、φＨ４、φＨ
６、φＨ８が供給される水平電荷転送段に分布していた
各電荷が、それぞれ１水平電荷転送段分、下流側へ転送
される。

【０１７２】図１２（Ａ）は、図８に示した時刻ｔ５で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図
１１（Ｂ）に示した時刻ｔ４での状態から、水平電荷転
送素子４５内の電荷ｇ１、ｒ、ｇ２およびｂの各々が１
水平電荷転送段分だけ下流側に転送されている。水平電
荷転送素子４５内の電荷ｇ１の各々が、第１グループＧ
ｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電
荷ｇ１を転送する垂直電荷転送チャネル２０ａに対応す
る水平電荷転送段に分布する。この後、１つのサブグル
ープＳｇから転送された４つの電荷単位で、最下流の電
荷ｇ１の転送を停止したまま上流側の電荷を徐々に下流
側に転送して、電荷の分布幅を狭くする。

【０１７３】図８の時刻ｔ６におけるように、水平駆動
信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３を
ローレベルＬにする。水平駆動信号φＨ４をハイレベル
Ｈにし、水平駆動信号φＨ５をローレベルＬにする。ま
た、水平駆動信号φＨ６をハイレベルＨにし、水平駆動
信号φＨ７をローレベルＬにする。水平駆動信号φＨ
３、φＨ５、φＨ７が供給される水平電荷転送段に分布
していた各電荷が、それぞれ１水平電荷転送段分、下流
側へ転送される。

【０１７４】図１２（Ｂ）は、図８に示した時刻ｔ６で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図
１２（Ａ）に示した時刻ｔ５での状態から、水平電荷転
送素子４５内の電荷ｒ、ｇ２およびｂの各々が、１水平
電荷転送段分だけ下流側に転送されている。

【０１７５】次に、図８の時刻ｔ７におけるように、水
平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φ
Ｈ４をローレベルＬにする。また、水平駆動信号φＨ５
をハイレベルＨにし、水平駆動信号φＨ６をローレベル
Ｌにする。水平駆動信号φＨ４、φＨ６が供給される水
平電荷転送段に分布していた各電荷が、それぞれ１水平
電荷転送段分、下流側へ転送される。

【０１７６】図１３（Ａ）は、図８に示した時刻ｔ７で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図
１２（Ｂ）に示した時刻ｔ６での状態から、水平電荷転
送素子４５内の電荷ｇ２およびｂの各々が１水平電荷転
送段分だけ下流側に転送されている。

【０１７７】次いで、図８の時刻ｔ８におけるように、
水平駆動信号φＨ４をハイレベルＨとし、水平駆動信号
φＨ５をローレベルＬにする。水平駆動信号φＨ５が供
給される水平電荷転送段に分布していた各電荷が、それ
ぞれ１水平電荷転送段分、下流側へ転送される。

【０１７８】図１３（Ｂ）は、図８に示した時刻ｔ８で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図
１３（Ａ）に示した時刻ｔ７での状態から、水平電荷転
送素子４５内の電荷ｂの各々が１水平電荷転送段分だけ
下流側に転送されている。

【０１７９】図１３（Ｂ）に示すように、水平電荷転送
素子４５内の電荷ｇ１、ｒ、ｇ２およびｂの各々が、第
１グループＧｐ１の垂直電荷転送チャネル２０ａの各々
に対応する水平電荷転送段、すなわち水平駆動信号φＨ
１〜φＨ４が供給される水平電荷転送段に分布する。第
１グループＧｐ１の各垂直電荷転送チャネル２０ａに対
応する転送制御段の各々には、未だ水平電荷転送素子４
５へ転送されていない電荷が留まっている。

【０１８０】次に、図８の時刻ｔ９におけるように、制
御信号φＬＭがハイレベルＨからローレベルＬになる。
水平駆動信号φＨ１〜φＨ４はそれぞれハイレベルＨに
あり、水平駆動信号φＨ５〜φＨ８はそれぞれローレベ
ルＬにある。このため、水平駆動信号φＨ１〜φＨ４が
供給されている水平電荷転送段の各々へＣＣＤラインメ
モリ部４０から電荷が転送される。すなわち、第１グル
ープＧｐ１の垂直電荷転送チャネル２０ａの各々から電
荷ｇ１、ｒ、ｇ２またはｂが水平電荷転送素子４５へ転
送される。

【０１８１】図１４（Ａ）は、図８に示した時刻ｔ９で
の各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水
平電荷転送素子４５内において電荷ｇ１同士、電荷ｒ同
士、電荷ｇ２同士および電荷ｂ同士が加算（混合）され
る。以下、本明細書においては、互いに加算（混合）さ
れた２つの電荷ｇ１、２つの電荷ｒ、２つの電荷ｇ２お
よび２つの電荷ｂを、それぞれ、「電荷ｇ１−ｇ１」、
「電荷ｒ−ｒ」、「電荷ｇ２−ｇ２」または「電荷ｂ−
ｂ」と表記する。

【０１８２】次いで、制御信号φＬＭがローレベルＬか
らハイレベルＨへ転じ、ＣＣＤラインメモリ部４０から
水平電荷転送素子４５への電荷の転送を禁止する。引き
続き、図８の時刻ｔ１０におけるように、水平駆動信号
φＨ１をローレベルＬにし、水平駆動信号φＨ８をハイ
レベルＨにする。水平駆動信号φＨ２、φＨ３、φＨ４
はハイレベルＨのままとし、水平駆動信号φＨ５、φＨ
６、φＨ７はローレベルＬのままとする。水平駆動信号
φＨ１が供給される水平電荷転送段に分布していた各電
荷が、それぞれ１水平電荷転送段分、下流側へ転送され
る。

【０１８３】図１４（Ｂ）は、図８に示した時刻ｔ１０
での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−
ｂの分布状態を示す。図１４（Ａ）に示した時刻ｔ９で
の状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ１
の各々が１水平電荷転送段分だけ下流側に転送されてい
る。最も下流の電荷ｇ１−ｇ１は、最も上流の補助水平
電荷転送段に分布する。

【０１８４】次に、図８の時刻ｔ１１におけるように、
水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号
φＨ２をローレベルＬにする。また、水平駆動信号φＨ
７をハイレベルＨにし、水平駆動信号φＨ８をローレベ
ルＬにする。水平駆動信号φＨ２、φＨ８が供給される
補助水平電荷転送段または水平電荷転送段に分布してい
た各電荷が、それぞれ１補助水平電荷転送段分または１
水平電荷転送段分、下流側へ転送される。

【０１８５】図１５（Ａ）は、図８に示した時刻ｔ１１
での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−
ｂの分布状態を示す。図１４（Ｂ）に示した時刻ｔ１０
での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ
１、ｒ−ｒの各々が１水平電荷転送段分だけ下流側に転
送されている。

【０１８６】次いで、図８の時刻ｔ１２におけるよう
に、水平駆動信号φＨ２をハイレベルＨにし、水平駆動
信号φＨ３をローレベルＬにする。水平駆動信号φＨ６
をハイレベルＨにし、水平駆動信号φＨ７をローレベル
Ｌにする。また、水平駆動信号φＨ８をハイレベルＨに
し、水平駆動信号φＨ１をローレベルＬにする。水平駆
動信号φＨ１、φＨ３、φＨ７が供給される補助水平電
荷転送段または水平電荷転送段に分布していた各電荷
が、それぞれ１補助水平電荷転送段分または１水平電荷
転送段分、下流側へ転送される。アコーディオン転送を
終了する。

【０１８７】図１５（Ｂ）は、図８に示した時刻ｔ１２
での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−
ｂの分布状態を示す。図１４（Ｂ）に示した時刻ｔ１０
での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ
１の各々が１補助水平電荷転送段分または１水平電荷転
送段分だけ下流側に転送され、電荷ｒ−ｒの各々が１補
助水平電荷転送段分または１水平電荷転送段分だけ下流
側に転送され、電荷ｇ２−ｇ２の各々が１水平電荷転送
段分だけ下流側に転送される。

【０１８８】その結果、水平電荷転送素子４５内におい
ては、最も下流の補助水平電荷転送段から上流に向かっ
て１補助水平電荷転送段または１水平電荷転送段おき
に、電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂ
がこの順番で繰返し分布する。

【０１８９】この後、水平駆動信号φＨ１、φＨ３、φ
Ｈ５およびφＨ７が組になって、同じ位相の下にローレ
ベルＬからハイレベルＨへ、また、ハイレベルＨからロ
ーレベルＬへと繰返しそのレベルを変化させる。また、
水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８が組
になって、同じ位相の下にハイレベルＨからローレベル
Ｌへ、また、ローレベルＬからハイレベルＨへと繰返し
そのレベルを変化させる。このとき、水平駆動信号φＨ
１、φＨ３、φＨ５およびφＨ７の位相は、水平駆動信
号φＨ２、φＨ４、φＨ６およびφＨ８の位相と逆にな
る。

【０１９０】その結果、水平電荷転送素子４５内の電荷
ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの各々が
互いに同期しつつ出力部６０へ向けて転送される。

【０１９１】以上のようにラインメモリ部４０および水
平電荷転送素子４５を制御することにより、水平電荷転
送素子４５内で所望の電荷同士を加算（水平加算）する
ことができる。

【０１９２】出力部６０は、水平電荷転送素子４５から
受け取った電荷に基づいて、画像信号（信号電圧）を順
次出力する。図１に示した映像信号処理回路７０は、こ
れらの画像信号（信号電圧）を利用して画像データを生
成する。映像信号処理回路７０で生成された画像データ
は、画像データ出力部７５へ送られて、フレームメモリ
等の記憶媒体に一旦記憶される。その後、画像データ出
力部７５から表示部８０へ画像データが供給され、表示
部８０が画像を表示する。

【０１９３】第１の実施例によるＣＣＤイメージセンサ
１０ａを備えたＣＣＤ撮像システム１００は、上述のよ
うにして電荷の垂直加算および水平加算を行って、モニ
ター表示を行うことができる。動画をモニター表示する
こともできるし、静止画をモニター表示することも可能
である。また、電荷の水平加算のみを行うことも可能で
ある。

【０１９４】電荷を垂直加算および水平加算して画像デ
ータを得るので、電荷の垂直加算のみを行って画像デー
タを得た場合に比べて、より良好な再生画像を得ること
が容易になる。

【０１９５】また、水平電荷転送素子４５における水平
電荷転送段の数が１垂直電荷転送チャネルに対して１つ
で済むことから、次の利点が得られる。

【０１９６】すなわち、１垂直電荷転送チャネルに対し
て２つの水平電荷転送段を設けている従来の水平電荷転
送素子に比べて、同じデータレートの下での１水平読出
期間の長さがほぼ１／２に短縮される。これに伴って、
モニター表示の際のフレーム数をほぼ２倍に高めること
ができ、より自然なモニター表示を行うことが容易にな
る。従来と同じフレーム数でモニター表示を行った場合
には、データレートがほぼ１／２になることから、水平
電荷転送素子の駆動周波数をほぼ１／２に低減させるこ
とができる。その結果、ＣＣＤ撮像システムにおける主
な電力消費源である水平電荷転送素子の駆動電力をほぼ
１／２に削減することができる。

【０１９７】一方、ＣＣＤ撮像システム１００の撮像モ
ードが静止画記録モードのときには、例えばインターレ
ース走査の下に各垂直電荷転送素子２０が駆動される。
１つの光電変換素子行から各垂直電荷転送素子２０へ読
み出された電荷の各々は、同じタイミングでＣＣＤライ
ンメモリ部４０まで転送される。電荷の垂直加算は行わ
れない。

【０１９８】静止画記録モードの際にも、各垂直電荷転
送チャネル２０ａが例えば２つのグループに分けられ
る。そして、これらのグループ毎に異なるタイミング
で、ＣＣＤラインメモリ部４０から水平電荷転送素子４
５へ電荷が転送される。

【０１９９】例えば各垂直電荷転送チャネル２０ａを２
つのグループに分けた場合、一方のグループは、光電変
換素子列を偶数列と奇数列とに分けたときの偶数列に対
応する各垂直電荷転送チャネル２０ａによって構成され
る。他方のグループは、奇数列に対応する各垂直電荷転
送チャネル２０ａによって構成される。

【０２００】まず、一方のグループの各垂直電荷転送チ
ャネル２０ａから水平電荷転送素子４５へ電荷が転送さ
れる。これらの電荷を水平電荷転送素子４５から出力部
６０へ転送し終えた後に、他方のグループの各垂直電荷
転送チャネル２０ａから水平電荷転送素子４５へ電荷が
転送され、さらに、出力部６０へ転送される。

【０２０１】ＣＣＤラインメモリ部４０から水平電荷転
送素子４５への電荷の転送は、図９を用いて既に説明し
た原理に従って行われる。

【０２０２】水平電荷転送素子４５内での電荷転送の際
には、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ
７が組になって、同じ位相の下にローレベルＬからハイ
レベルＨへ、また、ハイレベルＨからローレベルＬへと
繰返しそのレベルを変化させる。また、水平駆動信号φ
Ｈ２、φＨ４、φＨ６およびφＨ８が組になって、同じ
位相の下にハイレベルＨからローレベルＬへ、また、ロ
ーレベルＬからハイレベルＨへと繰返しそのレベルを変
化させる。このとき、水平駆動信号φＨ１、φＨ３、φ
Ｈ５およびφＨ７の位相は、水平駆動信号φＨ２、φＨ
４、φＨ６およびφＨ８の位相と逆になる。

【０２０３】その結果、水平電荷転送素子４５内の各電
荷が互いに同期しつつ出力部６０へ向けて転送される。

【０２０４】出力部６０は、水平電荷転送素子４５から
受け取った電荷に基づいて、画像信号（信号電圧）を順
次出力する。図１に示した映像信号処理回路７０は、こ
れらの画像信号（信号電圧）を利用して静止画の画像デ
ータを生成する。映像信号処理回路７０で生成された画
像データは、画像データ出力部７５へ送られて、フレー
ムメモリ等の記憶媒体に一旦記憶される。

【０２０５】その後、画像データ出力部７５から表示部
８０へ画像データが供給され、表示部８０が静止画を表
示する。あるいは、画像データ出力部７５から記録部８
２へ画像データが供給され、例えばメモリカード等の記
録媒体に静止画の画像データが記録される。ＣＣＤ撮像
システム１００は、全ての光電変換素子１５それぞれに
蓄積された電荷に基づいて、静止画の画像データを生成
する。勿論、静止画記録モードの際に電荷の垂直加算ま
たは水平加算を行うことも可能である。

【０２０６】制御信号φＬＭおよび水平駆動信号φＨ１
〜φＨ８の波形を図８に示した波形にすると、上述のよ
うに、水平電荷転送素子４５内で電荷ｇ１同士、電荷ｒ
同士、電荷ｇ２同士および電荷ｂ同士が加算（混合）さ
れる。

【０２０７】制御信号φＬＭおよび水平駆動信号φＨ１
〜φＨ８の波形を選択することにより、以下に述べるよ
うに、水平電荷転送素子４５内で電荷ｒ同士および電荷
ｂ同士を加算（混合）し、更に、電荷ｇ１と電荷ｇ２と
を加算（混合）することができる。

【０２０８】図１６は、水平電荷転送素子４５内で電荷
ｇ１と電荷ｇ２とを加算（混合）し、さらに、電荷ｒ同
士および電荷ｂ同士をそれぞれ加算（混合）することが
できる制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ
８の波形の一例を示す。

【０２０９】図１７は、各垂直電荷転送チャネル２０ａ
のグループ分けの仕様を示す。

【０２１０】図１８（Ａ）および図１８（Ｂ）は、図１
６に示した時刻Ｔ１、Ｔ２での電荷の分布の様子を模式
的に示す。

【０２１１】図１９（Ａ）および図１９（Ｂ）は、図１
６に示した時刻Ｔ３、Ｔ５での電荷の分布の様子を模式
的に示す。

【０２１２】図２０（Ａ）および図２０（Ｂ）は、図１
６に示した時刻Ｔ７、Ｔ１０での電荷の分布の様子を模
式的に示す。

【０２１３】なお、図１７〜図２０（Ｂ）に示した構成
要素は全て図５に示されているので、各構成要素には図
５で用いた参照符号と同じ参照符号を付してその説明を
省略する。

【０２１４】図１７に示すように、水平駆動信号φＨ１
〜φＨ８の波形を図１６に示す波形にすることにより、
各垂直電荷転送チャネル２０ａが第１グループＧｐ１お
よび第２グループＧｐ２の計２つのグループに分けられ
る。これら２つのグループ毎に異なるタイミングで、Ｃ
ＣＤラインメモリ部４０から水平電荷転送素子４５へ電
荷が転送される。

【０２１５】第１グループＧｐ１および第２グループＧ
ｐ２のそれぞれは、光電変換素子行方向に所定のパター
ンで選択された４つの垂直電荷転送チャネル２０ａによ
って構成されるサブグループＳｇを所定個含む。図１７
には、第１グループＧｐ１に含まれる３つのサブグルー
プＳｇ１、Ｓｇ２、Ｓｇ３と、第２グループＧｐ２含ま
れる２つのサブグループＳｇ１、ｇ２とが示されてい
る。

【０２１６】第１グループＧｐ１中のサブグループＳｇ
の各々は、図１７での左から数えて（１＋８ｙ）（ｙは
０以上の整数を表す。以下同じ。）番目に当たる垂直電
荷転送チャネル２０ａと、この垂直電荷転送チャネル２
０ａから右側へ数えて１、３、４番目に当たる各垂直電
荷転送チャネル２０ａとによって構成される。これらの
垂直電荷転送チャネル２０ａは、左のものから順番に、
電荷ｇ１、電荷ｒ、電荷ｂ、電荷ｇ１を転送する。

【０２１７】第２グループＧｐ２中のサブグループＳｇ
の各々は、図１７での左から数えて（３＋８ｙ）番目に
当たる垂直電荷転送チャネル２０ａと、この垂直電荷転
送チャネル２０ａから右側へ数えて３、４、５番目に当
たる各垂直電荷転送チャネル２０ａとによって構成され
る。これらの垂直電荷転送チャネル２０ａは、左のもの
から順番に、電荷ｇ２、電荷ｒ、電荷ｇ２、電荷ｂを転
送する。

【０２１８】以下、第２グループＧｐ２の垂直電荷転送
チャネル２０ａの各々から水平電荷転送素子４５へ電荷
を転送した後に、第１グループＧｐ１の垂直電荷転送チ
ャネル２０ａの各々から水平電荷転送素子４５へ電荷を
転送して、水平電荷転送素子４５内で電荷の水平加算を
行う方法について、具体的に説明する。

【０２１９】図１６に示すように、ＣＣＤラインメモリ
部４０から水平電荷転送素子４５へ電荷を転送する前の
段階の時刻Ｔ０では、水平駆動信号φＨ１、φＨ２、φ
Ｈ４、φＨ５がローレベルＬ（例えば０Ｖ）にあり、水
平駆動信号φＨ３、φＨ６、φＨ７、φＨ８および制御
信号φＬＭがハイレベルＨ（例えば＋３．３Ｖ）にあ
る。したがって、図１６に示した時刻Ｔ０においては、
ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ
電荷が転送されない。

【０２２０】図１６に示した時刻Ｔ１におけるように、
ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ
電荷を転送する際には、制御信号φＬＭをローレベルＬ
にし、水平駆動信号φＨ３およびφＨ６〜φＨ８をそれ
ぞれハイレベルＨにする。水平駆動信号φＨ１〜φＨ２
およびφＨ４〜φＨ５は、それぞれローレベルＬにす
る。

【０２２１】図１８（Ａ）に示すように、図１６に示し
た時刻Ｔ１では、水平駆動信号φＨ３、φＨ６〜φＨ８
が供給されている各水平電荷転送段に、ＣＣＤラインメ
モリ部４０から電荷が転送される。すなわち、第２グル
ープＧｐ２の垂直電荷転送チャネル２０ａの各々から電
荷ｇ２、ｇ１またはｂが水平電荷転送素子４５へ転送さ
れる。第１グループＧｐ１の垂直電荷転送チャネル２０
ａの各々から水平電荷転送素子４５へは、電荷が転送さ
れない。

【０２２２】次いで、制御信号φＬＭをローレベルＬか
らハイレベルＨにし、ＣＣＤラインメモリ部４０から水
平電荷転送素子４５への電荷の転送を禁止する。その
後、図１６の時刻Ｔ２におけるように、水平駆動信号φ
Ｈ５をハイレベルＨにし、水平駆動信号φＨ６をローレ
ベルＬにする。水平駆動信号φＨ６が供給されている水
平電荷転送段内の電荷が、水平駆動信号φＨ５が供給さ
れている水平電荷転送段へ転送される。このとき、水平
駆動信号φＨ１を、図１６においてハッチングを付して
示したように、ローレベルＬからハイレベルＨに転じさ
せてもよい。

【０２２３】図１８（Ｂ）は、図１６に示した時刻Ｔ２
での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。
図１８（Ａ）に示した時刻Ｔ１での状態から、水平電荷
転送素子４５内の電荷ｒの各々が１水平電荷転送段分だ
け下流側に転送されている。

【０２２４】次に、図１６の時刻Ｔ３におけるように、
水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号
φＨ３をローレベルＬにする。水平駆動信号φＨ４をハ
イレベルＨにし、水平駆動信号φＨ５をローレベルＬに
する。また、水平駆動信号φＨ６をハイレベルＨにし、
水平駆動信号φＨ７をローレベルＬにする。水平駆動信
号φＨ３、φＨ５、φＨ７が供給されている水平電荷転
送段内の電荷が、それぞれ１水平電荷転送段分、下流側
へ転送される。

【０２２５】図１９（Ａ）は、図１６に示した時刻Ｔ３
での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。
図１８（Ｂ）に示した時刻Ｔ２での状態から、水平電荷
転送素子４５内の電荷ｇ２およびｒの各々が１水平電荷
転送段分だけ下流側に転送されている。

【０２２６】次いで、図１６の時刻Ｔ４におけるよう
に、水平駆動信号φＨ１をハイレベルＨにし、水平駆動
信号φＨ２をローレベルＬにする。水平駆動信号φＨ３
をハイレベルＨにし、水平駆動信号φＨ４をローレベル
Ｌにする。水平駆動信号φＨ５をハイレベルＨにし、水
平駆動信号φＨ６をローレベルＬにする。また、水平駆
動信号φＨ７をハイレベルＨにし、水平駆動信号φＨ８
をローレベルＬにする。水平駆動信号φＨ２、φＨ４、
φＨ６、φＨ８が供給されている水平電荷転送段内の電
荷が、それぞれ１水平電荷転送段分、下流側へ転送され
る。

【０２２７】その結果、水平電荷転送素子４５内の電荷
ｇ２の各々は、第１グループＧｐ１の垂直電荷転送チャ
ネル２０ａのうちで電荷ｇ１を転送する垂直電荷転送チ
ャネル２０ａの各々に対応する水平電荷転送段に分布す
る。第１グループＧｐ１の各垂直電荷転送チャネル２０
ａに対応する転送制御段の各々には、未だ水平電荷転送
素子４５へ転送されていない電荷が留まっている。

【０２２８】次に、図１６の時刻Ｔ５におけるように、
制御信号φＬＭをハイレベルＨからローレベルＬにす
る。水平駆動信号φＨ１およびφＨ５は、ハイレベルＨ
にあり、水平駆動信号φＨ２〜φＨ４、φＨ６〜φＨ８
はローレベルＬにある。このため、水平駆動信号φＨ
１、φＨ５が供給されている水平電荷転送段の各々へＣ
ＣＤラインメモリ部４０から電荷が転送される。

【０２２９】図１９（Ｂ）は、図１６に示した時刻Ｔ５
での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。
第１グループＧｐ１に含まれる垂直電荷転送チャネル２
０ａのうちで電荷ｇ１を転送する垂直電荷転送チャネル
２０ａの各々から、水平駆動信号φＨ１、φＨ５が供給
されている水平電荷転送段の各々へ、電荷ｇ１が転送さ
れる。その結果、水平電荷転送素子４５内において、電
荷ｇ１と電荷ｇ２とが加算（混合）される。以下、本明
細書においては、互いに加算（混合）された電荷ｒ１と
電荷ｒ２とを、「電荷ｒ１−ｒ２」と表記する。

【０２３０】次いで、制御信号φＬＭをローレベルＬか
らハイレベルＨにし、ＣＣＤラインメモリ部４０から水
平電荷転送素子４５への電荷の転送を禁止する。その
後、図１６の時刻Ｔ６におけるように、水平駆動信号φ
Ｈ２をハイレベルＨにし、水平駆動信号φＨ３をローレ
ベルＬにする。水平駆動信号φＨ４をハイレベルＨに
し、水平駆動信号φＨ５をローレベルＬにする。水平駆
動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７
をローレベルＬにする。水平駆動信号φＨ８をハイレベ
ルＨにし、水平駆動信号φＨ１をローレベルＬにする。

【０２３１】水平駆動信号φＨ１、φＨ３、φＨ５、φ
Ｈ７が供給されている水平電荷転送段内の電荷が、それ
ぞれ１水平電荷転送段分、下流側へ転送される。最も下
流の電荷ｒ１−ｒ２は、最も上流の補助水平電荷転送段
に達する。

【０２３２】その結果、水平電荷転送素子４５内の電荷
ｒの各々は、第１グループＧｐ１の垂直電荷転送チャネ
ル２０ａのうちで電荷ｒを転送する垂直電荷転送チャネ
ル２０ａの各々に対応する水平電荷転送段に分布する。

【０２３３】次に、図１６の時刻Ｔ７におけるように、
制御信号φＬＭをハイレベルＨからローレベルＬにす
る。水平駆動信号φＨ２はハイレベルＨにあり、水平駆
動信号φＨ１、φＨ３〜φＨ８はローレベルＬにある。
このため、水平駆動信号φＨ２が供給されている水平電
荷転送段の各々へＣＣＤラインメモリ部４０から電荷が
転送される。

【０２３４】図２０（Ａ）は、図１６に示した時刻Ｔ７
での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。
第１グループＧｐ１に含まれる垂直電荷転送チャネル２
０ａのうちで電荷ｒを転送する垂直電荷転送チャネル２
０ａの各々から、水平駆動信号φＨ２が供給されている
水平電荷転送段の各々へ、電荷ｒが転送される。

【０２３５】その結果、水平電荷転送素子４５内におい
て、２つの電荷ｒ同士が加算（混合）される。一方の電
荷ｒは、第２グループＧｐ２に含まれる垂直電荷転送チ
ャネル２０ａを介して水平電荷転送素子４５へ転送され
てきたものであり、他方の電荷ｒは、第１グループＧｐ
１に含まれる垂直電荷転送チャネル２０ａを介して水平
電荷転送素子４５へ転送されてきたものである。

【０２３６】次いで、制御信号φＬＭをローレベルＬか
らハイレベルＨにし、ＣＣＤラインメモリ部４０から水
平電荷転送素子４５への電荷の転送を禁止する。その
後、図１６の時刻Ｔ８におけるように、水平駆動信号φ
Ｈ１をハイレベルＨにし、水平駆動信号φＨ２をローレ
ベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７を
ハイレベルＨにする。水平駆動信号φＨ４、φＨ４、φ
Ｈ６、φＨ８はローレベルＬにある。

【０２３７】水平駆動信号φＨ２、φＨ４、φＨ６、φ
Ｈ８が供給される水平電荷転送段または補助水平電荷転
送段に分布していた電荷の各々が、それぞれ１水平電荷
転送段分または１補助水平電荷転送段分、下流側に転送
される。すなわち、水平電荷転送素子４５内の電荷ｇ１
−ｇ２、ｒ−ｒおよびｂの各々が、１水平電荷転送段分
または１補助水平電荷転送段分だけ下流側に転送され
る。

【０２３８】次に、図１６の時刻Ｔ９におけるように、
水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号
φＨ３をローレベルＬにする。水平駆動信号φＨ４をハ
イレベルＨにし、水平駆動信号φＨ５をローレベルＬに
する。水平駆動信号φＨ６をハイレベルＨにし、水平駆
動信号φＨ７をローレベルＬにする。また、水平駆動信
号φＨ８をハイレベルＨにし、水平駆動信号φＨ１をロ
ーレベルＬにする。

【０２３９】水平駆動信号φＨ１、φＨ３、φＨ５、φ
Ｈ７が供給される水平電荷転送段または補助水平電荷転
送段に分布していた電荷の各々が、それぞれ１水平電荷
転送段分または１補助水平電荷転送段分、下流側に転送
される。すなわち、水平電荷転送素子４５内の電荷ｇ１
−ｇ２、ｒ−ｒおよびｂの各々が、１水平電荷転送段分
または１補助水平電荷転送段分だけ下流側に転送され
る。

【０２４０】その結果、水平電荷転送素子４５内の電荷
ｂの各々は、第１グループＧｐ１の垂直電荷転送チャネ
ル２０ａのうちで電荷ｂを転送する垂直電荷転送チャネ
ル２０ａの各々に対応する水平電荷転送段に分布する。

【０２４１】次に、図１６の時刻Ｔ１０におけるよう
に、制御信号φＬＭをハイレベルＨからローレベルＬに
する。水平駆動信号φＨ４はハイレベルＨにあり、水平
駆動信号φＨ１〜φＨ３、φＨ５〜φＨ８はローレベル
Ｌにある。このため、水平駆動信号φＨ４が供給されて
いる水平電荷転送段の各々へＣＣＤラインメモリ部４０
から電荷が転送される。

【０２４２】図２０（Ｂ）は、図１６に示した時刻Ｔ１
０での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示
す。第１グループＧｐ１に含まれる垂直電荷転送チャネ
ル２０ａのうちで電荷ｂを転送する垂直電荷転送チャネ
ル２０ａの各々から、水平駆動信号φＨ４が供給されて
いる水平電荷転送段の各々へ、電荷ｂが転送される。

【０２４３】その結果、水平電荷転送素子４５内におい
て、２つの電荷ｂ同士が加算（混合）される。一方の電
荷ｂは、第２グループＧｐ２に含まれる垂直電荷転送チ
ャネル２０ａを介して水平電荷転送素子４５へ転送され
てきたものであり、他方の電荷ｂは、第１グループＧｐ
１に含まれる垂直電荷転送チャネル２０ａを介して水平
電荷転送素子４５へ転送されてきたものである。

【０２４４】水平電荷転送素子４５内においては、最も
下流の補助水平電荷転送段から上流に向かって１補助水
平電荷転送段または１水平電荷転送段おきに、電荷ｇ１
−ｇ２、ｒ−ｒ、ｇ１−ｇ２およびｂ−ｂがこの順番で
繰返し分布する。

【０２４５】この後、図１６に示すように、水平駆動信
号φＨ１、φＨ３、φＨ５およびφＨ７を１組にして、
同じ位相の下にローレベルＬからハイレベルＨへ、ま
た、ハイレベルＨからローレベルＬへと繰返しそのレベ
ルを変化させる。また、水平駆動信号φＨ２、φＨ４、
φＨ６およびφＨ８を１組にして、同じ位相の下にハイ
レベルＨからローレベルＬへ、また、ローレベルＬから
ハイレベルＨへと繰返しそのレベルを変化させる。この
とき、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ
７の位相を、水平駆動信号φＨ２、φＨ４、φＨ６およ
びφＨ８の位相と逆にする。

【０２４６】その結果、水平電荷転送素子４５内の電荷
ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの各々
が、互いに同期しつつ出力部６０へ向けて転送される。

【０２４７】このようにしてラインメモリ部４０および
水平電荷転送素子４５とを制御することにより、水平電
荷転送素子４５内で電荷ｇ１と電荷ｇ２とを加算（水平
加算）し、更に電荷ｒ同士および電荷ｂ同士をそれぞれ
加算（水平加算）することができる。このような水平加
算を行うと、図８に示したタイミングチャートに従って
電荷を水平加算した場合に得られる利点と同様の利点が
得られる他、更に、下記(1) 〜(3) の利点が得られる。 (1) 光電変換素子行方向に最も近接する同種の電荷が水
平加算されるので、光電変換素子行方向のＭＴＦ（モジ
ュレーション・トランスファー・ファンクション：変調
度）が加算（平均化）によって低下するのを最小限に抑
えることができる。

【０２４８】すなわち、モニター表示される画像の解像
度が水平加算に起因して低下するのを、最小限に抑える
ことができる。

【０２４９】なお、図３に示した色フィルタアレイ５５
についての説明の中で述べたように、第１色フィルタ列
ＦＣ１を構成する緑色フィルタＧ１と、第３色フィルタ
列ＦＣ３を構成する緑色フィルタＧ２とは、参照符号を
便宜的に変えただけであり、両者は同じ材料によって形
成されている。したがって、電荷ｇ１と電荷ｇ２とは同
種の電荷である。 (2) 上記(1) の利点が得られる結果として、高品質の再
生画像を表示することが容易になる。 (3) 図１６から明らかなように、水平駆動信号φＨ３と
水平駆動信号φＨ７とを同じ波形にすることができる。
また、図１６においてハッチングを付したパルスを水平
駆動信号φＨ１に加えれば、水平駆動信号φＨ１と水平
駆動信号φＨ５とを同じ波形にすることができる。した
がって、水平電荷転送素子４５の駆動に必要な水平駆動
信号の種類数を８から６〜７にまで低減させることがで
きる。

【０２５０】これに伴って、水平電荷転送素子４５を駆
動させるのに必要な電圧供給線（水平駆動信号供給線）
の本数も６〜７にまで低減させることができる。

【０２５１】その結果として、ＣＣＤイメージセンサ１
０ａの作製に要する半導体チップを小型化できると共
に、駆動回路６５（図１参照）の構成を簡素化化するこ
とができる。

【０２５２】次に、図１に示したＣＣＤイメージセンサ
１０に係る第２の実施例によるＣＣＤイメージセンサに
ついて説明する。

【０２５３】図２１は、第２の実施例によるＣＣＤイメ
ージセンサ１０ｂにおける光電変換素子、垂直電荷転送
素子、ＣＣＤラインメモリ部、水平電荷転送素子および
出力部の平面配置を概略的に示す部分平面図である。

【０２５４】図２１に示すように、ＣＣＤイメージセン
サ１０ｂにおいては、多数個の光電変換素子１５が画素
ずらし配置されている。この点で、ＣＣＤイメージセン
サ１０ｂは、第１の実施例によるＣＣＤイメージセンサ
１０ａと大きく異なる。

【０２５５】他に下記(1) 〜(7) の点でも、ＣＣＤイメ
ージセンサ１０ｂはＣＣＤイメージセンサ１０ａと異な
る。 (1) 各光電変換素子１５の平面視上の形状および各光電
変換素子領域１６の平面視上の形状が、それぞれ八角形
である。 (2) 個々の垂直電荷転送チャネル２０ａが、対応する光
電変換素子列に沿って蛇行する領域を含んでいる。これ
に伴って、個々の垂直電荷転送素子２０も、対応する光
電変換素子列に沿って蛇行する領域を含んでいる。 (3) 個々の光電変換素子１５の平面視上の右斜下の辺に
沿って、読出ゲート用チャネル領域が１つずつ配置され
ている。 (4) 最も下流の第１垂直転送電極３１ａを除き、第１垂
直転送電極３１ａの各々が、水平電荷転送素子４５側か
ら数えて偶数番目の光電変換素子行とその直ぐ下流の奇
数番目の光電変換素子行との間をこれらの光電変換素子
行に沿って蛇行する領域を含んでいる。最も下流の第１
垂直転送電極３１ａは、水平電荷転送素子４５側から数
えて１番目の光電変換素子行の下流側をこの光電変換素
子行に沿って蛇行する領域を含んでいる。 (5) 最も上流の第２垂直転送電極３２ａを除き、第２垂
直転送電極３２ａの各々が、水平電荷転送素子４５側か
ら数えて奇数番目の光電変換素子行とその直ぐ下流の偶
数番目の光電変換素子行との間をこれらの光電変換素子
行に沿って蛇行する領域を含んでいる。最も上流の第２
垂直転送電極３２ａは、最も上流の光電変換素子行の上
流側をこの光電変換素子行に沿って蛇行する領域を含ん
でいる。 (6) 個々の第１垂直転送電極３１ａは、この第１垂直転
送電極３１ａが対応している奇数行中の光電変換素子そ
れぞれに対応する全ての読出ゲート２１を構成し、個々
の第２垂直転送電極３２ａは、この第２垂直転送電極３
２ａが対応している奇数行中の光電変換素子それぞれに
対応する全ての読出ゲート２１を構成する。 (7) 第１補助転送電極３３が、蛇行しつつ全体としては
光電変換素子行方向に延在している。

【０２５６】これらの相違点を除けば、図２１に示した
ＣＣＤイメージセンサ１０ｂは、第１の実施例によるＣ
ＣＤイメージセンサ１０ａと同様の構成を有する。

【０２５７】このため、図２１に示した構成要素のうち
で図４に示した構成要素と機能上共通するものについて
は、図４で用いた参照符号と同じ参照符号を付してその
説明を省略する。ただし、第１垂直転送電極については
新たな参照符号「３１ａ」を付し、第２垂直転送電極に
ついては新たな参照符号「３２ａ」を付してある。

【０２５８】なお、図２１においては、光遮蔽膜、保護
膜、第１の平坦化膜、第２の平坦化膜およびマイクロレ
ンズアレイの図示を省略している。また、色フィルタア
レイ自体の図示も省略しているが、各光電変換素子１５
上に配置されている色フィルタの色を記号Ｇ１、Ｇ２、
ＲまたはＢで示してある。記号Ｇ１、Ｇ２、ＲおよびＢ
の意味については、後に図２２を参照しつつ説明する。

【０２５９】本実施例によるＣＣＤイメージセンサ１０
ｂの特徴の１つである「画素ずらし配置」とは、本明細
書においては下記の配置を意味する。

【０２６０】すなわち、奇数番目に当たる光電変換素子
列の各光電変換素子に対し、偶数番目に当たる光電変換
素子列の光電変換素子の各々が、光電変換素子列内での
光電変換素子のピッチの約１／２、列方向にずれ、奇数
番目に当たる光電変換素子行の各光電変換素子に対し、
偶数番目に当たる光電変換素子行の光電変換素子の各々
が、光電変換素子行内での光電変換素子のピッチの約１
／２、行方向にずれ、光電変換素子列の各々が奇数行ま
たは偶数行の光電変換素子のみを含むような、多数個の
光電変換素子の配置を意味する。「画素ずらし配置」
は、複数行、複数列に亘って行列状に形成された多数個
の光電変換素子の一形態である。

【０２６１】上記の「光電変換素子列内での光電変換素
子のピッチの約１／２」とは、１／２を含む他に、製造
誤差、設計上もしくはマスク製作上起こる画素位置の丸
め誤差等の要因によって１／２からはずれてはいるもの
の、得られるＣＣＤイメージセンサの性能およびその画
像の画質からみて実質的に１／２と同等とみなすことが
できる値をも含むものとする。上記の「光電変換素子行
内での光電変換素子のピッチの約１／２」についても同
様である。

【０２６２】図２２は、ＣＣＤイメージセンサ１０ｂが
備えている色フィルタアレイ５５ａの一部を示す平面図
である。同図においては、便宜上、赤色フィルタを記号
Ｒで示し、緑色フィルタを記号Ｇ１またはＧ２で示し、
青色フィルタを記号Ｂで示している。

【０２６３】図２２に示した色フィルタアレイ５５ａ
は、緑色フィルタＧ１のみによって構成された第１色フ
ィルタ列ＦＣ１１と、赤色フィルタＲと青色フィルタＢ
とが交互に配置された第２色フィルタ列ＦＣ１２と、緑
色フィルタＧ２のみによって構成された第３色フィルタ
列ＦＣ１３と、青色フィルタＢと赤色フィルタＲとが交
互に配置された第４色フィルタ列ＦＣ１４とが、紙面の
左から右へ向かってこの順番で繰り返し配置されてい
る。第２色フィルタ列ＦＣ１２における赤色フィルタＲ
と青色フィルタＢとの配置は、第４色フィルタ列ＦＣ１
４における赤色フィルタＲと青色フィルタＢとの配置と
逆になっている。

【０２６４】各色フィルタＧ１、Ｒ、Ｇ２およびＢは、
画素ずらし配置された光電変換素子と同様に、色フィル
タ列方向および色フィルタ行方向にずれている。

【０２６５】個々の色フィルタＧ１、Ｒ、Ｇ２およびＢ
は、平面視上、色フィルタ列方向に延在する対角線と色
フィルタ行方向に延在する対角線とを有する菱形を呈す
る。色フィルタ列方向は光電変換素子列方向と平行であ
り、色フィルタ行方向は光電変換素子行方向と平行であ
る。

【０２６６】なお、第１色フィルタ列ＦＣ１１を構成す
る緑色フィルタＧ１と、第３色フィルタ列ＦＣ１３を構
成する緑色フィルタＧ２とは、参照符号を便宜的に変え
ただけであり、両者は同じ材料によって形成されてい
る。

【０２６７】上述した構成を有するＣＣＤイメージセン
サ１０ｂでは、例えば８相の垂直駆動信号φＶ１〜φＶ
８によって各垂直電荷転送素子２０を駆動することによ
り、１／２間引き走査の下に電荷の垂直加算を行うこと
が可能である。このときの配線は、例えば図４に示した
ＣＣＤイメージセンサ１０ａでの配線例と同様である。
この配線を図２１に併記する。また、図２１には、制御
信号φＬＭをＣＣＤラインメモリ部４０に供給するため
の配線も併記してある。

【０２６８】１／２間引き走査の下に電荷の垂直加算を
行うときには、例えば、垂直駆動信号φＶ５とφＶ４と
に第１の読出パルスが重畳され、垂直駆動信号φＶ１と
φＶ８とに第２の読出パルスが重畳される。

【０２６９】まず、第１の読出パルスが供給されて、図
２１での水平電荷転送素子４５側から数えて（５＋４
ｙ）番目と（６＋４ｙ）番目とに相当する各光電変換素
子行中の光電変換素子１５の各々から、対応する垂直電
荷転送素子２０へ電荷が読み出される。

【０２７０】次いで、これらの電荷が４垂直電荷転送段
分下流側に転送される。その結果、図２１での左から数
えて奇数列に当たる光電変換素子列に対応する垂直電荷
転送素子２０の各々においては、垂直駆動信号φＶ１が
供給される第１垂直転送電極３１ａを含んで構成される
垂直電荷転送段の各々に、電荷が分布する。一方、図２
１での左から数えて偶数列に当たる光電変換素子列に対
応する垂直電荷転送素子２０の各々においては、垂直駆
動信号φＶ８が供給される第１垂直転送電極３２ａを含
んで構成される垂直電荷転送段の各々に、電荷が分布す
る。

【０２７１】この後、第２の読出パルスが供給されて、
図２１での水平電荷転送素子４５側から数えて（１＋４
ｙ）番目と（２＋４ｙ）番目とに相当する各光電変換素
子行中の光電変換素子１５の各々から、対応する垂直電
荷転送素子２０へ電荷が読み出される。

【０２７２】第２の読出パルスによって読み出された電
荷は、図２１での左から数えて奇数列に当たる光電変換
素子列に対応する垂直電荷転送素子２０の各々において
は、垂直駆動信号φＶ１が供給される第１垂直転送電極
３１ａを含んで構成される垂直電荷転送段の各々に、電
荷が分布する。一方、図２１での左から数えて偶数列に
当たる光電変換素子列に対応する垂直電荷転送素子２０
の各々においては、垂直駆動信号φＶ８が供給される第
１垂直転送電極３２ａを含んで構成される垂直電荷転送
段の各々に、電荷が分布する。これらの垂直電荷転送段
には、上述のように、第１の読出パルスによって読み出
された電荷が既に分布している。したがって、これらの
垂直電荷転送段の各々において、２つの電荷が加算（混
合）される。

【０２７３】各垂直電荷転送素子２０内で加算（垂直加
算）された電荷の各々は、その後さらに下流へ転送され
て、ＣＣＤラインメモリ部４０を構成する転送制御段４
０ａに達する。このとき、ＣＣＤラインメモリ部４０に
は、全ての種類の電荷、すなわち、電荷ｇ１、電荷ｒ、
電荷ｇ２および電荷が図２１での左端の転送制御段４０
ａからこの順番で繰り返し分布する。

【０２７４】したがって、この後は第１の実施例による
ＣＣＤイメージセンサ１０ａでの電荷の水平加算の場合
と同様にしてＣＣＤラインメモリ部４０および水平電荷
転送素子４５を駆動させることにより、所望の電荷を水
平加算することができる。

【０２７５】その結果、第２の実施例によるＣＣＤイメ
ージセンサ１０ｂを備えたＣＣＤ撮像システム１００に
おいても、第１の実施例によるＣＣＤイメージセンサ１
０ａを備えたＣＣＤ撮像システム１００について既に説
明した利点と同様の利点が得られる。

【０２７６】一方、ＣＣＤ撮像システム１００の撮像モ
ードが静止画記録モードのときには、例えば１フレーム
が２つのフィールドに分類される。第１のフィールド
は、例えば、垂直駆動信号φＶ１が供給される垂直転送
電極３１ａの上流側に隣接する光電変換素子行と、垂直
駆動信号φＶ８が供給される垂直転送電極３２ａの上流
側に隣接する光電変換素子行と、垂直駆動信号φＶ５が
供給される垂直転送電極３１ａの上流側に隣接する光電
変換素子行と、垂直駆動信号φＶ４が供給される垂直転
送電極３２ａの上流側に隣接する光電変換素子行とによ
って構成される。第２のフィールドは、垂直駆動信号φ
Ｖ７が供給される垂直転送電極３１ａの上流側に隣接す
る光電変換素子行と、垂直駆動信号φＶ６が供給される
垂直転送電極３２ａの上流側に隣接する光電変換素子行
と、垂直駆動信号φＶ３が供給される垂直転送電極３１
ａの上流側に隣接する光電変換素子行と、垂直駆動信号
φＶ２が供給される垂直転送電極３２ａの上流側に隣接
する光電変換素子行とによって構成される。

【０２７７】第１のフィールドを構成する光電変換素子
の各々から各垂直電荷転送路２０へ電荷を読み出す際に
は、垂直駆動信号φＶ１、φＶ８、φＶ５およびφＶ４
に読出パルスがほぼ同じタイミングで重畳される。第２
のフィールドを構成する光電変換素子の各々から各垂直
電荷転送路２０へ電荷を読み出す際には、垂直駆動信号
φＶ７、φＶ６、φＶ３およびφＶ２に読出パルスがほ
ぼ同じタイミングで重畳される。

【０２７８】光電変換素子１５からの電荷の読み出しお
よびその転送は、フィールド単位で行われる。相隣る２
つの光電変換素子行から対応する垂直電荷転送路２０へ
読み出された電荷の各々は、同じタイミングでＣＣＤラ
インメモリ部４０まで転送される。

【０２７９】第１の実施例によるＣＣＤイメージセンサ
１０ａを用いたＣＣＤ撮像システムにおける静止画記録
モードでの動作と同様に、各垂直電荷転送チャネル２０
ａが例えば２つのグループに分けられる。そして、これ
らのグループ毎に異なるタイミングで、ＣＣＤラインメ
モリ部４０から水平電荷転送素子４５へ電荷が転送され
る。１つのグループから受け取った電荷の各々を水平電
荷転送素子４５が出力部６０へ転送し終えた後に、他の
グループから水平電荷転送素子４５へ電荷が転送され
る。

【０２８０】次に、図１に示したＣＣＤイメージセンサ
１０に係る第３の実施例によるＣＣＤイメージセンサに
ついて説明する。

【０２８１】図２３（Ａ）は、第３の実施例によるＣＣ
Ｄイメージセンサ１０ｃの模式図である。

【０２８２】ＣＣＤイメージセンサ１０ｃは、下記(1)
〜(2) の点で、図４に示したＣＣＤイメージセンサ１０
ａと異なる。 (1) 色フィルタアレイにおける色フィルタの配列パター
ンが、いわゆるＧストライプＲＢ市松型である。Ｇスト
ライプＲＢ市松型の色フィルタアレイにおいては、緑色
フィルタのみによって構成される色フィルタ列と、赤色
および青色の各色フィルタが交互に繰り返し配列されて
いる色フィルタ列とが、交互に繰り返し配置されてい
る。 (2) 水平電荷転送素子４５が、水平駆動信号φＨ１〜φ
Ｈ４によって駆動される。個々の水平駆動信号は、３つ
おきに選択された各水平電荷転送段に供給される。図２
３（Ａ）での左から数えて１、２、３、４番目の垂直電
荷転送チャネル２０ａの各々は、それぞれ、水平駆動信
号φＨ１、φＨ２、φＨ３、φＨ４の供給を受ける。各
補助水平電荷転送段は、図２３（Ａ）での左のものから
順番に、水平駆動信号φＨ２、φＨ３、φＨ４の供給を
受ける。

【０２８３】これら(1) 〜(2) の相違点を除けば、ＣＣ
Ｄイメージセンサ１０ｃは図４に示したＣＣＤイメージ
センサ１０ａと同様の構成を有する。このため、図２３
（Ａ）においては、ＣＣＤラインメモリ部４０よりも上
流側については垂直電荷転送チャネル２０ａのみを図示
している。

【０２８４】図２３（Ａ）で用いている参照符号および
記号は、図４または図５で用いた参照符号または記号に
よって示される構成要素と機能上同種のものを示してい
る。したがって、これらの参照符号または記号によって
示される構成要素についてはその説明を省略する。

【０２８５】ＣＣＤイメージセンサ１０ｃにおいては、
水平駆動信号φＨ１〜φＨ４および制御信号φＬＭの波
形を適宜選定することにより、電荷の水平加算を行うこ
とができる。

【０２８６】図２３（Ｂ）は、ＣＣＤラインメモリ部４
０（転送制御段４０ａ）から水平電荷転送素子４５へ電
荷を転送した時刻Ｔ１から、電荷の加算を行った時刻Ｔ
５までの期間での、電荷の分布状態の推移を示す。

【０２８７】時刻Ｔ１において、第２グループＧｐ２に
含まれる各垂直電荷転送チャネル２０ａから水平電荷転
送素子４５へ電荷ｇ２またはｒが転送される。これらの
電荷は、水平駆動信号φＨ３またはφＨ４が供給される
水平電荷転送段４５ａに分布する。

【０２８８】次いで、時刻Ｔ２において、水平電荷転送
素子４５内の各電荷ｇ２を、１水平電荷転送段４５ａ
分、下流側に転送する。時刻Ｔ３において、水平電荷転
送素子４５内の各電荷ｇ２、ｒを、１水平電荷転送段４
５ａ分、下流側に転送する。さらに、時刻Ｔ４におい
て、水平電荷転送素子４５内の各電荷ｒを、１水平電荷
転送段４５ａ分、下流側に転送する。

【０２８９】水平駆動信号φＨ１が供給される水平電荷
転送段４５ａの各々に、電荷ｇ２が分布する。水平駆動
信号φＨ２が供給される水平電荷転送段４５ａの各々
に、電荷ｒが分布する。

【０２９０】時刻Ｔ５において、第１グループＧｐ１に
含まれる垂直電荷転送チャネル２０ａの各々から水平電
荷転送素子４５へ電荷を転送する。水平駆動信号φＨ１
が供給される水平電荷転送段４５ａの各々に電荷ｇ１が
転送され、水平駆動信号φＨ２が供給される水平電荷転
送段４５ａの各々に電荷ｒが転送される。

【０２９１】水平駆動信号φＨ１が供給される水平電荷
転送段４５ａの各々において、２つの電荷ｇ１、ｇ２が
加算される。水平駆動信号φＨ２が供給される水平電荷
転送段４５ａの各々において、２つの電荷ｒが加算され
る。

【０２９２】この後、加算された電荷ｇ１−ｇ２の各々
を１水平電荷転送段４５ａ分、下流側に転送する。加算
された電荷ｇ１−ｇ２と、加算された電荷ｒ−ｒとが、
１水平電荷転送段４５ａおきに分布する。

【０２９３】この後は、水平駆動信号φＨ１とφＨ３と
を１組とし、水平駆動信号φＨ２とφＨ４とを他の１組
として、これらの組毎にローレベルＬからハイレベルＨ
へ、また、ハイレベルＨからローレベルＬへと繰返しレ
ベルを変化させる。このとき、水平駆動信号φＨ１、φ
Ｈ３の位相を、水平駆動信号φＨ２、φＨ４の位相と逆
にする。

【０２９４】水平電荷転送素子４５内の電荷ｇ１−ｇ
２、ｒ−ｒの各々が、互いに同期しつつ出力部６０へ向
けて転送される。

【０２９５】このようにして水平電荷転送素子４５を駆
動させることができるＣＣＤイメージセンサ１０ｃは、
第１の実施例によるＣＣＤイメージセンサ１０ａと同様
の効果を奏する。

【０２９６】以上、実施例によるＣＣＤ撮像システムな
らびにＣＣＤイメージセンサおよびその駆動方法につい
て説明したが、本発明は上述した実施例に限定されるも
のではない。種々の変更、改良、組み合わせ等が可能で
ある。

【０２９７】例えば、実施例によるＣＣＤイメージセン
サの各々では、各水平転送電極を電圧供給線に接続する
前の段階での数で、１つの水平電荷転送段当たり第１〜
第２水平転送電極を１個ずつ配置した。しかしながら、
水平電荷転送チャネルの構造は変えずに、各水平転送電
極を電圧供給線に接続する前の段階での水平転送電極の
数を、１つの水平電荷転送段当たり１個にすることもで
きる。この場合、第１および第２水平転送電極がそれぞ
れ覆っていた領域が、１個の水平転送電極で覆われる。
補助水平電荷転送段についても同様である。

【０２９８】また、水平電荷転送素子は、１本のｎ型チ
ャネルにｎ⁺ 型不純物添加領域とｎ型不純物添加領域と
を所定のパターンで繰り返し形成し、このｎ型チャネル
上に膜厚がほぼ一定の電気的絶縁膜を介して所定数の転
送電極を形成したタイプの電荷転送素子によって構成す
ることもできる。

【０２９９】このとき、各水平転送電極を電圧供給線に
接続する前の段階での数で、個々のｎ⁺ 型不純物添加領
域の上方に電気的絶縁膜を介して１個ずつ水平転送電極
が配置され、個々のｎ型不純物添加領域の上方にも電気
的絶縁膜を介して１個ずつ水平転送電極が配置される。
あるいは、１つのｎ⁺ 型不純物添加領域とその直ぐ上流
側の１つのｎ型不純物添加領域とによって構成される１
組の不純物添加領域に１個ずつ、この組を構成する不純
物添加領域の両方を平面視上覆う水平転送電極が電気絶
縁膜を介して配置される。また、上記のｎ⁺ 型不純物添
加領域に代えてｎ型不純物添加領域を形成し、上記のｎ
型不純物添加領域に代えてｎ型不純物添加領域とその上
に形成されたｐ^- 型不純物添加領域とによって構成さ
れる領域を形成してもよい。

【０３００】ｎ型不純物の濃度がほぼ一定である１本の
ｎ型チャネルの上に、膜厚が相対的に厚い領域（以下、
この領域を「厚肉領域」という。）と相対的に薄い領域
（以下、この領域を「薄肉領域」という。）とを所定の
パターンで繰り返し配置した電気的絶縁膜を形成し、こ
の電気的絶縁膜上に所定数の転送電極を形成したタイプ
の電荷転送素子によって水平電荷転送素子を構成するこ
ともできる。

【０３０１】このとき、各水平転送電極を電圧供給線に
接続する前の段階での数で、厚肉領域および薄肉領域そ
れぞれの上に１個ずつ、水平転送電極が形成される。あ
るいは、１つの厚肉領域とその直ぐ上流側の１つの薄肉
領域とによって構成される１組の領域に１個ずつ、この
組を構成する厚肉領域および薄肉領域の両方を平面視上
覆う水平転送電極が電気絶縁膜を介して配置される。

【０３０２】さらには、ｎ型不純物の濃度がほぼ一定で
ある１本のｎ型チャネルの上に、膜厚がほぼ一定の電気
的絶縁膜を形成し、この電気的絶縁膜上に所定数の転送
電極を形成したタイプの電荷転送素子によって水平電荷
転送素子を構成することもできる。

【０３０３】このとき、個々の水平転送電極に相対的に
高いレベルの電圧を印加することにより、この水平転送
電極の下に位置するｎ型チャネルの一領域にポテンシャ
ル・ウェル領域を形成することができる。個々の水平転
送電極に相対的に低いレベルの電圧を印加することによ
り、この水平転送電極の下に位置するｎ型チャネルの一
領域にポテンシャル・バリア領域を形成することができ
る。

【０３０４】いずれのタイプの電荷転送素子を水平電荷
転送素子として利用する場合でも、１つの垂直電荷転送
素子に対応して１つの水平電荷転送段が形成される。個
々の水平電荷転送段は、唯１つのポテンシャル・バリア
領域と、唯１つのポテンシャル・ウェル領域とを有す
る。垂直電荷転送素子に対応する各水平電荷転送段は、
互いに隣接しつつ一列に配置される。

【０３０５】水平電荷転送素子における水平転送電極の
各々は、これらの水平転送電極を電圧供給線に接続した
後の段階での数を基準にしてみたときに、複数の群に分
けることができる。１つの群は、光電変換素子行方向に
連続するｍ個（ｍは３以上の整数を表す。）の水平転送
電極によって構成され、１つの群を構成するｍ個の水平
転送電極の各々は、互いに異なる電圧供給線に接続され
ている。ｍ個を周期とする水平転送電極の各々は、同一
の電圧供給線に接続されている。ｍの値は、例えば３、
４、６、７、８等、水平電荷転送素子の駆動方法等に応
じて適宜選定可能である。

【０３０６】水平電荷転送素子の駆動方法は、６〜８相
駆動に限定されるものではない。目的とする水平加算の
態様に応じて、３相以上の所望相数で駆動させることが
可能である。

【０３０７】水平加算は、２つの電荷を加算するものに
限らず、３つの電荷を加算するものであってもよいし、
４つ以上の所望数の電荷を加算するものであってもよ
い。水平電荷転送素子から出力部へ電荷を転送する段階
で、加算された電荷の数が異なる複数種の電荷が水平電
荷転送素子内に分布していてもよい。

【０３０８】３つの電荷を水平加算する場合には、垂直
電荷転送チャネルの各々が３つのグループに分けられ、
グループ毎に異なるタイミングで、ＣＣＤラインメモリ
部から水平電荷転送素子へ電荷が転送される。４つの電
荷を水平加算する場合には、垂直電荷転送チャネルの各
々が４つのグループに分けられ、グループ毎に異なるタ
イミングで、ＣＣＤラインメモリ部から水平電荷転送素
子へ電荷が転送される。

【０３０９】同じグループに属するサブグループ同士が
互いに隣り合っていたのでは、電荷を転送するために必
要となる補助水平電荷転送段の数が増大する。また、水
平電荷転送素子内での電荷転送や水平加算が困難にな
る。

【０３１０】カラー撮像を行う場合、１つのグループを
構成するサブグループの各々は、フルカラー情報を得る
うえで必要となる種類数の電荷、例えば電荷ｇ、電荷ｒ
および電荷ｂの３種類を転送する３〜４本程度の垂直電
荷転送チャネルによって構成される。白黒撮像の場合に
は、１本の垂直電荷転送チャネルによって１つのサブグ
ループを構成することも可能である。

【０３１１】モニター表示される画像の解像度が水平加
算に起因して低下するの抑制するうえからは、光電変換
素子行方向にできるだけ近接している同種の電荷を水平
加算することが好ましい。

【０３１２】水平電荷転送素子に補助水平電荷転送段を
設けるか否かは、適宜選択可能である。

【０３１３】ＣＣＤラインメモリ部の構成も、水平電荷
転送素子と同様に、適宜変更可能である。１つのポテン
シャル・バリア領域と１つのポテンシャル・ウェル領域
とを有する転送制御段を形成することができる構成であ
れば、基本的によい。

【０３１４】垂直電荷転送素子は、補助転送電極を含め
ずに構成することもできる。垂直電荷転送素子の駆動方
法は、１／２間引き走査やインターレース走査に基づく
駆動方法に限定されるものではない。素子の構造、撮像
モード、垂直加算の態様等に応じて、１／８間引き走
査、１／１６間引き走査、プログレッシブ走査等、適宜
選定可能である。電荷の垂直加算は、必ずしも必須の要
件ではない。

【０３１５】カラー撮像用のＣＣＤイメージセンサで
は、光遮蔽膜を設けることが好ましい。カラー撮像用の
単板式ＣＣＤイメージセンサでは、色フィルタアレイが
設けられる。マイクロレンズアレイは省略することも可
能であるが、設けた方が好ましい。

【０３１６】白黒撮像用のＣＣＤイメージセンサでは、
光遮蔽膜およびマイクロレンズアレイを省略することが
できる。色フィルタアレイを設けることは必須の要件で
はないが、必要に応じて単色の色フィルタアレイを設け
てもよい。

【０３１７】カラー撮像用の単板式ＣＣＤイメージセン
サに設けられる色フィルタアレイは、図３や図２２に示
した配列パターンを有するものに限定されるものではな
い。また、原色型の色フィルタアレイに限定されるもの
ではなく、補色型の色フィルタアレイであってもよい。

【０３１８】原色型の色フィルタアレイにおける色フィ
ルタの配列パターンとしては、ベイヤー型、インターラ
イン型、ＧストライプＲＢ市松型、ＧストライプＲＢ完
全市松型、ストライプ型、斜めストライプ型等と呼ばれ
る配列パターンが知られている。これらの配列パターン
を平面上で４５°程度回転させれば、多数個の光電変換
素子が画素ずらし配置されたＣＣＤイメージセンサに適
用することが可能な原色型の色フィルタアレイを得るこ
とができる。

【０３１９】補色型の色フィルタアレイにおける色フィ
ルタの配列パターンとしては、フィールド色差順次型、
フレーム色差順次型、ＭＯＳ型、改良ＭＯＳ型、フレー
ムインタリーブ型、フィールドインタリーブ型、ストラ
イプ型等と呼ばれる配列パターンが知られている。これ
らの配列パターンを平面上で４５°程度回転させれば、
多数個の光電変換素子が画素ずらし配置されたＣＣＤイ
メージセンサに適用することが可能な補色型の色フィル
タアレイを得ることができる。

【０３２０】原色型および補色型のいずれの型の色フィ
ルタアレイを設ける場合でも、色フィルタの配列パター
ンは、次の要件を満たすことが好ましい。すなわち、フ
ルカラー情報を得るうえで必要となる種類数の電荷、例
えば電荷ｇ、電荷ｒおよび電荷ｂの３種類の電荷を、同
じタイミングで、かつ、光電変換素子行方向に一定の繰
り返しパターンの下に揃えて、ＣＣＤラインメモリ部に
転送することができる。

【０３２１】ＣＣＤイメージセンサは、インターライン
転送型に限らず、フルフレーム型、フレーム転送型、フ
レームインターライン転送型、全画素読出型等であって
もよい。

【０３２２】その他、種々の変更、改良、組み合わせ等
が可能であることは当業者に自明であろう。

【０３２３】

【発明の効果】以上説明したように、本発明によれば、
垂直電荷転送素子内および水平電荷転送素子内の両方で
所望の電荷を容易に加算することができるＣＣＤイメー
ジセンサが提供される。このＣＣＤイメージセンサを用
いたＣＣＤ撮像システムでは、垂直画素数および水平画
素数の両方が間引かれた画像データを得ることができる
ので、良好な再生画像を得ることが容易になる。

【図面の簡単な説明】

【図１】実施例によるＣＣＤ撮像システムの概略を示す
ブロック図である。

【図２】第１の実施例によるＣＣＤイメージセンサにお
ける光電変換素子とその周辺を概略的に示す断面図であ
る。

【図３】第１の実施例によるＣＣＤイメージセンサが備
えている色フィルタアレイの一部を示す平面図である。

【図４】第１の実施例によるＣＣＤイメージセンサを概
略的に示す部分平面図である。

【図５】第１の実施例によるＣＣＤイメージセンサのＣ
ＣＤラインメモリ部から水平電荷転送素子にかけての領
域を拡大して示す概略図である。

【図６】図６（Ａ）は、図５に示したＢ−Ｂ線に沿った
断面の概略図であり、図６（Ｂ）は、図５に示したＣ−
Ｃ線に沿った断面の概略図である。

【図７】水平電荷転送素子内で電荷の水平加算を行う際
になされる垂直電荷転送チャネルのグループ分けの１つ
の仕様を示す部分平面図である。

【図８】第１の実施例によるＣＣＤイメージセンサのＣ
ＣＤラインメモリ部および水平電荷転送素子をそれぞれ
駆動させる際の制御信号φＬＭおよび水平駆動信号φＨ
１〜φＨ８の波形の一例を示すタイミングチャートであ
る。

【図９】図９（Ａ）および図９（Ｂ）は、第１の実施例
によるＣＣＤイメージセンサにおいてＣＣＤラインメモ
リ部から水平電荷転送素子へ電荷を転送する際の原理を
模式的に示すポテンシャル図である。

【図１０】図１０（Ａ）〜図１０（Ｂ）は、図８に示し
た時刻ｔ１〜ｔ２での電荷の分布の様子を示す模式図で
ある。

【図１１】図１１（Ａ）〜図１１（Ｂ）は、図８に示し
た時刻ｔ３〜ｔ４での電荷の分布の様子を示す模式図で
ある。

【図１２】図１２（Ａ）〜図１２（Ｂ）は、図８に示し
た時刻ｔ５〜ｔ６での電荷の分布の様子を示す模式図で
ある。

【図１３】図１３（Ａ）〜図１３（Ｂ）は、図８に示し
た時刻ｔ７〜ｔ８での電荷の分布の様子を示す模式図で
ある。

【図１４】図１４（Ａ）〜図１４（Ｂ）は、図８に示し
た時刻ｔ９〜ｔ１０での電荷の分布の様子を示す模式図
である。

【図１５】図１５（Ａ）〜図１５（Ｂ）は、図８に示し
た時刻ｔ１１〜ｔ１２での電荷の分布の様子を示す模式
図である。

【図１６】第１の実施例によるＣＣＤイメージセンサの
ＣＣＤラインメモリ部および水平電荷転送素子をそれぞ
れ駆動させる際の制御信号φＬＭおよび水平駆動信号φ
Ｈ１〜φＨ８の波形の他の一例を示すタイミングチャー
トである。

【図１７】水平電荷転送素子内で電荷の水平加算を行う
際になされる垂直電荷転送チャネルのグループ分けの他
の仕様を示す部分平面図である。

【図１８】図１８（Ａ）〜図１５（Ｂ）は、図１６に示
した時刻Ｔ１〜Ｔ２での電荷の分布の様子を示す模式図
である。

【図１９】図１９（Ａ）〜図１９（Ｂ）は、図１６に示
した時刻Ｔ３、Ｔ５での電荷の分布の様子を示す模式図
である。

【図２０】図２０（Ａ）〜図２０（Ｂ）は、図１６に示
した時刻Ｔ７、Ｔ１０での電荷の分布の様子を示す模式
図である。

【図２１】第２の実施例によるＣＣＤイメージセンサに
おける光電変換素子、垂直電荷転送素子、ＣＣＤライン
メモリ部、水平電荷転送素子および出力部の平面配置を
概略的に示す部分平面図である。

【図２２】第２の実施例によるＣＣＤイメージセンサが
備えている色フィルタアレイの一部を示す平面図であ
る。

【図２３】図２３（Ａ）は第３の実施例によるＣＣＤイ
メージセンサの模式図であり、図２３（Ｂ）は図２３
（Ａ）に示したＣＣＤイメージセンサにおける水平電荷
転送素子内での電荷の分布状態の経時変化を示す模式図
である。

【符号の説明】

１０、１０ａ、１０ｂ、１０ｃ…ＣＣＤイメージセン
サ、 １１…半導体基板、 １５…光電変換素子、 １
６…光電変換素子領域、 ２０…垂直電荷転送素子、
２０ａ…垂直電荷転送チャネル、 ２１…読出ゲート、
２１ａ…読出ゲート用チャネル領域、 ３１、３１ａ
…第１垂直転送電極、 ３２、３２ａ…第２垂直転送電
極、 ４０…ＣＣＤラインメモリ部、 ４０ａ…転送制
御段、 ４１…第１転送制御電極、 ４２…第２転送制
御電極、 ４５…水平電荷転送素子、 ４５ａ…水平電
荷転送段、 ４６…水平電荷転送チャネル、 ４７…第
１水平転送電極、 ４８…第２水平転送電極、 ５５、
５５ａ…色フィルタアレイ、６０…出力部、 ６５…駆
動回路、 ７０…映像信号処理回路、 ８０…表示部、
１００…ＣＣＤ撮像システム。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA10 CA04 CA20 CB14 DA03 DA13 DA28 DB05 FA02 FA06 FA38 FA43 GB11 GC08 GC14 GC15 GD04 5C024 AX01 CX03 CX41 DX01 EX52 GX02 GX04 GY01 GY05 GY06 GY16 GZ26 GZ27 GZ28 JX21 JX27

Claims (16)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の一表面に形成された第１導電型のＮ個
   の第１電荷転送チャネル領域と、 前記半導体基板に形成されて前記第１電荷転送チャネル
   領域の各々に電気的に接続される第１導電型の第２電荷
   転送チャネルを含む電荷転送素子であって、前記第１電
   荷転送チャネル領域の各々に少なくとも１つずつ対応し
   て前記第２電荷転送チャネル上に電気的絶縁膜を介して
   形成された少なくともＮ個の転送電極を備え、該Ｎ個の
   転送電極は、連続したｍ個（ｍは３以上の整数を表
   す。）を１群とした複数群によって構成され、前記ｍ個
   の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表
   す。）はそれぞれ電気的に独立な電圧供給線に接続さ
   れ、ｍ個を周期とする各転送電極が同一の電圧供給線に
   接続されている電荷転送素子と、を備えた電荷転送装
   置。
2. 【請求項２】 前記電荷転送素子が、前記第１電荷転送
   チャネル領域の各々に１つずつ対応しながら一列に配置
   される複数の電荷転送段を形成することができる構成を
   有し、 前記電荷転送段の各々は、唯１つの第１ポテンシャル・
   バリア領域と、唯１つの第１ポテンシャル・ウェル領域
   とを有する請求項１に記載の電荷転送装置。
3. 【請求項３】 さらに、前記第１電荷転送チャネル領域
   の各々と前記電荷転送素子との接続領域に少なくとも１
   つずつ電荷転送段を形成することができる構成を有し、 前記接続領域に形成される電荷転送段の各々が、１つの
   第２ポテンシャル・バリア領域と、該第２ポテンシャル
   ・バリア領域の前記第２電荷転送チャネル側に形成され
   た１つの第２ポテンシャル・ウェル領域とを有する請求
   項１または請求項２に記載の電荷転送装置。
4. 【請求項４】 半導体基板と、 前記半導体基板の一表面に形成された第１導電型の複数
   の第１電荷転送チャネル領域と、 前記半導体基板に形成されて前記第１電荷転送チャネル
   領域の各々に電気的に接続される第１導電型の第２電荷
   転送チャネルを含む電荷転送素子であって、前記第１電
   荷転送チャネル領域の各々に１つずつ対応しながら一列
   に配置される複数の電荷転送段を形成することができる
   構成を有し、前記電荷転送段の各々が、唯１つの第１ポ
   テンシャル・バリア領域と、唯１つの第１ポテンシャル
   ・ウェル領域とを有する電荷転送素子とを備えた電荷転
   送装置。
5. 【請求項５】 前記第１ポテンシャル・バリア領域での
   実効不純物濃度が前記第１ポテンシャル・ウェル領域で
   の実効不純物濃度よりも低い請求項４に記載の電荷転送
   装置。
6. 【請求項６】 さらに、前記第１電荷転送チャネル領域
   の各々と前記電荷転送素子との接続領域に少なくとも１
   つずつ電荷転送段を形成することができる構成を有し、 前記接続領域に形成される電荷転送段の各々が、１つの
   第２ポテンシャル・バリア領域と、該第２ポテンシャル
   ・バリア領域の前記第２電荷転送チャネル側に形成され
   た１つの第２ポテンシャル・ウェル領域とを有する請求
   項４または請求項５に記載の電荷転送装置。
7. 【請求項７】 (i) 半導体基板と、(ii)前記半導体基板
   の一表面に形成された第１導電型のＮ個の第１電荷転送
   チャネル領域と、(iii) 前記半導体基板に形成されて前
   記第１電荷転送チャネル領域の各々に電気的に接続され
   る第１導電型の第２電荷転送チャネルを含む電荷転送素
   子であって、前記第１電荷転送チャネル領域の各々に少
   なくとも１つずつ対応して前記第２電荷転送チャネル上
   に電気的絶縁膜を介して形成された少なくともＮ個の転
   送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍ
   は３以上の整数を表す。）を１群とした複数群によって
   構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以
   下の正の整数を表す。）はそれぞれ電気的に独立な電圧
   供給線に接続され、ｍ個を周期とする各転送電極が同一
   の電圧供給線に接続されている電荷転送素子と、を備え
   た電荷転送装置の駆動方法であって、 前記Ｎ個の第１電荷転送チャネル領域の一部から選択的
   に前記電荷転送素子へ電荷を転送する工程と、 前記電荷転送素子へ転送された電荷の少なくとも一部
   を、該電荷転送素子内で下流側に転送する工程と、 前記電荷転送素子内で転送された電荷の少なくとも一部
   に対し、前記第１電荷転送チャネル領域から電荷を加算
   する工程とを含み、 前記加算によって、前記第１電荷転送チャネル領域ｍ個
   当たりｍ／２個以下の電荷を前記電荷転送素子内に分布
   させる電荷転送装置の駆動方法。
8. 【請求項８】 (i) 半導体基板と、(ii)前記半導体基板
   の一表面に形成された第１導電型のＮ個の第１電荷転送
   チャネル領域と、(iii) 前記半導体基板に形成されて前
   記第１電荷転送チャネル領域の各々に電気的に接続され
   る第１導電型の第２電荷転送チャネルを含む電荷転送素
   子であって、前記第１電荷転送チャネル領域の各々に少
   なくとも１つずつ対応して前記第２電荷転送チャネル上
   に電気的絶縁膜を介して形成された少なくともＮ個の転
   送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍ
   は３以上の整数を表す。）を１群とした複数群によって
   構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以
   下の正の整数を表す。）はそれぞれ電気的に独立な電圧
   供給線に接続され、ｍ個を周期とする各転送電極が同一
   の電圧供給線に接続されている電荷転送素子と、を備え
   た電荷転送装置の駆動方法であって、 前記Ｎ個の第１電荷転送チャネル領域をＸ個（Ｘは２以
   上の整数を表す。）のグループに分け、そのうちの第１
   グループに属する第１電荷転送チャネル領域の各々から
   前記電荷転送素子へ電荷を転送し、さらに該電荷転送素
   子内を転送させて外部に出力する工程と、 他の１つのグループに属する第１電荷転送チャネル領域
   の各々から前記電荷転送素子へ電荷を転送し、さらに該
   電荷転送素子内を転送させて外部に出力する工程とを含
   み、 前記Ｘ個のグループ毎に、第１電荷転送チャネル領域の
   各々から前記電荷転送素子へ電荷を転送し、さらに該電
   荷転送素子内を転送させて外部に出力する電荷転送装置
   の駆動方法。
9. 【請求項９】 半導体基板と、 前記半導体基板の一表面に複数行、複数列に亘って行列
   状に形成された多数個の光電変換素子と、 光電変換素子列の各々に１個ずつ、該光電変換素子列に
   沿って延在するように前記半導体基板に形成された複数
   個の垂直電荷転送素子と、 前記垂直電荷転送素子それぞれの下流に電荷転送段を少
   なくとも１つずつ形成することができるＣＣＤラインメ
   モリ部であって、前記電荷転送段の各々が、対応する垂
   直電荷転送素子に続く第１導電型の第１電荷転送チャネ
   ル領域を含むＣＣＤラインメモリ部と、 前記半導体基板に形成されて前記第１電荷転送チャネル
   領域の各々に電気的に接続される第１導電型の水平電荷
   転送チャネル、および、該水平電荷転送チャネルの上方
   に電気的絶縁膜を介して形成された複数個の水平転送電
   極を有する水平電荷転送素子とを備えたＣＣＤイメージ
   センサ。
10. 【請求項１０】 前記水平電荷転送素子が、前記第１電
    荷転送チャネル領域の各々に少なくとも１つずつ対応し
    て形成された少なくともＮ個の水平転送電極を備え、該
    Ｎ個の水平転送電極は、連続したｍ個（ｍは３以上の整
    数を表す。）を１群とした複数群によって構成され、前
    記ｍ個の水平転送電極のうちのｎ個（ｎはｍ以下の正の
    整数を表す。）はそれぞれ電気的に独立な電圧供給線に
    接続され、ｍ個を周期とする各水平転送電極が同一の電
    圧供給線に接続されている請求項９に記載のＣＣＤイメ
    ージセンサ。
11. 【請求項１１】 前記水平電荷転送素子が、前記第１電
    荷転送チャネル領域の各々に１つずつ対応しながら一列
    に配置される複数の水平電荷転送段を形成することがで
    きる構成を有し、 前記水平電荷転送段の各々は、唯１つの第１ポテンシャ
    ル・バリア領域と、唯１つの第１ポテンシャル・ウェル
    領域とを有する請求項９または請求項１０に記載のＣＣ
    Ｄイメージセンサ。
12. 【請求項１２】 前記ＣＣＤラインメモリ部が、１つの
    第２ポテンシャル・バリア領域と、該第２ポテンシャル
    ・バリア領域の前記第２電荷転送チャネル側に形成され
    た１つの第２ポテンシャル・ウェル領域と、前記第２ポ
    テンシャル・バリア領域および前記第２ポテンシャル・
    ウェル領域の上方に配置された転送制御電極とを含む請
    求項９〜請求項１１のいずれか１項に記載のＣＣＤイメ
    ージセンサ。
13. 【請求項１３】 (i) 半導体基板と、(ii)前記半導体基
    板の一表面に複数行、複数列に亘って行列状に形成され
    た多数個の光電変換素子と、(iii) 光電変換素子列の各
    々に１個ずつ、該光電変換素子列に沿って延在するよう
    に前記半導体基板に形成された複数個の垂直電荷転送素
    子と、(iv)前記垂直電荷転送素子それぞれの下流に電荷
    転送段を少なくとも１つずつ形成することができるＣＣ
    Ｄラインメモリ部であって、前記電荷転送段の各々が、
    対応する垂直電荷転送素子に続く第１導電型の第１電荷
    転送チャネル領域を含むＣＣＤラインメモリ部と、(v)
    前記半導体基板に形成されて前記第１電荷転送チャネル
    領域の各々に電気的に接続される第１導電型の水平電荷
    転送チャネル、および、該水平電荷転送チャネルの上方
    に電気的絶縁膜を介して形成された複数個の水平転送電
    極を有する水平電荷転送素子と、を備えたＣＣＤイメー
    ジセンサと、前記ＣＣＤイメージセンサ内または前記Ｃ
    ＣＤイメージセンサ外に配設され、前記水平電荷転送素
    子から出力される電荷を信号電圧に変換することができ
    る出力部と、 前記垂直電荷転送素子の各々、前記ＣＣＤラインメモリ
    部および前記水平電荷転送素子それぞれに供給される駆
    動信号または制御信号を生成することができる駆動回路
    と、 前記出力部で発生した信号電圧に基づいて画像データを
    生成することができる映像信号処理回路とを備えたＣＣ
    Ｄ撮像システム。
14. 【請求項１４】 前記水平電荷転送素子が、前記第１電
    荷転送チャネル領域の各々に少なくとも１個ずつ対応し
    て形成された少なくともＮ個の水平転送電極を備え、該
    Ｎ個の水平転送電極は、連続したｍ個（ｍは３以上の整
    数を表す。）を１群とした複数群によって構成され、前
    記ｍ個の水平転送電極のうちのｎ個（ｎはｍ以下の正の
    整数を表す。）はそれぞれ電気的に独立な電圧供給線に
    接続され、ｍ個を周期とする各水平転送電極が同一の電
    圧供給線に接続されている請求項１３に記載のＣＣＤ撮
    像システム。
15. 【請求項１５】 前記水平電荷転送素子が、前記第１電
    荷転送チャネル領域の各々に１つずつ対応しながら一列
    に配置される複数の水平電荷転送段を形成することがで
    きる構成を有し、 前記水平電荷転送段の各々は、唯１つの第１ポテンシャ
    ル・バリア領域と、唯１つの第１ポテンシャル・ウェル
    領域とを有する請求項１３または請求項１４に記載のＣ
    ＣＤ撮像システム。
16. 【請求項１６】 前記ＣＣＤラインメモリ部が、１つの
    第２ポテンシャル・バリア領域と、該第２ポテンシャル
    ・バリア領域の前記第２電荷転送チャネル側に形成され
    た１つの第２ポテンシャル・ウェル領域と、前記第２ポ
    テンシャル・バリア領域および前記第２ポテンシャル・
    ウェル領域の上方に配置された転送制御電極とを含む請
    求項１３〜請求項１５のいずれか１項に記載のＣＣＤ撮
    像システム。