JP2002539660A - 混合信号出力のノイズシェーピングのための方法および装置 - Google Patents

混合信号出力のノイズシェーピングのための方法および装置

Info

Publication number
JP2002539660A
JP2002539660A JP2000604520A JP2000604520A JP2002539660A JP 2002539660 A JP2002539660 A JP 2002539660A JP 2000604520 A JP2000604520 A JP 2000604520A JP 2000604520 A JP2000604520 A JP 2000604520A JP 2002539660 A JP2002539660 A JP 2002539660A
Authority
JP
Japan
Prior art keywords
signal
amplifier
level
switching
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000604520A
Other languages
English (en)
Inventor
デラノ・ケーリー・エル．
トリパチ・アディア・エス．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tripath Technology Inc
Original Assignee
Tripath Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tripath Technology Inc filed Critical Tripath Technology Inc
Publication of JP2002539660A publication Critical patent/JP2002539660A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 入力信号を処理するための信号処理回路（３００）および方法を開示する。 【解決手段】 回路は、周波数選択回路網（３１２）と、増幅ステージ（３０２，３０４）と、増幅ステージ（３０２，３０４）の出力から周波数選択回路網（３１２）に至る少なくとも１つの連続時間フィードバックパスと、を備える。増幅ステージ（３０２、３０４）は、スイッチング増幅器（３０２）とアナログ増幅器（３０４）とを備える。スイッチング回路（３１４，３１６，３１８）は、入力信号を処理するために、スイッチング増幅器（３０２）とアナログ増幅器（３０４）とを交互に有効にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高忠実度の信号増幅を提供する信号処理技術に関する。本発明は、
特に、ノイズシェーピングと共に混合信号増幅を利用して、歪みの非常に低い出
力信号を生成する技術を提供する。
【０００２】
【従来の技術】
スイッチング増幅器とアナログ増幅器とには、それぞれ好ましい用途がある。
例えば、ワット損に関する利点から、スイッチング増幅器は、出力信号の忠実度
が重要な問題とならない用途に用いられることが多い。すなわち、スイッチング
増幅器は、一般に、かなりのレベルの出力に対しては低いワット損を示すが、通
常、アナログ増幅器の忠実度には及ばない。この一般的な傾向の例外は、カリフ
ォルニア州サンタクララのトライパステクノロジー社の提供するスイッチング増
幅器である。高調波歪みの増大による信号の劣化は、特に、出力信号のスイング
が電源レールに近づいたときに、スイッチング増幅器とアナログ増幅器との双方
で顕著となる。とは言え、レールツーレール動作が可能なアナログ技術もある。
図１のグラフは、代表的なスイッチング増幅器の出力信号のスイングの全高調波
歪みへの影響を示している。
【０００３】 ワット損が低いことの利点は、周知のとおりであり、例えば、ヒートシンクや
電源の小型化、バッテリ消費と動作温度の低減、製品の小型化を含む。これらの
重要な利点により、種々の用途でスイッチング増幅器が広く用いられている。し
かしながら、アナログ増幅器の設計であっても、例えば、低バイアスのＡＢ級増
幅器などの同等のスイッチング増幅器より、かなり低いワット損で、アナログ増
幅器を設計することができる。これは、通常、ゼロ入力時または近ゼロ入力時に
発生する。すなわち、入力信号は殆どまたは全く存在しない状態では、増幅器は
活性化されたまま維持される。これは、ゼロ入力時に、スイッチング増幅器は大
きなスイッチング電圧信号を生成する必要があるのに対し、アナログ増幅器は「
休止」できるからである。このため、アイドルまたは低電力期間がかなり存在す
る用途では、アナログ増幅器を用いることが好ましい。もちろん、そのような用
途において、出力のスイングが或るレベルを超え、アナログ増幅器のワット損が
同等のスイッチング増幅器のワット損を超える場合には、ヒートシンクと電源の
サイズは、一定の電力レベルをサポートできるようなものである必要があり、上
記の利点は実現されない。さらに、低バイアスが用いられる場合、歪みの問題が
悪化する可能性もある。
【０００４】 このジレンマを解決する１つの方法を、図２のブロック図を参照して説明する
。この技術では、入力信号が殆どまたは全く存在しない場合にアナログ増幅器２
０２を用いれば、ゼロ入力電流が低いという利点を活かしている。出力信号のス
イングが或るレベルに達した場合には、スイッチング増幅器２０４を用いれば、
高い出力レベルでのワット損が低いという利点を活かしている。
【０００５】 残念ながら、図２の方法は、かなり低いレベルの歪みしか許容できない高忠実
度の用途では、実現不可能である。これは、アナログ増幅器とスイッチング増幅
器との間の移行によって出力信号が歪むためである。さらに、そのような方法で
は、出力信号のスイングが電源レールに近づくにつれて、スイッチング増幅器の
忠実度が大幅に低下するという問題には対処されない。また、そのような方法で
は、アナログ増幅器の歪みが補正されない。
【０００６】 それゆえ、高忠実度の用途において、歪みのレベルを低く保った状態で、スイ
ッチング増幅器と低電力で信号スイングの大きいアナログ増幅器との双方の利点
を示す信号処理技術の提供が望まれている。
【０００７】
【発明の概要】
本発明は、スイッチングおよびアナログ信号処理技術を一つの処理回路内で組
み合わせることにより、ワット損の低下、ダイナミックレンジの増大、歪みの低
下を、種々の動作モードで実現する方法および装置を提供する。本発明の信号処
理回路は、入力信号のレベルに応じて動作を交替させる出力ステージ内に、スイ
ッチング増幅器とアナログ増幅器との双方を備えている。
【０００８】 信号入力が殆どまたは全くない、すなわち、ゼロ入力状態もしくは近ゼロ入力
状態のときには、アナログ増幅器が有効にされ、この結果、ワット損が低くなる
。これは、アナログ増幅器は、通常、スイッチング増幅器よりもゼロ入力電流が
低いという利点を活かしている。
【０００９】 しかしながら、入力信号が閾値に達すると、アナログ増幅器が無効にされ、ス
イッチング増幅器が有効にされる。これは、回路が或るレベル以上の電力を出力
する期間では、スイッチング増幅器のワット損が同等のアナログ増幅器よりも低
いという利点を活かしている。
【００１０】 具体的な実施形態では、増幅ステージの出力が電源レールに近くなるようなレ
ベルに入力信号のレベルがある場合、スイッチング増幅器が無効にされ、アナロ
グ増幅器が有効にされる。これは、そのような信号レベルでは、アナログ増幅器
の歪みが小さいという特徴を利用している。また、出力トランジスタを通る際の
電圧低下が小さいため、これらの信号レベルでのワット損が、再び同等のスイッ
チング増幅器と同レベルまで低下するという利点も活かされている。このように
、本発明の種々の実施形態は、信号処理回路の種々の動作ステージで、スイッチ
ングおよびアナログ信号処理技術両方の利点を利用している。
【００１１】 具体的な実施形態では、信号処理回路は、対象の帯域から移行歪みを除去する
ノイズシェーピング技術を採用するフィードバックループ内に構成されている。
このため、スイッチング増幅器とアナログ増幅器との間の移行によるスイッチン
グの影響は最小限に抑えられる。より詳細には、信号処理回路の連続時間出力は
、ノイズおよび歪みの補正のためのループ内の周波数選択回路網にフィードバッ
クされる。これにより、スイッチング増幅器とアナログ増幅器とを交互に有効に
する技術は、かなり高い忠実度が要求される用途においても適用可能となる。ま
た、スイッチング増幅器およびアナログ増幅器の動作時の出力信号の忠実度は、
周波数選択回路網と連続時間フィードバックとによるノイズシェーピングのため
、代表的なスイッチング増幅器または代表的な低電力アナログ増幅器よりもかな
り高い。
【００１２】 このように、具体的な実施形態に従って、本発明は、周波数選択回路網と、周
波数選択回路網に結合された増幅ステージと、増幅ステージの出力端子から周波
数選択回路網に至る少なくとも１つの連続時間フィードバックパスと、を備える
信号処理回路を提供する。増幅ステージは、スイッチング増幅器とアナログ増幅
器とを備える。スイッチング回路は、入力信号を処理するために、スイッチング
増幅器とアナログ増幅器とを交互に有効にする。
【００１３】 別の具体的な実施形態に従って、本発明は、周波数選択回路網と、スイッチン
グ増幅器とアナログ増幅器とを有する増幅ステージと、増幅ステージの出力端子
から周波数選択回路網に至る少なくとも１つの連続時間フィードバックパスと、
を備える信号処理回路を用いて入力信号を処理するための方法を提供する。入力
信号は、入力信号レベルを決定するためにモニタリングされる。入力信号に関す
るノイズ特性は、周波数選択回路網と、連続時間フィードバックパスからのフィ
ードバックと、を用いて、シェーピングされる。第１の入力信号レベルでは、入
力信号はアナログ増幅器で処理される。第２の入力信号レベルでは、入力信号は
スイッチング増幅器で処理される。一実施形態では、第１の信号レベルは閾値よ
りも低く、第２の信号レベルは閾値よりも高い。第２の実施形態では、第１の信
号レベルは閾値よりも高く、第２の信号レベルは閾値よりも低い。
【００１４】 さらに別の実施形態に従って、本発明は、スイッチング増幅器とアナログ増幅
器とを有する増幅ステージを含む信号処理回路を用いて、入力信号を処理する方
法を提供する。入力信号は、入力信号レベルを決定するためにモニタリングされ
る。入力信号レベルが第１の閾値よりも低い場合には、入力信号はアナログ増幅
器で処理される。入力信号レベルが第２の閾値を超える場合には、入力信号はア
ナログ増幅器で処理される。入力信号レベルが第１の閾値と第２の閾値との間に
ある場合には、入力信号はスイッチング増幅器で処理される。
【００１５】 以下の説明および図面を参照することによって、本発明の特性および効果をさ
らに理解することができる。
【００１６】
【発明の実施の形態】
図３は、本発明の具体的な実施形態に従って設計された信号処理回路３００の
ブロック図である。回路３００は、増幅ステージを含む。この増幅ステージは、
異なる動作モードにおいて、スイッチング増幅器３０２とアナログ増幅器３０４
とを切り換えることにより、インダクタ３０８とキャパシタ３１０とを含むＬＣ
フィルタを介して、負荷３０６を駆動する。増幅器３０２，３０４は、フィード
バックループ内に含まれる。フィードバックループ内には、ノイズシェーピング
のための周波数選択回路網３１２も含まれる。周波数選択回路網３１２のノイズ
シェーピング特性によって、出力信号の歪みは、２つの増幅器のいずれが有効に
されるかに関わらず、かなり低いレベルに抑えられる。また、ノイズシェーピン
グによって、スイッチング増幅器３０２とアナログ増幅器３０４との間の移行に
よって生じる望ましくない歪み成分も最小化される。
【００１７】 周波数選択回路網３１２は、広範囲の種々のノイズシェーピング回路トポロジ
であってもよい。本発明で使用される周波数選択回路網の幾つかの例が、１９９
８年７月７日発行の米国特許第５，７７７，５１２号「METHOD AND APPARATUS F
OR OVERSAMPLED, NOISE-SHAPING, MIXED-SIGNAL PROCESSING （オーバーサンプ
ル、ノイズシェーピング型の混合信号処理のための方法および装置）」に記載さ
れており、この文献全体を参照として本明細書に組み込むものとする。また、例
えばH. BallanおよびM. Declercqによる「12V Σ−Δ Class-D Amplifier in 5V
CMOS Technology, pp. 559-562 (IEEE 1995 Custom Integrated Circuit Confe
rence)（５ＶのＣＭＯＳ技術における１２ＶのΣ−ΔＤ級増幅器）」に記載され
たシグマ・デルタ変調器等の他のノイズシェーピング型の周波数選択回路網を本
発明で利用しても良く、この文献全体を参照として本明細書に組み込むものとす
る。シグマ・デルタ変調技術に関しては、CandyおよびTemesによる「Oversampli
ng Delta-Sigma Data Converters, pp 1-25 (IEEE Press, 1992)（オーバーサン
プリング デルタ・シグマデータ変換器）」も参照にすると良く、この文献全体
を参照として本明細書に組み込むものとする。本発明で利用される周波数選択回
路網の具体的な実施形態については、図５を参照して後述する。
【００１８】 なお、ＬＣフィルタ（インダクタ３０８およびキャパシタ３１０）の出力から
周波数選択回路網３１２へのフィードバックパスは、本発明の実施には必須でな
く、省略可能である。また、増幅器ステージおよび／またはＬＣフィルタによる
ループ遅延の補償は、１９９８年２月５日出願の同時係属の米国特許出願第０９
／０１９，２１７号「METHOD AND APPARATUS FOR COMPENSATING FOR DELAYS IN
MODULATOR LOOPS（変調器ループ内の遅延を補償するための方法および装置）」
に記載されている技術を用いて達成されてもよく、この文献全体を参照として本
明細書に組み込むものとする。
【００１９】 次に、本発明の具体的な実施形態に従って信号処理回路３００の動作を図４を
参照して説明する。図４のグラフは、信号処理回路３００の異なる動作モードを
、出力信号４０２の大きさに関連して示したものである。出力信号４０２が閾値
ｔｈ１およびｔｈ２の間にある場合には、アナログ増幅器３０４が有効にされて
、負荷３０６の駆動に使用される。前述のように、アナログ増幅器は、ゼロ入力
電流が小さいという利点を活かして近ゼロ入力領域で使用される。周波数選択回
路網は、高い線形性を達成するために使用される。安定性を確保するため、クロ
スオーバ歪みのデッドタイムは小さく抑えられ、また、アナログ増幅器ステージ
において適切なゲインが使用される。
【００２０】 本発明の具体的な実施形態では、出力信号のレベルは、入力信号のレベルを閾
値回路３１４でモニタリングすることによって決定される。そして、この閾値回
路の出力は、移行論理回路３１６で使用され、この結果、スイッチング回路３１
８によって、スイッチング増幅器３０２とアナログ増幅器３０４との間の移行が
実現される。一実施形態では、移行論理回路３１６は、入力信号または出力信号
のレベルに依らず、常にいずれか一方の増幅器を強制的に有効にする「強制モー
ド」入力信号を受け取る。さらに具体的な実施形態では、強制モード信号はトラ
イステート信号である。第１の状態では、あらゆる信号レベルに対してスイッチ
ング増幅器３０２が有効にされ、第２の状態では、あらゆる信号レベルに対して
アナログ増幅器３０４が有効にされ、第３の状態では、マルチモード動作が可能
となる。
【００２１】 別の実施形態では、強制モード入力信号は、アナログ増幅器３０４が常に有効
にされ、信号処理回路３００が純アナログ方式で動作する、純アナログモードを
トリガするために使用される。純アナログモードでは、周波数選択回路網３１２
のノイズシェーピング特性によって、非線形出力ステージでの歪みの生成が従来
のアナログフィードバックループと比べて大幅に低減されるので、アナログ増幅
器で必要とされるバイアス電流もこれに応じて減少する。このような純アナログ
モードは、例えば、電磁干渉（ＥＭＩ）の低減に有用である。このアプリケーシ
ョンの一例は、ＡＭ／ＦＭラジオの受信に用いられる増幅器である。このアプリ
ケーションでは、スイッチング増幅器によってＡＭラジオが妨害される。
【００２２】 マルチモード動作において、信号４０２のスイングが閾値ｔｈ１，ｔｈ２を超
えるが閾値ｔｈ３，ｔｈ４には到達していない場合には、スイッチング増幅器３
０２の動作が有効にされる。これは、出力がかなり大きい期間では、スイッチン
グ増幅器３０２のワット損が低いという特性を利用している。前述のように、出
力信号の忠実度は、周波数選択回路網３１２および連続時間フィードバックの使
用によって、かなり高レベルに維持される。また、ノイズシェーピングによって
、対象の帯域から移行歪みが除去され、アナログ動作からスイッチング動作への
移行による影響が最小化される。したがって、少なくとも信号のスイングが電源
レールに近づくまでは、アナログ動作およびスイッチング動作のいずれの歪みレ
ベルも非常に低く抑えられる（移行が最小の遅延で行われた仮定した場合）。
【００２３】 出力信号のスイングが電源レールに近づくと、スイッチング増幅器３０２に関
連する歪みのレベルが増加し始める。出力のスイングの大きさが閾値ｔｈ３，ｔ
ｈ４を超えると、スイッチング増幅器３０２が無効にされ、アナログ増幅器３０
４が再び有効にされる。この動作モードは、信号レベルが高い場合には、アナロ
グ増幅器３０２の方がスイッチング増幅器３０２よりも低い歪みレベルを呈する
ことを利用している。ここでもやはり、周波数選択回路網３１２と連続時間フィ
ードバックとのノイズシェーピング特性によって、対象の帯域からスイッチング
に関連する歪みが除去される。
【００２４】 閾値回路３１４と移行論理３１６とは、当業者が理解し得る種々の手法で実施
可能である。したがって、ここではこれらの実施形態の詳細は議論しない。また
、異なる動作モードは、入力信号に代えて、信号処理回路３００のフィードバッ
クループ内の他のポイントをモニタリングすることによってトリガされてもよい
。例えば、負荷３０６において出力信号をモニタしてもよい。さらに、一方のア
ナログモードの利点を保持しながら、他方のアナログモードを取り除いてもよい
。したがって、添付の特許請求の範囲の範囲は、ここで開示する実施形態に限定
されるべきでない。
【００２５】 図５は、本発明のさらに具体的な実施形態に従って設計された信号処理回路５
００のブロック図である。この実施形態では、図３の周波数選択回路網の具体的
な形態が示されている。回路５００の増幅ステージは、異なる動作モードにおい
て、スイッチ５１８Ａ，５１８Ｂを介してトランジスタ５０５Ａ，５０５Ｂを駆
動するデジタルパワー駆動回路５０２とアナログパワー駆動回路５０４とを切り
換える。そして、増幅ステージは、インダクタ５０８とキャパシタ５１０とを含
むＬＣフィルタを介して、負荷５０６を駆動する。回路５００の周波数選択回路
網は、積分器５１２Ａ，５１２Ｂ，５１２Ｃを備える。サンプリング周波数ｆｓ
でサンプリングされたクロック比較器ステージ５０３は、最終段の積分器の出力
を受け取り、結果として得られる論理信号を、スイッチングモード動作用にデジ
タルパワー駆動回路５０２に伝送する。なお、この技術は、パルス幅変調（ＰＷ
Ｍ）技術などのノンクロック技術で実現されてもよい。
【００２６】 図示するように、連続時間フィードバックは各積分器に提供される。具体的な
実施形態では、積分器ステージは、高周波を排斥する性質を有する連続時間積分
器であり、このとき、フィードバックパスに偽信号除去フィルタは利用されない
。別の実施形態では、積分器は、サンプル積分器であり、このとき、フィードバ
ックは偽信号除去フィルタを介して与えられる。このフィルタは、通常、ローパ
スフィルタであり、連続時間フィードバック信号から高周波の歪みを除去するこ
とによって、パワースイッチングステージで生成される高周波の歪みの偽信号効
果を低減させる。サンプル積分器を用いた連続時間フィードバックの詳細に関し
ては、前述の特許文献を参照すると良い。
【００２７】 なお、図５の周波数選択回路網は三次の回路であるが、より高次またはより低
次の回路を利用して本発明を実現するようにしてもよい。すなわち、例えば、２
つの積分器ステージを有する二次の周波数選択回路網を用いて本発明を実現する
ようにしてもよい。また、ここで説明した技術は、バンドパスアプリケーション
にも同様に利用可能である。このような実施形態では、積分器ステージは、例え
ば、共振器ステージ等の他タイプの周波数選択回路網に置換可能である。
【００２８】 本発明の具体的な実施形態において、出力信号のレベルは、閾値回路５１４を
用いて入力信号レベルをモニタリングすることによって決定される。そして、得
られた出力は、移行論理回路５１６で使用され、この結果、スイッチ５１８Ａ，
５１８Ｂによって、デジタルパワー駆動５０２とアナログパワー駆動５０４との
間の移行が実現される。一実施形態では、移行論理回路５１６は、入力信号また
は出力信号のレベルに依らず、常にいずれか一方の増幅器を強制的に有効にする
「強制モード」入力信号を受け取る。さらに具体的な実施形態では、強制モード
信号はトライステート信号である。第１の状態では、あらゆる信号レベルに対し
てデジタルパワー駆動５０２が有効にされ、第２の状態では、あらゆる信号レベ
ルに対してアナログパワー駆動５０４が有効にされ、第３の状態では、マルチモ
ード動作が可能となる。
【００２９】 図３の閾値回路と移行論理とに関連して説明したように、閾値回路５１４と移
行論理５１６とは、当業者が理解し得る種々の手法で実現可能である。したがっ
て、ここではこれらの実現形態の詳細を議論しない。また、デジタル動作モード
およびアナログ動作モードは、入力信号に代えて、信号処理回路５００のフィー
ドバックループ内の他のポイントをモニタリングすることによってトリガされて
もよい。例えば、負荷５０６において出力信号をモニタしてもよい。したがって
、添付の特許請求の範囲の範囲は、ここで開示する実施形態に限定されるべきで
ない。
【００３０】 ここでは、具体的な実施形態との関連で本発明を説明したが、当業者が理解で
きるように、ここで開示された実施形態の形態および詳細は、本発明の趣旨また
は範囲を逸脱しない範囲内で変更することが可能である。例えば、本発明の具体
的な実施形態では、アナログ増幅器が有効にされる動作ゾーンは、近ゼロ入力の
ゾーンと、電源レール近くのゾーンと、の２つを有するものとして説明されてい
る。しかしながら、本発明の具体的な実施形態では、本発明の範囲を逸脱するこ
となく、このような動作ゾーンをより多くまたはより少なく有していてもよい。
すなわち、アナログ増幅器が電源レールの近くでのみ、または、近ゼロ入力領域
でのみ動作する実施形態も、本発明の範囲内に含まれる。したがって、本発明の
範囲は、添付した特許請求の範囲に基づいて決定されるべきである。
【図面の簡単な説明】
【図１】 代表的なスイッチング増幅器の歪み特性を示すグラフである。
【図２】 従来の技術に従って設計された混合信号増幅器のブロック図である。
【図３】 本発明の具体的な実施形態に従って設計された信号処理回路のブロック図であ
る。
【図４】 本発明の具体的な実施形態に従った信号処理回路の動作領域を示すグラフであ
る。
【図５】 本発明のさらに具体的な実施形態に従って設計された信号処理回路のブロック
図である。
【符号の説明】
２０２…アナログ増幅器 ２０４…スイッチング増幅器 ３００…信号処理回路 ３０２…スイッチング増幅器 ３０４…アナログ増幅器 ３０６…負荷 ３０８…インダクタ ３１０…キャパシタ ３１２…周波数選択回路網 ３１４…閾値回路 ３１６…移行論理回路 ３１８…スイッチング回路 ４０２…出力信号 ５００…信号処理回路 ５０２…デジタルパワー駆動回路 ５０３…クロック比較器ステージ ５０４…アナログパワー駆動回路 ５０５Ａ，５０５Ｂ…トランジスタ ５０６…負荷 ５０８…インダクタ ５１０…キャパシタ ５１２Ａ，５１２Ｂ，５１２Ｃ…積分器 ５１４…閾値回路 ５１６…移行論理回路 ５１８Ａ，５１８Ｂ…スイッチ
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 トリパチ・アディア・エス． アメリカ合衆国 カリフォルニア州95148 サン・ホセ，グレン・キーツ・コート， 2855 Ｆターム(参考） 5J069 AA01 AA53 CA21 CA41 FA15 FA18 HA09 HA29 HA33 HA40 KA00 KA13 KA17 KA31 KA33 KA34 MA11 TA01 TA02 TA06 5J090 AA01 AA53 CA21 CA41 FA15 FA18 HA09 HA29 HA33 HA40 KA00 KA13 KA17 KA31 KA33 KA34 MA11 TA01 TA02 TA06 5J092 AA01 AA53 CA21 CA41 FA15 FA18 HA09 HA29 HA33 HA40 KA00 KA13 KA17 KA31 KA33 KA34 MA11 TA01 TA02 TA06

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 入力信号を処理するための信号処理回路であって、 周波数選択回路網と、 前記周波数選択回路網に結合され、スイッチング増幅器と、アナログ増幅器と
    、出力端子と、を備える増幅ステージと、 前記増幅ステージの前記出力端子から前記周波数選択回路網に至る少なくとも
    １つの連続時間フィードバックパスと、 前記入力信号を処理するために、前記スイッチング増幅器と前記アナログ増幅
    器とを交互に有効にするためのスイッチング回路と、 を備える信号処理回路。
  2. 【請求項２】 請求項１記載の信号処理回路であって、 前記周波数選択回路網は、少なくとも１つの積分器を備える、信号処理回路。
  3. 【請求項３】 請求項１記載の信号処理回路であって、 前記周波数選択回路網は、少なくとも１つの共振器を備える、信号処理回路。
  4. 【請求項４】 請求項１記載の信号処理回路であって、 前記スイッチング回路は、出力信号の大きさを示す信号レベルをモニタリング
    するためのレベル検出回路を備える、信号処理回路。
  5. 【請求項５】 請求項４記載の信号処理回路であって、 前記スイッチング回路は、前記信号レベルに応じて、前記スイッチング増幅器
    と前記アナログ増幅器とを交互に有効にするように構成されている、信号処理回
    路。
  6. 【請求項６】 請求項４記載の信号処理回路であって、 前記スイッチング回路は、前記信号レベルに応じて、前記スイッチング増幅器
    と前記アナログ増幅器との有効化を制御する論理回路を備える、信号処理回路。
  7. 【請求項７】 請求項６記載の信号処理回路であって、 前記論理回路は、入力端子と、前記入力端子上の許可信号に応じて前記アナロ
    グ増幅器の全時間動作を有効にするための第１の回路と、を備える、信号処理回
    路。
  8. 【請求項８】 請求項１記載の信号処理回路であって、さらに、 前記周波数選択回路網と前記スイッチング増幅器との間に、離散時間サンプリ
    ングステージを備える、信号処理回路。
  9. 【請求項９】 請求項１記載の信号処理回路であって、さらに、 前記周波数選択回路網と前記スイッチング増幅器との間に、連続時間比較器ス
    テージを備える、信号処理回路。
  10. 【請求項１０】 請求項９記載の信号処理回路であって、 前記連続時間比較器ステージは、マルチレベル比較器を備える、信号処理回路
    。
  11. 【請求項１１】 入力信号を処理するための信号処理回路であって、 少なくとも１つの積分器と、 前記少なくとも１つの積分器に結合され、スイッチング増幅器と、アナログ増
    幅器と、出力端子と、を備える増幅ステージと、 前記増幅ステージの前記出力端子から前記少なくとも１つの積分器に至る少な
    くとも１つの連続時間フィードバックパスと、 前記入力信号に関連する信号レベルをモニタリングするためのレベル検出回路
    を含み、前記入力信号を処理するために、前記スイッチング増幅器と前記アナロ
    グ増幅器とを交互に有効にするためのスイッチング回路と、 を備え、 前記スイッチング回路は、前記信号レベルに応じて、前記スイッチング増幅器
    と前記アナログ増幅器とを交互に有効にするように構成されている、信号処理回
    路。
  12. 【請求項１２】 周波数選択回路網と、スイッチング増幅器とアナログ増幅
    器と出力端子とを含む増幅ステージと、前記増幅ステージの前記出力端子から前
    記周波数選択回路網に至る少なくとも１つの連続時間フィードバックパスと、を
    備える信号処理回路を用いて入力信号を処理するための方法であって、 出力信号の大きさを示す信号レベルをモニタリングする工程と、 前記周波数選択回路網と、前記連続時間フィードバックパスからのフィードバ
    ックと、を用いて、前記入力信号に関連するノイズ特性をシェ−ピングする工程
    と、 第１の信号レベルに対し、前記入力信号を前記アナログ増幅器で処理する工程
    と、 第２の信号レベルに対し、前記入力信号を前記スイッチング増幅器で処理する
    工程と、 を備える方法。
  13. 【請求項１３】 請求項１２記載の方法であって、 前記信号レベルのモニタリング工程は、前記信号レベルを閾値と比較する工程
    を含む、方法。
  14. 【請求項１４】 請求項１３記載の方法であって 前記第１の信号レベルは前記閾値より低く、前記第２の信号レベルは前記閾値
    より高い、方法。
  15. 【請求項１５】 請求項１３記載の方法であって、 前記第１の信号レベルは前記閾値より高く、前記第２の信号レベルは前記閾値
    より低い、方法。
  16. 【請求項１６】 請求項１２記載の方法であって、 前記信号レベルのモニタリング工程は、前記信号レベルを第１および第２の閾
    値と比較する工程を含み、 前記方法はさらに、 第３の信号レベルに対し、前記入力信号を前記アナログ増幅器で処理する工程
    を備え、 前記第１の信号レベルは前記第１の閾値より低く、前記第２の信号レベルは前
    記第１の閾値より高くて前記第２の閾値より低く、前記第３の信号レベルは前記
    第２の閾値より高い、方法。
  17. 【請求項１７】 スイッチング増幅器とアナログ増幅器とを含む増幅ステー
    ジを備える信号処理回路を用いて入力信号を処理するための方法であって、 出力信号の大きさを示す信号レベルをモニタリングする工程と、 前記信号レベルが第１の閾値レベルより低い場合には、前記入力信号を前記ア
    ナログ増幅器で処理する工程と、 前記信号レベルが第２の閾値レベルを超える場合には、前記入力信号を前記ア
    ナログ増幅器で処理する工程と、 前記信号レベルが前記第１および第２の閾値の間である場合には、前記入力信
    号を前記スイッチング増幅器で処理する工程と、 を備える方法。
  18. 【請求項１８】 請求項１７記載の方法であって、 前記信号レベルのモニタリング工程は、前記信号レベルを前記第１および第２
    の閾値と比較する工程を含む、方法。
  19. 【請求項１９】 請求項１７記載の方法であって、 前記増幅ステージは、さらに、出力端子を備えており、 前記信号処理回路は、さらに、周波数選択回路網と、前記出力端子から前記周
    波数選択回路網に至る連続時間フィードバックパスと、を備えており、 前記方法は、さらに、 前記周波数選択回路網と、前記連続時間フィードバックパスからのフィードバ
    ックと、を用いて、前記入力信号に関連するノイズ特性をシェーピングする工程
    を備える、方法。
JP2000604520A 1999-03-09 2000-03-01 混合信号出力のノイズシェーピングのための方法および装置 Pending JP2002539660A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12355099P 1999-03-09 1999-03-09
US09/432,296 US6229390B1 (en) 1999-03-09 1999-11-02 Methods and apparatus for noise shaping a mixed signal power output
US09/432,296 1999-11-02
US60/123,550 1999-11-02
PCT/US2000/005398 WO2000054403A1 (en) 1999-03-09 2000-03-01 Methods and apparatus for noise shaping a mixed signal power output

Publications (1)

Publication Number Publication Date
JP2002539660A true JP2002539660A (ja) 2002-11-19

Family

ID=26821667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000604520A Pending JP2002539660A (ja) 1999-03-09 2000-03-01 混合信号出力のノイズシェーピングのための方法および装置

Country Status (6)

Country Link
US (2) US6229390B1 (ja)
EP (1) EP1221195A4 (ja)
JP (1) JP2002539660A (ja)
AU (1) AU3716100A (ja)
TW (1) TW472440B (ja)
WO (1) WO2000054403A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511247A (ja) * 2004-08-26 2008-04-10 クリエイティブ テクノロジー リミテッド 増幅器装置及び方法
WO2013046303A1 (ja) * 2011-09-26 2013-04-04 富士通株式会社 アンプ回路及びアンプ回路の出力生成方法
JP2016042745A (ja) * 2010-10-27 2016-03-31 メルス オーディオ アンパーツゼルスカブ マルチレベルのパルス幅変調を使用するオーディオアンプ

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833757B2 (en) * 1999-12-15 2004-12-21 Texas Instruments Incorporated Method and system for improving amplifier efficiency
DE60135762D1 (de) * 2000-07-11 2008-10-23 American Tech Corp Leistungsverstärkung für parametrische lautsprecher
US7319763B2 (en) * 2001-07-11 2008-01-15 American Technology Corporation Power amplification for parametric loudspeakers
US6504426B2 (en) * 2001-03-28 2003-01-07 Guy Picha Methods and systems for power amplifying of signals
US7200187B2 (en) * 2001-07-26 2007-04-03 O'brien Thomas J Modulator for digital amplifier
EP1437827A1 (fr) * 2003-01-10 2004-07-14 STMicroelectronics N.V. Dispositif d'amplification de puissance, en particulier pour un téléphone mobile cellulaire
US8007656B2 (en) 2003-10-24 2011-08-30 Bayer Healthcare Llc Enzymatic electrochemical biosensor
WO2005078118A1 (en) 2004-02-06 2005-08-25 Bayer Healthcare Llc Oxidizable species as an internal reference for biosensors and method of use
JP4802765B2 (ja) * 2005-03-18 2011-10-26 ヤマハ株式会社 Ｄ級増幅器
EP2005593B1 (en) 2006-03-31 2010-02-24 Nxp B.V. Digital signal converter
CA2664186C (en) 2006-09-22 2021-02-23 Bayer Healthcare Llc Biosensor system having enhanced stability and hematocrit performance
CA2708156C (en) * 2007-12-10 2018-01-23 Bayer Healthcare Llc Reagents and methods for detecting analytes
CN102611964B (zh) * 2012-04-05 2014-09-03 四川和芯微电子股份有限公司 功率放大电路
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US10284217B1 (en) 2014-03-05 2019-05-07 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) * 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9929703B1 (en) * 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) * 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
US10020778B1 (en) * 2017-07-17 2018-07-10 Cirrus Logic, Inc. Reducing audio artifacts in an amplifier with configurable final output stage
US10044323B1 (en) * 2017-07-17 2018-08-07 Cirrus Logic, Inc. Reducing audio artifacts in an amplifier with configurable final output stage

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5171661A (ja) * 1974-12-18 1976-06-21 Sony Corp
JPS58175308A (ja) * 1982-01-26 1983-10-14 Yokogawa Hewlett Packard Ltd 多重モ−ド増幅器
JPS63219211A (ja) * 1986-10-17 1988-09-12 Sanyo Electric Co Ltd スイツチング増幅器
JPH02234503A (ja) * 1989-03-07 1990-09-17 Toshiba Corp 電力増幅器
JPH06504658A (ja) * 1990-12-26 1994-05-26 アポジー・テクノロジー・インコーポレイテツド 改良スイッチング増幅器
JPH08242131A (ja) * 1995-03-02 1996-09-17 Yaskawa Electric Corp 高分解能電流制御アンプ
JPH09238031A (ja) * 1996-02-29 1997-09-09 Yaskawa Electric Corp 電動機制御装置とその切換え方法
JP2001503929A (ja) * 1996-06-20 2001-03-21 トリパス テクノロジー，インコーポレイテッド オーバーサンプリングされたノイズ整形用の混合信号プロセッサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441081A (en) * 1981-12-22 1984-04-03 International Business Machines Switching power driving circuit arrangement
US5352986A (en) * 1993-01-22 1994-10-04 Digital Fidelity, Inc. Closed loop power controller
US5345198A (en) * 1993-06-10 1994-09-06 Crown International, Inc. Power supply modulator circuit for transmitter
US5329245A (en) * 1993-06-28 1994-07-12 The United States Of America As Represented By The Secretary Of The Navy Hybrid high power amplifier
US5382915A (en) * 1993-07-06 1995-01-17 Motorola, Inc. Pulsewidth-modulated amplifier having analog mode
US5479337A (en) * 1993-11-30 1995-12-26 Kaiser Aerospace And Electronics Corporation Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter
US5559467A (en) * 1995-01-27 1996-09-24 The Regents Of The University Of California Digital, pulse width modulation audio power amplifier with noise and ripple shaping
US5805020A (en) * 1996-06-27 1998-09-08 Harris Corporation Silent start class D amplifier
US5847602A (en) * 1997-03-03 1998-12-08 Hewlett-Packard Company Method and apparatus for linearizing an efficient class D/E power amplifier using delta modulation
US5974089A (en) * 1997-07-22 1999-10-26 Tripath Technology, Inc. Method and apparatus for performance improvement by qualifying pulses in an oversampled noise-shaping signal processor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5171661A (ja) * 1974-12-18 1976-06-21 Sony Corp
JPS58175308A (ja) * 1982-01-26 1983-10-14 Yokogawa Hewlett Packard Ltd 多重モ−ド増幅器
JPS63219211A (ja) * 1986-10-17 1988-09-12 Sanyo Electric Co Ltd スイツチング増幅器
JPH02234503A (ja) * 1989-03-07 1990-09-17 Toshiba Corp 電力増幅器
JPH06504658A (ja) * 1990-12-26 1994-05-26 アポジー・テクノロジー・インコーポレイテツド 改良スイッチング増幅器
JPH08242131A (ja) * 1995-03-02 1996-09-17 Yaskawa Electric Corp 高分解能電流制御アンプ
JPH09238031A (ja) * 1996-02-29 1997-09-09 Yaskawa Electric Corp 電動機制御装置とその切換え方法
JP2001503929A (ja) * 1996-06-20 2001-03-21 トリパス テクノロジー，インコーポレイテッド オーバーサンプリングされたノイズ整形用の混合信号プロセッサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511247A (ja) * 2004-08-26 2008-04-10 クリエイティブ テクノロジー リミテッド 増幅器装置及び方法
JP2016042745A (ja) * 2010-10-27 2016-03-31 メルス オーディオ アンパーツゼルスカブ マルチレベルのパルス幅変調を使用するオーディオアンプ
WO2013046303A1 (ja) * 2011-09-26 2013-04-04 富士通株式会社 アンプ回路及びアンプ回路の出力生成方法
US8878605B2 (en) 2011-09-26 2014-11-04 Fujitsu Limited Amplifier circuit including digital amplifier and analog amplifier
JPWO2013046303A1 (ja) * 2011-09-26 2015-03-26 富士通株式会社 アンプ回路及びアンプ回路の出力生成方法

Also Published As

Publication number Publication date
AU3716100A (en) 2000-09-28
WO2000054403A1 (en) 2000-09-14
EP1221195A1 (en) 2002-07-10
EP1221195A4 (en) 2005-10-26
US20010001547A1 (en) 2001-05-24
TW472440B (en) 2002-01-11
US6297697B2 (en) 2001-10-02
US6229390B1 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
JP2002539660A (ja) 混合信号出力のノイズシェーピングのための方法および装置
JP4116005B2 (ja) デルタシグマ変調器およびそれを用いたスイッチング増幅回路
US6617908B1 (en) Switched-capacitor circuits with reduced distortion
JP4658140B2 (ja) デジタル／アナログ変換
US5777512A (en) Method and apparatus for oversampled, noise-shaping, mixed-signal processing
US20110006844A1 (en) Class D Amplifier Control Circuit and Method
US6594309B1 (en) PWM power amplifier with digital input
EP0998795B1 (en) Method and apparatus for performance improvement by qualifying pulses in an oversampled, noise-shaping signal processor
US6765518B2 (en) Method and apparatus for efficient mixed signal processing in a digital amplifier
JP2002539659A (ja) 高電力効率のラインドライバ
US6509790B1 (en) Switched-capacitor circuits and methods with improved settling time and systems using the same
JP2009005347A (ja) デルタシグマ変調器
JP2003506944A (ja) デジタルアンプのためのブレークビフォーメーク歪みの補償
Trescases et al. A low-power mixed-signal current-mode DC-DC converter using a one-bit/spl Delta//spl Sigma/DAC
WO2001003303A9 (en) Method and apparatus for efficient mixed signal processing in a digital amplifier
US6515604B2 (en) Mixed signal processing unit with improved distortion and noise characteristics
JPH11512274A (ja) 低電力デルタ・シグマ変換器
JP3348019B2 (ja) パルス波増幅装置
US6639532B1 (en) Nested chopper delta-sigma modulator
JP3904508B2 (ja) デジタルスイッチングアンプ
US6518849B1 (en) Dynamic delay compensation versus average switching frequency in a modulator loop and methods thereof
US6762703B1 (en) Sigma delta modulator
JP3902120B2 (ja) デルタシグマ変調器およびディジタルアンプ
CN101120507A (zh) 一种ad转换器装置
Ge et al. A low power low voltage class D amp based on sigma-delta and bang-bang control

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316