JPWO2013046303A1 - アンプ回路及びアンプ回路の出力生成方法 - Google Patents

Abstract

アンプ回路は、入力信号を増幅して第１の出力信号を出力するデジタルアンプと、入力信号を増幅して第２の出力信号を出力するアナログアンプと、入力信号の周波数に応じた判定信号を出力する判定回路と、第１の出力信号と第２の出力信号との何れかを判定信号に応じて選択して出力する選択回路とを含む。

Description

本願開示は、一般に増幅器に関し、詳しくはデジタルアンプを含むアンプ回路に関する。

デジタルアンプは一般に、パルス変調部、スイッチング部、及びローパスフィルタ部を含む。パルス変調部は、入力アナログ信号に応じてパルス信号を変調することにより、出力パルス信号の１の期間と０の期間との比率が入力アナログ信号の電圧値に応じた値になるようにする。スイッチング部は、パルス変調部の出力パルス信号に応じてトランジスタをスイッチングすることにより、電力が増幅されたパルス信号を生成する。ローパスフィルタ部は、増幅後のパルス信号をローパスフィルタリングすることにより、入力アナログ信号に対応する増幅後のアナログ信号を生成する。

デジタルアンプでは、トランジスタ素子を完全にオン及びオフさせて使用するために、トランジスタ素子の線形領域を主に利用するアナログアンプに比較して、電力の使用効率が高い。しかしながらデジタルアンプでは、ローパスフィルタが原因となり立ち上がり応答及び立ち下がり応答が遅くなってしまう、という問題がある。また、立ち上がり応答及び立ち下がり応答を早くするためにローパスフィルタのカットオフ周波数を高くすると、ノイズが大きくなってしまう。このように応答速度とノイズとのトレードオフが存在するために、ノイズを考慮すると、応答を十分に速めることが困難となる。

アナログアンプを用いれば、速い立ち上がり応答及び速い立ち下がり応答を実現することができる。しかしながら、アナログアンプを用いたのでは増幅効率が低下し、電力が無駄に消費されることになる。

スイッチングレギュレータを用いたＤＣ−ＤＣコンバータにおいて、ローパスフィルタの影響により急激な負荷電流の変化に対応できないという問題を解決する技術が、特許文献１に開示されている。この技術では、アンプからの出力電圧をフィードバックし、この出力電圧が所望の参照電圧ＶＲＥＦと等しくなるようにスイッチングレギュレータにより出力電圧を制御する構成において、出力電圧の過渡応答をスピードアップするための回路を追加している。このスピードアップ用の回路は、出力電圧を電源電圧側に引き上げるトランジスタと出力電圧をグランド電圧側に引き下げるトランジスタとを含む。出力電圧がＶＲＥＦの±２％の範囲外になると、何れかのトランジスタが導通し、出力電圧を迅速にＶＲＥＦの±２％の範囲内に引き戻す。

上記の特許文献１の回路構成では、出力電圧値の検出値に基づいてスピードアップ用の回路を駆動することにより、出力電圧を迅速に変化させている。しかし入力電圧及び出力電圧が変化することが前提となるデジタルアンプにおいては、出力電圧値の検出値に基づいてスピードアップ用の回路を駆動することは適切でない。また入力電圧が常時変化することによりＶＲＥＦの±２％の範囲外に常に出てしまう場合、スピードアップ用の回路も常時駆動することになり、効率が悪くなってしまう。

米国特許第５８８９３９２号明細書

以上を鑑みると、変化する入力電圧を速い応答特性で且つ効率的に増幅するアンプ回路が望まれる。

アンプ回路は、入力信号を増幅して第１の出力信号を出力するデジタルアンプと、前記入力信号を増幅して第２の出力信号を出力するアナログアンプと、前記入力信号の周波数に応じた判定信号を出力する判定回路と、前記第１の出力信号と前記第２の出力信号との何れかを前記判定信号に応じて選択して出力する選択回路とを含むことを特徴とする。

アンプ回路の出力生成方法は、入力信号を増幅して第１の出力信号を出力するデジタルアンプと前記入力信号を増幅して第２の出力信号を出力するアナログアンプとを含むアンプ回路において、前記入力信号の周波数に応じた判定信号を生成し、前記第１の出力信号と前記第２の出力信号との何れかを前記判定信号に応じて選択して前記アンプ回路の出力とする各段階を含むことを特徴とする。

本願開示の少なくとも１つの実施例によれば、アンプ回路は、変化する入力電圧を速い応答特性で且つ効率的に増幅することができる。

アンプ回路の第１の実施例の構成を示す図である。 図１のアンプ回路の動作を模式的に示した図である。 局所的な信号の変化の大きさに基づいた判定を行なう場合の判定信号の変化について説明するための図である。 局所的な信号の変化の大きさに基づいた判定を行なう場合のアンプ回路の出力の切り替えについて説明するための図である。 局所的な信号の変化の大きさに基づいた判定を行なう場合のアンプ回路の出力の切り替えについて更に説明するための図である。 アンプ回路の第２の実施例の構成を示す図である。 周波数判定器の構成の一例を示す図である。 周波数判定器の動作の流れを示したフローチャートである。 図６のアンプ回路の出力の切り替えについて説明するための図である。 周波数判定器の変形例を示す図である。 図１０に示す周波数判定器の動作の流れを示したフローチャートである。 計算機シミュレーションの結果を示す図である。 図１０に示す周波数判定器の回路構成の一例を示す図である。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

図１は、アンプ回路１０の第１の実施例の構成を示す図である。図１に示すアンプ回路１０は、アナログアンプ１１、デジタルアンプ１２、周波数判定器１３、及び選択回路１４を含む。アナログアンプ１１は、アナログドライバ回路２１及び増幅素子２２を含む。デジタルアンプ１２は、デジタル変調回路２３、スイッチ回路２４、ローパスフィルタ（ＬＦＰ）２５、及びバッファ２６を含む。選択回路１４は、インバータ２７、ＮＭＯＳトランジスタ２８、及びＮＭＯＳトランジスタ２９を含む。アンプ回路１０の出力は、負荷１５に接続される。

デジタルアンプ１２は、入力信号を増幅して第１の出力信号を出力する。具体的には、デジタル変調回路２３が、入力信号に基づいて、パルス幅又はパルス密度が変調されたパルス信号、即ちパルス幅変調又はパルス密度変調されたパルス信号を生成する。この際、パルス信号の１の期間と０の期間との比率が、入力アナログ信号の電圧値に応じた値になるように、デジタル変調回路２３がパルス幅又はパルス密度を制御する。変調の方式としては、三角波や鋸波と入力信号とを比較してパルス幅変調を行なったり、デルタシグマ変調によりパルス密度変調を行なったりしてよい。また図１の構成の場合には、バッファ２６を介して供給されるアンプ回路１０の出力信号により、デジタルアンプ１２のノイズを低減するようなフィードバック制御を行なっている。このようなノイズ除去のためのフィードバック制御は、必ずしも必要ではない。スイッチ回路２４は、直列接続された２つのＮＭＯＳトランジスタ２４Ａ及び２４Ｂを含み、これらＮＭＯＳトランジスタ２４Ａ及び２４Ｂのゲートには、デジタル変調回路２３から出力されるパルス信号及びその反転信号がそれぞれ印加される。パルス信号がＨＩＧＨの時には、ＮＭＯＳトランジスタ２４Ａが導通し、スイッチ回路２４の出力がＨＩＧＨになる。パルス信号の反転信号がＨＩＧＨの時には、ＮＭＯＳトランジスタ２４Ｂが導通し、スイッチ回路２４の出力がＬＯＷになる。このようにしてスイッチ回路２４により、増幅したパルス信号を生成し、この増幅後のパルス信号がローパスフィルタ２５に入力される。ローパスフィルタ２５は、増幅後のパルス信号を平滑化して、入力信号を増幅した信号に相当する出力信号を生成する。この信号が、デジタルアンプ１２から第１の出力信号として選択回路１４に供給される。

アナログアンプ１１は、入力信号を増幅して第２の出力信号を出力する。具体的には、アナログドライバ回路２１が、入力信号に基づいて増幅素子２２を駆動する。増幅素子２２は、ＮＭＯＳトランジスタ２２Ａ及び２２Ｂを含み、これらＮＭＯＳトランジスタ２２Ａ及び２２Ｂのゲートには、アナログドライバ回路２１からの信号が印加される。例えば、アナログドライバ回路２１は、「バイアス電圧＋入力信号」に応じた電圧をＮＭＯＳトランジスタ２２Ａのゲートに印加すると共に、「バイアス電圧−入力信号」に応じた電圧をＮＭＯＳトランジスタ２２Ｂのゲートに印加する。これにより、増幅素子２２からは入力信号を増幅した信号が出力される。この信号が、アナログアンプ１１から第２の出力信号として選択回路１４に供給される。

周波数判定器１３は、入力信号の周波数に応じた判定信号を出力する。この判定信号は、選択回路１４に供給される。周波数判定器１３は、例えば、入力信号中に所定の周波数以上の信号成分が存在し、その振幅が所定の振幅よりも大きい場合に、判定信号をＬＯＷに設定してよい。また周波数判定器１３は、所定の周波数以上の信号成分の振幅が所定の振幅よりも小さい場合に、判定信号をＨＩＧＨに設定してよい。

入力信号中の周波数成分を判定するために、周波数判定器１３は、周波数判定を何らかの形で近似する信号処理を行なってもよい。例えば周波数判定器１３は、入力信号の微分値を求め、その微分値の絶対値が所定の値より小さいか否かを示す結果を判定信号として出力してよい。この際、入力信号を所定間隔でサンプリングし、各サンプリング値について直前のサンプリング値との差分値を求め、その差分値を微分値として用いてよい。このように微分値又は差分値の大きさに基づいて判定することで、局所的な信号の変化の大きさに基づいた判定を実現し、局所的な高周波成分の振幅に基づいた判定を近似的に実現することができる。

選択回路１４は、デジタルアンプ１２からの第１の出力信号とアナログアンプ１１からの第２の出力信号との何れかを上記判定信号に応じて選択して出力する。具体的には、判定信号がＬＯＷの時には、インバータ２７の出力がＨＩＧＨとなり、インバータ出力をゲートに受け取るＮＭＯＳトランジスタ２８が導通する。このとき、判定信号をゲートに受け取るＮＭＯＳトランジスタ２９は非導通状態である。これにより、判定信号がＬＯＷの時には、アナログアンプ１１からの第２の出力信号がアンプ回路１０の出力となる。また判定信号がＨＩＧＨの時には、インバータ２７の出力がＬＯＷとなり、インバータ出力をゲートに受け取るＮＭＯＳトランジスタ２８が非導通状態となる。このとき、判定信号をゲートに受け取るＮＭＯＳトランジスタ２９は導通状態である。これにより、判定信号がＨＩＧＨの時には、デジタルアンプ１２からの第１の出力信号がアンプ回路１０の出力となる。

図２は、図１のアンプ回路の動作を模式的に示した図である。図２の横軸はアンプ回路１０の入力信号の周波数であり、縦軸は各周波数成分の振幅（振幅スペクトル）を示す。入力信号が特性３１に示すような振幅スペクトルを有する場合、即ち、所定の周波数Ｆ１よりも低い周波数成分のみを含む場合、或いは所定の周波数Ｆ１以上の信号成分の振幅が十分に小さい場合には、デジタルアンプ１２の第１の出力信号が選択される。また入力信号が特性３２に示すような振幅スペクトルを有する場合、即ち、所定の周波数Ｆ１以上の信号成分の振幅が十分に大きい場合には、アナログアンプ１１の第２の出力信号が選択される。言葉を換えて言うならば、入力信号の変化が急峻な場合にはアナログアンプ１１の出力が選択され、入力信号の変化が緩慢な場合にはデジタルアンプ１２の出力が選択される。これにより、図１のアンプ回路１０は、高速な応答が必要な入力信号に対しては高速な応答特性を実現し、高速な応答が必要でない入力信号に対しては高い電力使用効率を実現することができる。

なお図１の構成において、アナログアンプ１１及びデジタルアンプ１２は両方とも、周波数判定器１３の判定結果に関わらず動作している。しかしながら、アナログアンプ１１において電力消費が大きいのは、増幅素子２２のトランジスタ２２Ａ及び２２Ｂがリニア領域で動作し電流が流れる際に電力が消費されるからである。アナログアンプ１１の出力が負荷１５に接続されない場合、トランジスタ２２Ａ及び２２Ｂでの電力消費は殆ど無い。従って、アナログアンプ１１とデジタルアンプ１２とが両方ともに動作していても、上記のような出力信号の切り替えにより、電力消費の少ないアンプ動作、即ち高い電力使用効率のアンプ動作を実現することができる。なお図１の構成の場合、周波数判定器１３の判定結果に応じて、アナログアンプ１１及びデジタルアンプ１２の何れか一方の動作を適宜停止させてもよい。これにより更なる電力削減を実現できる。

図３は、局所的な信号の変化の大きさに基づいた判定を行なう場合の判定信号の変化について説明するための図である。図３において、横軸は時間を表わし、縦軸は入力信号の振幅を示す。入力信号３８は、期間Ｔ１において、例えば単一の周波数で正弦波振動をしているとする。このとき、図１の周波数判定器１３が理想的な周波数判定器として動作するのであれば、期間Ｔ１において、周波数判定器１３の出力は固定の値となる。例えば、この期間Ｔ１での入力信号３８の周波数がアナログアンプ１１を選択するような周波数であれば、周波数判定器１３の出力である判定信号は、期間Ｔ１においてＬＯＷに固定となる。またこの期間Ｔ１での入力信号３８の周波数がデジタルアンプ１２を選択するような周波数であれば、周波数判定器１３の出力である判定信号は、期間Ｔ１においてＨＩＧＨに固定となる。

それに対して周波数判定器１３が局所的な信号の変化の大きさに基づいた判定を行なう場合、入力信号３８が単一の周波数で正弦波振動をしている期間Ｔ１において、周波数判定器１３の出力する判定信号の値が変化してしまう。例えば位置３３での入力信号３８において、隣接する２つのサンプル３５は略値が同一であり、差分値は略ゼロとなる。それに対して、例えば位置３４での入力信号３８において、隣接する２つのサンプル３６は値が大きく異なり、差分値は大きな値となる。従って、差分値が所定の値より小さいか否かを示す結果を判定信号とする場合、この所定の値の大きさによっては、位置３３では判定値がＨＩＧＨとなり、位置３４では判定値がＬＯＷとなる可能性がある。この結果、位置３３のように入力信号３８のピークの近傍では、デジタルアンプ１２の出力が選択され、それ以外の点では、アナログアンプ１１の出力が選択される可能性がある。

図４は、局所的な信号の変化の大きさに基づいた判定を行なう場合のアンプ回路の出力の切り替えについて説明するための図である。図４において、横軸は時間を表わし、縦軸は出力信号の振幅を示す。アナログアンプ１１の出力信号４１と、デジタルアンプ１２の出力信号４２との間には位相差がある。この位相差は、主に、ローパスフィルタ２５に起因して発生する。

前述のように、図３に示す位置３３のような入力信号３８のピーク点近傍では、デジタルアンプ１２の出力が選択され、それ以外の点では、アナログアンプ１１の出力が選択される場合がある。そのようにアンプ出力の切り替えが発生した場合は図４に示すように、アンプ回路１０の出力４３は、ピーク点以外ではアナログアンプ１１の出力信号４１となるが、ピーク点近傍ではデジタルアンプ１２の出力信号４２となる。その結果、アナログアンプ１１の出力信号４１とデジタルアンプ１２の出力信号４２との間の位相差により、アンプ回路１０の出力４３は不連続な波形となってしまう。

図５は、局所的な信号の変化の大きさに基づいた判定を行なう場合のアンプ回路の出力の切り替えについて更に説明するための図である。図５において、横軸は時間を表わし、縦軸は入力信号又は出力信号の振幅を示す。図５（ａ）には、入力信号４４が示される。図５（ｂ）には、入力信号４４に対してアナログアンプ１１が出力する第２の出力信号４５及びデジタルアンプ１２が出力する第１の出力信号４６が示される。アナログアンプ１１が出力する第２の出力信号４５は、入力信号４４に若干の遅れがあるが、十分に速い立ち上がり応答及び立ち下がり応答を有する。デジタルアンプ１２が出力する第１の出力信号４６は、入力信号４４からかなり遅れて立ち上がり、また立ち上がり後のオーバーシュート等の過渡応答を有する。図５（ｃ）には、入力信号４４の局所的な信号の変化の大きさに基づいて、アナログアンプ１１の出力とデジタルアンプ１２の出力とを切り換えた場合の、アンプ回路１０の出力信号波形４７が示される。入力信号４４の立ち上がり部分においては、アナログアンプ１１の出力信号４５が選択されるが、立ち上がり後に入力信号４４が一定値となると、デジタルアンプ１２の出力信号４６が選択させる。その結果、アンプ回路１０の出力信号波形は、図５（ｃ）に示されるような不連続な波形４７となってしまう。

以上を鑑みると、信号の変化の大きさに基づいた判定を行なう際に、ある程度の長さの時間枠を設定し、その時間枠内での信号の変化を検出して判定を行なうことが考えられる。これにより、上記のように局所的な信号の変化の大きさに基づいた判定を行なう場合の出力波形の不連続性をなくすことができる。以下に説明する第２の実施例では、ある程度の長さの時間枠内での信号の変化を検出して判定を行なう。

図６は、アンプ回路の第２の実施例の構成を示す図である。図６において、図１と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図６に示すアンプ回路１０Ａは、図１に示すアンプ回路１０と比較して、デジタルアンプ１２の第１の出力信号を周波数判定器１３Ａに供給している点が異なる。それに伴い、周波数判定器１３が周波数判定器１３Ａで置き換えられている。それ以外の部分の構成は、図６に示すアンプ回路１０Ａと図１に示すアンプ回路１０とで同一である。

周波数判定器１３Ａは、アンプ回路１０Ａへの入力信号及びデジタルアンプ１２の第１の出力信号に基づいて、判定信号を生成する。例えば、周波数判定器１３Ａは、入力信号の微分値の絶対値が所定の値より小さいか否かを示す第１の判定結果と、デジタルアンプ１２の第１の出力信号の微分値の絶対値が所定の値より小さいか否かを示す第２の判定結果とに基づいて、判定信号を生成してよい。

図７は、周波数判定器１３Ａの構成の一例を示す図である。図７において、図１又は図６と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。周波数判定器１３Ａは、微分部５１、積分部５２、及びＡＮＤ回路５３を含む。ＮＯＴ２７、アナログＦＥＴ２８、及びデジタルＦＥＴ２９は、それぞれ図１及び図６のインバータ２７、ＮＭＯＳトランジスタ２８、及びＮＭＯＳトランジスタ２９に該当する。

微分部５１は、微分回路５１Ａ及び微分回路５１Ｂを含む。微分回路５１Ａは、アンプ回路１０Ａの入力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Ｚ１より小さいか否かを示す第１の判定結果を生成する。第１の判定結果は、微分値Δの絶対値が所定の値Ｚ１より小さい場合にＨＩＧＨとなり、それ以外の場合にＬＯＷとなる。微分回路５１Ｂは、デジタルアンプ１２の第１の出力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Ｚ２より小さいか否かを示す第２の判定結果を生成する。第２の判定結果は、微分値Δの絶対値が所定の値Ｚ２より小さい場合にＨＩＧＨとなり、それ以外の場合にＬＯＷとなる。

積分部５２は、入力信号の微分値の絶対値が所定の値Ｚ１より小さいことを第１の判定結果の状態ＨＩＧＨと、第１の出力信号の微分値の絶対値が所定の値Ｚ２より小さいことを示す第２の判定結果の状態ＨＩＧＨとが、所定時間以上続くか否かを判定する。積分部５２は、積分回路５２Ａ及び積分回路５２Ｂを含む。積分回路５２Ａは、入力信号の微分値の絶対値が所定の値Ｚ１より小さいことを示す第１の判定結果の状態ＨＩＧＨが所定時間以上続くと、その出力をＨＩＧＨにする。入力信号の微分値の絶対値が所定の値Ｚ１より小さくない場合、積分回路５２Ａはリセットされ、その出力はＬＯＷである。積分回路５２Ｂは、デジタルアンプ１２からの第１の出力信号の微分値の絶対値が所定の値Ｚ２より小さいことを示す第１の判定結果の状態ＨＩＧＨが所定時間以上続くと、その出力をＨＩＧＨにする。第１の出力信号の微分値の絶対値が所定の値Ｚ２より小さくない場合、積分回路５２Ｂはリセットされ、その出力はＬＯＷである。

ＡＮＤ回路５３は、積分回路５２Ａの出力と積分回路５２Ｂの出力とがＨＩＧＨの場合に、ＨＩＧＨを出力する。このＨＩＧＨ出力が周波数判定器１３Ａの出力として、選択回路１４（ＮＯＴ２７、アナログＦＥＴ２８、及びデジタルＦＥＴ２９）に供給される。周波数判定器１３ＡがＨＩＧＨを出力する場合、前述のように、アナログアンプ１１用のＮＭＯＳトランジスタ２８が非導通、デジタルアンプ１２用のＮＭＯＳトランジスタ２９が導通となり、デジタルアンプ１２の第１の出力信号を選択して出力する。

図８は、周波数判定器１３Ａの動作の流れを示したフローチャートである。ステップＳ１で、入力信号を微分する。ステップＳ２で、微分値の絶対値がＺ１より小さいか否かを示す判定値を求める。ステップＳ３で、判定値が真（"１"）であるか否かを判定する。判定値が真（"１"）ではない場合（即ち微分値の絶対値がＺ１より小さくない場合）、ステップＳ４で積分回路５２Ａをリセットする。判定値が真（"１"）である場合（即ち微分値の絶対値がＺ１より小さい場合）、ステップＳ５で、判定値"１"を積分する（前回までの"１"の累積値に今回の"１"を加算する）。ステップＳ６で、判定値が真（"１"）である場合が所定時間Ｔ１続いたか否かを判定する。具体的には、積分結果（累積値）が、所定時間Ｔ１に対応する所定値（サンプリング間隔がΔＴであればＴ１／ΔＴ）に到達したか否か、を判定する。積分結果が所定時間Ｔ１に対応する所定値に到達した場合、判定結果は真（"１"）となり、それ以外の場合の判定結果は偽（"０"）となる。

上記動作と平行して、ステップＳ７で、デジタルアンプ１２の第１の出力信号を微分する。ステップＳ８で、微分値の絶対値がＺ２より小さいか否かを示す判定値を求める。ステップＳ９で、判定値が真（"１"）であるか否かを判定する。判定値が真（"１"）ではない場合（即ち微分値の絶対値がＺ２より小さくない場合）、ステップＳ１０で積分回路５２Ｂをリセットする。判定値が真（"１"）である場合（即ち微分値の絶対値がＺ２より小さい場合）、ステップＳ１１で、判定値"１"を積分する（前回までの"１"の累積値に今回の"１"を加算する）。ステップＳ１２で、判定値が真（"１"）である場合が所定時間Ｔ１続いたか否かを判定する。具体的には、積分結果（累積値）が、所定時間Ｔ１に対応する所定値（サンプリング間隔がΔＴであればＴ１／ΔＴ）に到達したか否か、を判定する。積分結果が所定時間Ｔ１に対応する所定値に到達した場合、判定結果は真（"１"）となり、それ以外の場合の判定結果は偽（"０"）となる。

最後にステップＳ１３で、ステップＳ６の判定結果とステップＳ１２の判定結果とのＡＮＤを求める。ＡＮＤ演算の結果が真（"１"）の場合、デジタルアンプ１２の第１の出力信号が選択される。ＡＮＤ演算の結果が偽（"０"）の場合、アナログアンプ１１の第２の出力信号が選択される。以降、同一の処理を繰り返す。

図９は、図６のアンプ回路１０Ａの出力の切り替えについて説明するための図である。図９において、横軸は時間を表わし、縦軸は入力信号又は出力信号の振幅を示す。図９において、図５と同一又は対応する部分は同一又は対応する番号で参照し、その説明は適宜省略する。

図９（ａ）には、入力信号４４が示される。図５（ｂ）には、入力信号４４に対してアナログアンプ１１が出力する第２の出力信号４５及びデジタルアンプ１２が出力する第１の出力信号４６が示される。

図７の微分回路５１Ａの出力がＨＩＧＨとなる期間は、図９（ａ）に示す期間Ｔ１及び期間Ｐ１の両方の期間となる。微分回路５１Ａの出力がＨＩＧＨとなってから所定期間Ｔ１が経過すると、積分回路５２Ａの出力がＨＩＧＨとなる。図９（ａ）に示す期間Ｐ１は、この積分回路５２Ａの出力がＨＩＧＨとなる期間に該当する。

図７の微分回路５１Ｂの出力がＨＩＧＨとなる期間は、図９（ｂ）に示す期間Ｔ２及び期間Ｐ２の両方の期間となる。微分回路５１Ｂの出力がＨＩＧＨとなってから所定期間Ｔ２が経過すると、積分回路５２Ｂの出力がＨＩＧＨとなる。図９（ｂ）に示す期間Ｐ２は、この積分回路５２Ｂの出力がＨＩＧＨとなる期間に該当する。

期間Ｐ１と期間Ｐ２とが重なる期間においては、周波数判定器１３Ａの出力がＨＩＧＨとなり、デジタルアンプ１２の第１の出力信号が選択される。それ以外の期間（但し入力信号４４がＬＯＷ固定の期間を除く）においては、アナログアンプ１１の第２の出力信号が選択される。その結果、アンプ回路１０Ａの出力信号波形は、図９（ｃ）に示す波形４８となる。

局所的な信号変化に着目してアンプ出力を切り換えた場合には、図４や図５に示すように、出力信号が不連続な波形となってしまう。そこで図６に示すアンプ回路１０Ａの周波数判定器１３Ａでは、まず、入力信号の微分値の絶対値が所定値以下である状態が所定期間Ｔ１継続したか否かを判定している。これにより図９（ａ）に示す期間Ｔ１においては、デジタル出力に切り換えられることはない。但し、入力信号のみに基づいて出力切り替え判定を行なっていたのでは、期間Ｔ１が終了すると直ちにデジタル出力に切り換えられてしまう。しかし期間Ｔ１の終了時には、図９（ｂ）に示すようにデジタル出力信号４６は未だ過渡応答状態にあり、このタイミングで出力を切り替えると出力信号波形が不連続になる可能性がある。そこで図６に示すアンプ回路１０Ａの周波数判定器１３Ａでは、更に、デジタルアンプ１２の出力信号の微分値の絶対値が所定値以下である状態が所定期間Ｔ２継続したか否かを判定している。この判定により、デジタルアンプ１２の出力信号から急激な変化がなくなってから期間Ｔ２が経過した後に、期間Ｐ２においてデジタル出力への切り替えを行なっている。このように、入力信号とデジタルアンプ１２の出力信号との両方を用いることで、出力波形の不連続性を確実に回避することができる。なおデジタル出力のみを用いたのでは、デジタル出力からアナログ出力に切り換えるタイミングが、図９（ｂ）の場合であれば期間Ｐ２の終了タイミングとなり、不連続点が発生してしまう。従って、入力信号とデジタル出力との両方を用いることが好ましい。

図１０は、周波数判定器１３Ａの変形例を示す図である。図１０に示す周波数判定器１３Ａは、微分部６１、積分部６２、及びＡＮＤ回路６３を含む。微分部６１は、微分回路６１Ａと微分回路６１Ｂとを含む。微分回路６１Ａは、アンプ回路１０Ａの入力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Ｚ１より小さいか否かを示す第１の判定結果を生成する。第１の判定結果は、微分値Δの絶対値が所定の値Ｚ１より小さい場合にＨＩＧＨとなり、それ以外の場合にＬＯＷとなる。微分回路６１Ｂは、デジタルアンプ１２の第１の出力信号を受け取り、その微分値Δを求め、微分値Δの絶対値が所定の値Ｚ２より小さいか否かを示す第２の判定結果を生成する。第２の判定結果は、微分値Δの絶対値が所定の値Ｚ２より小さい場合にＨＩＧＨとなり、それ以外の場合にＬＯＷとなる。ＡＮＤ回路６３は、微分回路６１Ａの出力と微分回路６１Ｂの出力とがＨＩＧＨの場合に、ＨＩＧＨを出力する。このＡＮＤ回路６３の出力は、入力信号の微分値の絶対値が所定の値Ｚ１より小さいことを示す第１の判定結果の状態と第１の出力信号の微分値の絶対値が所定の値Ｚ２より小さいことを示す第２の判定結果の状態とが同時に発生するときにＨＩＧＨとなる。

積分部６２は、ＡＮＤ回路６３の出力のＨＩＧＨ状態が所定時間以上続くか否かを判定する。積分部６２は、積分回路６２Ａを含む。積分回路６２Ａは、ＡＮＤ回路６３の出力のＨＩＧＨ状態が所定時間以上続くと、ＨＩＧＨを出力する。ＡＮＤ回路６３の出力がＨＩＧＨでない場合、積分回路６２Ａはリセットされ、積分回路６２Ａの出力はＬＯＷである。この積分回路６２Ａの出力が、周波数判定器１３Ａの出力信号となる。周波数判定器１３ＡがＨＩＧＨを出力する場合、前述のように、アナログアンプ１１用のＮＭＯＳトランジスタ２８が非導通、デジタルアンプ１２用のＮＭＯＳトランジスタ２９が導通となり、デジタルアンプ１２の第１の出力信号を選択して出力する。

図１１は、図１０に示す周波数判定器１３Ａの動作の流れを示したフローチャートである。ステップＳ１で、入力信号を微分する。ステップＳ２で、微分値の絶対値がＺ１より小さいか否かを示す判定値を求める。これと並行して、ステップＳ３で、デジタルアンプ１２の第１の出力信号を微分する。ステップＳ４で、微分値の絶対値がＺ２より小さいか否かを示す判定値を求める。

次にステップＳ５で、ステップＳ２の判定値とステップＳ４の判定値とのＡＮＤを求める。ステップＳ６で、ＡＮＤ演算後の判定値が真（"１"）であるか否かを判定する。判定値が真（"１"）ではない場合（即ちステップＳ２の判定値とステップＳ４の判定値との少なくとも一方が"０"の場合）、ステップＳ７で積分回路６２Ａをリセットする。判定値が真（"１"）である場合（即ちステップＳ２の判定値とステップＳ４の判定値との両方が"１"の場合）、ステップＳ８で、判定値"１"を積分する（前回までの"１"の累積値に今回の"１"を加算する）。ステップＳ９で、判定値が真（"１"）である場合が所定時間Ｔ続いたか否かを判定する。具体的には、積分結果（累積値）が、所定時間Ｔに対応する所定値（サンプリング間隔がΔＴであればＴ／ΔＴ）に到達したか否か、を判定する。積分結果が所定時間Ｔに対応する所定値に到達した場合、判定結果はＹＥＳとなり、それ以外の場合の判定結果ＮＯとなる。判定結果がＹＥＳの場合、デジタルアンプ１２の第１の出力信号が選択される。判定結果がＮＯの場合、アナログアンプ１１の第２の出力信号が選択される。以降、同一の処理を繰り返す。

図１０及び図１１に示す周波数判定器１３Ａでは、入力信号側の判定結果とデジタルアンプ１２の第１の出力信号側の判定結果とを、積分演算の前にＡＮＤしている。この場合、入力信号及びデジタルアンプ出力信号の両方から急激な変化がなくなってから十分な時間が経過した後に、デジタルアンプ出力に切り換えることで、出力波形の不連続な変化をなくすことができる。

図１２は、計算機シミュレーションの結果を示す図である。この計算機シミュレーションでは、入力信号が１０ｋＨｚの正弦波であり、サンプリング周波数が２ＭＨｚ、図１又は図６のローパスフィルタ２５のカットオフ周波数が１ｋＨｚに設定されている。図１２（ａ）及び（ｂ）において、横軸は時間であり、縦軸は信号値を示す。

図１２（ａ）は、図１のアンプ回路１０の出力波形７１と、周波数判定器１３の出力する判定信号７２とを示す。判定信号７２が正弦波の正負のピークの近辺でＨＩＧＨとなり、正弦波の正負のピークの近辺でのみデジタルアンプ出力が選択される。それ以外の位置ではアナログアンプ出力が選択される。その結果、アンプ回路１０の出力波形７１は図示されるように不連続な波形となっている。

図１２（ｂ）は、図６のアンプ回路１０Ａの出力波形７３と、周波数判定器１３Ａの出力する判定信号７４とを示す。判定信号７４は常時ＬＯＷとなり、アナログアンプ出力が常時選択される。その結果、アンプ回路１０Ａの出力波形７１は図示されるように連続な正弦波の波形となっている。

図１３は、図１０に示す周波数判定器１３Ａの回路構成の一例を示す図である。図１３において、図１０と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。周波数判定器１３Ａは、微分部６１と積分部６２とを含む。微分部６１は、差分回路８１Ａ及び８１Ｂ、絶対値回路８２Ａ及び８２Ｂ、比較回路８３Ａ及び８３Ｂ、及びＡＮＤ回路６３を含む。積分部６２は、加算回路９１、飽和回路９２、乗算回路９３、遅延回路９４、及び比較回路９５を含む。図１３中に示すｚを含む式は、ｚ変換の表記を用いたものである。

差分回路８１Ａは、入力信号の隣合う２つのサンプル点間の差分値を求める。絶対値回路８２Ａは、差分回路８１Ａが求めた差分値ｕの絶対値を求める。比較回路８３Ａは、絶対値回路８２Ａが求めた絶対値と基準値Ｚ（具体的には所定値Ｚ１）とを比較して、絶対値が基準値Ｚよりも小さいときにＨＩＧＨを出力し、絶対値が基準値Ｚよりも大きいときにＬＯＷを出力する。差分回路８１Ｂは、デジタルアンプ１２の出力信号の隣合う２つのサンプル点間の差分値を求める。絶対値回路８２Ｂは、差分回路８１Ｂが求めた差分値ｕの絶対値を求める。比較回路８３Ｂは、絶対値回路８２Ｂが求めた絶対値と基準値Ｚ（具体的には所定値Ｚ２）とを比較して、絶対値が基準値Ｚよりも小さいときにＨＩＧＨを出力し、絶対値が基準値Ｚよりも大きいときにＬＯＷを出力する。ＡＮＤ回路６３は、比較回路８３Ａの出力と比較回路８３Ｂの出力とが両方共にＨＩＧＨの場合に、ＨＩＧＨを出力する。

積分部６２の加算回路９１は、微分部６１の今回の出力と前回迄の微分部６１の出力の累積値とを加算することにより、累積値を更新する。飽和回路９２は、所定値Ｔ以上の適当な値で累積値を飽和させることで、積分部６２の各回路部分がオーバーフローするのを防ぐ。乗算回路９３は、飽和回路９２から出力される累積値と微分部６１の今回の出力とを積算することにより、微分部６１の今回の出力が"０"である場合に累積値を０にリセットする。微分部６１の今回の出力が"１"である場合には、現在の累積値が乗算回路９３から出力される。遅延回路９４は、乗算回路９３の出力である累積値又はリセット後の０を、１サンプリング間隔遅延させてから、加算回路９１に供給する。比較回路９５は、飽和回路９２から出力される累積値と所定期間に相当する所定値Ｔとを比較し、累積値が所定値Ｔ以上になると、ＨＩＧＨを出力する。累積値が所定値Ｔより小さい場合、比較回路９５はＬＯＷを出力する。

上記では、ユニポーラ出力を想定しているが、２２、２４について、＋−両電源を使用することと、２８、２９について、電子リレー(バイポーラ動作)を使用することで、バイポーラ出力も可能になる。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

１０ アンプ回路
１１ アナログアンプ
１２ デジタルアンプ
１３ 周波数判定器
１４ 選択回路
１５ 負荷
２１ アナログドライバ回路
２２ 増幅素子
２３ デジタル変調回路
２４ スイッチ回路
２５ ローパスフィルタ
２６ バッファ
２７ インバータ
２８ ＮＭＯＳトランジスタ
２９ ＮＭＯＳトランジスタ

アンプ回路は、入力信号を増幅して第１の出力信号を出力するデジタルアンプと、前記入力信号を増幅して第２の出力信号を出力するアナログアンプと、前記入力信号の周波数に応じた判定信号を出力する判定回路と、前記第１の出力信号と前記第２の出力信号との何れかを前記判定信号に応じて選択して出力することにより、前記入力信号中に存在する所定の周波数以上の信号成分の振幅が所定の振幅よりも大きい場合に第２の出力信号を選択し、前記所定の周波数以上の信号成分の振幅が前記所定の振幅よりも小さい場合に前記第１の出力信号を選択する選択回路とを含むことを特徴とする。

アンプ回路の出力生成方法は、入力信号を増幅して第１の出力信号を出力するデジタルアンプと前記入力信号を増幅して第２の出力信号を出力するアナログアンプとを含むアンプ回路において、前記入力信号の周波数に応じた判定信号を生成し、前記第１の出力信号と前記第２の出力信号との何れかを前記判定信号に応じて選択して前記アンプ回路の出力とすることにより、前記入力信号中に存在する所定の周波数以上の信号成分の振幅が所定の振幅よりも大きい場合に第２の出力信号を選択し、前記所定の周波数以上の信号成分の振幅が前記所定の振幅よりも小さい場合に前記第１の出力信号を選択する各段階を含むことを特徴とする。

Claims (9)

1. 入力信号を増幅して第１の出力信号を出力するデジタルアンプと、
   前記入力信号を増幅して第２の出力信号を出力するアナログアンプと、
   前記入力信号の周波数に応じた判定信号を出力する判定回路と、
   前記第１の出力信号と前記第２の出力信号との何れかを前記判定信号に応じて選択して出力する選択回路と
   を含むことを特徴とするアンプ回路。
2. 前記判定回路は、前記入力信号及び前記第１の出力信号に基づいて、前記判定信号を生成することを特徴とする請求項１記載のアンプ回路。
3. 前記判定回路は、前記入力信号の微分値を求め、前記微分値の絶対値が所定の値より小さいか否かを判定することを特徴とする請求項１又は２記載のアンプ回路。
4. 前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいか否かを示す第１の判定結果と前記第１の出力信号の微分値の絶対値が所定の値より小さいか否かを示す第２の判定結果とに基づいて前記判定信号を生成することを特徴とする請求項１乃至３何れか一項記載のアンプ回路。
5. 前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいことを示す前記第１の判定結果の状態と前記第１の出力信号の微分値の絶対値が所定の値より小さいことを示す前記第２の判定結果の状態とが所定時間以上続く場合に、前記選択回路が前記第１の出力信号を選択するような前記判定信号を生成することを特徴とする請求項４記載のアンプ回路。
6. 前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいことを示す前記第１の判定結果の状態が所定時間以上続くとともに前記第１の出力信号の微分値の絶対値が所定の値より小さいことを示す前記第２の判定結果の状態が所定時間以上続く場合に、前記選択回路が前記第１の出力信号を選択するような前記判定信号を生成することを特徴とする請求項５記載のアンプ回路。
7. 前記判定回路は、前記入力信号の微分値の絶対値が所定の値より小さいことを示す前記第１の判定結果の状態と前記第１の出力信号の微分値の絶対値が所定の値より小さいことを示す前記第２の判定結果の状態とが同時に発生する状態が所定時間以上続く場合に、前記選択回路が前記第１の出力信号を選択するような前記判定信号を生成することを特徴とする請求項５記載のアンプ回路。
8. 入力信号を増幅して第１の出力信号を出力するデジタルアンプと前記入力信号を増幅して第２の出力信号を出力するアナログアンプとを含むアンプ回路において、
   前記入力信号の周波数に応じた判定信号を生成し、
   前記第１の出力信号と前記第２の出力信号との何れかを前記判定信号に応じて選択して前記アンプ回路の出力とする
   各段階を含むことを特徴とするアンプ回路の出力生成方法。
9. 前記判定信号を生成する段階は、前記入力信号の微分値の絶対値が所定の値より小さいか否かを示す第１の判定結果と前記第１の出力信号の微分値の絶対値が所定の値より小さいか否かを示す第２の判定結果とに基づいて前記判定信号を生成することを特徴とする請求項８記載のアンプ回路の出力生成方法。

Images