JP2002539659A - 高電力効率のラインドライバ - Google Patents

高電力効率のラインドライバ

Info

Publication number
JP2002539659A
JP2002539659A JP2000604519A JP2000604519A JP2002539659A JP 2002539659 A JP2002539659 A JP 2002539659A JP 2000604519 A JP2000604519 A JP 2000604519A JP 2000604519 A JP2000604519 A JP 2000604519A JP 2002539659 A JP2002539659 A JP 2002539659A
Authority
JP
Japan
Prior art keywords
amplifier
processing circuit
signal processing
class
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000604519A
Other languages
English (en)
Inventor
アウジャ・ブペンドラ・ケイ．
デラノ・ケーリー・エル．
トリパチ・アディア・エス．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tripath Technology Inc
Original Assignee
Tripath Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tripath Technology Inc filed Critical Tripath Technology Inc
Publication of JP2002539659A publication Critical patent/JP2002539659A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 【解決手段】 フィードバックループ内に周波数選択回路網（４０２−０〜４０２−（ｎ−１））を備えた信号処理回路（４００）を開示する。この周波数選択回路網（４０２−２〜４０２−（ｎ−１））には、フィードバックループ内のアナログ−アナログ変換器（４０８）が結合されている。連続時間フィードバックパス（４０６）は、アナログ−アナログ変換器（４０８）の出力端子から周波数選択回路網（４０２−２〜４０２−（ｎ−１））へとフィードバックを提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
本発明は、忠実度の高い信号増幅を高い電力効率で提供するための信号処理技
術に関する。本発明は、特に、例えば電力供給の遷移等を伴うＧ級増幅器を含む
あらゆる級の増幅器において歪みを低減させて、低歪みの出力信号を提供するた
めの技術を提供する。
【０００２】 電子増幅器およびラインドライバにおける電力効率の向上が、一般に望まれて
いる。通信において、ラインドライバは、例えば加入者回線である銅線等の物理
インターフェース上で電子通信信号またはデータ通信信号をドライブするために
使用される。オーディオ／工業アプリケーションにおいても同様に、電子増幅器
は、スピーカまたは他の電気的負荷を駆動するために使用される。電力の転送効
率は、特に、高ピーク／平均電力比によって特徴付けられており、例えば銅製の
加入者回線の駆動または高忠実度拡声器の駆動等のアプリケーションにおける重
要な設計事項の１つである。このようなアプリケーションでは、出力電力が数百
ミリワットから数十ワットひいては数百ワットに亘って変化することは珍しくな
い。また、このような用途においては、負荷に伝達される平均電力をピーク電力
が大きく上回っており、高ワット損の期間がドライバまたは増幅器の動作時間の
比較的小さい割合しか占めないのが通常である。そして、ピーク電力が、回路動
作の大部分の期間で出力電圧の揺れ（swing）を大きく上回る場合であっても、
信号の信頼度を高く（または歪みを小さく）維持するためには、ピークワット損
の期間中における供給電圧を、出力電圧の揺れを上回る充分な大きさにしなくて
はならない。したがって、回路は、出力電圧の揺れが比較的小さい期間すなわち
ほどんどの期間で非常に低効率である。これは、供給している電圧が必要以上に
大きいためである。
【０００３】 出力信号の歪みを許容範囲内に維持するために、予測される最大出力電圧の揺
れよりかなり高い電圧値が供給電圧として設定されるので、電力効率はさらに低
下する。逆に言えば、増幅器の出力電圧が供給されている電源電圧に近づくのに
伴って、信号の歪みは大幅に増加する傾向にある。その結果、ほとんどの回路設
計者は、予測されるピーク出力電圧の揺れに対して２０％またはそれ以上の供給
電圧を採用する傾向にある。
【０００４】 ピーク／平均電力比が５であるアプリケーションが非効率的であることは、教
示的な一例である。伝送される平均電力が５０オームの負荷に対して２００ｍＷ
である場合、出力電圧のＲＭＳ値は３．１６２ボルトで、平均ピーク値は１．４
１４２＊３．１６２＝４．４７ボルトである。つまり、出力信号は、ほどんどの
期間は±４．４７ボルトの範囲内で揺れる。ピーク／平均比が５であるというこ
とは、出力電圧が５＊３．１６２＝１５．８１ボルトまで揺れられることを意味
している。ピークワット損の期間中における歪みを適切な低さに維持するために
は、このようなピーク出力電圧として±１５ボルトの供給を採用すると良い。こ
の結果、２００ｍＷを負荷に伝送するために８００ｍＷを超えるワット損が生じ
る。したがって、このような構成では、設計の優れたＡＢ級の増幅器ですら２０
％未満の効率でしか動作することができない。
【０００５】 Ｄ級増幅器すなわちスイッチング増幅器は、電力効率の問題に対処したもので
あるが、特に出力信号の揺れが供給電圧に近づくにつれて、信号の歪みが類似の
アナログ増幅器のそれを上回るという特徴を有する。また、このような増幅器は
、電磁干渉（ＥＭＩ）による劣化を特に生じ易い。スイッチング増幅器は、米国
カリフォルニア州サンタクララ市所在のトライパステクノロジー社によって開発
されたものであり、スイッチング増幅器の技術を改良することによって、高忠実
度のアナログ増幅器に匹敵する歪みレベルの出力信号を生成する。このようなス
イッチング増幅器の一例が、１９９８年７月７日に発行された米国特許第５，７
７７，５１２号「オーバーサンプルおよびノイズシェーピングされた混合信号を
処理（oversampled, noise-shaping, mixed signal processing）する方法およ
び装置」に記載されており、この文献を引例として本明細書で参照するものとす
る。
【０００６】 しかしながら、スイッチング周波数がオーディオの帯域幅を大きく上回る場合
、上記参考文献の改良スイッチング増幅器によるオーバーサンプリングは、スイ
ッチングロスが電力効率のゲインを下回る結果を生じる。つまり、ＩＳＤＮや帯
域幅が３０ｋＨｚ〜１．２ＭＨｚの範囲にある種々のＸＤＳＬの標準的な通信ア
プリケーションでは、スイッチングアプリケーションの出力デバイスのスイッチ
ングロスが許容できないほど大きい。これは、オーバーサンプリングに依存し、
標準的なスイッチング技術よりさらに高いスイッチング率を有するスイッチング
技術において、特に顕著である。
【０００７】 ピーク／平均比が高いアプリケーションの電力効率を改善する方法の１つとし
て、出力信号がアナログ信号であるという性質を維持するいわゆるＧ級増幅器が
使用されてきた。エスジイエス・トンプソン（ＳＧＳ Ｔｈｏｍｐｓｏｎ）は、
この級の増幅器をオーディオアプリケーションに採用しており、図１にその一例
を示した。動作中、増幅器１０２は、２つの異なる供給電圧±５Ｖおよび±１５
Ｖのいずれかに接続される。出力ピーク信号が約４．３Ｖ未満である場合は（ツ
ェナーダイオード１０４の電圧に依存する）、ダイオード１１２を介して±５Ｖ
の電源が増幅器１０２に接続される。出力ピーク信号がツェナーダイオード１０
４のツェナー電圧より低い５ボルトを超える場合は、ＮＰＮトランジスタ１０８
を介して±１５Ｖ電源が増幅器１０２に接続される。つまり、出力信号が一定の
レベルより低い場合、増幅器１０２は、ダイオード１１２および１１４を介して
±５Ｖ電源に接続される。出力電圧が充分な大きさまで増加すると、増幅器１０
２は±１５Ｖ電源に接続される。
【０００８】 図１に関連して説明した電力供給のスイッチング技術によって、Ｇ級増幅器は
、信号がどれ位の頻度で電圧を５Ｖ電源に切り換えられるかに依存して、様々な
程度で電力効率を向上させることができる。通過する信号が一定の閾値を超える
ＤＣ信号でない限り、Ｇ級増幅器の平均効率は、ＡＢ級増幅器のそれよりも常に
高い。しかしながら、残念なことに、電源装置から伝達され回路にカップリング
されたノイズが原因で、出力信号の歪みは、電力効率が改善されるのに伴って増
加する。このカップリングノイズは、増幅器／出力ステージの非線形性によって
他の周波数に混合されることもある。通信アプリケーションでは、信号の歪みが
増加するとビット誤り率が増加する。オーディオアプリケーションでは、歪みが
増加すると音質が大きく低下する。したがって、信号がけ歪まないように維持し
なければならないアプリケーションにとっては、電力効率の改善にも拘らず、標
準的なＧ級増幅器は使用することができない。
【０００９】 線形増幅器の設計におけるもう１つのトレードオフの関係は、バイアス電流対
線形性に関するものである。一般に、バイアス電流が高いほど出力の線形性が増
す。反対に、電力効率の改善とともにバイアス電流を減らすと、負荷が減少する
のに伴って歪みが増す。これは、例えばＡ級、ＡＢ級等の様々な級の増幅器の設
計に見られ、充分な資料による裏付けを有する一般的なトレードオフの関係であ
る。
【００１０】 したがって、ほとんど歪みのない出力信号を生成できかつ高電力効率の増幅器
の回路構成（トポロジ）を、例えば、通信アプリケーション、高忠実度のオーデ
ィオアプリケーション、および高ピーク／平均比のあらゆるアプリケーションに
おいて使用するために提供することが望まれている。
【００１１】
【発明の概要】
本発明にしたがって、例えばＡ級、Ｂ級、ＡＢ級、Ｃ級、Ｄ級、Ｅ級、Ｆ級、
Ｇ級、Ｈ級を含むあらゆる級の増幅器の性能向上に使用できる改良増幅器のトポ
ロジを提供する。本発明による増幅器のトポロジでは、ノイズの波形整形（シェ
−ピング）の技術を利用することによって、高電力効率を維持するとともに、出
力信号の歪みを同等の標準的な増幅器のそれより大幅に低減させる。本発明によ
る増幅器は、歪みフィルタとともにフィードバックループ内に構成されている。
歪みフィルタは、増幅器の出力からの連続時間フィードバックを利用することに
よって、増幅ステージへの入力のノイズ特性を整える。歪みフィルタによって提
供されるノイズの波形整形によって、上述したバイアス電流と歪みとのトレード
オフの関係が解決される。すなわち、歪みフィルタによって歪みの程度が非常に
低くなるので、所定の線形性を維持しながらバイアス電流を低減させることがで
き、それに応じて電力効率を改善することが可能になる。
【００１２】 特定の実施形態では、歪みフィルタは、適切なフィードバック係数によって基
準化された連続時間フィードバックをそれぞれ受け取る１つまたはそれ以上の積
分器（または共振器）のステージを備える。フィードバック係数を適切に選択す
ることによって、フィードバックループのフォワード伝達関数が、対象となる周
波数帯にある増幅器の増幅ステージのゲイン値に等しくなる。その結果、同じ帯
域内での歪みが大きく減衰する。
【００１３】 したがって、本発明により、フィードバックループ内に周波数選択回路網を含
んだ信号処理回路が提供される。フィードバックループ内のアナログーアナログ
変換器は、この周波数選択回路網に結合されている。連続時間フィードバックパ
スは、アナログーアナログ変換器の出力端子から周波数選択回路網へとフィード
バックを提供する。
【００１４】 本発明の特定の実施の形態では、周波数選択回路網は、複数のステージを有し
た歪みフィルタを備える。さらに特定のベースバンドの実施形態では、歪みフィ
ルタの複数のステージは複数の積分器である。バンドパスフィルタを用いた代替
の実施形態では、複数のステージは複数の共振器である。
【００１５】 上述したように、本発明は、様々な級の増幅器／ドライバとともに利用するこ
とができる。したがって、アナログ−アナログ変換器は、各実施形態に応じてＡ
級、ＡＢ級、Ｂ級、Ｃ級、Ｅ級、Ｆ級、Ｇ級、Ｈ級の増幅器／ドライバとなる。
【００１６】 以下の説明および図面を参照することによって、本発明の特性および利点をさ
らに理解することができる。
【００１７】
【発明の実施の形態】
本発明の技術は、Ａ級、Ｂ級、ＡＢ級、Ｃ級、Ｄ級、Ｅ級、Ｆ級、Ｇ級、Ｈ級
を含むあらゆる級の増幅器に適用することができる。先ず、本発明の一般的な実
施形態を説明する。次に、Ｇ級増幅器として実装される本発明の一つの実施形態
を説明する。低インピーダンスの負荷に電力を送るために増幅器およびラインド
ライバを使用する場合、歪みを低く抑える設計を行うことは通常困難である。増
幅器およびラインドライバで低インピーダンスの負荷を駆動する例を、図２ａお
よび図２ｂにそれぞれ示した。図２ａは、ゲインＡ＝５のオーディオ増幅器２０
２が４オームのスピーカを駆動する構成である。図２ｂは、ゲインＡ＝５のＡＤ
ＳＬラインドライバ（ドライバ２１２，２１４）が、有効負荷２５オームの負荷
を駆動する構成である。本発明は、このような低インピーダンス負荷の駆動時に
おけるこれらの増幅器およびラインドライバの線形性を改善するための技術を提
供する。
【００１８】 図３は、二次の歪みフィルタを伴った改良増幅器／ラインドライバ３００を、
本発明の一つの実施形態にしたがって示した図である。歪みフィルタは、ゲイン
要素３０４−０，３０４−１，３０６を介して増幅器３００の出力Ｙからの連続
時間フィードバックを利用する２つの積分器ステージ３０２−０，３０２−１を
備える。出力Ｙにおける歪みは、増幅器／ドライバステージ３０８からの理想出
力と加算接合点３１０における歪み項Ｄとの和としてモデル化されている。この
モデルを使用する場合、出力Ｙから入力Ｘおよび出力Ｙから歪みＤへの伝達関数
は、次の式で表される。
【００１９】
【数１】
【００２０】 ここで、Ａは増幅器／ドライバステージ３０８のゲインであり、ａｉはフィー
ドバック係数（ゲインステージ３０４によって表される）であり、ｓは周波数領
域を表示するためのラプラス演算子である。
【００２１】 図４は、一般化されたｎ次の歪みフィルタを伴った改良増幅器／ラインドライ
バ４００を、本発明の一つの実施形態として示した図である。この歪みフィルタ
は、ゲインステージ４０４−０〜４０４−（ｎ−１）および４０６を介して増幅
器４００の出力Ｙからの連続時間フィードバックを利用するｎ個の積分器ステー
ジ４０２−０〜４０２−（ｎ−１）を備える。出力Ｙにおける歪みは、増幅器ス
テージ４０８からの理想出力と加算接合点４１０における歪み項Ｄとの和として
モデル化されている。このモデルを使用し、瞬間的なフィードフォワードパスを
無視する場合は、出力Ｙから入力Ｘ、および出力Ｙから歪みＤへの伝達関数は、
次の式で表される。
【００２２】
【数２】
【００２３】 ここで、Ａは増幅器ステージ４０８のゲインであり、ａｉはフィードバック係
数（ゲインステージ４０４を表している）であり、ｓは周波数領域を表示するた
めのラプラス演算子である。
【００２４】 上述した各実施形態においては、フィードバック係数ａｉは、伝達関数Ｙ（ｓ
）／Ｘ（ｓ）が対象となる帯域内の増幅器ステージのゲインＡと等しくなるよう
に、適切な値が選ばれている。その結果、図５に示すように、対象となる帯域内
での歪み項Ｄが減衰する。式（１）および（３）が低域通過フィルタの特性を、
式（２）および（４）が高域通過フィルタの特性をそれぞれ記述していることは
明らかだ。したがって、いずれの実施形態においても、標準的な帯域の入力信号
Ｘは、出力において忠実に再現される。その一方では、出力ステージ（すなわち
増幅器／ドライバステージ３０８，４０８）によって持ち込まれ、かつ項Ｄによ
って表された歪みは、歪みフィルタの高域通過の動作によって削除される。これ
を図示したものが図５であり、図中では、Ｙ／Ｘ（式（１）および（３））およ
びＹ／Ｄ（式（２）および（４））の周波数領域特性が重なって示されている。
図示するように、対象となる帯域内において、歪みは大きく減少する。
【００２５】 さらにある特定の実施形態によれば、安定化のため、増幅器／ドライバ４００
の入力から選択されたステージへのフィードフォワードパスが、ゲイン要素４１
２−０〜４１２−（ｎ−２）を介して形成される。シグマ・デルタ変調技術にお
けるこのようなフィードフォワードパスの使用および効果に関するさらなる情報
に関しては、CandyおよびTemesらによる「Oversampling Delta-Sigma Data Conv
erters, pp 1-25 (IEEE Press, 1992)（オーバーサンプル型デルタ・シグマデー
タ変換）」を参照されたい。この文献全体を、従来技術として本明細書で参照す
るものとする。
【００２６】 次に、図６〜９を参照にしながら、本発明によるさらに別の実施形態を説明す
る。本発明で使用される積分器の様々な形態を図６ａ〜６ｃに示した。図６ａに
は、典型的な積分器６０２（図３および図４の実装形態で示した積分器だが）が
示されている。図６ｂは、本発明によるシングルエンデッドな実装形態で使用す
るための構成であって、演算増幅器６０４と、入力レジスタＲと、フィードバッ
クキャパシタＣとをベースにしたシングルエンデッド反転積分器の概略図である
。図６ｃは、本発明による差分増幅タイプの実装形態で使用するため構成であっ
て、演算増幅器６０４と、入力レジスタＲと、フィードバックキャパシタＣとを
ベースにしたディフ差分出力反転積分器の概略図である。図６ｂおよび図６ｃの
積分器に関連付けられた係数は、ともに１／ＲＣに等しいことがわかる。図３お
よび図４に関連して上述した増幅器／ドライバのトポロジは、これらの積分器の
いずれかを使用して実現することが可能である。
【００２７】 次に、差分積分器を使用した本発明による差分増幅出力の実装形態を、図７を
参照にしながら説明する。図７は、三次の歪みフィルタを伴った改良差分増幅器
／ラインドライバ７００を、本発明の特定の実施形態にしたがって示した図であ
る。歪みフィルタは、演算増幅器７０２−０，７０２−１，７０２−２と、レジ
スタＲと、キャパシタＣと、をベースにした３つの差分出力積分器ステージを備
える。これら積分器ステージは、対を成すレジスタ７０５−０と７０６−０、７
０５−１と７０６−１、７０５−２と７０６−２を介して、増幅器／ドライバス
テージ７０４の出力からの連続時間フィードバックを利用する。この実装形態に
よって歪みが改善されることは、図３および図４の実装形態で行なった議論から
容易に理解することができる。このような実施形態は、例えば図２ｂに関連して
上述したＡＤＳＬ加入者回線用のラインドライバとして使用することができる。
【００２８】 一つの実施形態として、増幅器／ラインドライバ７００の積分器をスイッチキ
ャパシタとともに実装しても良い。フィードバックパスでは、増幅器／ドライバ
ステージ７０４の性質とキャパシタの切り換え速度とに依存し、エイリアス除去
（anti-aliasing）フィルタ（例えば低域通過フィルタ）を用いても用いなくて
も良い。すなわち、出力ステージ７０４に顕著なむらが導入されない場合、ある
いは出力ステージの非線形性によって生成される非線形項を排除できる充分な速
さでキャパシタが切り換えられる場合には、エイリアス除去フィルタは不要であ
る。
【００２９】 図８ａおよび図８ｂは、入力信号Ｘが５ＭＨｚの帯域幅を有する場合、図７の
実施形態での歪みの減衰の様子を示したグラフである。この実施形態では、積分
器ステージの係数は、０〜１．２ＭＨｚの帯域では最も平坦な特性を示し、この
帯域より高い周波数領域では、周波数が１０倍（ｄｅｃａｄｅ）になるたびに−
６０ｄＢ減衰するように、すなわちバターワースフィルタとなるように選択され
ている。この実施例において、ラインドライバステージ７０４のゲインは５に設
定されている。図中、増幅器／ドライバ７００の出力Ｙから入力Ｘへのレスポン
ス曲線が実線で表され、出力Ｙから歪みＤへのレスポンス曲線が点線で表される
。図５に関連して上述したように、帯域内における歪みの改善はこれら２つの曲
線の差によって表される。
【００３０】 図８ｂは、５ＭＨｚの帯域における本発明の歪みフィルタによる歪みの改善を
示した図である。この実施例において、増幅器／ドライバステージ７０４は、本
発明の歪みフィルタがない状態で上記帯域に亘って−４０ｄＢの歪み（実線８０
２）で動作するように構成されている。本発明による歪みフィルタ、すなわち図
７の積分器ステージを導入すると、１．２ＭＨｚにおいて、−４０−３６ｄＢ、
すなわち−７６ｄＢだけ改善することができる（これを点線８０４で表した）。
【００３１】 上述したように、本発明による歪みフィルタは、様々な級の増幅器／ドライバ
の歪み性能を向上させるために利用することが可能である。図９ａ〜９ｃは、各
構成のＧ級増幅器／ドライバに対して増幅器／ドライバの実装形態の例を示した
図である。図９ａ〜９ｃの各図において、同じ符号で示された要素は、図４に関
連して上述した要素と同じ機能および動作を有する。図９ａの増幅器９００は、
ｎ次の歪みフィルタを利用しており、簡略化されたＧ級増幅器／ドライバ９２０
をベースにしている。図９ｂの増幅器９００’は、ｎ次の歪みフィルタを利用し
ており、３種類の電力供給すわなち±５ボルト、±９ボルト、±１５ボルトの間
で切り換えられる（Ｇ級に類似した）新しい級の増幅器／ドライバ９３０をベー
スにしている。図９ｃの増幅器９００”は、ｎ次の歪みフィルタを利用しており
、最小限の遷移パルス電圧（グリッジ）で、±１５ボルト電源への接続および非
接続を行なうトランジスタを演算増幅器で駆動するＧ級増幅器ドライバ９４０を
ベースにしている。
【００３２】 図１０は、共振器ベースの周波数選択回路網１００２を備えた増幅器／ドライ
バ１０００の実施形態を示している。共振器ベースの回路網１００２は、ノイズ
整形された信号を比較器１００４に送信する。この比較器１００４は、様々な実
施形態が可能であり、クロック（点線の矢印で示した）に同期して動作するタイ
プでも非同期のものでも良い。比較器１００４からのデジタル出力は、前駆動回
路（pre-drive circuitry）１００６によって処理され、アナログ出力信号で負
荷１０１０を駆動する増幅器／ドライバステージ１００８によって増幅される。
アナログ出力信号による連続時間フィードバックは、フィードバックパス１０１
２を介し、増幅器／ドライバステージ１００８の出力から共振器ベースの周波数
選択回路網へと供給される。増幅器／ドライバステージ１００８は、各実施形態
が可能であり、Ｅ級またはＦ級の増幅器／ドライバを備えて良い。
【００３３】 ここでは、特定の実施形態を用いて本発明の説明を行なっているが、当業者に
は理解できるように、ここで開示された実施形態の形態および詳細は、本発明の
趣旨または範囲を逸脱しない範囲内で変更することが可能である。つまり、上述
したように、本発明は、様々な級の増幅器／ドライバとともに利用することが可
能である。この点を強調するため、一般化された実施形態を図１１に示した。図
１１の増幅器／ドライバ１１００は、非線形アナログーアナログ変換器１１０４
を備えたフィードバックループ内に周波数選択回路網１１０２を備えている。オ
プショナルな出力フィルタ１１０６は、負荷１１０８に出力信号を送信する。周
波数選択回路網１１０２には、フィードバックパス１１１０を介してアナログ−
アナログ変換器１１０４の出力から連続時間フィードバックが提供される。
【００３４】 特定のベースバンドまたは低域通過の特性を有する実施形態にしたがうと、周
波数選択回路網１１０２は、図４、図６、図７に関連して上述したように、積分
器をベースにしたｎ次の歪みフィルタを備える。他の帯域通過フィルタの実施形
態によると、周波数選択回路網は、例えば共振器をベースにしたｎ次の歪みフィ
ルタを備える。
【００３５】 ここでやはり重要なのは、アナログーアナログ変換器１１０４がゲインを有す
る場合、点線のフィードバックパス１１１２で表されるように、同変換器を周波
数選択回路網の最終ステージとして動作させることが可能である点である。すな
わち、アナログーアナログ変換器１１０４は、周波数選択回路網１１０２の非線
形ステージとして、それ自身の「フィードバック修正」の機能と共に動作するこ
とができる。図４に関連して上述したベースバンドの実施形態において、フィー
ドバックパス１１１２は、例えば増幅器／ドライバ４０８を挟んだキャパシタで
あっても良い。フィードバックキャパシタは、非線形性を素早く調整し、非線形
性が低周波数域に混入する前に修正することができるので、（非線形性の程度に
よっては）このような構成の方が望ましい。
【００３６】 もう１つ注意するべき点は、増幅器／ドライバ１１００の周波数選択回路網１
１０２が、例えば演算増幅器と同じようなスルーレートに関する制約を受けない
ことである。つまり、演算増幅器の場合は、ステップ入力が導入されると機器内
における固有な制約が原因でスルーイングを生じる。反対に、本発明による周波
数選択回路網は、ステップ入力が導入された場合であっても、スルーイングより
も例えばＲＣレスポンス等の線形の伝達関数を維持するように構成されている。
これは、本発明の方が従来の演算増幅器回路よりも不連続性を良く処理できると
いう点で重要である。以上からわかるように、本発明の範囲は、添付の特許請求
の範囲に基づいて決定される。
【図面の簡単な説明】
【図１】 標準的なＧ級増幅器を表した図である。
【図２ａ】 オーディオ増幅器を簡単に示した図である。
【図２ｂ】 加入者回線を駆動するＡＤＳＬラインドライバを簡単に示した図である。
【図３】 二次の歪みフィルタを伴った改良増幅器を、本発明の特定の実施形態にしたが
って示した図である。
【図４】 ｎ次の歪みフィルタを伴った改良増幅器を、本発明の特定の実施形態にしたが
って示した図である。
【図５】 本発明の一つの実施形態にしたがって歪みの減衰を示したグラフである。
【図６ａ】 理想の積分器を示した図である。
【図６ｂ】 シングルエンデッド出力を伴った演算増幅器ＲＣ積分器を示した図である。
【図６ｃ】 差分出力を伴った演算増幅器ＲＣ積分器を示した図である。
【図７】 三次の歪みフィルタを伴った改良ＡＤＳＬ差分増幅ドラインドライバを、本発
明の一つの実施形態にしたがって示した図である。
【図８ａ】 本発明の一つの実施形態における歪みの減衰の様子を示したグラフである。
【図８ｂ】 本発明の一つの施形態における歪みの減衰の様子を示したグラフである。
【図９ａ】 歪みフィルタを伴って実装される代替のＧ級増幅器を、本発明による様々な実
施形態にしたがって示した図である。
【図９ｂ】 歪みフィルタを伴って実装される代替のＧ級増幅器を、本発明による様々な実
施形態にしたがって示した図である。
【図９ｃ】 歪みフィルタを伴って実装される代替のＧ級増幅器を、本発明による様々な実
施形態にしたがって示した図である。
【図１０】 本発明の特定の実施形態にしたがって設計された共振器ベースの増幅器／ライ
ンドライバを示した図である。
【図１１】 本発明による一般化された実施形態を示したブロック図である。
【符号の説明】
１０２…増幅器 １０４…ツェナーダイオード １０８…ＮＰＮトランジスタ １１２，１１４…ダイオード ２０２…オーディオ増幅器 ２１２，２１４…ドライバ ３００…増幅器 ３０２−０，３０２−１…積分器ステージ ３０４−０，３０４−１…ゲイン要素 ３０６…ゲイン要素 ３０８…増幅器／ドライバステージ ３１０…加算接合点 ４００…改良増幅器／ラインドライバ ４０２−０〜４０２−（ｎ−１）…積分器ステージ ４０４−０〜４０４−（ｎ−１）…ゲインステージ ４０６…ゲインステージ ４０８…増幅器ステージ ４１０…加算接合点 ４１２−０〜４１２−（ｎ−２）…ゲイン要素 ６０２…積分器 ６０４…演算増幅器 ７００…改良差分増幅器／ラインドライバ ７０２−０，７０２−１，７０２−２…演算増幅器 ７０４…増幅器／ドライバステージ ７０５−０，７０６−０…１対のレジスタ ７０５−１，７０６−１…１対のレジスタ ７０５−２，７０６−２…１対のレジスタ ９００，９００’，９００”…増幅器 ９２０…簡略化されたＧ級増幅器／ドライバ ９３０…新しい級の増幅器／ドライバ ９４０…Ｇ級増幅器／ドライバ １０００…増幅器／ドライバ １００２…共振器ベースの回路網 １００４…比較器 １００６…前駆動回路 １００８…増幅器／ドライバステージ １０１０…負荷 １０１２…フィードバックパス １１００…増幅器／ドライバ １１０２…周波数選択回路網 １１０４…非線形アナログ−アナログ変換機 １１０６…オプショナルな出力フィルタ
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 デラノ・ケーリー・エル． アメリカ合衆国 カリフォルニア州95148 サン・ホセ，フェアウェイ・グリーン・ サークル，1531 (72)発明者 トリパチ・アディア・エス． アメリカ合衆国 カリフォルニア州95148 サン・ホセ，グレン・キーツ・コート， 2855 Ｆターム(参考） 5J090 AA01 AA02 AA41 AA67 CA21 CA36 FA17 GN06 HA08 HA17 HA19 HA20 HA25 HA29 HA39 KA01 KA13 KA17 KA31 KA42 KA44 KA46 KA49 KA62 MA08 MA11 MA25 MN01 MN02 NN12 SA05 TA01 TA03 5K029 AA04 AA13 CC01 EE01 LL01 LL03

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 信号処理回路であって、 フィードバックループ内の周波数選択回路網と、 前記周波数選択回路網に結合され、出力端子を有する前記フィードバックルー
    プ内のアナログーアナログ変換器と、 前記アナログーアナログ変換器の出力端子から前記周波数選択回路網への連続
    時間フィードバックパスと を備える信号処理回路。
  2. 【請求項２】 請求項１記載の信号処理回路であって、 前記周波数選択回路網は複数のステージを有する歪みフィルタである信号処理
    回路。
  3. 【請求項３】 請求項２記載の信号処理回路であって、 前記歪みフィルタの前記複数のステージは複数の積分器である信号処理回路。
  4. 【請求項４】 請求項３記載の信号処理回路であって、 前記歪みフィルタは２つのステージを備える信号処理回路。
  5. 【請求項５】 請求項３記載の信号処理回路であって、 前記歪みフィルタは３つのステージを備える信号処理回路。
  6. 【請求項６】 請求項３記載の信号処理回路であって、 前記歪みフィルタはバターワースフィルタである信号処理回路。
  7. 【請求項７】 請求項２記載の信号処理回路であって、 前記歪みフィルタの前記複数のステージは複数の共振器である信号処理回路。
  8. 【請求項８】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＡ級の増幅器である信号処理回路。
  9. 【請求項９】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＡＢ級の増幅器である信号処理回路。
  10. 【請求項１０】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＢ級の増幅器である信号処理回路。
  11. 【請求項１１】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＣ級の増幅器である信号処理回路。
  12. 【請求項１２】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＥ級の増幅器である信号処理回路。
  13. 【請求項１３】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＦ級の増幅器である信号処理回路。
  14. 【請求項１４】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＧ級の増幅器である信号処理回路。
  15. 【請求項１５】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はＨ級の増幅器である信号処理回路。
  16. 【請求項１６】 請求項２記載の信号処理回路であって、 前記連続時間フィードバックパスは、前記歪みフィルタの前記複数のステージ
    の各ステージの係数を決定する複数のフィードバック要素を備える信号処理回路
    。
  17. 【請求項１７】 請求項１記載の信号処理回路であって、 前記連続時間フィードバックパスはスケーリング要素を備える信号処理回路。
  18. 【請求項１８】 請求項１記載の信号処理回路であって、 前記アナログーアナログ変換器はさらに入力端子を備え、前記回路はさらに前
    記出力端子から前記入力端子への第２の連続時間フィードバックパスを備える信
    号処理回路。
  19. 【請求項１９】 信号処理回路であって、 複数の積分器ステージを備えた、フィードバックループ内の周波数選択回路網
    と、 前記周波数選択回路網に結合され、出力端子を有する前記フィードバックルー
    プ内のベースバンドアナログーアナログ変換器と、 前記アナログーアナログ変換器の前記出力端子から前記複数の積分器ステージ
    のうち選択されたステージへの連続時間フィードバックパスと を備える信号処理回路。
  20. 【請求項２０】 信号処理回路であって、 複数の共振器ステージを備えた、フィードバックループ内の周波数選択回路網
    と、 前記周波数選択回路網に結合され、出力端子を有する前記フィードバックルー
    プ内の帯域通過アナログーアナログ変換器と、 前記アナログーアナログ変換器の前記出力端子から前記複数の共振器ステージ
    のうち選択されたステージへの連続時間フィードバックパスと を備える信号処理回路。
  21. 【請求項２１】 デジタル加入者線用のラインドライバであって、 複数のステージを備えた、フィードバックループ内の周波数選択回路網と、 前記周波数選択回路網に結合され、出力端子を有する前記フィードバックルー
    プ内のＧ級のラインドライバと、 前記Ｇ級のラインドライバの前記出力端子から前記複数のステージのうち選択
    されたステージへの連続時間フィードバックパスと を備えるラインドライバ。
  22. 【請求項２２】 請求項２１記載のラインドライバであって、 前記デジタル加入者線はＡＤＳＬであるラインドライバ。
  23. 【請求項２３】 Ｇ級ラインドライバを使用してデジタル加入者線を駆動す
    るための方法であって、 複数のステージを備えた周波数選択回路網で入力信号を受信し、それに応じ、
    フィルタされた信号を生成する工程と、 前記周波数選択回路網からの前記フィルタされた信号を前記Ｇ級のラインドラ
    イバで受信し、それに応じ、前記デジタル加入者線を駆動するための駆動信号を
    生成する工程と、 前記複数のステージのうち選択されたステージに、連続時間フィードバックパ
    スを介して前記駆動信号をフィードバックする工程と を備える方法。
  24. 【請求項２４】 請求項２３記載の方法であって、 前記デジタル加入者線はＡＤＳＬである方法。
  25. 【請求項２５】 高ピーク／平均比を特徴とする第１の信号を、Ｇ級増幅器
    を使用して処理する方法であって、 複数のステージを備えた周波数選択回路網で前記第１の信号を受信し、それに
    応じ、フィルタされた信号を生成する工程と、 前記周波数選択回路網からの前記フィルタされた信号を前記Ｇ級の増幅器で受
    信し、それに応じて第２の信号を生成する工程と、 前記複数のステージのうち選択されたステージに、連続時間フィードバックパ
    スを介して前記第２の信号をフィードバックする工程と を備える方法。
  26. 【請求項２６】 請求項２５記載の方法であって、 前記第１の信号はＡＤＳＬ信号である方法。
  27. 【請求項２７】 高ピーク／平均比を特徴とする第１の信号を処理するため
    の方法であって、 Ｇ級の増幅器を使用して前記第１の信号の受信および増幅を行なう工程を備え
    る方法。
  28. 【請求項２８】 信号処理回路であって、 少なくとも１つの共振器を備えた、フィードバックループ内の周波数選択回路
    網と、 前記周波数選択回路網に結合された、前記フィードバックループ内の比較器と
    、 前記比較器に結合され、出力端子を有する前記フィードバックループ内の増幅
    器と、 前記増幅器の前記出力端子から前記周波数選択回路網への連続時間フィードバ
    ックパスと を備える信号処理回路。
  29. 【請求項２９】 請求項２８記載の信号処理回路であって、 前記比較器はクロックされた比較器である信号処理回路。
  30. 【請求項３０】 請求項２８記載の信号処理回路であって、 前記比較器はクロックされていない比較器である信号処理回路。
  31. 【請求項３１】 請求項２８記載の信号処理回路であって、 前記増幅器はＥ級の増幅器である信号処理回路。
  32. 【請求項３２】 請求項２８記載の信号処理回路であって、 前記増幅器はＦ級の増幅器である信号処理回路。
JP2000604519A 1999-03-09 2000-03-01 高電力効率のラインドライバ Pending JP2002539659A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12354999P 1999-03-09 1999-03-09
US09/432,507 1999-11-02
US09/432,507 US6246283B1 (en) 1999-03-09 1999-11-02 Power efficient line driver
US60/123,549 1999-11-02
PCT/US2000/005327 WO2000054402A1 (en) 1999-03-09 2000-03-01 Power efficient line driver

Publications (1)

Publication Number Publication Date
JP2002539659A true JP2002539659A (ja) 2002-11-19

Family

ID=26821666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000604519A Pending JP2002539659A (ja) 1999-03-09 2000-03-01 高電力効率のラインドライバ

Country Status (6)

Country Link
US (2) US6246283B1 (ja)
EP (1) EP1166437A4 (ja)
JP (1) JP2002539659A (ja)
AU (1) AU3388500A (ja)
TW (1) TW499792B (ja)
WO (1) WO2000054402A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035027A (ja) * 2006-07-27 2008-02-14 Matsushita Electric Ind Co Ltd デルタシグマ変調型ｄａ変換装置
JP2011087246A (ja) * 2009-10-19 2011-04-28 Toshiba Corp 電力増幅装置
JP2011109663A (ja) * 2009-11-16 2011-06-02 Tyco Healthcare Group Lp Ｈ級共鳴電気外科手術発電機

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628166B2 (en) * 2000-03-03 2003-09-30 Tripath Technology, Inc. RF communication system using an RF digital amplifier
AU2001280695A1 (en) * 2000-07-20 2002-02-05 Tripath Technology, Inc. Schemes for maximizing efficiency of power amplifier under power backoff conditions and reducing transmit-band noise floor and adjacent channel power
US6577189B2 (en) 2000-07-20 2003-06-10 Tripath Technology, Inc. Scheme for reducing transmit-band noise floor and adjacent channel power with power backoff
US6630899B2 (en) 2000-07-20 2003-10-07 Tripath Technology, Inc. Scheme for maximizing efficiency of power amplifier under power backoff conditions
DE10049331C1 (de) * 2000-10-05 2002-06-13 Infineon Technologies Ag Breitbandtreiber
US6975843B2 (en) * 2000-12-21 2005-12-13 Telefonaktiebolaget L M Ericsson (Publ) Method and an arrangement relating to telecommunications systems
JP2002211099A (ja) * 2001-01-17 2002-07-31 Fuji Photo Film Co Ltd トラッピング領域生成方法、トラッピング領域生成装置、トラッピング領域生成プログラム、およびトラッピング領域生成プログラム記憶媒体
US6831577B1 (en) * 2001-02-02 2004-12-14 Sonion A/S Sigma delta modulator having enlarged dynamic range due to stabilized signal swing
US7248642B1 (en) 2002-02-05 2007-07-24 Andrew Corporation Frequency-dependent phase pre-distortion for reducing spurious emissions in communication networks
US7197085B1 (en) 2002-03-08 2007-03-27 Andrew Corporation Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks
US7266159B2 (en) 2002-03-08 2007-09-04 Andrew Corporation Frequency-dependent magnitude pre-distortion on non-baseband input signals for reducing spurious emissions in communication networks
US6801086B1 (en) 2002-04-03 2004-10-05 Andrew Corporation Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
US7139327B2 (en) * 2002-06-10 2006-11-21 Andrew Corporation Digital pre-distortion of input signals for reducing spurious emissions in communication networks
US7177418B2 (en) * 2002-07-22 2007-02-13 Texas Instruments Incorporated Power efficient ADSL central office downstream class G power switch
US6765440B2 (en) * 2002-12-18 2004-07-20 Andrew Corporation Model-based feed-forward linearization of amplifiers
US7251293B2 (en) * 2003-06-27 2007-07-31 Andrew Corporation Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
US7423483B1 (en) * 2005-06-20 2008-09-09 Marvell International Ltd. Increasing amplifier bandwidth by positive capacitive feedback
US7400191B2 (en) 2006-04-07 2008-07-15 Manuel De Jesus Rodriguez Switching power amplifier
US7705672B1 (en) 2007-02-12 2010-04-27 Manuel De Jesus Rodriguez Buck converters as power amplifier
EP2955890B1 (en) * 2009-04-07 2017-06-14 Huawei Technologies Co., Ltd. Improving power efficiency of a line driver
US8711976B2 (en) 2011-05-12 2014-04-29 Andrew Llc Pre-distortion architecture for compensating non-linear effects
FR3080723B1 (fr) * 2018-04-25 2021-08-06 Wupatec Systeme et procede de linearisation en bande de base pour un amplificateur de puissance radiofrequence de classe g

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806828A (en) * 1973-07-26 1974-04-23 Cetec Inc Combined high-frequency bias generator and amplifier for recording systems
JPS57170606A (en) * 1981-04-10 1982-10-20 Sony Corp Amplifying circuit for pulse-width-modulated signal
US4857928A (en) * 1988-01-28 1989-08-15 Motorola, Inc. Method and arrangement for a sigma delta converter for bandpass signals
EP0399738A3 (en) * 1989-05-26 1991-05-08 Gec-Marconi Limited Analogue to digital converter
US5237288A (en) * 1992-06-05 1993-08-17 Sea, Inc. RF power amplifier linearization
US5440270A (en) * 1992-07-14 1995-08-08 Linear Technology Corporation Linear-phase filter having high gain selectivity
CA2109755C (en) * 1993-11-23 2004-11-02 John Barry French Composite bridge amplifier with output overload and thermal protection
US5606289A (en) * 1994-06-22 1997-02-25 Carver Corporation Audio frequency power amplifiers with actively damped filter
DE19601805C2 (de) 1996-01-19 2003-02-13 Bosch Gmbh Robert Vorrichtung zum Betreiben eines Scheibenwischers
US5712593A (en) * 1996-02-05 1998-01-27 Motorola, Inc. Linear power amplifier with distortion detection
US5777512A (en) * 1996-06-20 1998-07-07 Tripath Technology, Inc. Method and apparatus for oversampled, noise-shaping, mixed-signal processing
US5805020A (en) * 1996-06-27 1998-09-08 Harris Corporation Silent start class D amplifier
US6002299A (en) * 1997-06-10 1999-12-14 Cirrus Logic, Inc. High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability
US6084468A (en) * 1997-10-06 2000-07-04 Motorola, Inc. Method and apparatus for high efficiency wideband power amplification
US5969575A (en) 1997-12-11 1999-10-19 Alcatel Class A/F amplifier having second and third order harmonic input and output filtering and self bias distortion correction
US6081161A (en) * 1998-05-18 2000-06-27 Omnipoint Corporation Amplifier with dynamatically adaptable supply voltage

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035027A (ja) * 2006-07-27 2008-02-14 Matsushita Electric Ind Co Ltd デルタシグマ変調型ｄａ変換装置
JP4589275B2 (ja) * 2006-07-27 2010-12-01 パナソニック株式会社 デルタシグマ変調型ｄａ変換装置
JP2011087246A (ja) * 2009-10-19 2011-04-28 Toshiba Corp 電力増幅装置
US8405374B2 (en) 2009-10-19 2013-03-26 Kabushiki Kaisha Toshiba Power amplification device
JP2011109663A (ja) * 2009-11-16 2011-06-02 Tyco Healthcare Group Lp Ｈ級共鳴電気外科手術発電機

Also Published As

Publication number Publication date
WO2000054402A1 (en) 2000-09-14
EP1166437A4 (en) 2002-08-14
US6246283B1 (en) 2001-06-12
US20010001546A1 (en) 2001-05-24
AU3388500A (en) 2000-09-28
US6281747B2 (en) 2001-08-28
TW499792B (en) 2002-08-21
EP1166437A1 (en) 2002-01-02

Similar Documents

Publication Publication Date Title
JP2002539659A (ja) 高電力効率のラインドライバ
US6297697B2 (en) Methods and apparatus for noise shaping a mixed signal power output
US10447217B2 (en) Amplifier with configurable final output stage
US7750731B2 (en) PWM loop filter with minimum aliasing error
US6998910B2 (en) Amplifier using delta-sigma modulation
JP4057774B2 (ja) 被過サンプリング・ノイズ整形信号処理装置における認定パルスによる性能改善のための方法及び装置
JP5079336B2 (ja) 増幅器用の適応型バイアス電流回路及び方法
US5777512A (en) Method and apparatus for oversampled, noise-shaping, mixed-signal processing
US7250816B2 (en) Method and apparatus for combining multiple signals for high efficiency applications
US20060044057A1 (en) Class-D amplifier having high order loop filtering
JP2003506941A (ja) 高周波変調ｒｆ増幅器
US9325284B2 (en) Radio frequency composite Class-S power amplifier having discrete power control
WO2007149632A2 (en) Db-linear analog variable gain amplifier (vga) realization system and method
KR20120018794A (ko) 멀티-비트 클래스-ｄ 전력 증폭기 시스템
US20230097106A1 (en) Loop filter stabilization for class d amplifier
US6501409B1 (en) Switched-capacitor DAC/continuous-time reconstruction filter interface circuit
CN111147026A (zh) 一种音频功率放大器、音频播放装置及音频播放的方法
EP1229641A1 (en) Self oscillating power amplifier
GB2561410A (en) Switching in amplifier with configurable final output stage
CN113225035A (zh) 负反馈系统架构及其环路滤波器
TWI816426B (zh) 音頻系統、d類驅動電路及其控制方法
JP2006191168A (ja) スイッチング増幅回路
KR20240131507A (ko) 광대역 고선형성의 가변 이득 증폭기 및 그 방법
JP2004120468A (ja) インプットイコライザ
ur Rehman et al. Delta sigma (ΔΣ) based novel modulation technique replacing “analog” amplitude modulation (AM)