JP2002503885A - 単結晶薄膜の結晶イオンスライス法 - Google Patents

単結晶薄膜の結晶イオンスライス法

Info

Publication number
JP2002503885A
JP2002503885A JP2000531868A JP2000531868A JP2002503885A JP 2002503885 A JP2002503885 A JP 2002503885A JP 2000531868 A JP2000531868 A JP 2000531868A JP 2000531868 A JP2000531868 A JP 2000531868A JP 2002503885 A JP2002503885 A JP 2002503885A
Authority
JP
Japan
Prior art keywords
thin film
crystal structure
single crystal
crystal
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000531868A
Other languages
English (en)
Inventor
レヴィー ミグエル
エム オスグッド ジュニア リチャード
Original Assignee
ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク filed Critical ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク
Publication of JP2002503885A publication Critical patent/JP2002503885A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 エピタキシャル層／基板（３０）又はバルク結晶構造体（１０Ｂ）から単結晶薄膜（３２）を剥離させる方法を提供するものである。この方法は、イオン（３８）を結晶構造体中に注入して、この結晶構造体の上面から下方の注入深さでこの結晶構造体内に損傷層（３６）を形成する工程と、損傷層を化学的にエッチングして、単結晶薄膜を結晶構造体から剥離させる工程とを有する。本発明の方法は、金属酸化物結晶構造体から単結晶金属酸化物薄膜を剥離させるのに特に有用である。

Description

【発明の詳細な説明】
【０００１】 発明の技術分野 本発明は一般に、単結晶薄膜を用いる集積回路装置の製造分野に関するもので
ある。特に、本発明は、ミクロンのオーダーの薄肉の単結晶金属酸化物薄膜を、
成長不適合基板上に接着させるために、金属酸化物結晶構造体から剥離させる方
法に関するものである。
【０００２】 発明の背景 種々のIII-Ｖ族半導体及び元素半導体集積回路の異種の（不均一の）集積化を
達成するために、１９８７年以来エピタキシャルリフトオフ技術が用いられてい
る。例えば、エピタキシャルリフトオフ技術は、シリコン、ガリウム、砒化物及
びその他の共通基板上に、ヘテロ接合バイポーラトランジスタ（“ＨＢＴ”）及
びダイオードレーザを集積化するのに有効であることが確かめられている。しか
し、この成功にもかかわらず、他の重要な材料、すなわち、金属酸化物のような
非半導体材料を有する装置をこれらの共通基板上に集積化することが不可能であ
った。
【０００３】 非半導体材料と従来の基板とを組合せる、集積回路装置に対する必要性が、電
気光学及び磁気光学の分野で生じている。例えば、光ファイバー電気通信回線に
用いるためのオプティカルアイソレータのようなオンチップ集積化磁気光学装置
に対し必要性が生じている。市販のアイソレータはバルクビスマス置換イットリ
ウム鉄ガーネット（“Ｂｉ‐ＹＩＧ”）を用い、他の従来の集積化アイソレータ
はガドリニウムガリウムガーネット（“ＧＧＧ”）上のエピタキシャル成長を必
要とするが、従来のエピタキシャル成長技術は、高温度の化学反応、複雑な化学
量論及び格子整合の制限を受ける。
【０００４】 更に重要なことに、従来の方法は、半導体材料と組合せるために良好な光学的
及び磁気的特性を呈する単結晶構造体を成長させるのに有効でない。例えば、多
結晶薄膜を成長させるためにスパッタリング成長技術を用いる試みは、満足な光
学的及び磁気的特性を有する単結晶薄膜を得るのに不成功であった。
【０００５】 非半導体材料と従来の基板とを組合せる集積回路装置に対する他の必要性が、
マイクロ波通信の分野で生じている。例えば、この必要性は、集積回路装置を必
要とする周波数可変共振器に対して生じる。強誘電性固体のような多結晶材料よ
り成る従来の周波数可変共振器は、これらの帯域幅が制限され且つ誘電正接が高
い為に、望ましいものではない。従って、強誘電性単結晶薄膜又は磁気光学単結
晶薄膜より成る周波数可変共振器及び他の集積マイクロ波回路を構成するのが望
ましい。
【０００６】 更に、III-Ｖ族半導体に対して開発されたような従来のエピタキシャルリフト
オフ技術は、埋込み犠牲層とエピタキシャル構造体との間のエッチング速度差が
大きいことを利用して、このエピタキシャル構造体をその成長基板から剥離させ
ている。例えば、初期のエピタキシャルリフトオフ技術は、砒化ガリウムアルミ
ニウム（“AlxGa1-xAs”）層に比べて砒化アルミニウム（“AlAs”）の湿式エッ
チングの選択性が高いことに基づいていた。後の研究により、他のIII-Ｖ族半導
体材料でのエピタキシャル成長層のリフトオフは全て、犠牲エピタキシャル層の
選択エッチングに基づいていることが証明されている。エピタキシャル成長層に
対する従来の接着技術には、裸の基板上でのファンデルワールス力及び接着剤の
使用が含まれている。
【０００７】 本発明の目的は、ミクロンのオーダーの薄肉の単結晶薄膜を成長不適合基板上
に接着させるために、この単結晶薄膜を、エピタキシャル層／基板又はバルク金
属酸化物結晶構造体のような結晶構造体から剥離させる方法を提供せんとするに
ある。
【０００８】 本発明の他の目的は、磁性ガーネット材料より成るミクロンのオーダーの薄肉
の単結晶薄膜を集積化光通信及びマイクロ波回路に用いるために、この単結晶薄
膜を成長適合基板から剥離させる方法を提供せんとするにある。
【０００９】 本発明の更に他の目的は、強誘電性材料より成るミクロンのオーダーの薄肉の
単結晶薄膜を集積化光通信及びマイクロ波回路に用いるために、この単結晶薄膜
を成長適合基板又はバルク結晶構造体から剥離させる方法を提供せんとするにあ
る。
【００１０】 本発明の更に他の目的は、従来のエッチング技術を用いることなく、ミクロン
のオーダーの薄肉の単結晶薄膜を成長適合基板から剥離させる方法を提供せんと
するにある。
【００１１】 本発明の他の目的、特徴及び利点は、本発明の実施例を示す添付図面を参照し
た後の詳細な説明から明らかとなるであろう。
【００１２】 発明の概要 本発明の好適な方法によれば、単結晶薄膜を結晶構造体から剥離させる方法を
提供する。この結晶構造体は、例えば、エピタキシャル層／基板の結晶構造体又
はバルク結晶構造体とすることができる。この方法は、イオンを結晶構造体中に
注入して、この結晶構造体の上面から下方の注入深さでこの結晶構造体内に損傷
層を形成する工程と、次に、損傷層を化学的にエッチングして、単結晶薄膜を結
晶構造体から剥離させる工程とを有する。本発明のこの好適な方法は、単結晶金
属酸化物薄膜を金属酸化物の結晶構造体から剥離させる場合に特に有用である。
【００１３】 本発明の他の好適な方法によれば、イオンを結晶構造体中に注入して、この結
晶構造体の上面から下方の注入深さでこの結晶構造体内に損傷層を形成する工程
と、損傷層を急速な温度上昇に曝して成長適合基板からの単結晶薄膜の剥離を行
なう工程とを有する、結晶構造体から単結晶薄膜を剥離する方法を提供する。
【００１４】 本発明の更に他の好適な方法によれば、イオンを結晶構造体中に注入して、こ
の結晶構造体の上面から下方の注入深さでこの結晶構造体内に損傷層を形成する
工程と、結晶構造体を他の基板に接着する工程と、損傷層を急速な温度上昇に曝
して結晶構造体からの単結晶薄膜の剥離を行なう工程とを有する、結晶構造体か
ら単結晶薄膜を剥離する方法を提供する。
【００１５】 本発明及びその利点を完全に理解するために、図面に関し以下に説明する。 図１Ａ及び図１Ｂは、本発明の好適な結晶イオンスライス法により単結晶薄膜
１２及び１９を設ける結晶構造を示す。これら双方の図１Ａ及び１Ｂは、単結晶
薄膜１２及び１９をそれぞれ形成する部分１５及び１８をそれぞれ示す。有利に
は、図１Ａ及び１Ｂの結晶構造は、単結晶金属酸化物薄膜を形成する金属酸化物
部分１５及び１８を有する金属酸化物結晶構造とすることができる。
【００１６】 図１Ａは、エピタキシャル層／基板の結晶構造体１０Ａを示し、この結晶構造
体は、基板１４と、この基板１４の上面に配置されたエピタキシャル層１５と、
エピタキシャル層／基板の界面１６と、基板１４中でエピタキシャル層／基板の
結晶構造体１０Ａの上面から下方の深さｄに配置された損傷層１７とを有する。
図１Ａの損傷層１７はエピタキシャル層／基板の界面１６よりも下方に示されて
いるが、この損傷層１７は所要に応じエピタキシャル層１５内に配置させること
もできる。
【００１７】 図１Ａのエピタキシャル層１５は、単結晶金属酸化物薄膜を形成するのに用い
た金属酸化物エピタキシャル層とすることができる。エピタキシャル層１５自体
は、ガドリニウムガリウムガーネット（“ＧＧＧ”）基板又は成長適合基板の上
面上に配置された磁性ガーネット材料、好ましくは、イットリウム鉄ガーネット
（“ＹＩＧ”）、ビスマス置換イットリウム鉄ガーネット（“Ｂｉ‐ＹＩＧ”）
又はその他のガーネット材料の層とすることができる。金属酸化物エピタキシャ
ル層１５は成長適合基板の上面上に配置されたニオブ酸リチウム（“LiNbO3”）
又はチタン酸ストロンチウム（“SrTiO3”）のような強誘電性材料の層とするこ
ともできる。或いはまた、エピタキシャル層／基板の結晶構造体１０Ａの内部に
は、複数の金属酸化物エピタキシャル層を配置することができる。
【００１８】 図１Ｂは、単結晶薄膜１９を形成するバルク結晶構造体１０Ｂを示す。このバ
ルク結晶構造体１０Ｂ内にも、その上面から下方の深さｄの位置に損傷層１７が
配置されている。好ましくは、バルク結晶構造体１０Ｂを、単結晶金属酸化物薄
膜を形成するのに用いる金属酸化物構造体とすることができる。図１Ｂのバルク
結晶構造体１０Ｂは図５にも示すように、本発明の好適な結晶イオンスライス法
によりLiNbO3単結晶薄膜を形成するのに好適な結晶構造体である。
【００１９】 図２は、結晶構造体から単結晶薄膜を結晶イオンスライス処理するのに好適な
方法２０を示す。この方法は、結晶構造体中にイオンを注入して構造体内に損傷
層を形成する工程（工程２２）と、損傷、すなわち“犠牲”層を基板から化学的
にエッチングする工程（工程２４）とを有する。これにより、単結晶薄膜が基板
から剥離され、この単結晶薄膜をシリコン又は砒化ガリウムのような成長不適合
構造体上に転送して接着する。
【００２０】 図３は、図２の結晶イオンスライス法によるイオン注入工程を示す。この図３
のイオン注入工程は、エピタキシャル層／基板の結晶構造体に対して示してある
が、バルク結晶構造体から単結晶薄膜を剥離するのにも適用しうる。
【００２１】 図３に示すように、例えば、エネルギーの高いヘリウム又は水素イオンのよう
な元素イオン３８を予め決定したエネルギーで、基板３７と、この基板３７上に
配置したエピタキシャル層３４と、エピタキシャル層／基板の界面３５とを有す
るエピタキシャル層／基板の結晶構造体３０内に注入する。これらのイオンは、
注入後に結晶格子と反応する化学的に反応性のイオンとすることもできる。これ
らのイオンは、エピタキシャル層／基板の結晶構造体３０の上面から下方の深さ
ｄの位置に損傷層３６が形成されるように、エピタキシャル層３４を経て注入さ
れる。或いはまた、損傷層３６をエピタキシャル層３４内に形成することもでき
る。
【００２２】 イオン注入工程は、損傷層３６の形成中に結晶構造体３０内に格子欠陥を導入
する。これらの格子欠陥は、エネルギーが目標の原子核に伝達されることにより
導入され、イオン軌道の終端付近に形成される。格子欠陥、従って、損傷層３６
は、選択した注入種及びイオンエネルギーに応じて、結晶構造体３０の表面から
下方の深さｄで基板３７中に導入される。
【００２３】 従って、図３を再び参照するに、単結晶薄膜３２の厚さは注入イオン３８のエ
ネルギーによって決定され、このエネルギーは所望の薄膜の厚さに応じて変える
ことができる。損傷層、すなわち、“犠牲”層は、単結晶薄膜３２を結晶構造体
３０の上部から“スライスオフ”させる（薄く剥離させる）ことができる。
【００２４】 図４は、例えば、単一荷電された３．８ＭｅＶのヘリウムイオンをエピタキシ
ャル層／基板の結晶構造体４０の上面に対し垂直に注入し、この結晶構造体４０
内に損傷層４６を形成する、図２の好適な方法を示す。この結晶構造体４０は、
ＹＩＧ、Ｂｉ‐ＹＩＧ又はその他のガーネットエピタキシャル層４２と、ＧＧＧ
又はその他の成長適合基板４７と、エピタキシャル層／基板の界面４５とを有す
る。イオン注入に当っては、単一荷電された３．８ＭｅＶのヘリウムイオンに対
するドーズ量は通常、５・１０16イオン／cm2 程度である。試料は、特別に設計
した、直径が２インチ（５．０８cm）の水冷式試料ホルダ上に装着し、基板の温
度を４００℃より低くする。
【００２５】 追加の処置として、イオン注入中の電流ビームを低く保つ、例えば、０．２５
μｍ／cm2 よりも低くする。この処置は、イオン注入中に試料の吸光率及び磁気
異方性を変更しないようにするために必要である。イオン注入の均一性は試料ホ
ルダ外で４つのファラデーカップにより検査する。
【００２６】 同様に、図５に示してあるように、単一荷電された３．８ＭｅＶのヘリウムイ
オン５８をバルク結晶構造体５０の表面に対し垂直に注入して、この結晶構造体
５０内に損傷層５６を形成することができる。この結晶構造体５０は磁性ガーネ
ット又は強磁性材料を以て構成することができる。
【００２７】 図２〜５に示す好適な方法では、軽イオン注入種、好ましくはヘリウムを選択
し、深く埋込まれた損傷層が得られるようにするのが有利である。更に、ヘリウ
ムが望ましいのは、得られるイオン注入分布や結晶中の格子損傷の分布が単位軌
道長当りのエネルギー損失、すなわち、“阻止能”により決定される為である。
イオンエネルギーが高い場合、“阻止能”は電子散乱により強くなり、“ＬＳＳ
（Lindhard‐Scharff‐Schiott）理論”により特徴付られる。ＬＳＳ理論は、阻
止能がＥ1/2 に比例していることを予測している。ここに、Ｅは、注入イオンの
エネルギーが高い場合にこの注入イオンの軌道に沿うこの注入イオンのエネルギ
ーである。この注入イオンのエネルギーが低い場合、“阻止能”はＥ2 に反比例
し、主としてホスト原子核によるラザフォード散乱により特徴付られる。
【００２８】 図６は、３．８ＭｅＶのエネルギーでＹＩＧ／ＧＧＧ結晶構造体中に注入され
たヘリウムイオンに対する注入分布を示す。この図６のイオン注入分布は、“Ｔ
ＲＩＭ（transport‐of‐ions‐in‐matter ）”計算によるシミュレーション結
果に基づくものであり、これは、３．８ＭｅＶのエネルギーでＹＩＧ／ＧＧＧ結
晶構造体中に注入したヘリウムイオンに対する実際の注入分布に一致している。
注入分布は、幅狭とし且つ結晶構造体の表面から下方の約９μｍの位置に集中さ
せるのが有利である。３．８ＭｅＶのエネルギーでＢｉ‐ＹＩＧ／ＧＧＧ結晶構
造体中に注入したヘリウムイオンに対する注入分布は、殆ど同じ注入深さを呈し
ている。
【００２９】 図２の好適な方法２０を再び参照するに、イオン注入工程２２に続いて、損傷
層、すなわち、“犠牲”層を結晶構造体の基板から溶解する化学エッチング工程
を行なう。化学エッチング工程により損傷層が溶解されると、単結晶薄膜が基板
から剥離され、この単結晶薄膜は、成長不適合基板上に転送してこの基板に接着
させうるようになる。
【００３０】 図７Ａ及び７Ｂは、図２の結晶イオンスライス法によるエッチング工程を示す
側面図及び上面図である。図７Ａに示すように、基板７７と、この基板７７の上
面上に配置したエピタキシャル層７４と、損傷層７６とを有するエピタキシャル
層／基板の結晶構造体７０に化学的な腐食剤を与える。この構造体を適切な時間
化学的な腐食剤に曝した後、この化学的な腐食剤は単結晶薄膜７２を基板７４か
ら剥離させる。この化学的な腐食剤は、損傷層７６が基板７７内にあるかエピタ
キシャル層７４自体内にあるかにかかわらず同じである。しかし、腐食速度は、
損傷層７６が基板７７内に配置されているかエピタキシャル層７４内に配置され
ているかに応じて変化しうる。
【００３１】 ＹＩＧ／Ｂｉ‐ＹＩＧ単結晶薄膜をＹＩＧ／ＧＧＧ又はＢｉ‐ＹＩＧ／ＧＧＧ
結晶構造体から剥離させるには、市販の８５％希釈のオルト燐酸を用いるのが好
ましい。更に、化学的なエッチング処理の速度を速めるには、オルト燐酸を撹拌
し、一定の温度、好ましくは７０℃に維持するのが有利である。このオルト燐酸
の温度は、エッチング速度を更に速めるために更に高くすることができる。
【００３２】 腐食剤は通常、剥離さすべき単結晶薄膜の寸法に応じて２４〜４８時間の間結
晶構造体７０に与える。図７Ａに示すように、数時間の間化学的な腐食剤に曝し
た後、深いアンダーカット部７８が基板７７内に形成される。例えば、図４に示
すようなイオン注入工程を参照するに、アンダーカット部（図示せず）は、図６
の注入分布に応じてＹＩＧ／ＧＧＧ結晶構造体４０の上面から下方の約９μｍの
位置にその中心がくる。エッチング後、基板４７が剥離され、下側面が微視的に
平滑で、成長不適合基板に接着するのに適した単結晶薄膜を残す。
【００３３】 犠牲層と結晶構造体の他の部分との間のエッチング速度の差は、アンダーカッ
ト部７８のエッチング速度と上面のエッチング速度とを同じ条件の下で比較する
ことにより決定される。後者のエッチング速度は、上面の一部を二酸化シリコン
でマスクして、プロフィルメータでエッチング工程を測定することにより決定さ
れる。アンダーカットの程度は、ノマルスキープリズム顕微鏡を用いて測定する
か或いは、単結晶薄膜の突出部の一部を切取ることにより測定される。犠牲層と
上面との間のエッチング速度の比として規定されるエッチング選択率は１０3 を
越えるということを確かめた。
【００３４】 図５に示すもののようなバルク結晶構造体からLiNbO3単結晶薄膜を剥離させる
場合、LiNbO3バルク結晶構造体から“犠牲”層を化学的にエッチングにより除去
するのに５％希釈のフッ化水素酸を用いるのが好ましい。LiNbO3単結晶薄膜の１
mm2 の試料を剥離させるのに、エッチングを２４時間又はそれよりも少ない時間
の間室温で行なう。
【００３５】 ＧＧＧ基板から磁性ガーネット材料を剥離させるのに、本発明の実例として、
図２の結晶イオンスライス法を用いた。一例では、液相エピタキシャル成長によ
り、少量のランタンを含有するＧＧＧ基板上に１０μｍ及び９５μｍの厚さのＹ
ＩＧエピタキシャル層を成長させ、ＧＧＧ基板に対する格子整合を改善した。他
の例では、ＧＧＧ基板上に３μｍの厚さのＢｉ‐ＹＩＧ薄膜をも成長させた。こ
れらの双方の場合、図２の方法を用いて、約９〜１０μｍの厚さで高品質の単結
晶薄膜を原基板から剥離させた。次に、この単結晶薄膜を、シリコン及び砒化ガ
リウム基板のような成長不適合基板にファンデルワールス接着させた。単結晶薄
膜の磁区のファラデーコントラスト試験により、結晶イオンスライス処理の結果
としてガーネット材料の磁区構造及び保磁力に変化を生ぜしめないことを確かめ
た。
【００３６】 しかし、図２の好適な方法を再び参照するに、化学的なエッチング工程による
と、格子の損傷が残り、単結晶薄膜の上面が粗くなるか或いはその隅部が破損し
てしまうおそれがある。例えば、プロフィルメータを用いることにより、代表的
なエッチング条件の下で６時間曝した場合に、図４のＹＩＧ／ＧＧＧの例で２０
nmの平均粗さが得られたことを確かめた。更に、図７Ｂに破線で示すように、化
学的なエッチング工程中に隅部の破損が生じるおそれがある。従って、単結晶薄
膜に対する損傷を最少にし、高品質の薄膜の製造を確実にするには、追加の保護
手段が必要となる。
【００３７】 従って、結晶構造体からの単結晶薄膜の結晶イオンスライスに当り、残留格子
損傷及び表面の粗さをカプセル封止により最少にする好適な方法８０を図８に示
す。この方法８０は、イオンを結晶構造体中に注入し、基板内に損傷層を形成す
る工程（工程８２）と、単結晶薄膜の上面をカプセル封止する工程（工程８４）
と、損傷層を基板から化学的なエッチングにより除去する工程（工程８６）とを
有する。本発明の好適な観点によれば、図７の単結晶薄膜７２の隅部を溶融ワッ
クス又はアピエゾンＷ混合物によりカプセル封止して、後の化学的なエッチング
工程により生ぜしめられる残留格子損傷及び表面粗さの増大による単結晶薄膜の
破損を無くす。
【００３８】 図９は、結晶構造体からの単結晶薄膜の結晶イオンスライスに当り、残留格子
損傷及び表面の粗さを急速なアニーリングにより最少にする好適な方法９０を示
す。この方法９０は、イオンを結晶構造体中に注入し、基板内に損傷層を形成す
る工程（工程９２）と、急速アニーリング工程（工程９４）と、損傷層を基板か
ら化学的なエッチングにより除去する工程（工程９６）とを有する。
【００３９】 急速なアニーリング工程（工程９４）は、図９に示すように、イオン注入工程
（工程９２）の後で、化学的なエッチング工程（工程９６）の前に行なわれる。
この急速なアニーリングは、後の埋込み層の湿式エッチングの効果を犠牲にする
ことなく、残留格子損傷を修復する作用をする。５％の水素と、９５％の窒素と
よりなるガス中で７００℃での４０秒のアニーリングの結果、表面が平滑で、従
って高品質の単結晶薄膜が得られた。これと相違し、８００℃よりも高い温度で
行なう急速アニーリング工程は望ましいものではない。その理由は、この場合、
“犠牲”層中の損傷をアニーリングにより無くすことにより埋込み層のエッチン
グ速度を著しく阻害する為である。従って、約８００℃で行なう急速アニーリン
グ工程（工程９４）を含む図９の方法は、急速アニーリング工程（工程９４）を
含まない方法に比べて、後の化学的なエッチング工程（工程９６）と関連するエ
ッチング速度を低減させる。
【００４０】 図２の好適な方法を再び参照するに、化学的なエッチング工程２４を、通常、
剥離さすべき単結晶薄膜の寸法に応じて２４〜４８時間とする。例えば、平方ミ
リメートルのオーダーの面積の薄膜区分を基板から完全に剥離させるのに、結晶
構造体を約２４〜４８時間の間腐食剤に曝す必要がある。
【００４１】 従って、図２の方法よりも迅速な変形例として、エピタキシャル層／基板又は
バルク結晶構造体の何れかからの単結晶薄膜の結晶イオンスライスを行なうに当
り、結晶構造体を急速な温度上昇に曝し、成長適合基板からの単結晶薄膜の剥離
を行なう他の好適な方法１００を図１０に示す。この方法１００は、イオンをエ
ピタキシャル層／基板の界面よりも下側で結晶構造体中に注入して、成長適合基
板内に損傷層を形成する工程（工程１０２）と、結晶構造体を急速な温度上昇に
曝し、成長適合基板から単結晶薄膜を剥離、すなわち取外す工程（工程１０４）
とを有する。図１０において結晶構造体を急速な温度上昇に曝す工程１０４は、
結晶構造体の温度を６０秒以内で室温から約７５０〜８００℃まで上昇させるこ
とを含む。従って、結晶構造体の温度を約３０秒間約７５０〜８００℃に維持す
ることにより、単結晶薄膜の剥離が達成される。
【００４２】 追加の工程として、イオン注入中に又はその後に、塩素ガスのような化学的に
剥離を向上させるガス又は液体で損傷層を化学的に処理して、単結晶薄膜の剥離
を向上させることができる。損傷層の化学的な処理は、結晶構造体からの単結晶
薄膜の剥離を行なうのに必要な急速な温度上昇の程度を最小にするように実行す
ることもできる。
【００４３】 図１１は、結晶構造体からの単結晶薄膜の結晶イオンスライスを行なうに当っ
て、結晶構造体を他の基板に直接的に又は間接的に接着し、これを急速な温度上
昇に曝し、単結晶薄膜を成長適合基板から剥離させる好適な方法１１０を示す。
この方法は、図１Ａや図１２及び図１３に示すような、エピタキシャル層／基板
の結晶構造体又は図１Ｂのバルク結晶構造体に対して用いることができる。
【００４４】 図１１を再び参照するに、方法１１０は、イオンを結晶構造体中に注入して結
晶構造体内に損傷層を形成する工程（工程１１２）と、単結晶薄膜の上面を他の
基板に直接的に又は間接的に接着する工程（工程１１４）と、結晶構造体を急速
な温度上昇に曝して結晶構造体からの単結晶薄膜の剥離、すなわち、取外しを行
なう工程（工程１１６）とを有する。図１０の方法の場合のように、結晶構造体
を急速な温度上昇に曝す工程（工程１１６）は、結晶構造体の温度を６０秒以内
で室温から約７５０〜８００℃まで上昇させることを含む。従って、結晶構造体
の温度を約３０秒間約７５０〜８００℃に維持することにより、単結晶薄膜の剥
離が達成される。
【００４５】 接着工程（工程１１４）による前記他の基板は、好ましくは、Japan Journal
of Applied Physics,vol 36(1997)の第２７８４頁に記載された論文“Improved
heat treatment for wafer direct bonding between semiconductors and magne
tic garnets ”に記載されたようなウェハの直接接着技術により、結晶構造体の
上面上に直接接着させるのが有利である。前記他の基板はシリコン又はＧａＡｓ
のような半導体とすることができる。この方法は、結晶薄膜が結晶構造体から剥
離された後でも、単結晶薄膜が前記他の基板に接着したままに維持される点で有
利である。
【００４６】 或いはまた、図１１の方法が、結晶構造体の上面と前記他の基板との間に低温
接着層を被着する工程を有するようにしうる。低温接着層の機能は、剥離処理中
に損傷層すなわち犠牲層を除去するアニーリングを回避することである。この技
術は、エピタキシャル層／基板の結晶構造体を用いているか或いはバルク結晶構
造体を用いているかにかかわらず同じである。
【００４７】 図１２は、図１１の好適な方法に用いるための、変更した結晶構造体１２０を
示す。この変更した結晶構造体１２０は図１Ａに示す結晶構造体に類似するも、
これは一例であって、これに限定されるものではない。この変更した結晶構造体
１２０は第１の成長適合基板１２７と、第２の（前記他の）基板１２８と、これ
ら第１及び第２の基板１２７及び１２８間に配置されたエピタキシャル層１２４
と、このエピタキシャル層１２４及び第２の基板１２８間の界面１２５から深さ
ｄで第１の基板１２７内に配置された損傷層１２６とを有する。第１及び第２の
基板１２７及び１２８は、ウェハ直接接着法により互いに接着させるのが好まし
い。エピタキシャル層１２４はＧＧＧ又は他の成長適合基板のような第１の基板
１２７と第２の基板１２８との間に装着した磁性ガーネット又は強誘電性材料の
層とするのが好ましい。
【００４８】 図１３は、図１１の好適な方法に用いる他の変更した結晶構造体１３０を示す
もので、この場合、第２の基板１２８が単結晶薄膜１２４に間接的に接着されて
いる。図１３に示すように、この結晶構造体１３０は、第１の成長適合基板１２
７と、第２の基板１２８と、これらの基板間で第１の基板１２７上に配置された
エピタキシャル層１２４と、このエピタキシャル層１２４及び第２の基板１２８
間に配置された接着層１３２と、この接着層１３２及び第２の基板１２８間の界
面からの深さｄで第１の基板１２７内に配置された損傷層１２６とを有する。
【００４９】 図１３に示すように、エピタキシャル層１２４は、ＧＧＧ又は他の成長適合基
板とするのが好ましい第１の基板１２７と、第２の基板１２８との間に装着され
た磁性ガーネット又は強磁性材料の層とするのが好ましい。接着層１３２は、図
１０及び１１のそれぞれの工程１０４及び１１６の温度である７５０〜８００℃
よりも低い溶融点を有する低温溶融ガラスのような低温溶融材料とするのが好ま
しい。
【００５０】 本発明は、上述した実施例に限定されず、幾多の変更を加えうること勿論であ
る。
【図面の簡単な説明】
【図１Ａ】 本発明の好適な結晶イオンスライス法により単結晶薄膜を形成する
ためのエピタキシャル層／基板の結晶構造体を示す。
【図１Ｂ】 本発明の好適な結晶イオンスライス法により単結晶薄膜を形成する
ためのバルク結晶構造体を示す。
【図２】 単結晶薄膜の結晶イオンスライスを行なうための好適な方法を示す。
【図３】 図２の結晶イオンスライス方法によるイオン注入工程を示す。
【図４】 図２の結晶イオンスライス方法によるイオン注入工程であり、ＹＩＧ
又はＢｉ‐ＹＩＧの単結晶金属酸化物薄膜を形成するために、エピタキシャル層
／基板の結晶構造体を用いる場合を示す。
【図５】 図２の結晶イオンスライス方法によるイオン注入工程であり、LiNbO3 の単結晶金属酸化物薄膜を形成するために、バルク結晶構造体を用いる場合を示
す。
【図６】 イットリウム鉄ガーネット中の３．８ＭｅＶのヘリウムイオンの注入
分布を示す。
【図７Ａ】 図２の結晶イオンスライス方法によるエッチング工程を示す側面図
である。
【図７Ｂ】 図２の結晶イオンスライス方法によるエッチング工程を示す上面図
である。
【図８】 結晶イオンスライスのための好適な方法であり、単結晶金属酸化物薄
膜に対する損傷をカプセル封止により最少にする方法を示す。
【図９】 結晶イオンスライスのための好適な方法であり、残留格子損傷及び表
面の粗さを急速なアニーリングにより最少にする方法を示す。
【図１０】 結晶イオンスライスのための好適な方法であり、結晶構造体を急速
な温度上昇に曝す方法を示す。
【図１１】 結晶イオンスライスのための好適な方法であり、結晶構造体を第２
の基板に接着するとともに急速な温度上昇に曝す方法を示す。
【図１２】 図１１の方法に対して用いられる変更した結晶構造体であり、第２
の基板を単結晶薄膜の上面上に直接接着した場合を示す。
【図１３】 図１１の方法に対して用いられる変更した結晶構造体であり、第２
の基板を単結晶薄膜の上面上に間接的に接着した場合を示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 リチャード エム オスグッド ジュニア アメリカ合衆国 ニューヨーク州 10514 チャパクア クェーカー ストリート 345

Claims (43)

    【特許請求の範囲】
  1. 【請求項１】 結晶構造体からの単結晶薄膜の剥離方法において、この方法が イオンを前記結晶構造体中に注入して、この結晶構造体の上面から下方の注入
    深さでこの結晶構造体内に損傷層を形成するイオン注入工程と、 前記損傷層を化学的にエッチングして、前記単結晶薄膜を前記結晶構造体から
    剥離させるエッチング工程と を有することを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  2. 【請求項２】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記結晶構造体として、成長適合基板上に配置した金属酸化物エピタキシャ
    ル層を有するエピタキシャル層／基板の結晶構造体を用いることを特徴とする結
    晶構造体からの単結晶薄膜の剥離方法。
  3. 【請求項３】 請求項２に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記イオン注入工程が、イオンを前記成長適合基板中に注入して前記エピタ
    キシャル層／基板の結晶構造体の上面から下方の前記注入深さでこの成長適合基
    板内に損傷層を形成する工程を有することを特徴とする結晶構造体からの単結晶
    薄膜の剥離方法。
  4. 【請求項４】 請求項２に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記イオン注入工程が、イオンを前記金属酸化物エピタキシャル層中に注入
    して前記エピタキシャル層／基板の結晶構造体の上面から下方の前記注入深さで
    この金属酸化物エピタキシャル層内に損傷層を形成する工程を有することを特徴
    とする結晶構造体からの単結晶薄膜の剥離方法。
  5. 【請求項５】 請求項２に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記金属酸化物エピタキシャル層として磁性ガーネット材料の層を用いるこ
    とを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  6. 【請求項６】 請求項２に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記金属酸化物エピタキシャル層として強誘電性材料の層を用いることを特
    徴とする結晶構造体からの単結晶薄膜の剥離方法。
  7. 【請求項７】 請求項２に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記結晶構造体として、前記成長適合基板内に配置された複数の金属酸化物
    エピタキシャル層を有するエピタキシャル層／基板の結晶構造体を用いることを
    特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  8. 【請求項８】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記結晶構造体として、金属酸化物材料を有するバルク結晶構造体を用いる
    ことを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  9. 【請求項９】 請求項８に記載の結晶構造体からの単結晶薄膜の剥離方法におい
    て、前記イオン注入工程が、イオンを前記バルク結晶構造体中に注入してこのバ
    ルク結晶構造体の上面から下方の前記注入深さでこのバルク結晶構造体内に損傷
    層を形成する工程を有することを特徴とする結晶構造体からの単結晶薄膜の剥離
    方法。
  10. 【請求項１０】 請求項８に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、前記金属酸化物材料として磁性ガーネット材料を用いることを特徴とする
    結晶構造体からの単結晶薄膜の剥離方法。
  11. 【請求項１１】 請求項８に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、前記金属酸化物材料として強誘電性材料を用いることを特徴とする結晶構
    造体からの単結晶薄膜の剥離方法。
  12. 【請求項１２】 請求項１１に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記強誘電性材料としてニオブ酸リチウムを用いることを特徴とする結
    晶構造体からの単結晶薄膜の剥離方法。
  13. 【請求項１３】 請求項１２に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記エッチング工程が、希釈したフッ化水素酸を室温で与える工程を有
    することを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  14. 【請求項１４】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、前記注入工程が、前記注入深さを決定する特性エネルギーレベルで、イオ
    ンを与える工程を有することを特徴とする結晶構造体からの単結晶薄膜の剥離方
    法。
  15. 【請求項１５】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、前記イオンを元素イオンとすることを特徴とする結晶構造体からの単結晶
    薄膜の剥離方法。
  16. 【請求項１６】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、前記イオンを、化学的に反応性であるイオンとすることを特徴とする結晶
    構造体からの単結晶薄膜の剥離方法。
  17. 【請求項１７】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、前記エッチング工程が、 前記損傷層を腐食剤に浸漬させる工程と、 この腐食剤を撹拌する工程と、 この腐食剤を一定のエッチング温度に維持する工程と を有することを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  18. 【請求項１８】 請求項１７に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記エッチング温度を室温よりも高くに増大させてエッチング速度を速
    めることを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  19. 【請求項１９】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、更に、前記エッチング工程の前に前記結晶構造体をカプセル封止してこの
    エッチング工程中の単結晶薄膜に対する損傷を最少にする工程があることを特徴
    とする結晶構造体からの単結晶薄膜の剥離方法。
  20. 【請求項２０】 請求項１に記載の結晶構造体からの単結晶薄膜の剥離方法にお
    いて、更に、前記エッチング工程前に急速なアニーリングを行なってこのエッチ
    ング工程中の単結晶薄膜に対する損傷を最少にする工程があることを特徴とする
    結晶構造体からの単結晶薄膜の剥離方法。
  21. 【請求項２１】 結晶構造体からの単結晶薄膜の剥離方法において、この方法が イオンを前記結晶構造体中に注入して、この結晶構造体の上面から下方の注入
    深さでこの結晶構造体内に損傷層を形成する工程と、 前記損傷層を急速な温度上昇に曝して前記結晶構造体からの前記単結晶薄膜の
    剥離を行なう工程と を有することを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  22. 【請求項２２】 請求項２１に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記結晶構造体として、成長適合基板上に配置した金属酸化物エピタキ
    シャル層を有するエピタキシャル層／基板の結晶構造体を用いることを特徴とす
    る結晶構造体からの単結晶薄膜の剥離方法。
  23. 【請求項２３】 請求項２２に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記金属酸化物エピタキシャル層として磁性ガーネット材料を用いるこ
    とを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  24. 【請求項２４】 請求項２２に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記金属酸化物エピタキシャル層として強誘電性材料の層を用いること
    を特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  25. 【請求項２５】 請求項２１に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記結晶構造体として、金属酸化物材料を有するバルク結晶構造体を用
    いることを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  26. 【請求項２６】 請求項２１に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記損傷層を急速な温度上昇に曝す前記工程が、 前記結晶構造体の温度を、室温から第１の温度範囲内の温度まで高める温度上
    昇工程と、 前記結晶構造体の前記温度を前記第１の温度範囲内に維持して前記結晶構造体
    からの前記薄膜の剥離を行なう温度維持工程と を有することを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  27. 【請求項２７】 請求項２６に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記温度上昇工程を６０秒よりも短く行なうことを特徴とする結晶構造
    体からの単結晶薄膜の剥離方法。
  28. 【請求項２８】 請求項２６に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記温度維持工程を約３０秒間行なうことを特徴とする結晶構造体から
    の単結晶薄膜の剥離方法。
  29. 【請求項２９】 請求項２６に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記第１の温度範囲を約７５０〜８００℃とすることを特徴とする結晶
    構造体からの単結晶薄膜の剥離方法。
  30. 【請求項３０】 請求項２１に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、更に、前記損傷層を化学的に処理して前記結晶構造体からの前記単結晶
    薄膜の剥離を向上させる工程があることを特徴とする結晶構造体からの単結晶薄
    膜の剥離方法。
  31. 【請求項３１】 請求項２１に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記損傷層を急速な温度上昇に曝す前記工程が、前記損傷層を低温溶融
    させて前記結晶構造体からの前記単結晶薄膜の剥離を行なう工程を有することを
    特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  32. 【請求項３２】 請求項３０に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記損傷層を化学的に処理する前記工程により、前記結晶構造体からの
    前記単結晶薄膜の剥離を行なうのに必要とする前記急速な温度上昇の度合いを最
    少にすることを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  33. 【請求項３３】 請求項３２に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記損傷層を急速な温度上昇に曝す前記工程が、前記損傷層を低温溶融
    させて前記結晶構造体からの前記単結晶薄膜の剥離を行なう工程を有することを
    特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  34. 【請求項３４】 結晶構造体からの単結晶薄膜の剥離方法において、この方法が イオンを前記結晶構造体中に注入して、この結晶構造体の上面から下方の注入
    深さでこの結晶構造体内に損傷層を形成するイオン注入工程と、 前記結晶構造体を他の基板に接着する工程と、 前記損傷層を急速な温度上昇に曝して前記結晶構造体からの前記単結晶薄膜の
    剥離を行なう工程と を有することを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  35. 【請求項３５】 請求項３４に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記結晶構造体に磁性ガーネット材料を含めることを特徴とする結晶構
    造体からの単結晶薄膜の剥離方法。
  36. 【請求項３６】 請求項３４に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記結晶構造体に強誘電性材料を含めることを特徴とする結晶構造体か
    らの単結晶薄膜の剥離方法。
  37. 【請求項３７】 請求項３４に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記他の基板として低温溶融材料を用いることを特徴とする結晶構造体
    からの単結晶薄膜の剥離方法。
  38. 【請求項３８】 請求項３４に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記損傷層を急速な温度上昇に曝す前記工程が、 前記結晶構造体の温度を、室温から第１の温度範囲内の温度まで高める温度上
    昇工程と、 前記結晶構造体の前記温度を前記第１の温度範囲内に維持して前記結晶構造体
    からの前記薄膜の剥離を行なう温度維持工程と を有することを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  39. 【請求項３９】 請求項３８に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記温度上昇工程を６０秒よりも短く行なうことを特徴とする結晶構造
    体からの単結晶薄膜の剥離方法。
  40. 【請求項４０】 請求項３８に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記温度維持工程を約３０秒間行なうことを特徴とする結晶構造体から
    の単結晶薄膜の剥離方法。
  41. 【請求項４１】 請求項３８に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記第１の温度範囲を約７５０〜８００℃とすることを特徴とする結晶
    構造体からの単結晶薄膜の剥離方法。
  42. 【請求項４２】 請求項３４に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、更に、 前記結晶構造体と前記他の基板との間に接着層を被着する工程と、 この接着層を溶融により除去して前記結晶構造体からの前記単結晶薄膜の剥離
    を行なう工程と があることを特徴とする結晶構造体からの単結晶薄膜の剥離方法。
  43. 【請求項４３】 請求項４２に記載の結晶構造体からの単結晶薄膜の剥離方法に
    おいて、前記接着層として低温溶融材料を用いることを特徴とする結晶構造体か
    らの単結晶薄膜の剥離方法。
JP2000531868A 1998-02-17 1999-02-08 単結晶薄膜の結晶イオンスライス法 Pending JP2002503885A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/025,114 1998-02-17
US09/025,114 US6120597A (en) 1998-02-17 1998-02-17 Crystal ion-slicing of single-crystal films
PCT/US1999/002625 WO1999041779A1 (en) 1998-02-17 1999-02-08 Crystal ion-slicing of single-crystal films

Publications (1)

Publication Number Publication Date
JP2002503885A true JP2002503885A (ja) 2002-02-05

Family

ID=21824125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000531868A Pending JP2002503885A (ja) 1998-02-17 1999-02-08 単結晶薄膜の結晶イオンスライス法

Country Status (11)

Country Link
US (1) US6120597A (ja)
EP (1) EP1060509B1 (ja)
JP (1) JP2002503885A (ja)
KR (1) KR100552448B1 (ja)
CN (1) CN1158702C (ja)
AT (1) ATE305171T1 (ja)
AU (1) AU2590699A (ja)
CA (1) CA2320218C (ja)
DE (1) DE69927360T2 (ja)
IL (1) IL137607A0 (ja)
WO (1) WO1999041779A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109909A (ja) * 2008-10-31 2010-05-13 Murata Mfg Co Ltd 圧電性複合基板の製造方法
JP2011523395A (ja) * 2008-04-15 2011-08-11 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ プロトン交換による薄層を転写させる方法
US8253301B2 (en) 2008-08-27 2012-08-28 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
JP2012199638A (ja) * 2011-03-18 2012-10-18 Murata Mfg Co Ltd 水晶デバイスの製造方法及び水晶デバイス
JP2021506106A (ja) * 2017-12-01 2021-02-18 シリコン ジェネシス コーポレーション 三次元集積回路
US11626392B2 (en) 2015-01-09 2023-04-11 Silicon Genesis Corporation Method of forming semiconductor device using range compensating material

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6641662B2 (en) * 1998-02-17 2003-11-04 The Trustees Of Columbia University In The City Of New York Method for fabricating ultra thin single-crystal metal oxide wave retarder plates and waveguide polarization mode converter using the same
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6858080B2 (en) * 1998-05-15 2005-02-22 Apollo Diamond, Inc. Tunable CVD diamond structures
US6582513B1 (en) * 1998-05-15 2003-06-24 Apollo Diamond, Inc. System and method for producing synthetic diamond
IT1305829B1 (it) * 1998-06-05 2001-05-16 St Microelectronics Srl Recupero del danneggiamento dell'ossido di campo causato da processidi impiantazione ionica ad alta energia e procedimenti di
JP3619058B2 (ja) * 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
AU2001253032A1 (en) * 2000-03-31 2001-10-15 The Trustees Of Columbia University In The City Of New York Method for fabricating ultra thin single-crystal metal oxide wave retarder plates and a waveguide polarization mode converter using the same
FR2807074B1 (fr) * 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US6436614B1 (en) 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
US6544431B2 (en) * 2001-01-16 2003-04-08 Triquint Technology Holding Co. Thin film lithium niobate structure and method of making the same
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
US6600843B2 (en) 2001-03-13 2003-07-29 Srico, Inc. Optical modulator
JP4775680B2 (ja) * 2001-05-16 2011-09-21 信越半導体株式会社 シリコン結晶中の結晶欠陥観察用試料作製方法及び薄片試料
DE10128630A1 (de) * 2001-06-13 2003-01-02 Freiberger Compound Mat Gmbh Vorrichtung und Verfahren zur Bestimmung der Orientierung einer kristallografischen Ebene relativ zu einer Kristalloberfläche sowie Vorrichtung und Verfahren zum Trennen eines Einkristalls in einer Trennmaschine
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6885781B2 (en) * 2002-05-03 2005-04-26 Fujitsu Limited Thin film electro-optical deflector device and a method of fabrication of such a device
EP1537258B9 (en) * 2002-07-17 2008-10-29 S.O.I.Tec Silicon on Insulator Technologies Method of fabricating substrates, in particular for optics, electronics or optoelectronics----------------------------------------
FR2842650B1 (fr) 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
WO2005080645A2 (en) * 2004-02-13 2005-09-01 Apollo Diamond, Inc. Diamond structure separation
EP1896270A2 (en) * 2005-04-13 2008-03-12 The Regents of the University of California Etching technique for the fabrication of thin (ai, in, ga)n layers
US20080267557A1 (en) * 2005-12-29 2008-10-30 Zheng Wang Integrated Magneto-Optical Devices for Uni-Directional Optical Resonator Systems
US8835802B2 (en) * 2006-01-24 2014-09-16 Stephen C. Baer Cleaving wafers from silicon crystals
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
WO2008096194A1 (en) * 2007-02-08 2008-08-14 S.O.I.Tec Silicon On Insulator Technologies Method of fabrication of highly heat dissipative substrates
FR2924272B1 (fr) * 2007-11-28 2010-06-11 Commissariat Energie Atomique Procede de transfert de films
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
EP2436049B1 (en) 2009-05-28 2019-05-01 Northrop Grumman Systems Corporation Lateral over-moded bulk acoustic resonators
CN102443851B (zh) * 2010-10-13 2014-08-20 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
US8999105B2 (en) 2012-01-06 2015-04-07 President And Fellows Of Harvard College Small-scale fabrication systems and methods
CN103696022B (zh) * 2013-12-27 2016-04-13 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
CN104630899B (zh) * 2015-01-17 2017-09-22 王宏兴 金刚石层的分离方法
FR3045678B1 (fr) 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
FR3045677B1 (fr) * 2015-12-22 2019-07-19 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique
CN106222754A (zh) * 2016-07-29 2016-12-14 成都立威讯科技有限公司 一种工艺精湛的蓝宝石分离方法
CN109468683A (zh) * 2018-12-19 2019-03-15 山东建筑大学 一种基于He离子辐照的石榴石晶体薄膜的制备方法
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308078A (en) * 1980-06-06 1981-12-29 Cook Melvin S Method of producing single-crystal semiconductor films by laser treatment
US4303463A (en) * 1980-09-29 1981-12-01 Cook Melvin S Method of peeling thin films using directional heat flow
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5587210A (en) * 1994-06-28 1996-12-24 The United States Of America As Represented By The Secretary Of The Navy Growing and releasing diamonds
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523395A (ja) * 2008-04-15 2011-08-11 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ プロトン交換による薄層を転写させる方法
KR101612141B1 (ko) * 2008-04-15 2016-04-12 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 양성자 교환에 의한 박층의 이동 방법
US8253301B2 (en) 2008-08-27 2012-08-28 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
JP2010109909A (ja) * 2008-10-31 2010-05-13 Murata Mfg Co Ltd 圧電性複合基板の製造方法
US8932686B2 (en) 2008-10-31 2015-01-13 Murata Manufacturing Co., Ltd. Method for producing piezoelectric composite substrate
JP2012199638A (ja) * 2011-03-18 2012-10-18 Murata Mfg Co Ltd 水晶デバイスの製造方法及び水晶デバイス
US11626392B2 (en) 2015-01-09 2023-04-11 Silicon Genesis Corporation Method of forming semiconductor device using range compensating material
JP2021506106A (ja) * 2017-12-01 2021-02-18 シリコン ジェネシス コーポレーション 三次元集積回路
JP7328221B2 (ja) 2017-12-01 2023-08-16 シリコン ジェネシス コーポレーション 三次元集積回路

Also Published As

Publication number Publication date
KR20010034502A (ko) 2001-04-25
EP1060509A1 (en) 2000-12-20
EP1060509B1 (en) 2005-09-21
WO1999041779A1 (en) 1999-08-19
CN1291349A (zh) 2001-04-11
AU2590699A (en) 1999-08-30
CN1158702C (zh) 2004-07-21
CA2320218C (en) 2009-06-02
KR100552448B1 (ko) 2006-02-20
US6120597A (en) 2000-09-19
DE69927360T2 (de) 2006-06-29
IL137607A0 (en) 2001-07-24
EP1060509A4 (en) 2001-05-02
CA2320218A1 (en) 1999-08-19
DE69927360D1 (de) 2006-02-02
ATE305171T1 (de) 2005-10-15

Similar Documents

Publication Publication Date Title
JP2002503885A (ja) 単結晶薄膜の結晶イオンスライス法
US6540827B1 (en) Slicing of single-crystal films using ion implantation
US6503321B2 (en) Slicing of single-crystal films using ion implantation
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
Powell et al. Amorphous silicon‐silicon nitride thin‐film transistors
JP3358550B2 (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
EP0501119A2 (en) Method of producing semiconductor substrate
JPH05217893A (ja) 半導体基材の作製方法
US8303745B2 (en) Process for transferring films
MXPA00007997A (en) Crystal ion-slicing of single-crystal films
EP0371849A1 (en) Method of forming a thin silicon layer on an insulator
JPH1079498A (ja) Ｓｏｉ基板の製造方法
KR102636118B1 (ko) Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판
JPH06216027A (ja) 半導体基板の製造方法
Oliver et al. Fabrication of Integrated Ferrite/Semiconductor Circulators
JPS59224156A (ja) 絶縁体分離基板の製造方法
JPS5893226A (ja) 半導体薄膜構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406