CN1291349A - 单晶膜的晶体离子切割 - Google Patents

单晶膜的晶体离子切割 Download PDF

Info

Publication number
CN1291349A
CN1291349A CN99803025A CN99803025A CN1291349A CN 1291349 A CN1291349 A CN 1291349A CN 99803025 A CN99803025 A CN 99803025A CN 99803025 A CN99803025 A CN 99803025A CN 1291349 A CN1291349 A CN 1291349A
Authority
CN
China
Prior art keywords
crystal structure
substrate
ion
temperature
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99803025A
Other languages
English (en)
Other versions
CN1158702C (zh
Inventor
M·列文
小R·M·奥斯古德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Columbia University in the City of New York
Original Assignee
Columbia University in the City of New York
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Columbia University in the City of New York filed Critical Columbia University in the City of New York
Publication of CN1291349A publication Critical patent/CN1291349A/zh
Application granted granted Critical
Publication of CN1158702C publication Critical patent/CN1158702C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种从外延层(32)/衬底(37)或体晶体结构上分离单晶膜的方法。该方法包括以下步骤:把离子(38)注入晶体结构以在晶体结构内在晶体结构的上表面以下的注入深度处形成损伤层(36),并对损伤层进行化学腐蚀以实行单晶膜从晶体结构的分离。本发明的方法尤其有用于从金属氧化物晶体结构上分离单晶金属氧化物膜。

Description

单晶膜的晶体离子切割
技术领域
本发明一般讲涉及利用单晶膜制造集成电路器件的领域。尤其是，本发明涉及把微米薄的单晶金属氧化物膜从金属氧化物晶体结构中加以分离以键合(bonding)到生长不相容的衬底上。
背景技术
自1987年以来，已使用外延剥离(1iftoff)技术来实现许多Ⅲ-Ⅴ族和元素半导体集成电路的异质集成。例如，已示出外延剥离对于在硅、砷化镓和其它公共衬底上集成异质结双极型晶体管(“HBT’s”)和二极管激光器是有效的。然而，尽管有这一成就，但在这些公共衬底上却不能集成由其它重要材料，也即诸如金属氧化物等非半导体材料构成的器件。
在电-光和磁-光通信领域中已提出把非半导体材料与常规衬底相结合的集成电路器件的需要。例如，对用于光纤电信中的网络提出了在芯片上集成诸如光学隔离器等磁-光器件的需要。虽然市售的隔离器使用体铋代钇铁石榴石(“Bi-YIG”)，而其它常规的集成隔离器需要在钆镓石榴石(“GGG”)上进行外延生长，但常规的外延生长技术受到高温化学、复杂的化学计量比和晶格匹配的限制。
更重要的是，对于生长在与半导体材料相结合方面表现出良好光学和磁学特性的单晶结构，常规的方法是无效的。例如，在生产具有可接受的光学和磁学特性的单晶膜时，对使用生长多晶膜用的溅射生长的尝试并不成功。
在微波通信领域中，提出了把非半导体材料与常规衬底相结合的集成电路器件的另一个需要。例如，对需要集成电路器件的频率捷变谐振器就已提出这种需要。常规的频率捷变谐振器由诸如铁电固体等多晶材料制成，由于它们的带宽受到限制且损耗角正切高，所以是不理想的。相反，希望构筑由铁电或磁-光单晶膜制成的频率捷变谐振器和其它的集成微波电路。
此外，为Ⅲ-Ⅴ族半导体所开发的常规外延剥离技术利用隐埋的牺牲层与所关心的外延结构之间大的腐蚀速率差，以把后者从其生长衬底上加以分离。例如，早先的外延剥离技术基于铝镓砷化物(“AlxGa1-xAs”)上砷化铝(“AlAs”)层的湿法腐蚀的高选择性。随后的工作表明，在其它Ⅲ-Ⅴ族材料中外延生长层的剥离，全部基于牺牲外延层的选择性腐蚀。外延生长层用的常规键合技术包括了在裸衬底上使用粘合剂及范德瓦尔斯力。
因此，本发明的一个目的是提供一种把微米薄的单晶膜从诸如外延层(epilayer)／衬底或体金属氧化物晶体结构等晶体结构上加以分离以键合到生长不相容的衬底上的方法。
本发明的另一个目的是提供一种把磁性石榴石材料制成的微米薄的单晶膜从生长相容的衬底上加以分离以用于集成光子学和微波电路的方法。
本发明的再一个目的是提供一种把铁电材料制成的微米薄的单晶膜从生长相容的衬底或体晶体结构上加以分离以用于集成光子学和微波电路的方法。
本发明的又一个目的是提供一种把微米薄的单晶膜从生长相容的衬底上加以分离而不使用常规腐蚀技术的方法。
从以下详细描述并结合说明本发明实施例的附图，将使本发明进一步的目的、特征和优点变得明显起来。
发明内容
依据本发明的较佳实施例，提供一种从晶体结构上分离单晶膜的方法。例如，晶体结构可以是外延层／衬底晶体结构或体晶体结构。该方法包括以下步骤：把离子注入晶体结构以在晶体结构内晶体结构的上表面以下的注入深度处形成损伤层，然后对损伤层进行化学腐蚀以实行单晶膜从晶体结构的分离。本发明的较佳方法尤其有用于从金属氧化物晶体结构上分离单晶金属氧化物膜。
依据本发明的另一个较佳方法，提供一种从晶体结构上分离单晶膜的方法，该方法包括以下步骤：把离子注入晶体结构以在晶体结构内晶体结构的上表面以下的注入深度处形成损伤层，然后使损伤层暴露于快速温度增加以实行单晶膜从生长相容衬底上的分离。
依据本发明的再一个较佳方法，提供一种从晶体结构上分离单晶膜的方法，该方法包括以下步骤：把离子注入晶体结构以在晶体结构内晶体结构的上表面以下的注入深度处形成损伤层，把此晶体结构键合到第二衬底上，使损伤层暴露于快速温度增加以实行单晶膜从生长相容衬底上的分离。
附图概述
为了全面地理解本发明及其优点，现参考以下描述并结合附图，图中相同的标号表示相同的特征，其中：
图1A和1B依据本发明较佳的晶体离子切割方法分别示出用于提供单晶膜的外延层／衬底晶体结构和体晶体结构；
图2示出单晶膜的较佳晶体离子切割方法；
图3示出依据图2的晶体离子切割方法的离子注入步骤；
图4示出依据图2的晶体离子切割方法的离子注入步骤，借此利用外延层／衬底晶体结构以形成YIG或Bi-YIG单晶金属氧化物膜；
图5示出依据图2的晶体离子切割方法的离子注入步骤，借此利用体晶体结构以形成LiNbO3单晶金属氧化物膜；
图6示出钇铁石榴石中3．8MeV的氦离子的注入分布；
图7A和7B分别示出依据图2晶体离子切割方法腐蚀步骤的侧视图和俯视图；
图8示出较佳的晶体离子切割方法，借此通过密封把对单晶金属氧化物膜的损伤减到最小；
图9示出较佳的晶体离子切割方法，借此通过快速热退火把残留的晶格损伤和表面粗糙减到最小；
图10示出较佳的晶体离子切割方法，借此使晶体结构暴露于快速温度增加；
图11示出较佳的晶体离子切割方法，借此把晶体结构键合到第二衬底上并暴露于快速温度增加；
图12示出图11的方法所用改进的晶体结构，其中把第二衬底直接键合到单晶膜的上表面；以及
图13示出图11的方法所用改进的晶体结构，其中把第二衬底间接键合到单晶膜的上表面。
本发明的较佳实施方式
图1A和1B示出依据本发明较佳的晶体离子切割方法用以提供单晶膜12和19的晶体结构。图1A和1B分别示出用于分别形成单晶膜12和19的部分15和18。有利的是，图1A和1B的晶体结构可以是金属氧化物的晶体结构，它们具有用于形成单晶金属氧化物膜的金属氧化物部分15和18。
图1A示出外延层／衬底晶体结构10A，它具有衬底14、位于衬底14上表面上的外延层15、外延层／衬底界面16和位于衬底14中离外延层／衬底晶体结构10A的上表面以下深度d处的损伤层17。虽然图1A中的损伤层17位于外延层／衬底界面16以下，但根据需要损伤层17也可位于位于外延层15内。
图1A的外延层15可以是用于形成单晶金属氧化物膜的金属氧化物外延层。这样，外延层15可以是位于钆镓石榴石(“GGG”)或其它生长相容衬底的上表面上的一层磁性石榴石材料，最好是钇铁石榴石(“YIG”)、铋代钇铁石榴石(“Bi-YIG”)或其它石榴石材料。金属氧化物外延层15也可以是位于生长相容衬底上表面上的一层铁电材料，诸如铌酸锂(“LiNbO3”)或钛酸锶(“SrTiO3”)。另一方面，外延层／衬底晶体结构10A可包括位于其中的多个金属氧化物外延层。
图1B示出用于形成单晶膜19的体晶体结构10B。体晶体结构10B也包括位于其中离体晶体结构10B的上表面以下深度d的损伤层17。有利的是，体晶体10B可以是用于形成单晶金属氧化物膜的金属氧化物结构。正如图5再一次所示那样，图1B的体晶体结构10B是依据本发明的较佳晶体离子切割法用以形成LiNbO3单晶膜的较佳晶体结构。
图2示出对晶体结构上的单晶膜进行晶体离子切割的较佳方法20。该方法包括把离子注入晶体结构以在衬底内形成损伤层(步骤22)和从衬底对损伤或“牺牲”层进行化学腐蚀(步骤24)的步骤。从而，把单晶膜从衬底上加以分离，以转移并键合到诸如硅或砷化镓等生长不相容的结构上。
图3示出依据图2晶体离子切割法的离子注入步骤。虽然相对于外延层／衬底晶体结构加以示出，但图3的离子注入步骤也适用于从体晶体结构上分离单晶膜。
如图3所示，以预定能量把诸如高能氦或氢离子等元素离子38注入外延层／衬底晶体结构30，该结构30具有衬底37、位于衬底37上的外延层34和外延层／衬底界面35。该离子也可以是在注入后与晶体晶格发生反应的化学活性离子。注入的离子穿过外延层34，从而在外延层／衬底晶体结构30的上表面以下的深度d处形成损伤层36。或者，损伤层36可在外延层34内形成。
在形成损伤层36时，离子注入步骤把晶格缺陷引入了晶体结构30。晶格缺陷由把能量转移到靶核而引入，并且在离子轨道(trajectory)的末端附近处形成。依据选中的注入种类和离子能量，在晶体结构30的表面以下深度d处的衬底37中引入晶格缺陷，继而引入损伤层36。
再参考图3，因此由注入离子38的能量水平确定了单晶膜32的厚度，可相应地改变该能量水平以产生想要的膜厚。损伤层或“牺牲”层使得可把单晶膜32从晶体结构30的顶部切下(slice off)，以转移并键合到生长不相容的衬底上。
图4示出图2的较佳方法，其中把例如单独充电的3．8MeV的氦离子48垂直注入外延层／衬底晶体结构40的上表面，以在晶体结构40内形成损伤层46。晶体结构40包括YIG、Bi-YIG或其它石榴石外延层42、GGG或其它生长相容衬底47以及外延层／衬底界面45。在注入期间，单独充电的3．8MeV氦离子的注入剂量额定在5×1016离子／cm2的数量级。把样品安装在特别设计的直径为两英寸的水冷靶托上，以保证衬底的温度低于400℃。
作为附加的预防措施，把离子注入期间的电流束保持较低，例如小于0．25μA／cm2。此预防措施是防止样品的光吸收率和磁性各向异性在离子注入期间发生变化所必需的。通过靶托外部的四个法拉第杯来检查注入的均匀性。
类似地，如图5所示，可把单独充电的3．8MeV的氦离子58垂直注入体晶体结构50的表面，以在晶体结构40内形成损伤层56。体晶体结构50可以由磁性石榴石或铁电材料构成。
在如图2到5所示的较佳实施例中，有利地选择重量轻的注入种类(最好是氦)，以产生深埋的损伤层。此外，由于晶体中获得的注入剖面及晶格损伤的分布(继而它由每单位轨道长度的能量损耗或“阻挡本领(stopping power)”来确定)，所以氦是理想的。在高的离子能量下，“阻挡本领”以电子散射为主导，并由林哈德-沙尔夫-肖特(“LSS”)理论加以表征。LSS理论指出阻挡本领正比于√E，这里E是沿高离子能量的轨道注入的离子的能量。在低能量下，“阻挡本领”反比于E2，且主要由同主核(host nuclei)进行的卢瑟福散射加以表征。
图6示出以3．8MeV的能量注入YIG／GGG晶体结构的氦离子的注入分布剖面。图6的注入分布剖面以来自离子在物质中的迁移(“TRIM”)计算的模拟结果为基础，该计算与以3．8MeV的能量注入YIG／GGG晶体结构的氦离子的实际注入分布值相匹配。有利的是，注入剖面较窄，并集中在晶体结构的表面以下近似9μm处。以3．8MeV的能量注入Bi-YIG／GGG晶体结构的氦离子的注入分布剖面表现出几乎相同的注入深度。
再参考图2的较佳方法20，离子注入步骤22后接化学腐蚀步骤，用以从晶体结构的衬底上溶解掉损伤或“牺牲”层。一旦通过化学腐蚀步骤溶解了损伤层，单晶膜使从衬底上分离，并变得可供转移和键合到生长不相容的衬底。
图7A和7B是分别示出依据图2晶体离子切割方法的腐蚀步骤的侧视图和俯视图。如图7A所示，把化学腐蚀剂加到外延层／衬底晶体结构70上，结构70具有衬底77、位于衬底74上表面上的外延层74以及损伤层76。在经受适当的暴露周期后，化学腐蚀剂使单晶膜72变得从衬底74上分离。无论损伤层76位于衬底77内部还是在外延层74内，化学腐蚀剂的作用都是相同的。然而，腐蚀速率可以不同，视损伤层76位于衬底77内还是位于外延层74内而定。
为把YIG／Bi-YIG单晶膜从YIG／GGG或Bi-YIG／GGG晶体结构上加以分离，最好使用市售的85％稀释正磷酸。此外，为了加速化学腐蚀过程，有利的是，搅动正磷酸并把它保持在恒定的温度下，最好是70℃。还可进一步增加此酸的温度，以实行较快的腐蚀速率。
名义上，把腐蚀剂加到晶体结构70上长达24到48小时，视待分离单晶膜的尺寸而定。进一步如图7A所示，在暴露于化学腐蚀剂几小时后，在衬底77中形成深的钻蚀(undercut)78。参考如图4所示的注入步骤，例如，依据图6的注入分布剖面，钻蚀(未示出)集中在YIG／GGG晶体结构40的上表面以下约9μm处。在腐蚀后，把衬底74分离，留下单晶膜，其下侧在显微镜下光滑且适合于键合到生长不相容的衬底上。
通过把钻蚀78的腐蚀速率与同一情况下上表面的腐蚀速率相比较，来确定牺牲层与晶体结构的剩余部分之间的腐蚀速率差。后者通过以二氧化硅掩蔽上表面的一部分并以剖面仪(profilometer)测量腐蚀台阶加以确定。使用Nomarski棱镜显微镜或通过解理掉单晶膜突出的一部分来测量钻蚀的深度。把腐蚀选择性定义为牺牲层与上表面之间腐蚀速率之比，发现其值超过103。
为了把LiNbO3单晶膜从诸如图5所示的体晶体结构上加以分离，对于LiNbO3体晶体结构的“牺牲”层的化学腐蚀，5％的稀释氢氟酸是较佳的。为分离LiNbO3单晶膜的1mm2样品，将腐蚀在室温下进行24小时或更少。
如本发明的示例所示，已使用图2的晶体离子切割方法把磁性石榴石材料层从GGG衬底上加以分离。在一个例子中，通过液相外延在GGG衬底上生长10μm或95μm厚的YIG外延层，此GGG衬底包含少量的镧，以改善与GGG衬底的晶格匹配。在另一个例子中，在GGG衬底上还生长3μm厚的Bi-YIG薄膜。在这两种情况下，使用图2的方法把近似于9到10μm厚的高质量单晶膜从原始衬底上加以分离。然后，把单晶膜通过范德瓦尔斯方法键合到诸如硅和砷化镓一类衬底的生长不相容的衬底上。对单晶膜磁畴的法拉第对比(contrast)检查表明，并未因晶体离子切割工艺的结果而使石榴石的畴结构和矫顽磁力发生变化。
然而，再参考图2的较佳方法，化学腐蚀步骤可导致单晶膜上表面的残留晶格损伤、表面粗糙化或边角碎裂等。例如，使用表面剖面仪，已示出在典型的腐蚀条件下暴露六小时即在图4的YIG／GGG例子中产生20nm的平均粗糙度。此外，边角碎裂可能发生在如图7B的虚线所示的化学腐蚀步骤期间。因此，需要额外的防护措施，以使单晶膜的损伤减到最小并保证产生高质量的薄膜。
所以，图8示出从晶体结构对单晶膜进行晶体离子切割的较佳方法80，借此通过密封使残留晶格损伤和表面粗糙减到最少。方法80包括以下步骤：把离子注入晶体结构以在衬底内形成损伤层(步骤82)，密封单晶膜的上表面(步骤84)以及从衬底上化学腐蚀掉损伤层(步骤86)。依据本发明的一个较佳方面，以熔化的蜡或阿皮松W混合物来密封图7的单晶膜72的边角，以防止其后的化学腐蚀步骤所引起的残留晶格损伤和表面粗糙而导致单晶膜的碎裂。
图9示出从晶体结构对单晶膜进行晶体离子切割的较佳方法，借此通过快速热退火来使残留晶格损伤和表面粗糙减至最少。方法90包括以下步骤：把离子注入晶体结构以在衬底内形成损伤层(步骤92)，快速热退火(步骤94)和从衬底化学腐蚀掉损伤层(步骤96)。
如图9所示，快速热退火(步骤94)在离子注入步骤(步骤90)后但在化学腐蚀步骤(步骤96)前进行。此快速热退火用于修复残留损伤，而不损害随后湿法腐蚀隐埋层的效率。最好，在700℃下，在5％的氢气和95％的氮气构成的形成气体中退火40秒钟，从而使表面光滑并因之形成高质量的单晶膜。相反，在高于800℃以上的温度下进行快速温度退火是不理想的，因为通过退火除去(anneal off)“牺牲”层中的损伤明显地削弱了隐埋层的腐蚀速率。因此，与不包括快速温度退火步骤(步骤94)的方法相比，包括在约800℃下进行快速温度退火步骤(步骤94)的图9的方法将减小与随后的化学腐蚀步骤(步骤96)相关的腐蚀速率。
再参考图2的较佳方法，化学腐蚀步骤24的持续时间额定为24到48小时，视待分离的单晶膜的尺寸而定。例如，为了把膜的面积为1平方毫米部分与衬底完全分离，必需把晶体结构在腐蚀剂中暴露约24到48小时。
因此，作为图2方法的一个更快的选择，图10示出从外延层／衬底或体晶体结构对单晶膜进行晶体离子切割的另一较佳方法100，借此使晶体结构暴露于快速的温度增加来实行单晶膜从生长相容衬底上的分离。方法100包括以下步骤：把离子注入晶体结构内外延层／衬底界面以下，以在生长相容衬底内形成损伤层(步骤100)，暴露晶体结构于快速温度增加，从而实行把单晶膜从生长相容衬底上加以分离或“突然折断(snap off)”(步骤102)。图10的暴露步骤102包括在60秒内把晶体结构的温度从室温升高到约750到800℃。从而，通过把晶体结构的温度在约750到800℃下保持大致30秒来实现单晶膜的分离。
作为附加的步骤，可在离子注入期间或之前使用化学增强气体(诸如氯气)或液体对损伤层进行化学处理，以增强单晶膜的分离。还可对损伤层进行化学处理，以便把实行从晶体结构分离单晶膜所需的快速温度增加的程度减到最小。
图11示出从晶体结构对单晶膜进行晶体离子切割的较佳方法110，借此把晶体结构直接或间接键合到第二衬底并暴露于快速温度增加，以把单晶膜从生长相容衬底上分离下。图1A及如图12和13进一步所示的外延层／衬底晶体结构或者图1B的体晶体结构可使用本方法。
再参考图11，方法110包括以下步骤：把离子注入晶体结构以在衬底内形成损伤层(步骤110)，把单晶膜的上表面直接或间接键合到第二衬底上(步骤112)，把此晶体结构暴露于快速温度增加，以便实行把单晶膜从晶体结构上加以分离或“突然折断”(步骤114)。如同图10的方法，暴露步骤(步骤114)包括在60秒内把晶体结构的温度从室温升高到约750到800℃。借此，通过把晶体结构的温度在约750到800℃下保持大致30秒来实现单晶膜的分离。
有利的是，依据键合步骤(步骤112)把第二衬底直接键合到晶体结构的上表面，最好是通过Yokoi等人在日本应用物理期刊第36卷第2784页(1997)的“用于半导体与磁性石榴石之间晶圆片直接键合的改进热处理”中所述的直接晶圆片键合技术。第二衬底可以是诸如硅或GaAs等半导体。此方法的优点在于，在把单晶膜从晶体结构上加以分离后保留与第二衬底的键合。
或者，图11的方法可包括在晶体结构的上表面与第二衬底之间加上低温键合层的步骤。低温键合层的作用是避免在分离过程中将损伤或牺牲层退火掉(anneal out)。不管使用外延层／衬底还是体晶体结构，此技术都是相同的。
图12示出用于图11较佳方法中改进的晶体结构120。通过举例而非限制，改进的晶体结构120类似于图1A所示的外延层／衬底晶体结构。改进的晶体结构120包括第一生长相容衬底127、第二衬底128、位于第一和第二衬底127和128之间的外延层124以及位于第一衬底127中离外延层124和第二衬底128之间的界面125深度d的损伤层126。最好通过直接晶圆片键合把第一和第二衬底127和128键合在一起。外延层124最好是安装在诸如GGG或其它生长相容衬底等第一衬底127之间的一层磁性石榴石或铁电材料。
图13示出用于图11较佳方法中另一改进的晶体结构130，其中第二衬底128间接地键合到单晶膜124。如图13所示，通过举例而非限制，改进的晶体结构130包括第一生长相容衬底127、第二衬底128、位于第一衬底127之间的外延层124、位于外延层124与第二衬底128之间的键合层132以及位于第一衬底127中离外延层124和第二衬底128之间的界面125深度d的损伤层126。
如图13所示，外延层124最好是安装在第一衬底127(最好是GGG或其它生长相容衬底)之间的一层磁性石榴石或铁电材料。键合层132最好是诸如低温熔化玻璃等低温熔化材料，其熔点小于图10和11中相应步骤104和116的750至800℃温度曲线坪顶。
虽然已结合特定实施例描述了本发明，但应理解，容许对这些实施例进行修改和变化，而不背离所揭示发明的概念。因此，所有这些修改和变化都将包含在所附权利要求书的精神和范围以内。

Claims (43)

1．一种用于把单晶膜从晶体结构加以分离的方法，所述方法包括以下步骤：
把离子注入所述晶体结构，以在所述晶体结构内在所述晶体结构的上表面以下的注入深度处形成损伤层；以及
对所述损伤层进行化学腐蚀，以实行所述单晶膜从所述晶体结构的分离。
2．如权利要求1所述的方法，其特征在于所述晶体结构是具有位于生长相容衬底上的金属氧化物外延层的外延层／衬底的晶体结构。
3．如权利要求2所述的方法，其特征在于所述离子注入步骤包括把离子注入所述生长相容衬底以在所述生长相容衬底内在所述外延层／衬底晶体结构的所述上表面以下的所述注入深度处形成损伤层的步骤。
4．如权利要求2所述的方法，其特征在于所述离子注入步骤包括把离子注入所述金属氧化物外延层以在所述金属氧化物外延层内在所述外延层／衬底晶体结构的所述上表面以下的所述注入深度处形成损伤层的步骤。
5．如权利要求2所述的方法，其特征在于所述金属氧化物外延层是一层磁性石榴石材料。
6．如权利要求2所述的方法，其特征在于所述金属氧化物外延层是一层铁电材料。
7．如权利要求2所述的方法，其特征在于所述晶体结构是具有位于所述生长相容衬底内的多个金属氧化物外延层的外延层／衬底晶体结构。
8．如权利要求1所述的方法，其特征在于所述晶体结构是包括金属氧化物材料的体晶体结构。
9．如权利要求8所述的方法，其特征在于所述离子注入步骤包括把离子注入所述体晶体结构以在所述体晶体结构内在所述体晶体结构的所述上表面以下的所述注入深度处形成损伤层的步骤。
10．如权利要求8所述的方法，其特征在于所述金属氧化物材料是磁性石榴石材料。
11．如权利要求8所述的方法，其特征在于所述金属氧化物材料是铁电材料。
12．如权利要求11所述的方法，其特征在于所述铁电材料是铌酸锂。
13．如权利要求12所述的方法，其特征在于所述腐蚀步骤包括在室温下施加稀释的氢氟酸的步骤。
14．如权利要求1所述的方法，其特征在于所述注入步骤包括提供处于特征能量水平下的离子的步骤，该特征能量水平确定所述注入深度。
15．如权利要求1所述的方法，其特征在于所述离子为元素离子。
16．如权利要求1所述的方法，其特征在于所述离子为化学活性离子。
17．如权利要求1所述的方法，其特征在于所述化学腐蚀步骤包括以下步骤：
把所述损伤层浸入腐蚀剂中；
搅动所述腐蚀剂；以及
把所述腐蚀剂保持在恒定的腐蚀温度。
18．如权利要求17所述的方法，其特征在于把所述腐蚀温度增加到高于室温，以实现较快的腐蚀速率。
19．如权利要求1所述的方法，其特征在于还包括在所述化学腐蚀步骤前密封所述晶体结构以使所述化学腐蚀步骤中单晶膜的损伤减到最小的步骤。
20．如权利要求1所述的步骤，其特征在于还包括在所述化学腐蚀步骤前进行快速热退火以使所述化学腐蚀步骤中单晶膜的损伤减到最小的步骤。
21．一种用于把单晶膜从晶体结构加以分离的方法，所述方法包括以下步骤：
把离子注入所述晶体结构，以在所述晶体结构内在所述晶体结构的上表面以下的注入深度处形成损伤层；以及
把所述损伤层暴露于快速温度增加，以实行所述单晶膜从所述晶体结构的分离。
22．如权利要求21所述的方法，其特征在于所述晶体结构是具有位于生长相容衬底上的金属氧化物外延层的外延层／衬底晶体结构。
23．如权利要求22所述的方法，其特征在于所述金属氧化物外延层是一层磁性石榴石材料。
24．如权利要求22所述的方法，其特征在于所述金属氧化物外延层是一层铁电材料。
25．如权利要求21所述的方法，其特征在于所述晶体结构是包括金属氧化物材料的体晶体结构。
26．如权利要求21所述的方法，其特征在于所述暴露步骤包括以下步骤：
把所述晶体结构的温度从室温增加到第一温度范围内的温度；以及
把所述晶体结构的所述温度保持在所述第一温度范围内，以实行所述单晶膜从所述晶体结构的分离。
27．如权利要求26所述的方法，其特征在于所述温度增加步骤的进行小于60秒。
28．如权利要求26所述的方法，其特征在于所述温度保持步骤进行约30秒。
29．如权利要求26所述的方法，其特征在于所述第一温度范围约750到800℃。
30．如权利要求21所述的方法，其特征在于还包括对所述损伤层进行化学处理的步骤以增强从所述晶体结构分离所述单晶膜的步骤。
31．如权利要求21所述的方法，其特征在于所述温度暴露步骤包括低温熔化所述损伤层以实行从所述晶体结构分离所述单晶膜的步骤。
32．如权利要求30所述的方法，其特征在于对所述损伤层进行化学处理的所述步骤使为实行从所述晶体结构分离所述单晶膜所需的所述快速温度增加的程度减到最小。
33．如权利要求32所述的方法，其特征在于所述温度暴露步骤包括低温熔化所述损伤层以实行从所述晶体结构分离所述单晶膜的步骤。
34．一种用于从晶体结构上分离单晶膜的方法，所述方法包括以下步骤：
把离子注入所述晶体结构，以在所述晶体结构内在所述晶体结构的上表面以下的注入深度处形成损伤层；
把所述晶体结构键合到第二衬底上；以及
把所述损伤层暴露于快速温度增加，以实行所述单晶膜从所述晶体结构的分离。
35．如权利要求34所述的方法，其特征在于所述晶体结构包括磁性石榴石材料。
36．如权利要求34所述的方法，其特征在于所述晶体结构包括铁电材料。
37．如权利要求34所述的方法，其特征在于所述第二衬底是低温熔化材料。
38．如权利要求34所述的方法，其特征在于所述暴露步骤包括以下步骤：
把所述晶体结构的温度从室温增加到第一温度范围内的温度；以及
把所述晶体结构的所述温度保持在所述第一温度范围内，以实行所述单晶膜从所述晶体结构的分离。
39．如权利要求38所述的方法，其特征在于所述温度增加步骤的进行小于60秒。
40．如权利要求38所述的方法，其特征在于所述温度保持步骤进行约30秒。
41．如权利要求38所述的方法，其特征在于所述第一温度范围约750到800℃。
42．如权利要求21所述的方法，其特征在于还包括：
在所述晶体结构和所述第二衬底之间加上键合层；以及
熔化掉所述键合层，以实行所述单晶膜从所述晶体结构的分离。
43．如权利要求42所述的方法，其特征在于所述键合层是低温熔化材料。
CNB998030252A 1998-02-17 1999-02-08 单晶膜的晶体离子切割 Expired - Fee Related CN1158702C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/025,114 1998-02-17
US09/025,114 US6120597A (en) 1998-02-17 1998-02-17 Crystal ion-slicing of single-crystal films

Publications (2)

Publication Number Publication Date
CN1291349A true CN1291349A (zh) 2001-04-11
CN1158702C CN1158702C (zh) 2004-07-21

Family

ID=21824125

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998030252A Expired - Fee Related CN1158702C (zh) 1998-02-17 1999-02-08 单晶膜的晶体离子切割

Country Status (11)

Country Link
US (1) US6120597A (zh)
EP (1) EP1060509B1 (zh)
JP (1) JP2002503885A (zh)
KR (1) KR100552448B1 (zh)
CN (1) CN1158702C (zh)
AT (1) ATE305171T1 (zh)
AU (1) AU2590699A (zh)
CA (1) CA2320218C (zh)
DE (1) DE69927360T2 (zh)
IL (1) IL137607A0 (zh)
WO (1) WO1999041779A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474556C (zh) * 2003-10-28 2009-04-01 S.O.I.泰克绝缘体硅技术公司 联合注入后的薄层灾变转移的方法
CN100546793C (zh) * 2001-06-13 2009-10-07 弗赖贝格化合物原料有限公司 用于确定晶面相对于晶体表面定向的设备和方法
CN101449369B (zh) * 2006-03-29 2011-11-23 原子能委员会 通过熔化析出物拆分薄膜的方法
CN102443851A (zh) * 2010-10-13 2012-05-09 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
CN103696022A (zh) * 2013-12-27 2014-04-02 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
CN104630899A (zh) * 2015-01-17 2015-05-20 王宏兴 金刚石层的分离方法
CN106222754A (zh) * 2016-07-29 2016-12-14 成都立威讯科技有限公司 一种工艺精湛的蓝宝石分离方法
CN108603305A (zh) * 2015-12-22 2018-09-28 索泰克公司 单晶层、特别是压电层的制造方法
CN109468683A (zh) * 2018-12-19 2019-03-15 山东建筑大学 一种基于He离子辐照的石榴石晶体薄膜的制备方法
US11600766B2 (en) 2015-12-22 2023-03-07 Soitec Method for manufacturing a monocrystalline piezoelectric layer
CN115867107A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6641662B2 (en) * 1998-02-17 2003-11-04 The Trustees Of Columbia University In The City Of New York Method for fabricating ultra thin single-crystal metal oxide wave retarder plates and waveguide polarization mode converter using the same
US6582513B1 (en) * 1998-05-15 2003-06-24 Apollo Diamond, Inc. System and method for producing synthetic diamond
US6858080B2 (en) * 1998-05-15 2005-02-22 Apollo Diamond, Inc. Tunable CVD diamond structures
IT1305829B1 (it) * 1998-06-05 2001-05-16 St Microelectronics Srl Recupero del danneggiamento dell'ossido di campo causato da processidi impiantazione ionica ad alta energia e procedimenti di
JP3619058B2 (ja) * 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
WO2001075195A2 (en) * 2000-03-31 2001-10-11 The Trustees Of Columbia University In The City Of New York Method for fabricating ultra thin single-crystal metal oxide wave retarder plates and a waveguide polarization mode converter using the same
FR2807074B1 (fr) * 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US6436614B1 (en) 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
US6544431B2 (en) * 2001-01-16 2003-04-08 Triquint Technology Holding Co. Thin film lithium niobate structure and method of making the same
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
US6600843B2 (en) 2001-03-13 2003-07-29 Srico, Inc. Optical modulator
JP4775680B2 (ja) * 2001-05-16 2011-09-21 信越半導体株式会社 シリコン結晶中の結晶欠陥観察用試料作製方法及び薄片試料
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6885781B2 (en) * 2002-05-03 2005-04-26 Fujitsu Limited Thin film electro-optical deflector device and a method of fabrication of such a device
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
EP1537258B9 (en) * 2002-07-17 2008-10-29 S.O.I.Tec Silicon on Insulator Technologies Method of fabricating substrates, in particular for optics, electronics or optoelectronics----------------------------------------
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
WO2005080645A2 (en) * 2004-02-13 2005-09-01 Apollo Diamond, Inc. Diamond structure separation
EP1896270A2 (en) * 2005-04-13 2008-03-12 The Regents of the University of California Etching technique for the fabrication of thin (ai, in, ga)n layers
US20080267557A1 (en) * 2005-12-29 2008-10-30 Zheng Wang Integrated Magneto-Optical Devices for Uni-Directional Optical Resonator Systems
US8835802B2 (en) * 2006-01-24 2014-09-16 Stephen C. Baer Cleaving wafers from silicon crystals
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
EP2109883A1 (en) * 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
FR2924272B1 (fr) * 2007-11-28 2010-06-11 Commissariat Energie Atomique Procede de transfert de films
FR2930072B1 (fr) * 2008-04-15 2010-08-20 Commissariat Energie Atomique Procede de transfert d'une couche mince par echange protonique.
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP4636292B2 (ja) 2008-08-27 2011-02-23 株式会社村田製作所 電子部品及び電子部品の製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP4821834B2 (ja) 2008-10-31 2011-11-24 株式会社村田製作所 圧電性複合基板の製造方法
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US9154107B2 (en) 2009-05-28 2015-10-06 Northrop Grumman Systems Corporation Lateral over-moded bulk acoustic resonators
JP5786393B2 (ja) * 2011-03-18 2015-09-30 株式会社村田製作所 水晶デバイスの製造方法
US8999105B2 (en) 2012-01-06 2015-04-07 President And Fellows Of Harvard College Small-scale fabrication systems and methods
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
JP7328221B2 (ja) * 2017-12-01 2023-08-16 シリコン ジェネシス コーポレーション 三次元集積回路
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308078A (en) * 1980-06-06 1981-12-29 Cook Melvin S Method of producing single-crystal semiconductor films by laser treatment
US4303463A (en) * 1980-09-29 1981-12-01 Cook Melvin S Method of peeling thin films using directional heat flow
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5587210A (en) * 1994-06-28 1996-12-24 The United States Of America As Represented By The Secretary Of The Navy Growing and releasing diamonds
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100546793C (zh) * 2001-06-13 2009-10-07 弗赖贝格化合物原料有限公司 用于确定晶面相对于晶体表面定向的设备和方法
CN100569475C (zh) * 2001-06-13 2009-12-16 弗赖贝格化合物原料有限公司 用于在切割机内切割单晶体的方法和设备
CN100474557C (zh) * 2003-10-28 2009-04-01 S.O.I.泰克绝缘体硅技术公司 注入或联合注入后由冲击引发薄层自持转移的方法
CN100474556C (zh) * 2003-10-28 2009-04-01 S.O.I.泰克绝缘体硅技术公司 联合注入后的薄层灾变转移的方法
CN101449369B (zh) * 2006-03-29 2011-11-23 原子能委员会 通过熔化析出物拆分薄膜的方法
CN102443851A (zh) * 2010-10-13 2012-05-09 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
CN102443851B (zh) * 2010-10-13 2014-08-20 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
CN103696022B (zh) * 2013-12-27 2016-04-13 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
CN103696022A (zh) * 2013-12-27 2014-04-02 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
CN104630899A (zh) * 2015-01-17 2015-05-20 王宏兴 金刚石层的分离方法
CN104630899B (zh) * 2015-01-17 2017-09-22 王宏兴 金刚石层的分离方法
CN108603305A (zh) * 2015-12-22 2018-09-28 索泰克公司 单晶层、特别是压电层的制造方法
US11101428B2 (en) 2015-12-22 2021-08-24 Soitec Method for the production of a single-crystal film, in particular piezoeletric
US11600766B2 (en) 2015-12-22 2023-03-07 Soitec Method for manufacturing a monocrystalline piezoelectric layer
CN106222754A (zh) * 2016-07-29 2016-12-14 成都立威讯科技有限公司 一种工艺精湛的蓝宝石分离方法
CN109468683A (zh) * 2018-12-19 2019-03-15 山东建筑大学 一种基于He离子辐照的石榴石晶体薄膜的制备方法
CN115867107A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Also Published As

Publication number Publication date
IL137607A0 (en) 2001-07-24
JP2002503885A (ja) 2002-02-05
CA2320218A1 (en) 1999-08-19
EP1060509A1 (en) 2000-12-20
KR100552448B1 (ko) 2006-02-20
CN1158702C (zh) 2004-07-21
EP1060509A4 (en) 2001-05-02
ATE305171T1 (de) 2005-10-15
EP1060509B1 (en) 2005-09-21
DE69927360D1 (de) 2006-02-02
AU2590699A (en) 1999-08-30
KR20010034502A (ko) 2001-04-25
WO1999041779A1 (en) 1999-08-19
US6120597A (en) 2000-09-19
DE69927360T2 (de) 2006-06-29
CA2320218C (en) 2009-06-02

Similar Documents

Publication Publication Date Title
CN1158702C (zh) 单晶膜的晶体离子切割
US6540827B1 (en) Slicing of single-crystal films using ion implantation
US6503321B2 (en) Slicing of single-crystal films using ion implantation
KR960006687B1 (ko) 반도체기판의 제조방법
US10347794B2 (en) Gallium nitride wafer substrate for solid state lighting devices and associated systems
KR100282111B1 (ko) 반도체물품의 제조방법
US7795146B2 (en) Etching technique for the fabrication of thin (Al, In, Ga)N layers
US20070197004A1 (en) Nitride semiconductor component and process for its production
EP0372412A1 (en) A method for fabricating a semiconductor film which is electrically isolated from substrate
US20120058621A1 (en) Fabrication of substrates with a useful layer of monocrystalline semiconductor material
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
Phatak et al. Material‐Selective Chemical Etching in the System InGaAsP/InP
CN101097855A (zh) 氮化物半导体衬底的制造方法及复合材料衬底
CN101106067A (zh) 半导体器件与硅衬底的剥离方法
US5221637A (en) Mesa release and deposition (MRD) method for stress relief in heteroepitaxially grown GaAs on Si
KR100438813B1 (ko) 질화갈륨(gan) 웨이퍼 제조방법
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
MXPA00007997A (en) Crystal ion-slicing of single-crystal films
CN118658774A (zh) 一种高性能GaN衬底及其制备方法和应用
KR100451724B1 (ko) 반도체 기판 위에 ＧａＮ을 형성하는 방법
KR100454908B1 (ko) 질화갈륨 기판의 제조방법
Kirby Processing of sapphire surfaces for semiconductor device applications
CN112951897A (zh) 半导体衬底、半导体器件及半导体衬底制造方法
Ishibashi et al. Thin Film Growth of InP LPE for MESFET Applications
Pfann et al. VoI. 126, No. 2 CZOCHRALSKI GROWTH 287

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee