JP2002373938A - 層間層内絶縁膜を平坦化する方法および装置 - Google Patents

層間層内絶縁膜を平坦化する方法および装置

Info

Publication number
JP2002373938A
JP2002373938A JP2002116928A JP2002116928A JP2002373938A JP 2002373938 A JP2002373938 A JP 2002373938A JP 2002116928 A JP2002116928 A JP 2002116928A JP 2002116928 A JP2002116928 A JP 2002116928A JP 2002373938 A JP2002373938 A JP 2002373938A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
insulating film
mechanical
applying
mechanical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002116928A
Other languages
English (en)
Inventor
Lup San Leong
ルップ・サン・レオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of JP2002373938A publication Critical patent/JP2002373938A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハ上の層間層内絶縁膜を、安く、
生産処理量が多く、簡単な工程で平坦化する方法および
装置を提供する。 【解決手段】 半導体ウェハ（１４）上の層間層内絶縁
膜を平坦化するために、方法および装置（１０、５０）
が提供される。この方法は内部にウェハホルダ（２６）
を有する炉（１２）を設けるステップと、ウェハホルダ
（２６）上に半導体ウェハ（１４）を配置するステップ
と、機械的装置（１６、５６）を用いて、半導体ウェハ
（１４）上の層間層内絶縁膜に機械的圧力と熱とを同時
に加えるステップとを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明は、一般的に、半導体集積回路
素子の製造に関し、特に層間層内スピンオン低誘導率層
を平坦化する装置および方法に関する。
【０００２】
【従来の技術】集積回路（ＩＣ）は、トランジスタ、キ
ャパシタ、抵抗のような能動および受動素子を何百万も
使って構成されている。このような素子は、初めはそれ
ぞれ絶縁されているが、後に接続され、接続構造によっ
て機能回路を形成する。この接続構造の質が、製造され
たＩＣの性能や信頼性に多大な影響を与える。
【０００３】従来の接続構造は１枚またはそれ以上の金
属層を採用している。各金属層は通常、アルミニウム、
チタン、タンタル、タングステン、またはその合金から
作られる。能動素子および異なる接続ワイヤを互いに電
気的に絶縁するために、層間層内絶縁（ＩＬＤ）膜が使
われる。異なる配線層間の電気的接続は、ＩＬＤ膜に形
成されたバイヤホールを通して行なわれる。
【０００４】ＩＬＤ膜は一般に、誘導率の低い（低ｋ）
材料をＩＣ接続の絶縁体として採用している。これは、
このような低ｋ材料は配線容量を減らして信号伝搬速度
を速める一方、接続におけるクロストークノイズおよび
電力損失を減少させるためである。
【０００５】今日の集積回路の複雑化により、シリコン
ウェハ基板上の素子をサブミクロンの寸法にまで縮小す
ること、および回路密度を１チップ当り数百万トランジ
スタに高めることが要求されている。このような要件を
満たすためには、特徴寸法のさらなる縮小化が幅と間隔
両方に対して必要となる。さらに、ＩＣ内の配線密度が
高まるにつれ、素子を相互接続するために複数の配線層
が必要となり、ＩＬＤ膜の平坦化が製造工程において極
めて重要な一工程となる。接続金属配線のメタライゼー
ションのステップカバレッジを良好にするためには、平
坦化された誘電体層を集積回路の金属層の間に形成しな
ければならない。また、マスキングおよびエッチング作
業を容易にするためにも平坦化は必要である。面が平坦
化されると、リソグラフィ層にパターンを露光する面全
体にわたって焦点深度が一定になる。
【０００６】しかし、ＩＬＤ膜のような低ｋ材料の平坦
化は、配線形成時に低ｋ材料を受容するためにさらに開
発する必要がある。これまでＣＭＰ（化学的機械研磨）
法やプラズマエッチバックといった方法が使われてきた
が、このような方法には経費が高くつく、一定時間当り
の生産処理量が少ない、工程がかなり複雑である、とい
った欠点がある。
【０００７】そこで、このような欠点のないＩＬＤ膜平
坦化法が長い間探し求められてきたが、当業者による実
現化には至っていない。
【０００８】
【発明の概要】この発明は、半導体ウェハ上のＩＬＤ膜
を平坦化する方法を提供するものである。この方法は、
内部にウェハホルダを有する炉を設けるステップと、ウ
ェハホルダ上に半導体ウェハを位置づけるステップと、
機械的装置を用いて、半導体ウェハ上のＩＬＤ膜に機械
的圧力と熱とを同時に加えるステップとを含む。安く、
生産処理量が多く、簡単な工程が実現される。
【０００９】この発明はさらに、半導体ウェハ上のＩＬ
Ｄ膜を平坦化する装置を提供する。この装置は、炉と、
炉の中のウェハホルダと、半導体ウェハ上のＩＬＤ膜に
機械的圧力と熱とを同時に加える機械的装置とを含む。
安く、生産処理量が多く、工程が簡単なＩＬＤ膜平坦化
装置が実現される。
【００１０】この発明の上記およびその他の利点は、以
下に続く詳細な説明を添付図面と照らし合わせて読め
ば、当業者には明確に理解されるであろう。
【００１１】
【詳細な説明】図１は、この発明に従った熱的機械的平
坦化システム１０の平面図である。このシステム１０で
は炉１２が示され、この炉１２は、熱制御される接触面
を有する頂部プレート１６の下に配置された半導体ウェ
ハ１４を含む。
【００１２】頂部プレート１６が矢印２０で示す方向に
回転するにつれて、その温度は赤外線拡散検出器および
回路１８によってモニタされる。矢印２２は半導体ウェ
ハ１４の回転方向を示す。この方向は頂部プレート１６
と同方向であるが、それに対してある程度の相対運動を
伴う。頂部プレート１６と半導体ウェハ１４との間には
速度差があり、頂部プレート１６が横方向に動けるよう
になっているが、詳細は後述する。
【００１３】赤外線拡散検出器および回路１８は、頂部
プレート１６からの矢印２４で示された赤外線放射を検
出して頂部プレート１６をモニタし、必要であれば、頂
部プレート１６に付随した加熱素子（図示せず）によっ
て制御する。
【００１４】図２は、この発明に従ったシステム１０の
側面図である。半導体ウェハ１４は回転ウェハホルダ２
６上に搭載され、これが矢印２２で示す方向に回転す
る。熱伝導性非粘着面２８が、頂部プレート１６の下
に、半導体ウェハ１４に接して示される。頂部プレート
１６は、矢印２０で示す方向に回転するにつれて、１対
の矢印３０で示す方向の水平面に沿って半導体ウェハ１
４を横切る。
【００１５】摩擦を減らしＩＬＤ膜の表面特性を向上さ
せるために、熱伝導性非粘着面２８は低誘導率（低ｋ）
ＩＬＤ膜を平坦化する間に消耗されるよう構成されてい
てもよい。
【００１６】平坦化工程の間、頂部プレート１６が回転
し半導体ウェハ１４を横切るにつれて、垂直方向の圧力
が頂部プレート１６にかかる。同時に、半導体ウェハ１
４が、スピンオン低誘導率材料がハードベークされる温
度（１００℃〜４００℃、材料の化学的特性による）未
満の温度に加熱される。これにより材料からさまざまな
揮発性ガスが放出され、排気管３２を通って炉１２から
排出される。
【００１７】図３は、この発明に従った熱的機械的平坦
化システム５０の平面図である。このシステム５０では
炉５２が示され、この炉５２は、熱制御される接触面を
有し軸５７を中心に回転するローラ５６の下に配置され
た半導体ウェハ５４を含む。
【００１８】ローラ５６が矢印６０で示す方向に回転す
るにつれて、その温度は赤外線拡散検出器および回路５
８によってモニタされる。矢印６２は半導体ウェハ５４
の回転方向を示す。この方向は軸５７を中心に回転する
ローラ５６と同方向である。軸５７を中心に回転するロ
ーラ５６と半導体ウェハ５４との間には速度差があり、
ローラ５６が横方向に動けるようになっているが、詳細
は後述する。
【００１９】赤外線拡散検出器および回路５８は、ロー
ラ５６が軸５７を中心に回転しながら発した赤外線放射
６４を検出してローラ５６をモニタし、必要であれば、
ローラ５６に付随した加熱素子（図示せず）によって温
度を制御する。
【００２０】図４は、この発明に従ったシステム５０の
側面図である。ウェハ５４は回転ウェハホルダ６６上に
搭載され、この回転ウェハホルダ６６は矢印６２で示す
方向に回転する。ローラ５６は熱伝導性非粘着面６８を
有し、これは半導体ウェハ５４と接して回転する。軸５
７を中心に回転するローラ５６は、矢印６０で示す方向
に回転するにつれ、矢印７０で示す方向の水平面に沿っ
て横切る。
【００２１】熱伝導性非粘着面６８は低誘導率（低ｋ）
ＩＬＤ膜を平坦化する間に消耗されるよう構成されてい
てもよい。
【００２２】平坦化工程の間、軸５７を中心に回転する
ローラ５６が回転し半導体ウェハ５４を横切るにつれ
て、垂直方向の圧力がローラ５６にかかる。同時に、半
導体ウェハ５４が、スピンオン低誘導率材料がハードベ
ークされる温度（１００℃〜４００℃、材料の化学的特
性による）未満の温度に加熱される。これにより材料か
らさまざまな揮発性ガスが放出され、排気管７２を通っ
て炉５２から排出される。
【００２３】この発明においては、半導体ウェハ１４、
５４はそれぞれウェハホルダ２６、６６上に置かれ、真
空により所定の位置に保持される。それから、ウェハホ
ルダ２６、６６は比較的高速で回転され、低ｋ絶縁材が
半導体ウェハ１４、５４の中心上に堆積される。遠心力
によって、この低ｋ絶縁材は、比較的均一だが平面では
ない厚さに広げられる。
【００２４】スピンオン工程の後、この低ｋ絶縁材には
ソフトベーク（１００℃未満の温度で、材料の化学的特
性による）が施される。
【００２５】ソフトベークの後、半導体ウェハ１４、５
４上の低ｋ絶縁材は、この低ｋ絶縁材がハードベークさ
れる温度（１００℃〜４００℃、材料の化学的特性によ
る）未満まで加熱される。それから、熱的機械的平坦化
工程が行なわれ、低ｋ絶縁材のリフローを生じる。この
熱的機械的平坦化は、熱エネルギと機械的圧力エネルギ
とを加えることで達成される。一実施例においては、半
導体ウェハは、加熱され半導体ウェハ１４に対して移動
する頂部プレート１６によって加えられる熱エネルギを
受ける。このプレートは、図１の矢印２０が示すように
回転し、かつ図２の矢印３０が示すように横断する。
【００２６】別の実施例においては、半導体ウェハ５４
はローラ５６の機械的圧力を受け、このローラ５６は加
熱されて熱エネルギを与える。このローラ５６は図３の
矢印６０が示す方向に回転し、また図４の矢印７０が示
すように横断する。
【００２７】熱的機械的平坦化が行なわれている間、低
ｋ絶縁材からの揮発性物質は、炉１２、５２のそれぞれ
の内部から排気管３２、７２のそれぞれを通って排出さ
れる。頂部プレート１６とローラ５６はそれぞれ熱伝導
性非粘着面２８、６８に被覆されており、この熱伝導性
非粘着面２８、６８は摩擦を減らすために消耗されるよ
う設計してもよい。
【００２８】赤外線拡散検出器および回路１８、５８
は、それぞれ頂部プレート１６、ローラ５６をモニタし
て、その温度（１００℃〜４００℃の範囲、低ｋ絶縁材
の化学的組成による）を監視する。熱伝導性非粘着面２
８、６８は、炭素グラフトされたテフロン（Ｒ）、また
は同等の材料から作られてもよい。赤外線拡散検出器お
よび回路１８、５８は、位相同期ループによるフィード
バックを行なってさまざまな加熱可能構成要素の温度を
制御するために接続することができる。
【００２９】この発明を特有の最良の形態について説明
したが、以上の説明に鑑みて数多くの修正および変更が
できることは当業者には明白である。したがって、特許
請求の精神と範囲内でこのような修正および変更を容認
することが意図されている。上記説明または添付図面に
記載された事項はすべて、例示的、非制限的な意味で解
釈されるべきものである。
【図面の簡単な説明】
【図１】 この発明に従ったシステムの一実施例の平面
図である。
【図２】 図１に示すこの発明に従ったシステムの側面
図である。
【図３】 この発明に従ったシステムの別の実施例の平
面図である。
【図４】 図３に示すこの発明に従ったシステムの側面
図である。
【符号の説明】
１２ 炉、１４ 半導体ウェハ、１６ 頂部プレート、
２６ 回転ウェハホルダ、５６ ローラ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 QQ74 QQ75 QQ99 RR09 RR25 XX01 XX24 XX34 5F045 AB31 AD05 AD06 AD07 AD08 AF03 BB02 CB05

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェハ（１４）上の層間層内絶縁
    膜を平坦化する方法であって、 内部にウェハホルダ（２６）を有する炉（１２）を設け
    るステップと、 前記ウェハホルダ（２６）上に前記半導体ウェハ（１
    ４）を配置するステップと、 機械的装置（１６、５６）を用いて、前記半導体ウェハ
    （１４）上の前記層間層内絶縁膜に機械的圧力を加える
    ステップと、 前記機械的圧力を加えるステップと同時に、前記機械的
    装置（１６、５６）を用いて、前記半導体ウェハ（１
    ４）上の前記層間層内絶縁膜に熱を加えるステップとを
    含む、層間層内絶縁膜を平坦化する方法。
  2. 【請求項２】 前記機械的圧力を加えるステップは、平
    坦化を助けるため、前記機械的装置（１６、５６）と前
    記半導体ウェハ（１４）上の前記層間層内絶縁膜との間
    に相対運動を提供するステップを含む、請求項１に記載
    の方法。
  3. 【請求項３】 前記機械的圧力を加えるステップは、平
    坦化を助けるため、前記機械的装置（１６、５６）と前
    記半導体ウェハ（１４）上の前記層間層内絶縁膜との間
    に非粘着運動を提供し、熱を伝えるステップを含む、請
    求項１に記載の方法。
  4. 【請求項４】 前記熱を加えるステップは、前記機械的
    装置（１６、５６）の温度を検知し制御するステップを
    含む、請求項１に記載の方法。
  5. 【請求項５】 前記機械的圧力を加えるステップは、前
    記機械的装置（１６）の一部として頂部プレートを用い
    る、請求項１に記載の方法。
  6. 【請求項６】 前記機械的圧力を加えるステップは、前
    記機械的装置（５６）の一部としてローラを用いる、請
    求項１に記載の方法。
  7. 【請求項７】 半導体ウェハ（１４）上の層間層内絶縁
    膜を平坦化する装置であって、 炉（１２）と、 前記炉（１２）の中に設けられたウェハホルダ（２６）
    と、 前記半導体ウェハ（１４）上の前記層間層内絶縁膜に、
    機械的圧力と熱とを同時に加える機械的装置（１６、５
    ６）とを含む、層間層内絶縁膜を平坦化する装置。
  8. 【請求項８】 前記機械的装置（１６、５６）は、平坦
    化を助けるため、前記機械的装置（１６、５６）と前記
    半導体ウェハ（１４）上の前記層間層内絶縁膜との間に
    相対運動を提供するための機構を含む、請求項７に記載
    の装置。
  9. 【請求項９】 前記機械的装置（１６、５６）は、平坦
    化を助けるため、前記機械的装置（１６、５６）と前記
    半導体ウェハ（１４）上の前記層間層内絶縁膜との間に
    非粘着運動を提供し、熱を伝えるための機構を含む、請
    求項７に記載の装置。
  10. 【請求項１０】 前記機械的装置（１６、５６）は、前
    記機械的装置（１６、５６）の温度を検知し制御するた
    めの回路（１８、５８）を含む、請求項７に記載の装
    置。
  11. 【請求項１１】 前記機械的装置（１６）は、機械的圧
    力を加えるための頂部プレートを含む、請求項７に記載
    の装置。
  12. 【請求項１２】 前記機械的装置（５６）は、機械的圧
    力を加えるためのローラを含む、請求項７に記載の装
    置。
JP2002116928A 2001-05-04 2002-04-19 層間層内絶縁膜を平坦化する方法および装置 Withdrawn JP2002373938A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/848997 2001-05-04
US09/848,997 US20020164875A1 (en) 2001-05-04 2001-05-04 Thermal mechanical planarization in integrated circuits

Publications (1)

Publication Number Publication Date
JP2002373938A true JP2002373938A (ja) 2002-12-26

Family

ID=25304819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002116928A Withdrawn JP2002373938A (ja) 2001-05-04 2002-04-19 層間層内絶縁膜を平坦化する方法および装置

Country Status (6)

Country Link
US (1) US20020164875A1 (ja)
EP (1) EP1254742A3 (ja)
JP (1) JP2002373938A (ja)
KR (1) KR20020084834A (ja)
SG (1) SG104309A1 (ja)
TW (1) TW513736B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211237A1 (en) * 2005-03-21 2006-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for planarizing gap-filling material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9321900D0 (en) * 1993-10-23 1993-12-15 Dobson Christopher D Method and apparatus for the treatment of semiconductor substrates
US5434107A (en) * 1994-01-28 1995-07-18 Texas Instruments Incorporated Method for planarization
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
US5478435A (en) * 1994-12-16 1995-12-26 National Semiconductor Corp. Point of use slurry dispensing system
US5967030A (en) * 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
JPH10247647A (ja) * 1997-03-04 1998-09-14 Sony Corp 基板面の平坦化方法及び平坦化装置
US6331488B1 (en) * 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
US6589872B1 (en) * 1999-05-03 2003-07-08 Taiwan Semiconductor Manufacturing Company Use of low-high slurry flow to eliminate copper line damages
US6410459B2 (en) * 1999-09-02 2002-06-25 Micron Technology, Inc. Wafer planarization using a uniform layer of material and method and apparatus for forming uniform layer of material used in semiconductor processing
MXPA02002594A (es) * 1999-09-09 2002-08-30 Allied Signal Inc Aparato y metodo mejorados para la planarizacion de circuitos integrados.

Also Published As

Publication number Publication date
TW513736B (en) 2002-12-11
KR20020084834A (ko) 2002-11-11
EP1254742A2 (en) 2002-11-06
US20020164875A1 (en) 2002-11-07
SG104309A1 (en) 2004-06-21
EP1254742A3 (en) 2003-11-12

Similar Documents

Publication Publication Date Title
US5503882A (en) Method for planarizing an integrated circuit topography
JP3240724B2 (ja) 配線形成方法
JPH04216627A (ja) 半導体基板上に形成された誘電体を平坦化する方法およびその装置
KR20110081155A (ko) 루테늄 금속캡층의 형성 방법
KR19990057679A (ko) 반도체 소자의 층간절연막 및 그 제조방법
US5942801A (en) Borderless vias with HSQ gap filled metal patterns having high etching resistance
JP2002373938A (ja) 層間層内絶縁膜を平坦化する方法および装置
TWI222137B (en) Layer arrangement and process for producing a layer arrangement
KR20040055596A (ko) 반도체 장치 및 그 제조 방법
JP4753467B2 (ja) 半導体デバイス内の固定電荷を低減する方法
US20040251553A1 (en) Semiconductor device and manufacturing method thereof
US6926057B2 (en) Thin film forming apparatus and thin film forming method
JP2002124513A (ja) 基板の平坦化方法、半導体装置及びその製造方法
JP3353539B2 (ja) 半導体装置の製造方法
JP3159134B2 (ja) 半導体集積回路装置
JPH0586477B2 (ja)
JPH10233444A (ja) 半導体装置の製造方法
KR100529627B1 (ko) 콘택 형성 방법 및 이 방법에 의해 제조된 콘택을구비하는 반도체 소자
JPH0226053A (ja) 半導体装置の製造方法
JPH11274296A (ja) 多層配線構造及びその形成方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
TW401635B (en) Process of avoiding the production of the hillock due to the heating on the wiring metal layer
US20050287796A1 (en) Methods of fabricating metal lines in semiconductor devices
JPH1140663A (ja) 多層配線の形成方法
TW202232650A (zh) 靜電夾盤、其製造方法及基板固定裝置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705