JP2002368546A - 前置歪み補償器とそれを使用する線形増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 ゲインと位相を独立に制御することにより、
後段の増幅器の任意の非線形性を補償することができる
前置歪み補償器とそれを使用する線形増幅器を提供する
ことである。 【解決手段】 前置歪み補償器は、ソースと、ドレイン
と、ゲートとを有する第１ＦＥＴ（３０５）と、前記第
１ＦＥＴの前記ドレインと前記ソースに接続された共振
回路（３０３，３０４）と、一端において、前記第１Ｆ
ＥＴのゲートに接続された第１インダクタ（３１５）
と、前記第１インダクタの他端に接続され、第１制御電
圧（Ｖｃ）に基づいて定まるバイアスを前記第１ＦＥＴ
の前記ゲートに印加するためのバイアス回路（２０４）
と、前記第１インダクタの前記他端に接続され、第２制
御電圧（Ｖｃ１）に基づいて定まるインピーダンスを前
記第１ＦＥＴに提供するための可変インピーダンスネッ
トワーク（２０５）とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、線形増幅器に関
し、特に線形増幅器で使用される前置歪み補償器に関す
る。

【０００２】

【従来の技術】無線通信システムの最近の発展と不定包
絡変調の使用の増大により線形増幅器の要求が増してき
ている。高い線形性の要求を満たすために、通常増幅器
は、飽和出力領域から出力が絞られた線形領域で動作す
ることが必要である。その結果、効率の高い領域で動作
させることができないので、効率が低いという問題があ
った。

【０００３】増幅器の線形化技術を採用することによ
り、増幅器の線形性を改善することが可能である。前置
歪線形化は、そのようなフィードフォワード制御及びフ
ィードバック制御のような他の技術と比べて、簡略さと
安定性のためしばしば使用されている。

【０００４】前置歪み補償器は、非線形増幅器の特性と
逆のゲインと位相の特性を有し、従って非線形性を補償
するように設計されている。

【０００５】図１３は、第１の従来例による前置歪み補
償器の構成を示すブロック図である。図１３を参照し
て、前置歪み補償器９０７は、パワー分割器９０１，前
記歪器ダイオード９０２、ゲイン調整器としての減衰器
９０３、位相調整器としての減衰器９０４、パワー結合
器９０５、パワー結合器９０６を有する。このように、
前置歪み補償器９０７には、減衰器９０３と９０４が、
前置歪み補償器９０７のゲインと位相の両方の調整のた
めに含まれている。それらを調整することにより、前置
歪み補償器９０７は、増幅器の非線形特性にマッチする
ことができる。

【０００６】しかしながら、この前置歪み補償器９０７
の構成では、パワー分割器９０１とパワー結合器９０６
の使用のため回路規模が大きくなるという問題があり、
小型化が主要な要求の１つであるセルラ電話機で使用す
ることができなかった。

【０００７】最近、図１４に示されるような、第２の従
来例として小型化された前置歪み補償器１００７が、提
案されている。この前置歪み補償器１００７は、単一の
制御電圧Ｖｃを使用して、線形化されるべき非線形増幅
器の特性と逆の特性を持つように非線形ダイオード１０
０２の振幅と位相を制御している。

【０００８】小型化は、第２の従来例による前置歪み補
償器１００７において達成されている。しかしながら、
前置歪み補償器１００７では、非線形ダイオード９０２
に印加される制御電圧Ｖｃに応答して、前置歪み補償器
１００７のゲインと位相の両方が、同時に両方が変わっ
てしまう。このように、第２の従来例による前置歪み補
償器１００７では、ゲインと位相を独立に調整すること
ができない。

【０００９】図１５は、第２の従来例による前置歪み補
償器１００７の応答を示している。ゲイン偏差１００１
と負の位相偏差１００２の同時の増加は、制御電圧Ｖｃ
が減らされるときに観察される。制御電圧Ｖｃが、後続
の増幅器のゲイン偏差を補償するように調整されると、
位相偏差は、後続の増幅器の非線形位相を補正するには
適当ではないかもしれない。従って、非線形パワー増幅
器のゲインと位相の両方を最適に線形化することを、同
時に達成することは困難である。

【００１０】第２の従来例による前置歪み補償器１００
７において使用される非線形ダイオード１００２は、並
列接続された抵抗器とキャパシタにより等価的に表され
ることができる。これらの構成要素のパラメーターは、
制御電圧Ｖｃの関数である。従って、前置歪み補償器１
007の応答特性は、これらのパラメーターの関数であ
る。結果として、前置歪み補償器１００７のゲインと位
相の応答特性は、制御電圧Ｖｃと同時に変化し、従っ
て、これらの特性の独立な制御を達成することができな
い。

【００１１】上記説明に関連して、歪み補償回路と低歪
半導体増幅器が特開平８−２５０９３７号公報に開示さ
れている。この引例では、ソース接地のＦＥＴ素子を用
いて構成される歪み補償回路において、ゲート幅をＷｇ
［ｍｍ］としたときに、ソース、グランド間に１／Ｗｇ
［ｎＨ］よりも大きな値をもつインダクタ、または、１
／Ｗｇ［ｎＨ］よりも大きな値をもつインダクタおよび
抵抗を直列接続した回路を備えている。ゲート接地のＦ
ＥＴ素子を用いて構成される歪み補償回路において、ソ
ース、ドレイン間にインダクタとＤＣカットのキャパシ
タ、または、インダクタと抵抗とＤＣカットのキャパシ
タを直列接続した回路を備えていてもよい。ゲート接地
のＦＥＴ素子を用いて構成される歪み補償回路におい
て、ソース、ドレイン間にインダクタとＤＣカットのキ
ャパシタ、または、インダクタと抵抗とＤＣカットのキ
ャパシタを直列接続した回路を備え、ゲート、グランド
間にＤＣカットのキャパシタを備えている。

【００１２】また、線形電力増幅装置とその出力電力を
調整する方法が、特開２０００−１９６３７２（Ｐ２０
００−１９６３７２Ａ）に開示されている。この引例で
は、増幅されるべき無線周波数信号に選択可能な量の増
幅を与える線形電力増幅装置（１００，３００）は、第
１並列増幅枝路と、第２並列増幅枝路と、増幅されるべ
き無線周波数信号を該並列増幅枝路のうちの一方に選択
的に導くための手段（１０２，１０３，３０１，３０
２，４０１，４０２，４０３）とを含んでおり、前置補
償器（１０７，ＰＲＥＤ）と非線形増幅器（１０６，Ｎ
ＰＡ）との直列接続を該第１並列増幅枝路に有し、前記
前置補償器は前記非線形増幅器の非線形性を補償するよ
うになっている。

【００１３】また、前置補償型線形化器および線形化増
幅器が特開２０００−３５７９２６（Ｐ２０００−３５
７９２６Ａ）に開示されている。この引例では、前置補
償型線形化器は、入力部および出力部と、共通ゲート構
造のＦＥＴと、前記ＦＥＴのドレイン端子とソース端子
との間に接続された共振回路と、前記ＦＥＴのゲートに
接続された第１の誘導子と、前記第１の誘導子とグラン
ドとの間に接続された第１のコンデンサと、バイアス印
加抵抗を介して前記第１の誘導子に接続されたゲート制
御電圧ノードと、前記ＦＥＴのドレイン端子とグランド
との間に接続された第２の誘導子と、前記ＦＥＴのソー
ス端子とグランドとの間に接続された第３の誘導子と、
前記ＦＥＴのドレイン端子と前記入力部との間に接続さ
れた第２のコンデンサと、前記ＦＥＴのソース端子と前
記出力部との間に接続された第３のコンデンサとを有す
る。

【００１４】

【発明が解決しようとする課題】従って、本発明の目的
は、後段の増幅器の任意の非線形性を補償することがで
きる前置歪み補償器を提供することである。本発明の他
の目的は、ゲインと位相を独立に制御することができる
前置歪み補償器を提供することである。本発明の他の目
的は、上記のいずれか１つあるいは両方の目的を達成す
ることができる前置歪み補償器を有する線形増幅器を提
供することである。

【００１５】

【課題を解決するための手段】以下に、［発明の実施の
形態］で使用する番号・符号を用いて、課題を解決する
ための手段を説明する。これらの番号・符号は、[特許
請求の範囲]の記載と発明の実施の形態の記載との対応
関係を明らかにするために付加されたものであるが、
［特許請求の範囲］に記載されている発明の技術的範囲
の解釈に用いてはならない。

【００１６】本発明の観点によれば、前置歪み補償器
は、ソースと、ドレインと、ゲートとを有する第１ＦＥ
Ｔ（３０５）と、前記第１ＦＥＴの前記ドレインと前記
ソースに接続された共振回路（３０３，３０４）と、一
端において、前記第１ＦＥＴのゲートに接続された第１
インダクタ（３１５）と、前記第１インダクタの他端に
接続され、第１制御電圧（Ｖｃ）に基づいて定まるバイ
アスを前記第１ＦＥＴの前記ゲートに印加するためのバ
イアス回路（２０４）と、前記第１インダクタの前記他
端に接続され、第２制御電圧（Ｖｃ１）に基づいて定ま
るインピーダンスを前記第１ＦＥＴに提供するための可
変インピーダンスネットワーク（２０５）とを具備す
る。

【００１７】ここで、前記第１制御電圧は、位相特性を
調整するために使用され、前記第２制御電圧は、ゲイン
特性を調整するために使用される。また、前記バイアス
回路は、直列に接続された複数のＦＥＴ（３０９，３１
１）と、前記複数のＦＥＴの各々のゲートと固定電圧に
接続された抵抗（３１０，３１２）とを具備し、前記複
数のＦＥＴの一端のＦＥＴのドレインは、前記第１制御
電圧に接続され、他端のＦＥＴのソースは接地されてい
る。また、前置歪み補償器は、前記第１ＦＥＴの前記ド
レインに接続され、インピーダンスマッチングを行うた
めの第１マッチング回路（２０１）と、前記第１ＦＥＴ
の前記ソースに接続され、インピーダンスマッチングを
行うための第２マッチング回路（２０３）とを更に具備
する。

【００１８】前記可変インピーダンスネットワークは、
前記第１インダクタに接続され、直流分をカットするた
めの第１キャパシタシタ（３０８）と、接地と前記第１
キャパシタシタの間に接続され、逆バイアスされている
バラクタダイオード（３１４）と、前記バラクタダイオ
ードと前記第１キャパシタシタとの接続点に接続され、
前記第２制御電圧を供給するための第１抵抗（３１３）
とを具備してもよい。

【００１９】他に、前記可変インピーダンスネットワー
クは、前記第１インダクタに接続され、直流分をカット
するための第１キャパシタシタ（３０８）と、ソースと
ドレインが接地され、ゲートが前記第１キャパシタシタ
に接続された第２ＦＥＴ（１２０１）と、前記第２ＦＥ
Ｔの前記ゲートに接続され、前記第２制御電圧を供給す
るための第１抵抗（３１３）とを具備してもよい。

【００２０】更に他に、前記可変インピーダンスネット
ワークは、前記第１インダクタに接続され、直流分をカ
ットするための第１キャパシタシタ（３０８）と、ソー
スが接地され、ドレインが前記第１キャパシタシタに接
続された第３ＦＥＴ（１３０２）と、前記第３ＦＥＴの
前記ドレインと第１固定電圧との間に接続された第２イ
ンダクタ（１３０３）と、前記第３ＦＥＴのゲートと第
２固定電圧との間に接続された第２抵抗（１３０１）
と、前記第３ＦＥＴの前記ドレインと前記ゲートにそれ
ぞれ接続された第２キャパシタシタ（１３０４，１３０
７）と、前記第２キャパシタシタ、前記第３ＦＥＴ及び
第２インダクタは、可変インダクタ部を構成し、前記第
２制御電圧に基づいて前記可変インダクタ部のインダク
タ値を制御するための制御部（１３０６，１３０５）と
を具備してもよい。

【００２１】また、前記バイアス回路は、前記第１制御
電圧に基づいて前記前置歪み補償器の感度を決定してい
る。また、本発明の他の観点で、線形増幅器は、上記の
い偏差かに記載の前置歪み補償器（１０１）と、前記前
置歪み補償器にカスケード接続された非線形増幅器（１
０２）とを具備する。

【００２２】前記前置歪み補償器は、振幅特性と位相特
性において、前記増幅器と反対の特性を有するように調
整可能である。

【００２３】

【発明の実施の形態】以下に、添付図面を参照して、本
発明の前置歪み補償器を使用する線形増幅器を詳細に説
明する。本発明では、振幅又は利得（ゲイン）偏差と位
相偏差の独立な制御が可能な低損失同調可能前置歪み補
償器が提案されている。本発明の前置歪み補償器では、
振幅と位相の応答を独立に制御可能なように、２つの可
変インピーダンスネットワークが採用されている。この
結果、前置歪み補償器は、パワー増幅器の任意の非線形
応答を補償することが可能である。

【００２４】可変インピーダンスネットワークのインピ
ーダンスは、制御電圧Ｖｃと制御電圧Ｖｃ１を介してそ
れぞれ調整され、バイアス回路は、前置歪み補償器の応
答の感度を制御電圧Ｖｃにまで減らすように設計されて
いる。こうして性能は、制御電圧Ｖｃの変化に対してよ
り大きな許容値を持つことができる。

【００２５】図１は、本発明の第１実施の形態による線
形化増幅器１０３の構成を示すブロック図である。線形
化増幅器１０３は、同調可能前置歪み補償器１０１とそ
れにカスケード接続された非線形パワー増幅器１０２を
有する。前置歪み補償器１０１は、パワー増幅器１０２
の非線形性を補償するために、入力パワーに対するパワ
ー増幅器の特性と逆のゲインと位相の特性を持つように
設計されている。

【００２６】図２は、同調可能前置歪み補償器１０１の
詳細なブロック図を示す。図３は、第１実施の形態によ
る前置歪み補償器１０１の回路構成を示す回路図であ
る。図２を参照して、前置歪み補償器１０１は、入力マ
ッチングネットワーク２０１、出力マッチングネットワ
ーク２０３、可変インピーダンスネットワークＺ２０
２、可変インピーダンスネットワークＺ１２０５、およ
びバイアス回路２０４を有する。

【００２７】２つの可変インピーダンスネットワーク２
０２と２０５は、前置歪み補償器１０１の振幅と位相の
応答の独立な制御を可能とし、従って、前置歪み補償器
１０１は、パワー増幅器１０２の任意の非線形の応答も
補償することができる。可変インピーダンスネットワー
ク２０２と２０５のインピーダンスは、制御電圧Ｖｃと
制御電圧Ｖｃ１によりそれぞれ調整される。バイアス回
路２０４は、前置歪み補償器１０１の応答の感度を制御
電圧Ｖｃの変化幅に減らすように設計されている。この
ように、前置歪み補償器１０１は、２つの可変インピー
ダンスネットワークを採用し、これらのネットワーク
は、２つの制御電圧によってゲイン偏差と位相偏差が別
々に同調される。

【００２８】図３を参照して、可変インピーダンスネッ
トワーク２０２は、ＦＥＴ３０５と、挿入損失を減らす
ためにＦＥＴ３０５のドレインとソースの間に接続され
たＬＣ共振回路と、ＦＥＴ３０５のゲートに接続された
インダクタ３１５を有する。可変インピーダンスネット
ワーク２０２の応答は、制御電圧Ｖｃにより調整可能で
ある。

【００２９】ＦＥＴ３０５は、入力パワーの増加につれ
てゲイン増加と負の位相偏差の特性を達成するように制
御電圧Ｖｃによりピンチオフ近くの電圧にバイアスされ
ている。ＬＣ共振回路は、インダクタ３０３とキャパシ
タ３０４の直列接続を含み、挿入損失を減らすようにＦ
ＥＴ３０５のドレインとソースの間に接続されている。
ＦＥＴ３０５のゲートは、インダクタ３１５を介してバ
イアスが印加されている。こうして、ゲイン増加と負の
位相の偏差を達成するためにＦＥＴ３０５のゲートに特
定インピーダンスが提供されている。

【００３０】可変インピーダンスネットワーク２０５
は、インダクタ３１５を介して、可変インピーダンスネ
ットワーク２０２のＦＥＴ３０５のゲート端子に接続さ
れている。可変インピーダンスネットワーク２０５のイ
ンピーダンスは、制御電圧Ｖｃ１により調整可能であ
る。

【００３１】可変インピーダンスネットワークＺ１ ２
０５は、抵抗３１３と、抵抗３１３を介して制御電圧Ｖ
ｃ１により逆バイアスされるバラクタダイオード３１４
と、キャパシタシタ３０８を有する。バラクタダイオー
ド３１４は、ＦＥＴ３０５のゲートへの可変キャパシタ
として働き、その容量は、制御電圧ＶＣ１により調整可
能である。キャパシタ３０８は、直流分カットのため可
変インピーダンスネットワーク２０２と２０５の間に接
続されている。

【００３２】入力マッチングネットワーク２０１は、Ｆ
ＥＴのドレインを５０オームにマッチさせるように、キ
ャパシタ３０１とシャントインダクタ３０２を有する。
インダクタ３０２は、負の位相偏差を達成するように含
まれている。

【００３３】出力マッチングネットワーク２０３は、Ｆ
ＥＴのソースを５０オームにマッチさせるように、キャ
パシタ３０６とシャントインダクタ３０７を有する。イ
ンダクタ３０７は、負の位相偏差を達成するように含ま
れている。バイアス回路２０４は、直列に接続された２
つのＦＥＴ３０９と３１１と、それらのゲートに接続さ
れた抵抗３１０と３１２を有する。ＦＥＴ３０９と３１
１のゲートは、抵抗３１０と３１２を介して定電圧Ｖbi
as１とＶbias2によりそれぞれバイアスされている。Ｆ
ＥＴ３０９のドレインは、制御電圧Ｖｃに接続されてい
る。こうして、可変インピーダンスネットワークＺ２０
２の応答が調整可能である。

【００３４】こうして、前置歪み補償器１０１のゲイン
と位相を同調させることができる。これは、２つの制御
電圧を用いて前置歪み補償器のゲイン偏差と位相偏差の
両方を独立に制御可能としている。従って、前置歪み補
償器１０１は、非線形パワー増幅器の任意の非線形応答
を補償することができる。また、バイアス回路２０４
は、前置歪み補償器１０１の感度を制御電圧の変化幅ま
で減らすために設けられている。このような前置歪み補
償器１０１は、サイズが小さいという長所も持ってい
る。

【００３５】次に、本発明の前置歪み補償器１０１の特
性について説明する。図４は、制御電圧Ｖｃの関数とし
て前置歪み補償器１０１のゲイン偏差４０１と位相偏差
４０２を示す。前置歪み補償器１０１は、入力パワーＰ
ｉｎの増加につれてゲイン増加４０１と負の位相偏差４
０２を達成する。これらの特性は、入力パワーＰｉｎの
増加につれて通常逆特性を示すパワー増幅器１０２の非
線形性を補償するのに適当である。制御電圧Ｖｃが減少
するとき、ゲイン偏差４０１および負の位相偏差４０２
が同時に増加する。従って、制御電圧Ｖｃがあるゲイン
増加レベルに調整されたとき、制御電圧Ｖｃだけでは位
相偏差を独立に調整することができず、パワー増幅器１
０２の非線形位相についての要求を満たさないかもしれ
ない。

【００３６】図５は、制御電圧Ｖｃ１の関数として前置
歪み補償器１０１のゲイン偏差５０１と位相偏差５０２
を示す。制御電圧Ｖｃ１が増大すると、ゲイン増加５０
１および負の位相偏差５０２は同時に変わる。しかしな
がら、位相偏差５０２の変化は、図４に示される制御電
圧Ｖｃを使用する場合と比べて無視できる。

【００３７】従って、パワー増幅器１０２の任意の応答
を補正するために、前置歪み補償器１０１の振幅偏差と
位相偏差を調整するために、制御電圧Ｖｃが、位相特性
とマッチするようにまず調整され、その後、制御電圧Ｖ
ｃ１が、位相応答にほとんど影響を与えること無く、要
求されたゲイン増加のために同調されることができる。
前置歪み補償器１０１は、従って、２つの制御電圧Ｖｃ
と制御電圧Ｖｃ１の組み合わせによってゲインと位相の
独立な制御を達成することができる。

【００３８】図６（ａ）は、出力パワーＰｏｕｔの関数
としての前置歪み補償器１０１なしでのパワー増幅器１
０２のゲインとパワー付加効率（ＰＡＥ：ｐｏｗｅｒ
ａｄｄｅｄ ｅｆｆｉｃｉｅｎｃｙ）を示す。曲線６０
１は、出力パワーＰｏｕｔの関数としてパワー増幅器１
０２のゲインを示す。出力パワーＰｏｕｔが増大すると
きには、パワー増幅器１０２のゲインが減少する。パワ
ー増幅器１０２の線形性の指示値として一般的に使われ
ている１ｄＢ減少ポイントＰ１ｄＢにおけるパワー増幅
器１０２の出力パワーＰｏｕｔは、２９．５ｄＢｍであ
る。

【００３９】曲線６０２は、出力パワーＰｏｕｔの関数
としてパワー増幅器１０２のＰＡＥを示す。ＰＡＥは出
力パワーＰｏｕｔと共に増大し、低下する前に、ピーク
レベルに達する。Ｐ１ｄＢ点で、増幅器は５０．５％の
ＰＡＥを達成する。

【００４０】図６（ｂ）は、出力パワーＰｏｕｔの関数
としての前置歪み補償器１０２なしでＦＥＴパワー増幅
器１０２のゲイン偏差と位相偏差に示す。曲線６０３
は、出力パワーＰｏｕｔの関数として増幅器１０２のゲ
インを示し、それは曲線６０１と同様である。曲線６０
４は、出力パワーＰｏｕｔの関数としてパワー増幅器１
０２の位相偏差を示す。位相偏差は、パワー増幅器１０
２の線形性の指示値でもあり、ゲイン偏差についての１
ｄＢ減少点Ｐ１ｄＢと同様である。減少点Ｐ１ｄＢで、
パワー増幅器１０２は、５．２度の位相偏差を示してい
る。

【００４１】図７（ａ）、（ｂ）は、パワー増幅器１０
２の非線形性を補償する同調可能な前置歪み補償器１０
１の効果を示す。本発明によれば、図７（ａ）は、出力
パワーＰｏｕｔの関数としての線形化パワー増幅器１０
３のゲインとパワー付加効率（ＰＡＥ）を示す。曲線７
０１は、ゲインを示し、曲線７０２は、出力パワーＰｏ
ｕｔの関数として線形化増幅器１０３のＰＡＥを示す。

【００４２】前置歪み補償器１０１の制御電圧Ｖｃと制
御電圧Ｖｃ１は、最適な性能のなるように調整されてい
る。線形化増幅器１０３は、５６．０％のＰＡＥを有す
る１ｄＢ減少点ポイントＰ１ｄＢにおけて、３１．５ｄ
Ｂｍの出力パワーを示す。図６（ａ）と比べて、前置歪
み補償器１０１なしのパワー増幅器１０２では、出力パ
ワーＰｏｕｔとＰＡＥが低く成っている（それぞれ２
９．５ｄＢｍと５０．５％）。これらの重要な改良は、
図４と図５に示される前置歪み補償器１０１のゲイン増
加特性がパワー増幅器１０２のゲイン減少特性を有効に
線形化しているということを証明している。

【００４３】図７（ｂ）は、出力パワーＰｏｕｔの関数
としての線形化増幅器１０３のゲイン偏差と位相偏差を
示す。曲線７０３は、曲線７０１と同様な、出力パワー
Ｐｏｕｔの関数としての線形化増幅器１０３のゲインを
示す。曲線７０４は、出力パワーＰｏｕｔの関数として
線形化増幅器１03の位相偏差を示す。この位相偏差は、
パワー増幅器１０２の線形性の指示値であり、１ｄＢ減
少点Ｐ１ｄＢと同様である。１ｄＢ減少点Ｐ１ｄＢで、
線形化増幅器１０３は、４．１度の位相偏差を示す。図
６（ｂ）と比べて、パワー増幅器１０２は、５．２度の
より高い位相偏差を持つ。非線形位相の１．１度の減少
は、図４と図５に示される前置歪み補償器１０１の負の
位相偏差特性がパワー増幅器１０２の正の位相偏差を有
効に補償し、線形化していることを示している。こうし
て線形化増幅器１０３の線形性が改善されているという
ことを証明している。

【００４４】図８は、バイアス回路２０４を使用して場
合、あるいは使用してない場合に、制御電圧Ｖｃに対す
る線形化増幅器１０３の出力パワーＰｏｕｔの感度を示
す。曲線８０１は、バイアス回路２０４を使用した場合
を表し、曲線８０２は、バイアス回路２０４を使用しな
い場合を示す。出力パワーＰｏｕｔの範囲は、バイアス
回路２０４の使用により拡大しており、従って、線形化
増幅器１０３の性能は、制御電圧Ｖｃによりほとんど影
響されない。

【００４５】前置歪み補償器１０１のゲイン応答と位相
応答の独立な制御は、インピーダンスが制御電圧Ｖｃと
制御電圧Ｖｃ１により制御される２つの可変インピーダ
ンスネットワーク２０２と２０５を使用することにより
達成される。可変インピーダンスネットワーク２０５
は、可変インピーダンスネットワーク２０２のＦＥＴ３
０５のゲートに種々のインピーダンスを提供する。

【００４６】その効果は、制御電圧Ｖｃ１による可変イ
ンピーダンスネットワーク２０５のインピーダンスの変
化が可変インピーダンスネットワーク２０２のゲイン特
性と位相特性を変えるということである。制御電圧Ｖｃ
は前置歪み補償器１０１の振幅応答と位相応答の両方に
影響する。

【００４７】一方、第１実施の形態では、逆バイアスバ
ラクタダイオード３１４を採用する可変インピーダンス
ネットワーク２０５の制御電圧Ｖｃ１は前置歪み補償器
１０１の振幅応答に支配的に影響することが見いだされ
た。従って、任意のゲイン増加と負の位相偏差の補償
は、パワー増幅器１０２の非線形特性を補償するための
制御電圧Ｖｃと制御電圧Ｖｃ１を調整することによっ
て、前置歪み補償器１０１により達成されることができ
る。

【００４８】制御電圧Ｖｃによる前置歪み補償器１０１
の応答の感度の減少は、バイアス回路２０４を含むこと
により達成されている。単一の抵抗を使用する場合と比
べて制御範囲を拡大することができる。並列接続のＦＥ
Ｔ３０９と３１１により、異なる抵抗レベルの抵抗ブリ
ッジを形成することができ、前置歪み補償器１０１の可
変インピーダンスネットワーク２０２の制御範囲を拡大
することができる。低損失は、ＬＣ共振回路の使用によ
って得られている。共振回路は、インダクタ３０３とキ
ャパシタ３０４を含み、ＦＥＴ３０５のドレイン-ソー
ス間容量と共振する。

【００４９】次に本発明の第２実施の形態による同調可
能前置歪み補償器１０１を有する線形増幅器１０３につ
いて説明する。

【００５０】図９は、第２実施の形態による同調可能前
置歪み補償器１０１を有する線形増幅器１０３の構成を
示す回路図である。第２実施の形態では、同調可能前置
歪み補償器１０１の更なる小型化が実現されている。第
２実施の形態の前置歪み補償器１０１は、第１実施の形
態の前置歪み補償器１０１とほとんど同様である。従っ
て、同様な参照番号と同様な要素ラベルを持つ図３のそ
れらと実質的に同様である。従って、それらの基本的な
機能の説明はここでは繰り返されない。

【００５１】第２実施の形態の前置歪み補償器１０１
は、第１実施の形態の前置歪み補償器１０１とは、可変
インピーダンスネットワーク２０５において異なってい
る。第２実施の形態の前置歪み補償器１０１の可変イン
ピーダンスネットワーク２０５では、図３において示さ
れたバラクタダイオード３１４に代えてＦＥＴ１２０１
が使用されている。ＦＥＴ１２０１のゲートは、抵抗３
１３を介して電圧制御Ｖｃ１に接続されて逆バイアスさ
れている。ＦＥＴ１２０１は、逆バイアスされたゲート
-ドレイン間接合およびゲート-ソース接合を用いて可変
容量として働く。

【００５２】次に本発明の第３実施の形態による同調可
能前置歪み補償器１０１を有する線形増幅器１０３につ
いて説明する。

【００５３】図１０は、第３実施の形態による同調可能
前置歪み補償器１０１を有する線形増幅器１０３の構成
を示す回路図である。第３実施の形態では、同調可能前
置歪み補償器１０１の更なる小型化が実現されている。
第３実施の形態の前置歪み補償器１０１は、第１実施の
形態の前置歪み補償器１０１とほとんど同様である。従
って、同様な参照番号と同様な要素ラベルを持つ図３の
それらと実質的に同様である。従って、それらの基本的
な機能の説明はここでは繰り返されない。

【００５４】第３実施の形態の前置歪み補償器１０１
は、第１実施の形態の前置歪み補償器１０１とは、可変
インピーダンスネットワーク２０５において異なってい
る。第３実施の形態の前置歪み補償器１０１の可変イン
ピーダンスネットワーク２０５では、図３において示さ
れたバラクタダイオード３１４に代えて、可変活性イン
ダクタ１３０３を有する。

【００５５】即ち、第３実施の形態の前置歪み補償器１
０１の可変インピーダンスネットワーク２０５は、ＦＥ
Ｔ１３０２と１３０５，インダクタ１３０３，抵抗１３
０１と１３０６，キャパシタシタ１３０４と１３０７と
を有する。

【００５６】ＦＥＴ１３０２は、キャパシタ１３０４と
１３０７と共に可変インダクタの一部を形成し、ＦＥＴ
１３０５は、可変インピーダンスネットワーク２０５の
インダクタンス値を制御する抵抗フィードバックネット
ワークの一部を形成している。ＦＥＴ１３０２のゲート
は、抵抗器１３０１を介して固定ＤＣ電圧Ｖｇによりバ
イアスされており、ＦＥＴ１３０２のドレインは、ＲＦ
ブロックとして使われるインダクタ１３０３を介して固
定ＤＣ電圧ＶＤによりバイアスされている。

【００５７】可変インピーダンスネットワーク２０５の
インダクタンスは、抵抗１３０６を介してＦＥＴ１３０
５のゲートに接続された制御電圧Ｖｃ１により制御され
ている。制御電圧Ｖｃ１の値を変えることによって、Ｆ
ＥＴ１３０５の抵抗は、ＦＥＴ１３０２へのフィードバ
ック量に従って変わり、可変インピーダンスネットワー
ク２０５のインダクタンス値が変化する。結果として、
ＦＥＴ１３０５のゲートに現れるインピーダンスが変わ
り、前置歪み補償器１０１のゲイン増加と負の位相偏差
が変わる。

【００５８】図１１は、制御電圧Ｖｃの関数として図１
０に示される前置歪み補償器１０１のゲイン偏差１４０
１と位相偏差１４０２を示す。前置歪み補償器１０１
は、入力パワーＰｉｎの増加につれてゲイン増加１４０
１と負の位相偏差１４０２を達成している。これらの特
性は、入力パワーＰｉｎの増加につれて通常逆の特性を
示すパワー増幅器１０２の非線形性を補償するのに適当
である。制御電圧Ｖｃが減少すると、ゲイン偏差１４０
１と負の位相偏差１４０２は同時に増加する。あるゲイ
ン増加レベルを得るために制御電圧Ｖｃが調整される
と、位相偏差を独立に同調させることはできず、パワー
増幅器１０２に要求される非線形位相応答を補正するた
めの要求を満たすことができない。

【００５９】図１２は、制御電圧の関数として図１０に
示される前置歪み補償器１０１のゲイン偏差１５０１と
位相偏差１５０２を示す。制御電圧Ｖｃ１が増大する
と、ゲイン増加１５０１は増加するが、負の位相偏差１
５０２は減少し、図１３に示された制御電圧Ｖｃへの逆
位相応答を示している。パワー増幅器１０２の非線形応
答を補償するために、前置歪み補償器１０１に要求され
るゲイン増加は、制御電圧Ｖｃを用いて達成することが
できる。前置歪み補償器１０１の負の位相偏差の要求が
より高ければ、それは、制御電圧Ｖｃ１を減少させるこ
とにより達成される。

【００６０】この場合、ゲイン偏差はわずかに増大する
が、それは、その後、制御電圧Ｖｃを減らすことにより
補正されることができる。２つの制御電圧Ｖｃと制御電
圧Ｖｃ１の調整を繰返すことにより、任意のゲイン増加
と負の位相偏差が前置歪み補償器１０１により達成され
ることができる。この構成は、従って、図１４と図１５
に示された従来の前置歪み補償器によるゲインと位相の
制御の分離ができないという問題を解決する。

【００６１】

【発明の効果】上記のように、本発明によれば、前置歪
み補償器は、後段の増幅器の任意の非線形性を補償する
ことができる。また、ゲインと位相を独立に制御するこ
とができる。

【００６２】また、そのような前置歪み補償器を有する
線形増幅器は、従来の線形増幅器よりも性能を向上させ
ることができる。

【図面の簡単な説明】

【図１】図１は、本発明の第１実施の形態による線形化
増幅器の構成を示すブロック図である。

【図２】図２は、本発明の第１実施の形態による線形化
増幅器で使用される前置歪み補償器の構成を示すブロッ
ク図である。

【図３】図３は、本発明の第１実施の形態における前置
歪み補償器の具体的な回路構成を示す回路図である。

【図４】図４は、制御電圧Ｖｃの関数として前置歪み補
償器のゲイン偏差と位相偏差を示す。

【図５】図５は、制御電圧Ｖｃ１の関数として前置歪み
補償器のゲイン偏差と位相偏差を示す。

【図６】図６（ａ）は、出力パワーＰｏｕｔの関数とし
て、前置歪み補償器なしでのパワー増幅器のゲインとパ
ワー付加効率（ＰＡＥ：ｐｏｗｅｒ ａｄｄｅｄ ｅｆ
ｆｉｃｉｅｎｃｙ）を示し、図６（ｂ）は、パワー増幅
器１０２のゲイン偏差と位相偏差に示す。

【図７】図７（ａ）は、出力パワーＰｏｕｔの関数とし
て、前置歪み補償器なしでのパワー増幅器のゲインとパ
ワー付加効率（ＰＡＥ：ｐｏｗｅｒ ａｄｄｅｄ ｅｆ
ｆｉｃｉｅｎｃｙ）を示し、図７（ｂ）は、パワー増幅
器１０２のゲイン偏差と位相偏差を示す。

【図８】図８は、バイアス回路を使用する場合、あるい
は使用しない場合に、制御電圧Ｖｃに対する線形化増幅
器１０３の出力パワーＰｏｕｔの感度を示す。

【図９】図９は、本発明の第２実施の形態における前置
歪み補償器の具体的な回路構成を示す回路図である。

【図１０】図１０は、本発明の第３施の形態における前
置歪み補償器の具体的な回路構成を示す回路図である。

【図１１】図１１は、本発明の第３施の形態における前
置歪み補償器における、制御電圧Ｖｃの関数としてのゲ
イン偏差と位相偏差を示す。

【図１２】図１２は、本発明の第３施の形態における前
置歪み補償器における、制御電圧Ｖｃの関数としてのゲ
イン偏差と位相偏差を示す。

【図１３】図１３は、第１の従来例による前置歪み補償
器の構成を示すブロック図である。

【図１４】図１４は、第２従来例の前置歪み補償器の構
成を示す回路図である。

【図１５】図１５は、第２従来例の前置歪み補償器の応
答を示す。

【符号の説明】

１０１：同調可能前置歪み補償器 １０２：非線形パワー増幅器 １０３：線形化増幅器 ２０１：入力マッチングネットワーク ２０３：出力マッチングネットワーク ２０２、２０５：可変インピーダンスネットワークＺ ２０４：バイアス回路 ３０５：共通ゲートＦＥＴ ３０３：インダクタ ３０４、３０８、１３０４、１３０７：キャパシタ ３１４：逆バイアスバラクタダイオード ３０９、３１１、１２０１、１３０２、１３０１、１３
０５：ＦＥＴ ３１０、３１２、３１３、：抵抗 ３１４：バラクタダイオード ８０１：パワー分割器 ８０６：パワー結合器 ９０２：非線形ダイオード ９０３、９０４：減衰器 ９０７：前置歪み補償器 ５０１、１００１、１４０１、１４０２、１５０１：ゲ
イン偏差 １００７：前置歪み補償器 ４０１：ゲイン偏差 ４０２、５０２、１００２、１５０２：負の位相偏差

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA41 CA21 CA36 FA08 FA10 FA19 GN03 GN04 HA09 HA21 HA25 HA29 HA33 HN16 KA12 KA13 KA16 KA23 KA29 KA41 MA08 SA14 TA01 TA02

Claims (10)

【特許請求の範囲】
1. 【請求項１】ソースと、ドレインと、ゲートとを有する
   第１ＦＥＴと、 前記第１ＦＥＴの前記ドレインと前記ソースに接続され
   た共振回路と、 一端において、前記第１ＦＥＴのゲートに接続された第
   １インダクタと、 前記第１インダクタの他端に接続され、第１制御電圧に
   基づいて定まるバイアスを前記第１ＦＥＴの前記ゲート
   に印加するためのバイアス回路と、 前記第１インダクタの前記他端に接続され、第２制御電
   圧に基づいて定まるインピーダンスを前記第１ＦＥＴに
   提供するための可変インピーダンスネットワークとを具
   備する前置歪み補償器。
2. 【請求項２】請求項１に記載の前置歪み補償器におい
   て、 前記第１制御電圧は、位相特性を調整するために使用さ
   れ、 前記第２制御電圧は、ゲイン特性を調整するために使用
   される前置歪み補償器。
3. 【請求項３】請求項１又は２に記載の前置歪み補償器に
   おいて、 前記バイアス回路は、 直列に接続された複数のＦＥＴと、前記複数のＦＥＴの
   一端のＦＥＴのドレインは、前記第１制御電圧に接続さ
   れ、他端のＦＥＴのソースは接地され、 前記複数のＦＥＴの各々のゲートと固定電圧に接続され
   た抵抗とを具備する前置歪み補償器。
4. 【請求項４】請求項１乃至３のいずれかに記載の前置歪
   み補償器において、 前記第１ＦＥＴの前記ドレインに接続され、インピーダ
   ンスマッチングを行うための第１マッチング回路と、 前記第１ＦＥＴの前記ソースに接続され、インピーダン
   スマッチングを行うための第２マッチング回路とを更に
   具備する前置歪み補償器。
5. 【請求項５】請求項１乃至４のいずれかに記載の前置歪
   み補償器において、 前記可変インピーダンスネットワークは、 前記第１インダクタに接続され、直流分をカットするた
   めの第１キャパシタシタと、 接地と前記第１キャパシタシタの間に接続され、逆バイ
   アスされているバラクタダイオードと、 前記バラクタダイオードと前記第１キャパシタシタとの
   接続点に接続され、前記第２制御電圧を供給するための
   第１抵抗とを具備する前置歪み補償器。
6. 【請求項６】請求項１乃至４のいずれかに記載の前置歪
   み補償器において、 前記可変インピーダンスネットワークは、 前記第１インダクタに接続され、直流分をカットするた
   めの第１キャパシタシタと、 ソースとドレインが接地され、ゲートが前記第１キャパ
   シタシタに接続された第２ＦＥＴと、 前記第２ＦＥＴの前記ゲートに接続され、前記第２制御
   電圧を供給するための第１抵抗とを具備する前置歪み補
   償器。
7. 【請求項７】請求項１乃至４のいずれかに記載の前置歪
   み補償器において、 前記可変インピーダンスネットワークは、 前記第１インダクタに接続され、直流分をカットするた
   めの第１キャパシタシタと、 ソースが接地され、ドレインが前記第１キャパシタシタ
   に接続された第３ＦＥＴと、 前記第３ＦＥＴの前記ドレインと第１固定電圧との間に
   接続された第２インダクタと、 前記第３ＦＥＴのゲートと第２固定電圧との間に接続さ
   れた第２抵抗と、 前記第３ＦＥＴの前記ドレインと前記ゲートにそれぞれ
   接続された第２キャパシタシタと、前記第２キャパシタ
   シタ、前記第３ＦＥＴ及び第２インダクタは、可変イン
   ダクタ部を構成し、 前記第２制御電圧に基づいて前記可変インダクタ部のイ
   ンダクタ値を制御するための制御部とを具備する前置歪
   み補償器。
8. 【請求項８】請求項１乃至７のいずれかに記載の前置歪
   み補償器において、 前記バイアス回路は、前記第１制御電圧に基づいて前記
   前置歪み補償器の感度を決定する前置歪み補償器。
9. 【請求項９】請求項１乃至８のいずれかに記載の前置歪
   み補償器と、 前記前置歪み補償器にカスケード接続された非線形増幅
   器とを具備する線形増幅器。
10. 【請求項１０】請求項９に記載の線形増幅器において、 前記前置歪み補償器は、振幅特性と位相特性において、
    前記増幅器と反対の特性を有するように調整可能である
    線形化増幅器。