JPH03190301A - Ｆｅｔのソース‐ドレイン伝導路を使用した非線形性発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電界効果トランジスタ（ＦＥＴ）のソース−
ドレイン伝導路を使用して歪みを発生するものに関し、
詳しくは、一方増幅器、リミッタおよび対数変換器（ロ
グアンプ）の振幅および位相歪みを補償する先行歪ませ
回路として使用されるようなマイクロ波またはミリメー
トル波（無線）周波数（ＲＦ）における歪み発生器の使
用に関する。

電子信号の増幅器は電気信号の電圧、電流または一方を
増大するために使用される。理想的には、増幅器は別な
点では信号に影響を与えることなく、信号の振幅を増大
するのみである。しかしながら、全ての信号増幅器は増
幅する信号に歪みを与える。

この歪みは増幅器の能動素子の伝達関数または特性の非
線形性から発生する。増幅器を通過するダ号の歪みは、
信号のビーク−ピーク振幅を小さく維持することによっ
て、および最も線形である伝達特性の中心部分を信号が
通過するように増幅器を作動させることによって低減す
ることができる。

しかしながら、出力信号の動作域が増幅器の伝達関数の
かなりの部分を超えて広がる必要がある場合がある。こ
れは高価な各増幅器からの可能な最大出力一方を得るた
めにこのような動作が重要であるラジオおよびテレビジ
ョン放送送信機の場合に存在する。また、この状態は衛
星通信用のマイクロ波またはミリメートル波周波数（無
線周波数またはＲＦ）増幅器の場合に存在する。これは
ＲＦで動作する能動素子の能力が比較的適度な電圧およ
び電流バイアスレベルでのみ動作することができる構造
を必要としているからであり、信号の振れは利用できる
バイアスの重要な部分、従って増幅器の全伝達関数の重
要な部分を構成している。

増幅器の出力信号の振れが伝達関数のかなりの部分を超
える場合、通常の効果として小さな信号に比較して大き
な信号が相対的に圧縮される。すなゎち、大きな信号レ
ベルの増幅器の利得は小さな信号レベルの利得よりも小
さくなる傾向がある。

オシロスコープで観察された正弦波信号の場合、圧縮さ
れた出力信号は外観的には入力信号にほぼ類似した正弦
波であるが、頂上部と底部がいくらか平坦になっている
。位相のずれはしばしば振幅の歪みを伴う。無線周波増
幅器は多チヤンネル衛星動作におけるように複数の信号
を増幅するためにしばしば使用される。多重信号を増幅
する場合、ピーク信号値は重なり合う場合があり、大き
なビーク−ピーク値を有する動作域を生ずる。多チャン
ネル信号の場合、圧縮は相互変調歪みを測定するのと同
じように簡単には測定できない。相互変調歪みの測定は
試験のために一般にそれ自身が変調されない搬送波の１
つを伴う不要な積の相対的値を測定することによって通
常行われる。

非線形増幅器に供給される信号の先行歪ませは増幅器の
非線形性によって生ずる予想した歪みを補償するために
しばしば行われる。先行歪ませ回路の設計において発生
する問題には、レベルの増大とともに増大する利得を共
に有し、従って増幅器の非線形性によって生ずる利得の
減少を補償する非線形素子および対応する回路構成を見
つけるという問題がある。この問題は振幅および位相の
両方において増幅器の非線形性に対して非線形素子の非
線形性を整合させることにある。すなわち、先行歪ませ
による信号レベルの増大に伴う利得の増大および位相の
変化は増幅器によるレベルの増大に伴う利得の低減およ
び位相の反対方向の変化をほぼ打ち消さなければならな
い。先行歪ませ等化器が使用されるシステムが種々の一
方レベルで動作する場合、非線形性の整合は所望の範囲
の値にわたって発生しなければならない。

第１ａ図は典型的な従来の反射型先行歪ませ等化器の簡
略ブロック図である。第１ａ図において、前もって歪ま
せられる信号は入力端子１０を介して９０°、３ｄｌの
ハイブリッド結合器１４の第１の入力ポート１２に供給
される。名目上、位相のずれが零である信号が方向性結
合器１４から出力ポート１６を介して全体的に１８で示
す非線形ネットワークに供給される。この非線形ネット
ワークはブロック２０として一緒に示す短絡減衰器およ
び移相器を有している。この非線形性は全体的に２２で
示す歪み発生器によって形成される。第１ａ図に示され
ている歪み発生器の特定の形態は例えば１９８６年５月
１３日にキャップ等（ＫＩＩ！ｅｌ　ｓｌ）に発行され
た米国特許第４．５８８．９５８号から従来技術として
知られている一対の逆位相または逆並列ダイオード２４
．２６である。

このような逆並列ダイオードは簡単化、低価格および信
頼性の点から有利である。また、入カポ−）１２に供給
される信号は名目上９０’の位相のずれをもって出方ポ
ート２８に供給され、全体的に３０で示す線形チャンネ
ル１こ供給される。この線形チャンネルは可変減衰器３
２と短絡移相器３４の縦続接続で構成されている。入力
端子１２に供給される信号は非線形チャンネル１８およ
び線形チャンネル３０に供給され、処理され、反射され
、そして互いに結合され、出力ポート３６から出力され
る。第５ｂ図に関連して以下に説明するように、逆並列
ダイオード対のインピーダンスは周波数、温度および一
方レベルの関数としてがなり変化し、この結果整合ネッ
トワークは中間のインピーダンス値用に設計されなけれ
ばならない。

逆並列ダイオードは周波数、一方レベルおよび温度に対
してよく追従しない傾向がある。また、逆並列ダイオー
ドは調整が困難な傾向がある。

第１ｂ図は透過型先行歪ませ等化器の簡略ブロック図で
ある。第１ｂ図において、前もって歪ませられる信号は
入力ポート５０を介して３ｄＢハイブリッド分割器また
は結合器５２に供給される。

この装ｆｆ１５２は信号を全体的に５４で示す上側線形
伝送路に供給される第１の部分と全体的に６４で示す下
側非線形伝送路に供給される第２の部分とに分割される
。線形路５４は縦続接続された制御可能移相器５６およ
び制御可能減衰器５８を有する。線形チャンネル５４の
出力に発生する減衰され位相シフトされた信号は３ｄＢ
ハイブリッド結合器６２の第１の入力ポートロ０に供給
される。

下側の非線形チャンネル６４は縦続接続された制御可能
な移相器６６および歪み発生器６８を有する。非線形チ
ャンネル６４の出力における位相シフトされ、歪みを加
えられた信号は３ｄＢハイブリッド結合器６２の第２の
入カポ−）７０に供給され、３ｄＢハイブリッド結合器
６２の出力ポードア２においてこの出力ポードア２に接
続される一方増幅器に組み合わせられた線形および非線
形信号を供給するように出力される。歪み発生器６８は
充分な入力一方が有効な場合には第１ａ図に示すような
ダイオード発生器であってもよいし、または本技術分野
で知られているように動作信号レベルで飽和する傾向を
有する増幅器であってもよい。

逆並列ダイオード対は上述した欠点を有し、増幅器は価
格、複雑さ、一方消費および重量における欠点を更に有
している。

歪みの非線形性が振幅および位相の両方において増幅器
に容易に整合し、低価格で、簡単で、信頼性のある改良
された先行歪ませ等化器が要望されている。

発明の概要 本発明による歪み回路は、歪み発生器として電界効果ト
ランジスタ（ＦＥＴ）のソース−ドレイン伝導路を使用
している。本発明の一実施例においては、信号はソース
−ドレイン伝導路の両端に供給され、歪み信号は同様に
ソースおよびドレインの両端から取り出される。本発明
の他の実施例においては、線形信号は直列に組み合わせ
られたソース−ドレイン伝導路および歪み信号を利用す
る負荷に供給される。

発明の説明 第２図は本発明による先行歪ませ等化器７８の構成図で
ある。この先行歪ませ等化器７８はソースまたはドレイ
ン電極８２、ドレインまたはソース電極８４およびゲー
ト電極８６を有し、ソースとドレイン電極の間に８８で
示すソース−ドレイン伝導路を有している電界効果トラ
ンジスタ（ＦＥＴ）８０を有している。伝導路８８は発
生器９４および負荷１００がそれぞれ接続されている入
力ポート９０および出力ポート９２の間に接続されてい
る。発生器９４は交流電圧源９６（ｒＡＣＪとして知ら
れている）を有するとともに、また９８で示す内部イン
ピーダンスを有している。

全体的に１１０として示されているバイアス源はバッテ
リ１１２および１１４としてそれぞれ示されている第１
および第２の電圧源を有し、バッテリ１１２および１１
４はそれぞれアースに接続されている負および正端子と
、ポテンシオメータ１１６の両端に接続されている他端
を有し、ポテンシオメータ１１６のワイパ１１８は抵抗
１２０として示されている分離素子を介してゲート電極
８６に接続されている。以上説明したように、第２図の
装置は入力ポート９０に供給される信号に対して先行歪
ませ処理を行い、前もって歪ませられた信号を出力ポー
ト９２に発生し、一方増幅器（図示せず）の入力ポート
のような負荷に供給するのに必要な全てである。ＦＥＴ
８０のソースまたはドレイン電極の直流電圧バイアスは
必要ではないが、ＦＥＴのゲート−伝導路８８の接合の
両端の電圧の供給は少なくともドレインまたはソース電
極８２．８４の一方と基準電位点との間に直流接続また
は同等な回路を必要とする。

歪みの大きさおよび／または位相の補助的な制御はアー
スに対するゲートのインピーダンス（Ｒ±ＪＸ）を適当
に選択することによって達成されることを発見した。本
技術分野に専門知識を有する者は第２図に関連してここ
までに説明してきた装置がバイアス源１１０のＡＣに対
するインピーダンスによって、特に抵抗１２０およびポ
テンシオメータ１１６を有するバイアス源１１０のその
部分によって達成されるアースに対するゲートインピー
ダンスを有することを知っている。歪みの制御は更にゲ
ート８６とアースとの間に接続された点線のブロック１
０２として示されている補助インピーダンスまたは整合
ネットワークによって達成され、これは一般にどのよう
な回路でもよいが、複雑である。第２図においては、イ
ンピーダンス１０２は可変容量として示されている。Ｒ
Ｆにおいては、可変容量の波長における物理的寸法はリ
アクタンスの実質的な誘導成分を導入するようなもので
あり、これにより可変容量は直列共振回路であるかのよ
うに動作する。第２図の先行歪ませ等化器７８によって
形成される歪みはバイアス電圧およびアースに対するゲ
ート・インピーダンスの両方に従って変化する。

第３ａ図はバイアス電圧をパラメータとした場合の第２
図の装置のポート９０および９２の間の信号一方レベル
に対する振幅および位相の３　ＧＨ！における曲線を示
している。第３ａ図の曲線を有する特定な回路は住所が
東京都千代田区丸の内１丁目６の１である富士通によっ
て製造されたＦＳＸＯａＦＡタイプのヒ化ガリウム（Ｇ
ａＡｓ）ＭＥＳＦＥＴ　（金属半導体ＦＥＴ）を有して
いる。

第３ａ図に示した特定の曲線に対しては、第２図の電極
８２はドレインであり、電極８４はソースであり、抵抗
１２０は４７０オームの値を有し、コンデンサ１０６の
容量は約２ｐＦであった。第３ａ図において、伝送損失
は左の縦軸に沿って示され、位相は右の縦軸に沿って示
されている。基準の矢印、１．２．３および４は１ミリ
ワツト（ｄＢｍ　）に対する０、　　５．　１０および
１５ｄＢの信号入力一方レベルに対応する。第３ａ図に
おいて、損失曲線は全体的に１４０として示されており
、この中で曲線１４２はゲート・バイアス電圧が零ボル
トであり、曲線１４４は＋０．　５ボルトであり、１４
６は−０，５ボルトであり、１４８は＋０．８ボルトで
あり、１５２は−２，０ボルトであり、１５５は＋２．
５ボルトであり、１５７は＋５ボルトである。伝送位相
の曲線は全体的に１８０で示され、アースに対するゲー
ト・インピーダンスが一定の場合にゲート電圧のみの制
御によって達成される大きな範囲の位相のずれを示して
いる。

第３ｂ図は第３ａ図の曲線に類似した曲線を示している
が、第２図のＦＥＴ８０の電極８２はソースとして接続
され、電極８４はドレインとして接続されている。第３
ｂ図において、曲線群２００は損失を示す曲線であり、
２２０は位相を示す曲線群である。これらの曲線から、
信号がソース−ドレイン伝導路８８を通過する場合、信
号の流れの方向に関わらず、はぼ同じ種類の非線形性が
発生することが明らかである。所与の用途においては一
方の方向の流れまたは他方の方向の流れが優れているが
、一般的にはどちらが好ましいというものではない。

第３ｃ図は第３ａ図および第３ｂ図に類似しており、電
極８２がソースであり、電極８４がドレインであり、バ
イアス電圧がＩＯＶである場合の第２図の装置に類似し
た装置に対する第２図のコンデンサ１０６のリアクタン
スの大きさを種々変えた場合の３６Ｈ！における影響を
示しているものである。第３ｃ図において、曲線群２６
０は伝送損失であり、２８０は位相のずれである。損失
を示す曲線のうち、２６１はアースに対するゲートのリ
アクタンスが＋Ｊ４０オームに対するものであり、曲線
２６２は＋Ｊ２６オームに対するものであり、曲線２６
３は＋３１９オームに対するものであり、曲線２６４は
−Ｊ２０オームに対するものであり、曲線２６６は−Ｊ
ＩＯオームに対するものである。伝送の位相のずれを示
す曲線２８０のうち、曲線２８２はアースに対するゲー
トのリアクタンスが−Ｊ２０に対するものであり、曲線
２９８は＋Ｊ４０に対するものであり、これらの間に位
置する曲線は−Ｊ２０と＋Ｊ４０との間の値のリアクタ
ンスに単調に関連している。

第４図は本発明による反射装置４９９に接続されたＦＥ
Ｔを示している。第４図はいくつかの点において第２図
に類似しており、対応する構成要素は同じ符号で示され
ている。第４図において、反射装置１４９９はＦＥＴ８
０の電極８４を有し、この電極は４０１で示す接続路を
介してアース４０２として示されている基準電位源に接
続されている。ＦＥＴ８８のゲート電極８６は抵抗４０
４として示されているインピーダンスを介してバッテリ
１１４として示されているバイアス電源に接続されてい
る。本技術分野に専門知識を有する者は一般的にバッテ
リ１１４は内部インピーダンスが０であるので、ゲート
電極８６からアースに対する交流および直流インピーダ
ンスの両方は抵抗４０４の抵抗値によって設定されるこ
とを理解するであろう。また、本技術分野に専門知識を
有する者はバッテリ１１４からのほぼ全ての直流電圧は
電極８６と電極８２および８４との間に形成されること
を理解するであろう。これは別の直流バイアスが電極８
２および８４に対して設定されてないとともに、抵抗９
８が５０オームのように比較的低い値であるからである
。

少なくともいくつかの場合には、電極８２および８４の
両方に対する直流電流帰路を有する必要はないことが分
かっているが、１つの帰路のみを有し、電極の一方に対
しては直流を阻止するようになっていることが好ましい
。

第４図において信号発生器９４からポート９０を通って
供給される信号はＦＥＴ８０のソース−ドレイン伝導路
８８を２回通過する。１回目は、電極８２からアース４
０２における短絡回路であり、アース４０２から電極８
４を通って電極８２に戻される。また、これはポート９
０に接続された非線形インピーダンスからの反射と見る
こともできる。

第５ａ図は種々の入力信号一方レベルに対する一〇、５
ボルトのゲート・バイアス電圧における１ないし３　Ｇ
Ｈｚの周波数範囲にわたるポート９０に対する第４図の
装置によるインピーダンスの複数の簡略化された「スミ
ス」図表を示している。

第５ａ図の図表において、第４図のＦＥＴ８０の電極８
２はドレイン電極であり、抵抗４０４は４７０オームの
値を有していた。インピーダンス１０２によって寄与さ
れるアースに対するゲート・インピーダンスは無限であ
り、抵抗４０４のみがアースに対するゲート・インピー
ダンスに寄与している。第５ａ図において、曲線４００
は一１０ｄＢｍの入力一方レベルにおけるインピーダン
スを示し、この曲線４００の一端４０１はＩ　ＧＨ！で
あり、他端４０３は３　ＧＨ！である（第５ａ図および
第５ｂ図の全ての曲線は中心に対して時計方向に増大す
る周波数を有している）。直線４０５は＋５ｄＢ−の入
力一方に対するものであり、曲線４１０は＋１０ｄｌ−
に対するものであり、曲線４１５は＋１５ｄＢ鵬に対す
るものであり、曲線４２０および４２５はそれぞれ＋２
０および＋２５ｄＢｉに対するものである。曲線４２０
の１および３６Ｈ！の端部はそれぞれ４２１および４２
３で示されている。

第５ｂ図は同じ周波数範囲に対して逆並列ダイオード対
によって示されるインピーダンスの複数の同様な簡略化
された「スミス」図表を比較のために示している。第５
ｂ図において、曲線４２６は一１０ｄＢ−におけるもの
であり、曲線４２８は−５ｄＢｍにおけるものであり、
曲線４３０はＯｄＢｍにおけるものである。曲線４３２
，４３４゜４３６．４３８および４４０はそれぞれ＋５
、＋１０、＋１５、＋２０および＋２５ｄｌｍに対する
ものである。第５ａ図および第５ｂ図の曲線を比較する
と、ＦＥＴ（第５ａ図）の曲線はダイオード対に比較し
て周波数の広がりに対するリアクタンスの変化が小さく
、また周波数の関数としてインピーダンスの抵抗成分（
半径）が更に一定であることがわかる。ＦＥＴのこれら
の特徴は適当な歪みを選択することができる非常に多く
の制御可能なパラメータ、すなわち「ハンドル（Ｉｓｍ
ｄｌ！ｓ　）」に加えて、周波数の関数として非線形性
を更に正確に制御することができる。

第６ａ図はバイアス電圧をパラメータとした場合の無限
のゲート・インピーダンス１０２を有し、周波数が１．
　５ＧＨ１である上述した例における第４図の装置に対
する一方レベルを関数とした入力反射減衰量の大きさを
示している。第６ａ図において、曲線６００はゲート・
バイアスが０ボルトにおける大きさを示し、曲線６０５
は−０，５ボルトにおける大きさを示し、６０６は−０
，６ボルトにおける大きさを示し、６０６７は−０，６
７５ボルトにおける大きさを示し、６０７は−０゜７ボ
ルトにおける大きさを示している。曲線６０７２．６０
７５および６０９はそれぞれゲート・バイアスが−０，
７２５、−０，７５および−０゜９ボルトにおけるもの
である。第６ｂ図は第６ａ図と同じ例に対してバイアス
電圧をパラメータとした場合の一方レベルを関数とした
第４ａ図の装置における反射の位相を示している。第６
ｂ図において、曲線６２０はゲート・バイアスが０ボル
トにおける入力反射係数の位相を示している。曲線６２
６，６２７．６２７５および６２９はそれぞれゲート・
バイアスが−０，５、−〇、６．０、　７、−０．７５
および−０，９ボルトにおける入力反射係数の位相を示
している。第６ａ図および第６ｂ図の曲線は反射係数の
位相および振幅が反射動作モードにおいてゲート電圧お
よび入力信号一方レベルの制御の下にあることを示して
おり、これは伝送モードで対応する制御下の直通損失お
よび位相のずれとほぼ同様である。

第６ｃ図はゲート・リアクタンスをパラメータとした場
合のバイアス電圧がＯボルトにおける第４図の装置の入
力一方に対する反射減衰量の形式の反射係数の大きさを
示している。第６ｃ図において、曲１１６６９は＋Ｊ１
９オームのゲート・リアクタンスに対するものであり、
曲線６７０は＋Ｊ２０オームに対するものであり、曲線
６７６は＋Ｊ２６オームに対するものである。同様にし
て、曲線６３０，６３４．６３７および６４０はそれぞ
れ＋Ｊ３０、＋Ｊ３４、＋Ｊ３７および＋Ｊ４０オーム
におけるものである。

第６ｄ図はゲート・リアクタンスをパラメータとした場
合のバイアス電圧が０ボルトにおける第４図の装置の度
で表した反射係数の位相を示している。曲線６８０，６
８２，６８４，６８６，６８８．６９０および６９２は
それぞれ＋Ｊ１９、十Ｊ２０、十Ｊ２６、＋Ｊ３０、＋
Ｊ３４、＋Ｊ３７および＋Ｊ４０のゲート・リアクタン
スに対応している。

第７図は先行歪ませ等化器７００を示している。

第７図において、前もって歪ませられる信号を受信する
ようになっている入力ポードア１０は３ポート循環器７
１４のポート７１２に接続されている。循環器７１４の
ポート７１２に供給される信号は入出カポ−ドア１６か
ら循環して、この入出カポ−ドア１６から出力され、第
４図の装置に対応する反射装Ｒ４９９の９０で示す入力
ポートに供給される。この図において、構成要素は第４
図と同じ符号によって示されている。インピーダンス回
路４９９によって反射される信号は循環器７１４の入出
カポ−ドア１６に再び供給され、別のポート７１８に循
環される。そして、このポート７１８から第７図の先行
歪ませ等化器７００の出力ポードア２０に供給される。

前もって歪ませられる信号は第７図の先行歪ませ等化器
の入力ポードア１０に供給され、第５ａ図、第６ａ図お
よび第６ｂ図に説明して非線形性に従って非線形性をも
って変更されて、出力ポードア２０に現れる。

第８図はゲート・バイアス電圧をパラメータとした場合
のインピーダンス素子１０２内の第２図のコンデンサ１
０６に類似したゲート・コンデンサによって寄与される
約＋Ｊ１５オームのゲート・インピーダンスを有する第
７図の先行歪ませ等化器７００に対する１、　　６ＧＨ
！の周波数における入力の大きさに対する直通損失を示
す図である。

第８図において、曲線８０６，８０７，８０８および８
０９はそれぞれ４つのゲート・バイアス電圧−０，６、
−〇、７、−〇、８および−０，９ボルトに対するもの
であり、曲線８１０．８１１および８１５はそれぞれ＋
１．０、＋１．１および＋１，５ボルトに対するもので
ある。

第９図は本発明による反射型先行歪ませ等化器９００の
簡略ブロック図であり、この等化器９００はハイブリッ
ド結合器、すなわち方向性結合器および第４図に示すよ
うな反射型歪み発生器を使用している。第９図において
、入力ポート９１０に供給される信号は３ｄＢ直角位相
ハイブリッド分割器または結合器９１４の入力ポート９
１２に供給される。３ｄＢハイブリツド９１４の入力ポ
ート９１２に供給される信号は一３ｄＢの振幅および基
準位相をもって第１の出力ポート９１６に供給されると
ともに、−３ｄＢの振幅および９０’″の位相のずれを
もって第２の出力ポート９１８に供給される。ハイブリ
ッド９１４の出力ポート９１６に現れる信号は導体９２
０を通って９２４として示されている線形反射回路の入
力ポート９２２に供給される。この線形反射回路９２４
はアース９２６として示されている基準電位に少なくと
も接続されている。出力ポート９１８に出力される信号
は伝導路９２８を通ってブロックとして示されているＦ
ＥＴ非線形反射回路４９９の入力ポート９０に供給され
る。回路４９９の詳細については第４図において上述し
た通りである。

第１０図は参考のため第４図の反射型ＦＥＴ歪み発生器
４９９を示しており、バイアス電圧源１１４はブロック
として示され、電極８４は導体対９２．１０００によっ
てアースに接続されている。

第１０図に示すよううに、インピーダンス１０２はゲー
ト電極８６とアース１０４との間に接続されたインダク
タ１０３およびこのインダクタ１゜０３に直列に接続さ
れたコンデンサ１００２のリアクタンスを有している。

この構成はインダクタのような交流リアクタンス素子が
ＦＥＴ８０のゲート電極８６へのバイアス電圧の供給を
乱すことなくゲート電極８６とアース１０４との間に接
続されるという利点を有している。この装置においては
、抵抗１０４は分離のみを行うものであり、本技術分野
で周知であるようにインダクタまたは無線周波チョーク
（ＲＦ　Ｃ）によって置き換えることができる。しかし
ながら、抵抗はゲート電流を制限することによってＦＥ
Ｔが焼ききれることを防止するためにゲート・バイアス
のある極性または値に対して有利である。

第１１図は第７図または第９図の装置に有効なＦＥＴの
ソース−ドレイン伝導路を使用した他の反射回路を示し
ている。第４図または第１０図の構成要素に対応する第
１１図の構成要素は同じ符号で示されている。第１１図
において、固定バイアス電圧ｖＢＩＡＳは外部供給源か
ら入力端子１１１０に供給され、無線周波バイパス・コ
ンデンサ１１１２とともに第１０図のバイアス電圧源１
１４に対応している。バイアス電圧は分路抵抗１１１８
とともに動作する直列抵抗１１１６を有する分圧器１１
１４に供給され、ゲート電極８６に電圧を発生する。こ
の構成はアースに対するインピーダンスの抵抗成分が低
いという利点を有しているが、そうでない場合には抵抗
１１１８は必要でない。ゲート電極８６からのアースに
対する交流インピーダンスはブロック１０２として示さ
れているゲート・インピーダンス整合ネットワークによ
って設定される。ソースまたはドレイン電極８４が整合
ネットワーク１１１９を介してアースに接続され、整合
ネットワーク１１２２が入力ポート９０とＦＥＴ８０の
ドレインまたはソース電極８２との間に設けられている
。本技術分野に専門知識を有する者に知られているよう
に、整合ネットワーク１１１９または１１２２の一方ま
たは両方が直流電流を阻止する場合、例えば直流コンデ
ンサを有している場合、無線周波チョーク１１２４およ
び１１２５として示されている一方または両方のバイア
ス・ティーは電極８２および８４を所望によりアースに
接続する。ある場合には、電極８２または８４の一方ま
たは他方がアースからの直流電流の流れを阻止されてい
る場合、動作を増強することができる。

整合ネットワーク１０２．１１１９および１１２２の１
つ以上は所望の動作によっては装置から削除することが
できる。各整合ネットワークはインダクタンス、容量お
よび抵抗のいずれか１つまたは全てを有する１つまたは
任意の数の集中または分布素子からなる回路を有するこ
とができ、素子は用途に応じてどのような複雑さの回路
にも構成することができる。

以上説明したように、非線形性は単一のＦＥＴのソース
−ドレイン伝導路８８によって形成されている。第１２
図の装置は非線形性に対して更に多くの制御を行うため
に複数のＦＥＴのソース−ドレイン伝導路を反射構成と
して縦続接続し、異なる電圧レベルでバイアスされる方
法を示している。第１１図の構成要素に対応する第１２
図の構成要素は同じ符号で示されている。第１２図にお
いて、別のＦＥＴ８０’　はポート９０および整合ネッ
トワーク１２１９を介してＦＥＴ８８の電極８２に接続
されたソースまたはドレイン電極８４′の１つを有して
いる。別のＦＥＴ８０’のドレインまたはソース電極８
２′は整合ネットワク１１２２’　を介して入力ポート
９０′に接続されている。整合ネットワーク１２１９は
縦続接続された２つの整合ネットワーク１１１９および
１１２２のインピーダンスを包含している。バイアス電
圧ｖＢＩＡＳが別の端子１１１０’　に供給され、ＲＦ
バイパス・コンデンサ１１１２’　および別の分圧器１
１１４’を介してゲート電極８６′に供給されている。

調整可能な抵抗１１１８’　はゲート電極８６′に供給
される電圧から無関係にゲート電極８６′に供給される
電圧の制御を可能にしている。上述したように、種々の
整合ネットワークは抵抗、コンデンサまたはインダクタ
ーの１つまたは全てからなるか、または対応する分布等
価回路からなる簡単なまたは複雑な回路構成を有する。

更に整合ネットワーク、ＦＥＴおよびバイアス電圧調整
ネットワークを有する歪み発生器の別の部分が第１２図
の装置のポート９０′に縦続接続することができる。非
線形性に対して更に多くの制御がこのように複数の縦続
接続されたＦＥＴを使用することによって達成されるの
で、所望の性能を達成するために整合ネットワークにお
ける回路の複雑さが少ないことが要求され、縦続接続さ
れた整合ネットワークのいくつかまたはすべてが除去さ
れることがわかる。

同様に、２つ以上のＦＥＴがソース電極およびドレイン
電極を結合することによって並列に設けられてもよいし
、またはソース電極がドレイン電極に結合されてもよく
、これらは異なるゲート・バイアス電圧、異なるゲート
・インピーダンスまたはその両者を用いることによって
異なるレベルの非線形性で動作することができる。ある
場合には、種々のソース電極またはドレイン電極の間の
整合ネットワークは改良された制御を有している。

第１３図はり、ＣおよびＫｕ帯域における本発明による
反射型線形化器を使用することによって達成される改良
を示している。第１３図において、曲線１３００は典型
的なＴＷＴ増幅器のみの搬送波対相互変調比（Ｃ／Ｉ）
をｄＢで示しており、曲線１３１６は１．　６ＧＨ！の
周波数における性能を示し、１３０４は４．０ＧＨ！に
おける性能を示し、１３１２は１２ＧＨ！における性能
を示し、この全ては第９図に示すような直角位相ハイブ
リッドを使用した反射型線形化器を有している。

第１４図は特定の進行波管増幅器（ＴＷＴ）および第９
図に示した先行歪ませ等化器用のＣ／１比をｄＢで示し
ている。第１４図において、１４００は２つの入力信号
の周波数が接近した場合の特定の一方出力レベルからの
バックオフを関数とした場合のＴＷＴのみのＣ／Ｉ比を
示している。曲線１４４０は４．　２０にＨ！の周波数
において先行歪ませ等化器を縦続接続した結果のＣ／Ｉ
における改良を示し、曲線１４３８および１４４２はそ
れぞれ３．８および４．　２ＧＨ！における対応する曲
線を示している。

第１５図は本発明による透過型先行歪ませ等化器の簡略
ブロック図である。第１５図において、入カポ−）１５
１０は信号一方分割器またはスプリッタ１５１２に接続
され、このスプリッタ１５１２は信号を等しい振幅を有
する２つの部分に分割する。信号の第１の部分はスプリ
ッタ１５１２の出力ポート１５１４から伝導路１５１６
を通って１５１８として全体的に示されている上側また
は線形チャンネルに供給される。この上側チャンネルは
信号を出力一方結合器１５２２の入カボー）１５２０に
供給する。上側チャンネル１５１８は分離した減衰器１
５２４と移相器１５２６を有し、また他の構成要素を有
してもよい。スプリッタ１５１２によって出力される信
号の第２の部分はスプリッタ１５１２の出力ポート１５
３４から導体１５３６を通って下側または非線形伝送チ
ャンネル１５３８に供給される。この下側チャンネル１
５３８は信号を一方結合器１５２２の入力ポート１５４
０に中継する。結合器１５２２においては、入力ポート
１５２０に供給された線形的に中継された信号を入力ポ
ート１５４０に供給された非線形的に中継された信号と
結合し、結合された前もって歪ませられた信号を出力ポ
ート１５４２に出力する。出カポ−）１５４２からの信
号は通常動作レベルによって歪みを発生する一方増幅器
（図示せず）に供給される。下側または非線形伝送路１
５３８は本発明によるＦＥＴ非線形伝送回路を有し、特
に第２図の装置を使用することができる。

第１６図は第２図に類似したＦＥＴ非線形伝送回路を示
し、バイアス源１１０がブロックとして示されている。

第２図の場合におけるように、インピーダンスまたは整
合ネットワーク・ブロック１０２はアースに対して無限
のインピーダンスを有しているか、または先行歪ませが
提供される主増幅器の歪みに合うように必要に応じた複
雑さの回路であってもよい。第１６図の装置は透過型先
行歪ませ等化器としてのみ使用されたり、または第１５
図の装置の構成部７８として使用されてもよい。

第１７ａ図は単独で使用されたり、または第１５図の装
置とともに使用される別のＦＥＴ非線形透過回路を示し
ている。第１７ａ図において、第２図の構成要素に対応
する構成要素は同じ符号で示されている。第１７ａ図に
おいて、１７３０として示されている整合ネットワーク
は入力ポート９０とＦＥＴ８０のソースまたはゲート電
極８２との間に設けられ、別の整合ネットワーク１７３
２はドレインまたはソース電極８４と出力ポート９２と
の間に接続されている。整合ネットワーク１７３０およ
び１７３２の一方または両方はＦＥＴ電極８２に隣接し
た容量性タブ１７３６があってもなくてもよいが、第１
７ｂ図において１７３４として示されているλ／４マイ
クロストリップラインのような伝送ラインと同じように
簡単なものとすることができる。伝送ライン１７３４は
幅が一定であるかまたは長手方向に沿って幅が変化して
もよい。整合ネットワーク１７３０および１７３２、お
よびインピーダンスブロック１０２はどのような複雑さ
の集中または分布素子からなる回路を有していてもよい
。第１７ｃ図および第１７ｄ図はそれぞれ阻止用コンデ
ンサを有している集中回路のπネットワークおよび阻止
用コンデンサを有していない集中回路のπネットワーク
を示しており、整合ネットワークに使用される。単一の
周波数におけるどのようなインピーダンスにも整合する
ことができるこのようなネットワークの能力は周知であ
る。第１７ｅ図は第１７ｃ図の装置の分布等価回路であ
る交互に幅が代わるマイクロストリップ導体の平面図を
示している◎第１７ａ図において、インピーダンスまた
は整合ネットワーク１０２は２つのリアクタンス素子、
すなわち１７４０として示されているインダクタおよび
可変コンデンサ１７４２を有するものとして示されてい
る。集中形式で示されているが、これらおよび他の素子
は本技術分野で周知のように分布形式であってもよい。

インダクタと可変容量との直列組合せ回路は共振周波数
において０の交流インピーダンスを示し、共振周波数よ
りも高い周波数において誘導性リアクタンスを示し、共
振周波数より低い周波数において容量性リアクタンスを
示す。

第１８図の装置は第１４図の反射回路４９９を使用した
他の透過型先行歪ませ等化器を示している。第１８図に
おいて、２つの縦続接続されたインピーダンスは、第１
の抵抗１８１０がノード１８１４において第２の抵抗１
８１２に接続されているが、これらは入力ポート９０か
ら出力ポート９２に延びている。ブロック４９９として
示されているＦＥＴ非線形性反射回路はノード１８１４
からアースに延びている。ＦＥＴ非線形反射回路４９９
は第４図に関連して説明されているが、第１１図または
第１２図の装置も使用することができる。第１８図の装
置は第７図の循環器および第９図のハイブリッドのよう
に反射型非線形回路が透過型回路構成において非線形性
を形成することを可能にしている。

複数のＦＥＴのソース−ドレイン路を使用した透過型歪
み発生器は分離して示されていないが、整合ネットワー
ク１１１９のアースの代わりに別のポートが置き換えら
れている第２図の反射型装置に類似しているものである
。

第１９図は第１７図に示されているような透過型先行歪
ませ等化器に対する歪みの曲線を示しており、ＦＥＴ非
線形透過回路は第１６図に示されているものと同じであ
る。第１９図において、曲線１９１２は２つの入力信号
の周波数が接近している場合のバックオフ・レベルを関
数とした１２ＧＨ！におけるＴＷＴの非線形歪みを示し
ている。曲線１９１２０は１２ＧＨ！の周波数において
ＴＷＴが透過型先行歪ませ等化器と縦続接続されている
場合の対応する歪みを示しており、曲線１９１２１およ
び１９１２２はそれぞれ１２．１および１２．　２ＧＨ
！における対応する曲線を示している。

第２０図はＴＷＴとともに使用された場合の第１９図に
関連して説明した先行歪ませ等化器の温度依存性を示し
ている。第２０図の曲線１９１２は第１９図におけるよ
うにＴＷＴのみの歪みである。ＴＷＴは熱電子管である
ので、動作中の温度は高く、周囲温度における小さな変
化はその動作に実質的な影響を与えない。曲線１９１２
は全ての温度におけるＴＷＴの歪みを示している。曲線
２０１０は一１０℃の温度においてＴＷＴと縦続接続さ
れた第１９図で説明した先行歪ませ等化器を組み合わせ
た場合の歪みを示している。２０６０で示される組み合
わせられた曲線は＋６０℃を含む＋６０℃までの全ての
他の温度に対する結果を示している。

第２図、第４図、第１０図、第１１図、第１２図、第１
６図、第１７図および第１８図の装置はリミッタまたは
対゛数変換器（通常対数増幅器として知られている）に
有益な歪みを発生することを発見した。リミッタは第４
図、第１０図、第１１図または第１２図の装置のような
反射型装置に接続されてもよい。第２１図は反射型リミ
ッタとしての第７図の循環装置の２．　７５ＧＨ！の特
性を示し、振幅曲線２１００の最も平坦な部分に対して
はゲート電圧は約＋０．１９ボルトであり、ゲート容量
は約２ピコ・ファラッド（ＰＦ）である。

コンデンサは２．　７５ＧＨ！未満で自己共振するので
、コンデンサのこの状態は最大誘導リアクタンスに対応
する。位相は曲線２１０２によって示すようにＯから数
度以内のところに留まっている。

第２２図は入力一方（ｄＢ−で表された入力一方）の対
数に対する出力一方を示しており、第２１図に対するも
のと同じ条件の下で第７図の装置の伝達関数のログ−リ
ン（ｌ＠ｄ−ｌｉｔ　）曲線を形成している。第２２図
において、曲線２２００は実質的にまっすぐな２つの直
線部分で形成されており、その１つは約０ｄＢｔａの入
力一方より上であり、他方はそれより下であって、両者
はわずかに異なる勾配を有している。この勾配はゲート
電圧および／またはゲート・インピーダンスで制御可能
である。ログ−リン曲線の直線特性は対数応答特性を示
している。

第２３図は１２ＧＨ！における第２図のような透過型ひ
ずみ発生器の振幅応答特性を曲線２３００として示して
いる。制限特性は約６ｄＢ−の入力より上であることは
明らかである。対応する位相特性は２３０２として示さ
れている。

本発明の他の実施例は本技術分野に専門知識を有する者
に明らかであろう。例えば、１０２のようなアースに対
するゲート・インピーダンスは適当なバイアス電圧が供
給されている限り、インダクタ、コンデンサ、抵抗また
はこれらの分布等価回路からなる複雑なネットワークを
有していてもよい。バイアス電圧はゲート拳インピーダ
ンス１０２を介してゲート電極に供給することができる
。

ゲート・インピーダンス１０２はある場合には少しも必
要でなく、ゲート・バイアス源のアースに対するインピ
ーダンスで充分である。第２図において説明したように
、基準電位源とソースまたはドレイン電極８２．８４の
一方との間の直流路はゲートとソース−ドレイン路８８
の間に電圧を供給するために必要である。この直流路は
阻止用コンデンサによって遮断されている場合でも直流
復帰回路によって形成されてもよい。アースまたは短絡
接続が言及されている場合は、本技術分野に専門知識を
有する者は交流のためにアースに対する低い交流インピ
ーダンスのみが必要であり、接続部における直流電位は
無関係であることを認めている。短絡は通常ある状況に
おいて、特に低インピーダンスシステムに対して反射素
子として使用されるが、開放回路が同様な機能を行うこ
ともできる。

【図面の簡単な説明】

第１ａ図は非線形素子として逆並列ダイオード対を使用
した従来の反射型先行歪ませ線形化器または等化器の簡
略ブロック図であり、第１ｂ図は非線形素子として増幅
器を使用した透過型先行歪ませ等化器の簡略構成図であ
る。 第２図は透過型装置として先行歪ませ線形化器、リミッ
タまたは対数変換器として接続されたＦＥＴの構成図で
ある。 第３ａ図および第３ｂ図は第２図の構造の信号一方レベ
ルに対する伝送振幅および位相の曲線をそれぞれ示す図
であって、バイアス電圧をパラメータとしてであり、第
３Ｃ図はゲート・リアクタンスをパラメータとした場合
の同様な曲線を示す図である。 第４図は反射型装置に接続されたＦＥＴの構成図である
。 第５ａ図は信号一方レベルをパラメータとした場合の第
４図の装置の周波数範囲にわたるインピーダンス曲線を
示す図であり、第５ｂ図は第１図において２２として示
すような逆並列ダイオード対の対応する曲線を示す図で
ある。 第６ａ図および第６ｂ図はゲート電圧直流バイアスをパ
ラメータとした場合の第４図の装置の信号レベルに対す
る入力反射減衰量の大きさおよび位相の曲線をそれぞれ
示す図であり、第６Ｃ図および第６ｄ図はゲート・リア
クタンスをパラメータとした場合の反射係数の大きさお
よび位相の曲線を示す図である。 第７図はＦＥＴのソースまたはドレインに接続されたポ
ートを有する循環器を使用した本発明による反射型先行
歪ませ等化器を示す簡略構成図である。 第８図はゲート・リアクタンスをパラメータとした場合
の信号入力レベルに対する１６００１１１Ｈ！における
第７図の装置の伝送または損失の相対的大きさの曲線を
示す図である。 第９図はハイブリッド・カブラを使用し、非線形装置を
ブロックとして示している本発明による反射型先行歪ま
せ等化器のブロック図である。 第１０図は第９図の装置に使用可能な本発明による反射
型ＦＥＴ歪み発生器の原型の構成を示すブロック図であ
る。 第１１図は第９図の装置に適用するための第１０図の装
置と関連して使用することができる更に詳細な構成を示
す簡略ブロック図である。 第１２図は本発明の一実施例による縦続接続された複数
のＦＥＴを示す図である。 第１３図および第１４図はヒユーズ（ＨＢｈ＜ｓ）のＴ
ＷＴ増幅器（周波数に適している）の性能の曲線を両方
とも単独でおよび本発明による反射型先行歪ませ等化器
を有する場合について示す図であり、第１３図の場合に
は１．６．４．０および１２ＧＨ！におけるものであり
、第１４図の場合には３．８．４．０および４．　２Ｇ
Ｈ！の場合におけるものである。 第１５図は本発明による第２図のような透過型ＦＥＴ歪
み発生器、一方スプリッタ、一方結合器を使用した透過
型先行歪ませ等化器の構成を示すブロック図である。 第１６図は参考のため第２図の透過型先行歪ませ等化器
の構成を示すブロック図である。 第１７ａ図は第１５図のような装置とともにまたは単独
で使用することができ、補助回路を有する透過型ＦＥＴ
歪み発生器を使用した先行歪ませ等化器の構成を示すブ
ロック図であり、第１７ｂ図、第１７ｃ図、第１７ｄ図
および第１７ｅ図は第１７ａ図の装置に使用される補助
回路を示す図である。 第１８図は透過型ＦＥＴ歪み発生器として接続されてい
る第１０図、第１１図または第１２図の装置の１つのよ
うな反射型ＦＥＴ歪み発生器の使用を示す本発明による
先行歪ませ等化器の構成を示すブロック図である。 第１９図は１２．０．１２．１および１２．２ＧＨｚの
周波数における第１７図のような透過型歪み発生器を使
用した先行歪ませ等化器を有するヒユーズのＴＷＴの性
能の曲線を示す図である。 第２０図は一１０℃から＋６０℃の温度範囲で１２．０
ＧＨ！の周波数における第１７図の透過型歪み発生器を
使用した先行歪ませ等化器を有するヒユーズのＴＷＴの
性能の曲線を示す図である。 第２１図は第７図の構造を有する反射型ＦＥＴ歪み発生
器の制限特性を示す図である。 第２２図は同じ反射型構造の対数特性を示す図である。 第２３図は第２図の構造を有する透過型ＦＥＴ歪み発生
器の制限特性を示す図である。 ７８・・・先行歪ませ等化器、８０・・・電界効果トラ
ンジスタ、８６・・・ゲート電極、８８・・・ソース−
ドレイン伝導路、９０・・・入力ポート、９２・・・出
力ポート、９４・・・発生器、１００・・・負荷、１０
２・・・インピーダンス、１１０・・・バイアス源、１
２０・・・抵抗。

Claims (40)

【特許請求の範囲】
1. １．ゲート電極、ソース電極、ドレイン電極および前記
   ソースおよびドレイン電極の間の信号の流れに対する制
   御可能路を有するＦＥＴと、前記ゲート電極と、前記ソ
   ースおよびドレイン電極の少なくとも一方とに接続され
   、バイアス電圧を前記ゲート電極に供給し、前記制御可
   能路を通過する信号を歪ませるように前記ＦＥＴを制御
   するバイアス手段と、 歪ませるべき信号を前記ソースおよびドレイン電極の一
   方に供給し、前記信号を少なくとも一度前記制御可能路
   を通過させ、その結果の歪んだ信号を利用手段に供給す
   る接続手段と、 を有する歪ませるべき信号用の歪み回路。
2. ２．前記接続手段は受動素子のみを有し、前記ソースお
   よびドレイン電極は少しでもバイアスされる場合には前
   記バイアス手段によってのみバイアスされる請求項１記
   載の回路。
3. ３．前記接続手段は前記歪ませるべき信号を前記ソース
   およびドレイン電極の一方に供給する第１の伝送路、お
   よび前記ソースおよびドレイン電極の他方に接続され、
   前記歪み信号を前記利用手段に供給するように前記利用
   手段に接続されるようになっている第２の伝送路を有す
   る請求項１記載の回路。
4. ４．前記接続手段は前記信号による反射および前記制御
   可能路の２回目の通過を生ずるように前記ソースおよび
   ドレイン電極の一方を短絡する第１の伝送路を有し、更
   に前記接続手段は歪ませるべき信号を前記ソースおよび
   ドレイン電極の他方に供給する第２の伝送路を有する請
   求項１記載の回路。
5. ５．前記接続手段の前記第２の伝送路は更に前記歪ませ
   るべき信号を前記ソースおよびドレイン電極の前記他方
   に流す第１の通路および前記ソースおよびドレイン電極
   の前記他方からの歪み信号を前記利用手段に流す第２の
   通路を有する請求項４記載の回路。
6. ６．前記第２の伝送路は循環装置を有している請求項５
   記載の回路。
7. ７．前記第２の伝送路はハイブリッド回路を有している
   請求項５記載の回路。
8. ８．線形信号源に接続されるようになっている入力ポー
   トと、 歪み信号を発生する出力ポートと、 前記入力および出力ポートの間に延びている信号伝送路
   と、 ソース、ドレインおよびゲート電極を有する電界効果ト
   ランジスタと、 前記ソースおよびドレイン電極の一方を前記伝送路に接
   続して、前記線形信号を受信し、これにより歪みが前記
   電界効果トランジスタに発生する手段と、 基準電位源と、 前記ゲート電極を前記基準電位源に接続するインピーダ
   ンス手段と、 を有する歪み発生器。
9. ９．前記ゲート電極および前記基準電位源に接続された
   バイアス手段を更に有する請求項８記載の発生器。
10. １０．前もって歪ませられる信号を受信するように接続
    されている入力ポート、先行歪ませ出力ポートおよび少
    なくとも第３および第４のポートを有し、前記前もって
    歪ませられる信号を第１および第２の信号部分に分割し
    、前記第３および第４のポートに供給される信号を結合
    して、前記先行歪ませ出力ポートに前もって歪ませられ
    た信号を発生する信号分割および結合手段と、 前記信号分割および結合手段の少なくなくとも前記第３
    のポートに接続され、前記信号分割および結合手段から
    の前記第１の信号部分を受信し、前記第１の信号部分に
    対して線形的に動作して線形信号成分を発生し、前記線
    形信号成分を前記信号分割および結合手段の前記第３の
    ポートに供給する線形動作手段と、 ゲート、ソースおよびドレイン電極を有する電界効果ト
    ランジスタと、 前記信号分割および結合手段の少なくとも前記第４のポ
    ートおよび前記電界効果トランジスタの前記ソースおよ
    びドレイン電極の一方に接続され、前記第２の信号部分
    を前記電界効果トランジスタに供給し、前記電界効果ト
    ランジスタからの歪み信号を前記信号分割および結合手
    段の前記第４のポートに供給し、これにより前記歪み信
    号および前記線形信号成分が結合され、前記信号分割お
    よび結合手段の前記先行歪ませ出力ポートに前記前もっ
    て歪ませられた信号を発生する接続手段と、を有する前
    もって歪ませられる交流信号用の先行歪ませ等化器。
11. １１．前記信号分割および結合手段は前もって歪ませら
    れる信号を受信するようになっている前記入力ポートを
    有する信号分割手段を有するとともに、また第５および
    第６の出力ポートを有し、前記前もって歪ませられる信
    号を前記第５および第６のポートにおいてそれぞれ前記
    第１および第２の信号部分に分割し、 前記信号分割および結合手段は更に前記先行歪ませ出力
    ポートおよび前記第３および第４のポートを有し、前記
    第３および第４のポートに供給される信号を結合して、
    前記前もって歪ませられた信号を前記先行歪ませ出力ポ
    ートに発生する信号結合手段を有し、 前記線形動作手段は前記第５のポートおよび前記第３の
    ポートの間に延びていて、前記第１の信号部分を前記第
    ５のポートから前記第３のポートに供給する線形伝送路
    を有し、 前記結合手段は前記第６のポートと前記ソースおよびド
    レイン電極の前記一方との間に延びていて、前記第２の
    信号部分を前記電界効果トランジスタに供給する第２の
    伝送路を有するとともに、また前記ソースおよびドレイ
    ン電極の一方と前記第４のポートとの間に延びていて、
    前記歪み信号を前記電界効果トランジスタから前記信号
    結合手段に供給する第３の伝送路を有している請求項１
    ０記載の等化器。
12. １２．前記第３の伝送路は前記第４のポートと前記第１
    の伝送路が接続されていない前記電界効果トランジスタ
    の前記ソースおよびドレイン電極の一方との間に延びて
    いる請求項１１記載の等化器。
13. １３．基準電位源と、 前記ゲート電極と前記基準電位源との間に接続されたイ
    ンピーダンス手段とを更に有する請求項１２記載の等化
    器。
14. １４．前記ゲート電極に接続され、非線形動作を行うよ
    うに前記電界効果トランジスタをバイアスするバイアス
    手段を更に有している請求項１２記載の等化器。
15. １５．前記第３の伝送路は前記第４のポートと前記第２
    の伝送路が接続されている前記ソースおよびドレイン電
    極の前記一方との間に延びている請求項１１記載の等化
    器。
16. １６．基準電位源と、 前記基準電位源および前記ソースおよびドレイン電極の
    他方に接続された第２の接続手段とを更に有する請求項
    １５記載の等化器。
17. １７．前記第２の接続手段は大きさが実質的に零である
    インピーダンスを有する請求項１６記載の等化器。
18. １８．前記ゲート電極と前記基準電位源との間に接続さ
    れたインピーダンス手段を更に有する請求項１６記載の
    等化器。
19. １９．前記ゲート電極に接続され、非線形動作を行うよ
    うに前記電界効果トランジスタをバイアスするバイアス
    手段を更に有する請求項１８記載の等化器。
20. ２０．前記信号分割および結合手段は前記第１の信号部
    分を前記第３のポートから伝播し、前記第２の信号部分
    を前記第４のポートから伝播するハイブリッド回路を有
    し、 前記線形動作手段は前記第３のポートに接続され、前記
    第１の信号部分を前記第３のポートから受信し、前記線
    形信号成分を前記第３のポートに反射する線形反射回路
    を有し、 前記電界効果トランジスタは反射回路の一部として接続
    され、 前記接続手段は前記第４のポートと前記ソースおよびド
    レイン電極の前記一方との間に延びていて、前記第２の
    信号部分を前記電界効果トランジスタに供給し、前記歪
    み信号を前記電界効果トランジスタから前記第４のポー
    トに供給する伝送手段を有する請求項１０記載の等化器
    。
21. ２１．基準電位源を更に有し、 前記ソースおよびドレイン電極の他方は前記基準電位源
    に接続されている請求項２０記載の等化器。
22. ２２．前記ゲート電極と前記基準電位源との間に接続さ
    れたインピーダンス手段を更に有する請求項２１記載の
    等化器。
23. ２３．前記ゲート電極に接続され、非線形動作を行うよ
    うに前記電界効果トランジスタをバイアスするバイアス
    手段を更に有している請求項２１記載の等化器。
24. ２４．前もって歪ませられる信号の供給源に接続される
    ようになっていて、第１および第２の出力ポートを有し
    、前記前もって歪ませられる信号を第１および第２の部
    分に分割し、前記第１および第２の信号部分をそれぞれ
    前記第１および第２の出力ポートにおいて利用できるよ
    うにする信号分割手段と、 第１および第２の入力ポートおよび出力ポートを有し、
    前記第１および第２の入力ポートに供給される信号を線
    形的に結合する信号結合手段と、前記信号分割手段の前
    記第１の出力ポートおよび前記信号結合手段の前記第１
    の入力ポートに接続され、実質的な非線形歪みを発生す
    ることなく前記第１の部分を接続する第１の線形接続手
    段と、ゲート、ソースおよびドレイン電極を有する電界
    効果トランジスタと、 前記信号分割手段の前記第２の出力ポートおよび前記電
    界効果トランジスタの前記ソースおよびドレイン電極の
    一方に接続され、前記第２の信号部分を前記ソースおよ
    びドレイン電極の前記一方に供給する第２の線形接続手
    段と、 少なくとも前記ゲート電極に接続され、前記電界効果ト
    ランジスタを非線形動作領域にバイアスし、これにより
    前記電界効果トランジスタは歪み信号成分を前記第２の
    信号部分に関連させて、第１の歪み信号を発生するバイ
    アス手段と、 前記信号結合手段の前記第２の入力ポートおよび前記電
    界効果トランジスタの前記ソースおよびドレイン電極の
    一方に接続され、前記第１の歪み信号を前記第１の信号
    部分と組み合わせて前もって歪まされた信号を発生する
    ように前記結合手段に供給する第３の線形接続手段と、 前記第１、第２および第３の線形接続手段の少なくとも
    １つに関連して、前記第１の信号部分と前記歪み信号と
    の間に相対的な位相のずれを導入し、前記前もって歪ま
    された信号の先行歪ませ動作を制御する位相制御手段と
    、 を有する前もって歪まされる交流信号用の先行歪ませ等
    化器。
25. ２５．前記第２および第３の線形接続手段の両方は前記
    ソースおよびドレイン電極の同じ一方に接続され、 基準電位源と、 前記基準電位源および前記ソースおよびドレイン電極の
    他方に接続された第４の接続手段とを更に有する請求項
    ２４記載の等化器。
26. ２６．前記第４の接続手段は動作周波数においてリアク
    タンスを有するリアクタンス手段を有している請求項２
    ５記載の等化器。
27. ２７．前記信号分割手段は入力ポート、出力ポート、お
    よび第１および第２の入力−出力ポートを有する４ポー
    ト・ハイブリッド回路からなる第１の部分を有し、この
    第１の部分は前記ハイブリッド回路の前記入力ポートお
    よび前記第１および第２の出力ポートを有し、前記ハイ
    ブリッド回路の前記入力ポートは前記前もって歪まされ
    る信号の前記供給源に接続されるようになっており、前
    記第１および第２の信号部分はそれぞれ前記第１および
    第２の入力−出力ポートにおいて利用できるようになっ
    ており、 前記信号結合手段は前記出力ポートおよび前記第１およ
    び第２の入力−出力ポートを有する前記ハイブリッド回
    路の第２の部分を有し、前記前もって歪ませられた信号
    は前記ハイブリッド回路の前記出力ポートに発生し、前
    記第１および第２の入力−出力ポートはそれぞれ前記第
    １の部分および前記歪み信号を受信するように接続され
    ており、前記第２の線形接続手段は第１の方向の信号の
    流れを伝送路を介して供給する手段を有し、前記第３の
    線形接続手段は第２の方向の信号の流れを前記伝送路を
    介して供給する手段を有する請求項２４記載の等化器。
28. ２８．前記第３の線形接続手段は前記第２の線形接続手
    段が接続されない前記電界効果トランジスタの前記ソー
    スおよびドレイン電極の一方に接続されている請求項２
    ４記載の等化器。
29. ２９．基準電位源と、 前記基準電位源および前記電界効果トランジスタ手段の
    前記ゲート電極に接続され、動作周波数においてリアク
    タンス特性を有する構成要素を有している接続手段とを
    更に有する請求項２８記載の等化器。
30. ３０．前もって歪ませられる信号の供給源に接続される
    ようになっている入力ポートを有するとともに、また前
    もって歪ませられた信号が出力される出力ポートを有し
    、更に前記前もって歪まされる信号が前記入力ポートに
    供給されたとき、前記前もって歪ませられる信号の等振
    幅基準位相および９０゜位相のサンプルが現れるととも
    に、前記出力ポートに供給されるように信号が供給され
    る第１および第２の入力−出力ポートを更に有するハイ
    ブリッド回路と、 前記ハイブリッド回路の前記第１の入力−出力ポートに
    接続され、前記前もって歪ませられる信号の前記基準位
    相サンプルを前記ハイブリッド回路の前記第１の入力−
    出力ポートに線形的に反射し、この第１の入力−出力ポ
    ートから前記ハイブリッド回路の前記出力ポートに接続
    する線形反射手段と、 ゲート、ソースおよびドレイン電極を有し、前記ソース
    およびドレイン電極の一方は前記第２の入力−出力ポー
    トに接続され、前記前もって歪ませられる信号の前記９
    ０゜位相のサンプルを受信する電界効果トランジスタと
    、 前記電界効果トランジスタの少なくとも前記ゲート電極
    に接続され、非線形動作を行うように前記電界効果トラ
    ンジスタをバイアスし、これにより前記信号の前記９０
    ゜位相サンプルが前記ハイブリッド回路の前記第２の入
    力−出力ポートに非線形的に反射され、前記反射された
    基準位相サンプルと組み合わせられて前記ハイブリッド
    回路の前記出力ポートに接続されるバイアス手段と、を
    有する先行歪ませ等化器。
31. ３１．基準電位源と、 前記電界効果トランジスタの前記ソースおよびドレイン
    電極の他方および前記基準電位源に接続された別の接続
    手段とを更に有する請求項３０記載の等化器。
32. ３２．前記別の接続手段は短絡回路を有する請求項３１
    記載の等化器。
33. ３３．基準電位源を更に有するとともに、前記電界効果
    トランジスタの前記ゲート電極および前記基準電位源に
    接続されたインピーダンス手段を更に有している請求項
    ３１記載の等化器。
34. ３４．前記インピーダンス手段はリアクタンス素子を有
    している請求項３３記載の等化器。
35. ３５．入力ポート、この第１の入力ポートに供給される
    信号を受信するように接続されているが、この第１の入
    力ポートに信号を伝達しない第２のポート、およびこの
    第２のポートに供給される信号を受信するように接続さ
    れているが、前記第１のポートに供給される信号を受信
    しない出力ポートを有し、前記入力ポートは前もって歪
    ませられる信号の供給源に接続されるようになっている
    循環器と、 ゲート、ソースおよびドレイン電極を有し、前記ソース
    およびドレイン電極の一方は前記循環器の前記第２のポ
    ートに接続され、この第２のポートから前記前もって歪
    ませられる信号を受信し、前記循環器の前記第２のポー
    トに歪み信号を供給するために非線形的に反射し、前記
    歪み信号を前記循環器の前記出力ポートに供給する電界
    効果トランジスタと、 を有する先行歪ませ等化器。
36. ３６．基準電位源と、 前記ゲート電極および前記基準電位源に接続されたイン
    ピーダンス手段とを更に有する請求項３５記載の等化器
    。
37. ３７．基準電位源と、 前記ソースおよびドレイン電極の他方を前記基準電位源
    に接続する手段とを更に有する請求項３５記載の等化器
    。
38. ３８．少なくとも前記ゲート電極に接続され、前記電界
    効果トランジスタをバイアスするバイアス手段を更に有
    する請求項３５記載の等化器。
39. ３９．増幅される信号の少なくとも一部を電界効果トラ
    ンジスタのソースおよびドレイン電極の一方に供給して
    、歪み信号を発生し、 前記歪み信号を増幅器の入力端子に接続して、増幅され
    た信号を発生する、 ことからなる信号を増幅する方法。
40. ４０．前記供給は、 前記増幅される信号を前記一部および第２の部分に分割
    し、 前記信号の前記第２の部分を前記歪み信号と組み合わせ
    て前記増幅器の前記入力端子に供給することからなる請
    求項３９記載の方法。