JP2002353547A - 窒化物半導体素子の製造方法及びそれにより得られる窒化物半導体素子 - Google Patents

窒化物半導体素子の製造方法及びそれにより得られる窒化物半導体素子

Info

Publication number
JP2002353547A
JP2002353547A JP2001153234A JP2001153234A JP2002353547A JP 2002353547 A JP2002353547 A JP 2002353547A JP 2001153234 A JP2001153234 A JP 2001153234A JP 2001153234 A JP2001153234 A JP 2001153234A JP 2002353547 A JP2002353547 A JP 2002353547A
Authority
JP
Japan
Prior art keywords
substrate
crack
nitride semiconductor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001153234A
Other languages
English (en)
Other versions
JP4224952B2 (ja
Inventor
Yasunobu Sugimoto
康宜 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2001153234A priority Critical patent/JP4224952B2/ja
Publication of JP2002353547A publication Critical patent/JP2002353547A/ja
Application granted granted Critical
Publication of JP4224952B2 publication Critical patent/JP4224952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 サファイアなどの異種基板の上に、窒化物半
導体を積層したウエハにおいて、両者の熱膨張係数など
の違いにより、反りが発生し、ウエハの切断を困難に
し、また素子端面に、窒化物半導体の劈開面をもうける
ことが困難であった。 【解決手段】 第1の主面と第2の主面とを有する基板
10の第1の主面上に、少なくとも窒化物半導体を有す
る素子構造を積層し、前記基板の第1の主面上に半導体
層30が設けられたウエハを分割して窒化物半導体素子
チップを形成する時、ウエハにが前記第1の主面が凹面
を呈し、前記第2の主面が凸面を呈する反りが形成され
る場合に、前記半導体層30を貫通しない深さで、基板
10の第2の主面側から半導体層30へ伸びる亀裂若し
くは割れ41を、少なくとも前記基板内に形成する亀裂
形成工程と、窒化物半導体ウエハを押し割り、前記亀裂
41が設けられた位置でウエハを分割する分割工程と、
を具備してなることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、窒化物半導体を用いた
基板及びそれを用いた窒化物半導体素子の製造方法に係
り、特に異種基板上に設けた窒化物半導体を積層した素
子構造を有する窒化物半導体ウエハの分割方法に関す
る。
【0002】
【従来の技術】窒化物半導体を用いたレーザ素子は、主
に青色〜紫色の短い波長のレーザ光を発振するものであ
り、光ディスク装置などその特性を活かして様々な用途
が検討されている。このレーザ素子の連続発振は、近年
実現され、実用化されているが、その応用において素子
の特性が十分満足のいくものではなく、さらなる素子特
性の向上が求められている。窒化物半導体素子の製造に
おいて、窒化物半導体の成長に一般的に用いられている
基板は、サファイア基板であるが、このような窒化物半
導体と異なる材料の異種基板を用いることは、積層後の
微細加工工程、共振器反射面の形成時、チップ化のため
のウエハ分割時に問題がある。それは、異種基板とその
上に成長させた窒化物半導体とで劈開面が異なるか、異
種基板が劈開困難な場合に、共振器反射面、チップ化を
劈開して形成することができないからである。さらにま
た、窒化物半導体も六方晶系にほぼ近似され、同じ六方
晶系の異種基板を用いても、異種基板の劈開面若しくは
劈開容易面と、窒化物半導体の劈開面、劈開容易面との
面方位が一致せず、その劈開は容易でない。例えばサフ
ァイア基板を用いたものであれば、このサファイア基板
の劈開が困難であるため、またサファイア基板の劈開容
易面であっても窒化物半導体の劈開面に一致しないた
め、共振器反射面などの素子端面として窒化物半導体の
劈開面を取り出すことが製造上困難なものとなる。ま
た、素子端面をエッチングにより形成した窒化物半導体
素子では、その共振器反射面としての特性に劣り、ま
た、端面形成若しくはウエハを分割するための溝を成長
層に設けると、ウエハ当たりのチップ面積が減少し、歩
留まりが悪化する。さらにまた、異種基板上に、厚膜の
窒化物半導体を、例えば成長速度の大きなHVPEを用
いて、形成することが可能であるが、厚膜の窒化物半導
体を形成すると以下の問題がある。異種基板、特に窒化
物半導体と格子不整合があり、熱膨張係数差がある異種
基板の上に、厚膜の窒化物半導体を形成すると、基板に
大きな反りが発生し、基板の分割が困難となる。
【0003】このような基板の反りは、異種基板10と
半導体層30との相対的な応力により決定され、例えば
図8に示すように、異種基板10上の半導体層30との
間に、熱膨張係数差、格子不整合により応力がかかり、
異種基板10の界面付近で引張応力、半導体層30の界
面付近で圧縮応力が掛かり、異種基板上の成長層の膜厚
が大きくなると、若しくは、成長層の膜厚一定で異種基
板の膜厚を小さくすると、両者の界面にかかる応力の相
対関係が変化し、異種基板、成長層が反ることで、両者
の均衡が維持される。このため、この場合には、窒化物
半導体の半導体層30の膜厚を大きくすること、異種基
板の膜厚を減らすことで、両者の界面付近での応力差が
大きくなり、反りも大きくなる。このような、反りは、
基板と窒化物半導体との相対的な熱膨張係数差、格子定
数差に起因するため、基板の材料、窒化物半導体(成長
層)の組成、基板と半導体層の膜厚が変化すると、両者
に係る圧縮・引張応力も変化する。
【0004】
【発明が解決しようとする課題】基板10上に窒化物半
導体などを成長させて素子構造を形成して半導体層30
を設けると、例えばサファイア基板を用いた場合におい
て、図8(a),(b)の模式断面図に示すように、主
に2つの形態の反りが発生する。図8(a)に示すよう
に、基板10上の半導体層30が凹面側(半藤体表面が
凹面)となり、基板の裏面(第2の主面)が凸面側(第
2の主面が凸面)となる反りでは、図12に示すよう
に、基板の裏面側からスクライブすることで、裏面に設
けられた切り欠きが広がる方向に応力がかかるため(図
12(b)の矢印)、サファイアのように分割困難な基
板であっても、図12に示すようにブレイカーなどの押
圧手段により押し割ることで、比較的簡単にウエハを分
割できる。実際、サファイア基板を用いた窒化物半導体
のLEDでは、図12に示す反りが発生し、図中の矢印
に示すように基板の裏面に引張応力が掛かり、基板の裏
面側をスクライブするだけで、反りによる応力でもって
図中の点線で示すようにウエハが切断されて、チップ化
が可能である。しかし、基板10と半導体層30との関
係が図8(b)に示すように、凹面側が基板側(第2の
主面が凹面)となり、半導体層表面が凸面側(半導体層
表面が凸面)となる反りを有するウエハであると、図1
3の模式断面図に示すように、基板の裏面側にスクライ
ブして、ウエハを分割しようと試みても、ウエハの反り
が分割を抑制する方向に応力が加わり、すなわち、図1
3(b)中の矢印で示すように、基板10の裏面には圧
縮応力が加わるため切り欠き21を塞ぐ方向に力が加わ
るため、ウエハの分割が困難となり、不良が発生し、劈
開面を得ることが困難となる。
【0005】
【課題を解決するための手段】本発明は、上記課題を解
決するものであり、切断分離が困難な反りを有するウエ
ハに形成された窒化物半導体素子において、ウエハの切
断分離における歩留まりを向上させる窒化物半導体素子
の製造方法である。本発明の製造方法は、下記の方法
(1)〜(8)により上記課題を解決するものであり、
またこの方法により得られる素子は下記の構成(9)〜
(10)により素子特性に優れた発光素子、レーザ素子
をえるものである。
【0006】(1)第1の主面と第2の主面とを有する
基板の第1の主面上に、少なくとも窒化物半導体を有す
る素子構造を積層し、前記基板の第1の主面上に半導体
層が設けられたウエハを分割して窒化物半導体素子チッ
プを形成する窒化物半導体素子の製造方法において、前
記ウエハには、前記第1の主面が凹面を呈し、前記第2
の主面が凸面を呈する反りが形成されており、 前記半
導体層を貫通しない深さで、基板の第2の主面側から半
導体層へ伸びる亀裂若しくは割れを、少なくとも前記基
板内に形成する亀裂形成工程と、 窒化物半導体ウエハ
を押し割り、前記亀裂が設けられた位置でウエハを分割
する分割工程と、を具備してなることを特徴とする。 (2)前記亀裂形成工程において、前記半導体層に達す
る深さで亀裂を設けることを特徴とする。 (3)前記亀裂形成工程において、亀裂を形成するより
前に、前記第2の主面側に、半導体層に達しない深さで
基板の一部を除去して、溝部を形成する溝部形成工程の
後、該溝部の底部から半導体層に伸びる亀裂を設けるこ
とを特徴とする。 (4)前記亀裂形成工程において、前記溝部形成工程の
後、該溝部の底部表面に、切り欠きを設ける治具を当て
擦り、前記亀裂を形成することを特徴とする。 (5)前記基板が、窒化物半導体と異なる材料よりなる
異種基板であることを特徴とする。 (6)前記分割工程により形成された半導体層の分割面
が、窒化物半導体の劈開面であることを特徴とする。 (7)1乃至6記載の分割方法により得られる窒化物半
導体素子であって、前記劈開面を共振器面とする。 (8)前記亀裂形成工程より前に、基板が露出する深さ
でエッチングして前記半導体層の一部を除去し、基板の
第1主面上に素子領域を形成する素子領域工程を、具備
することを特徴とする。 (9)1乃至8記載の製造方法により得られる窒化物半
導体発光素子であって、前記溝部形成工程により設けら
れた溝部で、ウエハが分割されることで得られ、前記第
2の主面側に該溝部に挟まれた凸部を有し、基板から光
を取り出すことを特徴とする窒化物半導体発光素子。 (10)1乃至8記載の製造方法により得られる窒化物
半導体レーザ素子であって、前記溝部形成工程により設
けられた溝部で、ウエハが分割されることで共振器端面
が半導体層に設けられ、基板の第2の主面側に溝部に隣
接する凸部が設けられていることを特徴とする窒化物半
導体レーザ素子。
【0007】
【発明の実施の形態】本発明の製造方法に用いる基板と
しては、窒化物半導体異なる材料からなる異種基板があ
り、例えば、C面、R面、及びA面のいずれかを主面と
するサファイア、スピネル(MgA124)のような絶
縁性基板、SiC(6H、4H、3Cを含む)、Zn
S、ZnO、GaAs、Si、及び窒化物半導体と格子
整合する酸化物基板等、窒化物半導体を成長させること
が可能で従来から知られている窒化物半導体と異なる基
板材料を用いることができる。好ましい異種基板として
は、良好な結晶成長が可能なサファイア、スピネル、S
iCが挙げられる。また、異種基板は、オフアングルし
ていてもよく、この場合ステップ状にオフアングルした
ものを用いると窒化物半導体からなる下地層の成長が結
晶性よく成長させるため好ましい。
【0008】ここで、本発明において、異種基板の第1
の主面とは、その上に窒化物半導体を積層して、下地
層、素子構造などを形成して、半導体層を設けるもので
あり、第2の主面とは、具体例として基板分割工程にお
いて、異種基板を割るためにスクライブなどを施すもの
である。オフアングルした基板としては、サファイアC
面からオフアングルしている場合にはオフ角を0.1°
以上0.5°以下の範囲、好ましくは0.1°以上0.
2°以下の範囲とすることで、良好な結晶性での窒化物
半導体の成長が可能である。オフアングルした基板は、
これに限らず、異種基板材料、主面の面方位、により、
窒化物半導体の結晶性を考慮して適宜オフ角を決定す
る。
【0009】本発明において、基板上に積層して半導体
層、素子構造を形成する窒化物半導体としては、具体的
には、InAlGa1−x−yN(0≦x≦1,0
≦y≦1,0≦x+y≦1)で表されるもの、また三族
元素としてBを用いたり、五族元素のNの一部を、A
s、Pで置換した混晶を用いることができる。この窒化
物半導体を、下地層、素子構造となる各層を積層する。
【0010】本発明の窒化物半導体の成長において、窒
化物半導体を成長させる方法としては、特に限定されな
いが、MOVPE(有機金属気相成長法)、HVPE
(ハライド気相成長法)、MBE(分子線エピタキシー
法)、MOCVD(有機金属化学気相成長法)等、窒化
物半導体を成長させるのに知られている全ての方法を適
用できる。好ましい成長方法としては、膜厚が50μm
以下ではMOCVD法を用いると成長速度の制御が容易
である。また膜厚が50μm以下ではHVPEでは成長
速度が速くてコントロールが難しい。また、HVPEを
用いた場合には、上述した組成式の窒化物半導体の中
で、好ましくは、GaN、AlNを用いると、結晶性良
く、厚膜での成長が可能である。例えば、異種基板上
に、HVPEなどにより厚膜で窒化物半導体を成長させ
た後、異種基板を除去して窒化物半導体の単体基板とし
て、本発明の基板としても良い。
【0011】また、窒化物半導体に用いるn型不純物と
しては、具体的にはSi、Ge、Sn、S、O、Ti、
Zr等のIV族、若しくはVI族元素を用いることがで
き、好ましくはSi、Ge、Snを、さらに最も好まし
くはSiを用いる。また、p型不純物としては、具体的
には、Be、Zn、Mn、Cr、Mg、Caなどが挙げ
られ、好ましくはMgが用いられる。
【0012】本発明の製造方法は、具体的には、図1に
示すように、基板10の上に、バッファ層11、下地層
12、素子構造13などを形成した半導体層30を設
け、基板の第2の主面側に、溝部20を設け(図1
(a))、さらにその溝部底面で、スクライバーで切り
欠き、けがき21を設けて、基板の第2の主面側から成
長層に伸びる亀裂41を形成した後(図1(b)、
(d))、ウエハを押し割ることにより、ウエハを分割
する。以下、各工程をもとに、本発明について詳しく説
明する。ここで、図1は、溝部20の形成された基板1
0とその第1の主面上に半導体層30が設けられたウエ
ハにおいて(図1(a))、亀裂41が形成される様子
(図1(b))、及びその一部を拡大した図1(d)、
とレーザバー、若しくはチップ状にウエハが分割される
様子(図1(c))を示すものである。
【0013】[基板、及びウエハの形状]本発明の製造
方法は、窒化物半導体を有する素子構造が形成されたウ
エハを分割、切断分離するものであるが、分割するウエ
ハは、上述したように、基板と、基板の第1の主面上
に、窒化物半導体を含む半導体層が設けられたものであ
り、図8(b)に示すように、半導体層30側、半導体
層30表面、若しくは基板10の第1の主面側が凸面側
となり、基板10の第2の主面側が凹面側となる反りが
設けられたウエハ、基板であればよい。このため、上述
した異種基板、半導体層はこのような反りが形成されれ
ば特に限定されず、また基板材料、半導体層の層構成、
結晶性(成長形態)、半導体材料により反りが変化し、
また基板の厚さと半導体層の膜厚との比により反りが変
化することから、上記反りが形成されるように、適宜各
条件を決定すればよい。また、上述した窒化物半導体の
基板を用いた場合においても、図8(b)に示すような
反りが形成されるのであれば、本発明を適用できる。
【0014】本発明に用いる基板として好ましくは、窒
化物半導体と異なる材料よりなる異種基板を用いること
であり、これにより基板と半導体層、若しくは窒化物半
導体との面方位、劈開面が異なる場合においても、後述
する亀裂形成により半導体層、窒化物半導体の劈開面で
の劈開が可能であり、またサファイア、スピネルなどの
ように、堅く、脆性的な材料の基板を用いた場合におい
ても、亀裂の形成により、基板が分離された状態で、ウ
エハの切断分離が可能となる。逆に、互いに面方位、劈
開面の異なる基板、半導体層であっても、亀裂が基板に
設けられることで、半導体層の面方位に沿って、亀裂を
形成できれば、どのような基板材料においても、その基
板の面方位に影響されずに、所望の劈開面で半導体層を
劈開分離できる。
【0015】[亀裂形成工程]本発明の製造方法におい
て、亀裂形成工程は、主に基板に亀裂を形成するもので
あり、基板の第2の主面側から成長層の方向に伸びる亀
裂41を形成する。このとき、少なくとも、亀裂は、ウ
エハ全体を貫通しないこと、すなわち、成長層30の表
面にまで達しない形態で設ける。好ましくは、成長層内
に設けられた素子構造に達しない深さで亀裂を形成し、
素子の破壊を防ぐことである。さらに、図1に示すよう
に、素子構造13と基板10との間に、バッファ層1
1、下地層12を有する場合には、バッファ層、下地層
内の途中までの深さで設けること、すなわち、これらの
層の途中から基板の第2の主面側までの間で亀裂を設け
ることで、素子構造に影響を及ぼさずに亀裂が形成でき
好ましい。すなわち、素子形成層13と基板10との間
に、半導体層として、亀裂のストップ層を、バッファ
層、下地層などとして設けると、亀裂が制御され、再現
性良く、亀裂を形成できる。
【0016】本発明の亀裂形成工程における亀裂の深さ
は、図1(d)に示すように、上述したように下地層、
バッファ層内の途中までの深さから、基板の第2の主面
側までの間のどの深さでもよいが、さらに好ましくは、
基板と成長層との界面付近、もしくは界面付近で成長層
30に浅く形成されることよい。これは、実際には、亀
裂形成時に、どの程度の深さまで亀裂が形成されている
かを確認することが困難であるため、亀裂形成後にウエ
ハを観察したところ、界面付近にまで伸びる亀裂は確認
できるが、正確な位置は特定されにくいことによるもの
である。しかしながら、界面付近で亀裂がわずかに成長
層に達する深さであれば、その成長層に達する亀裂でも
って分割位置の位置決めがなされると考えられる。加え
て、後述するように、非晶質なバッファ層、および横方
向成長層による結晶性変化による亀裂の抑制作用で、上
記バッファ層、下地層の途中までの深さで亀裂を形成す
る作用も影響していると考えられる。また、界面付近
で、界面にわずかに達しない深さで亀裂が設けられたと
しても、後に続く、基板分割時の初期において、界面に
達する亀裂が設けられた後、分割されるものと考えられ
るため、このような亀裂の深さでも、本発明の分割に寄
与できるものと考えられる。更にまた、図14(d)に
亀裂41が形成される様子を示すように、基板10と半
導体層30との界面に、図中の矢印に示すように、応力
が掛かる場合には、基板側から伸びた亀裂が両者の界面
を貫通するところで、亀裂41にかかる応力が逆方向に
変化し、このことも亀裂の制御に寄与するものと考えら
れる。更に、基板の第2の主面側では圧縮応力が掛かる
ため、亀裂を第2の主面側から形成しても、亀裂41を
塞ぐ方向に応力が掛かるものとなり、このことも、亀裂
が半導体層30を貫通せずに、基板10及び/又は半導
体層の一部にだけ亀裂を設けることが可能となると考え
られる。
【0017】逆に、図8(a)に示すように、基板側
(第2の主面側)を凸面とするウエハの反りでは、図1
2に示すように、裏面(第2の主面)にスクライバーな
どにより切り欠きを設けると、その表面(第2の主面
側)には、図12(b)に図12(a)の一部を拡大し
て、そして基板、半導体層にかかる応力を矢印で示すよ
うに、切り欠き21を広げる方向に反りによる応力が掛
かるため、図中の点線で示すように、ほぼまっすぐに、
且つ半導体層を貫通して、亀裂が形成され、ウエハが切
断分離される。すなわち、図12に示すように、本発明
のウエハとは逆の反りを有する形態では、上述したよう
に、亀裂をウエハの途中の深さで止めることが困難で、
亀裂が形成されると同時に、ウエハが切断されるものと
なる。
【0018】従って、本発明の亀裂形成工程において、
基板、ウエハの反りは極めて重要な役割を果たすものと
なる。すなわち、基板の第2の主面側に切り欠きなどを
設けて、基板内に亀裂を形成すると、基板の第2の主面
が凹面となる反りが設けられていることで、亀裂が半導
体層を貫通するまでに進行すること、伸びることを防
ぎ、基板と半導体層との界面付近、若しくは素子構造1
3に達しない深さでの亀裂の形成を可能ならしめる。こ
のため、好ましくは半導体層と基板とを異種材料にする
と、両者の界面にかかる応力変化を大きくでき、また界
面を貫通する亀裂において結晶性の変化を大きくでき、
亀裂の深さ方向への制御性が高まり好ましい。
【0019】従って、本発明の製造方法において、亀裂
は、第2の主面側から成長層の方向へ伸びる形態であれ
ば、基板の分割に寄与するものとなる。また、亀裂の形
状は、図1(d)に示すように、不規則な折れ曲がり、
不規則な形状、不規則な方向に伸びるが、ここでは、第
2の主面もしくは溝部から近い位置まで亀裂、もしくは
亀裂の途中が形成されていれば、分割に寄与できる。亀
裂の形態によっては、基板内で、成長層の方向へ向かっ
た亀裂が途中で折れ曲がり、再び第2の主面側へ伸びる
形態も考えられるが、そのような場合でも、屈曲したと
ころでは、亀裂が基板の第2の主面よりも成長層に近い
位置まで形成されていることとなるため、基板分割に寄
与できるものとなる。好ましくは、図1(d)におい
て、左側の亀裂41のように、基板10と半導体層30
との界面に達する深さで亀裂41が設けられる方が、分
割工程において、容易に半導体層の分割を可能とでき、
好ましい。
【0020】本発明において亀裂形成手段は、特に限定
されるものではないが、上述したように、スクライブで
もって切り欠き(V溝)を設けて亀裂を形成してもよ
く、後述する溝部形成時に亀裂を形成することもでき
る。好ましくは、図4に示すように、スクライブなどの
当てこすり、引っ掻きの治具52により亀裂を形成する
ことで、上記亀裂の深さが制御されやすい傾向にあり、
また、半導体層の面方位に沿った亀裂を形成でき好まし
い。たとえば、ダイサーにより、成長層に達しない深さ
でダイサー溝を形成して、その衝撃により亀裂を形成す
ることもでき、また溝部を形成して、ブレイカー、ロー
ラーなどでウエハに外力を加えて所望の亀裂を形成する
こともできる。また、衝撃により亀裂を形成する方法と
して他には、超音波のように、基板、若しくはウエハに
外力を加えて、亀裂を形成しても良く、熱処理若しくは
熱衝撃により、例えば基板と半導体層との熱膨張係数差
を利用して昇温・冷却などの熱処理を施して基板に衝撃
を加えて、亀裂を設けることもできる。
【0021】また、亀裂形成工程は、図1、図3などに
示すように、溝部20を形成した後(溝部形成工程の
後)、溝部の底部に切り欠きなどを設けて、亀裂41を
形成しても良く、図5に示すように、薄膜化後、若しく
は半導体層30形成後に、溝部などを設けずに直接スク
ライバーなどにより切り欠きを設けて、亀裂を形成して
も良い。
【0022】[基板分割工程]本発明の基板分割工程に
おいて、基板内に亀裂が形成されたウエハにおいて、ロ
ーラー、ブレイキングなどで押し割ることで、ウエハ・
基板を亀裂が形成された位置で、精度よく分割され、こ
のときに半導体層、すなわち窒化物半導体の劈開面に分
割位置、分割ラインをあわせることで、基板上の半導体
層で劈開面が形成される。
【0023】従来、図13(b)に示すように、基板が
凹面側、成長層が凸面側となる反りが形成されたウエハ
で、基板の第2の主面側からスクライブして押し割る方
法では、図中の点線で割れの形成、および分割面を示す
ように、基板内で大きく折れ曲がり、スクライブ位置
(分割予定ライン)からのズレが大きく、また成長層内
においても、分割位置が不安定に変化し、素子構造にお
いてチッピング、欠けが発生して、分割不良が高い割合
で発生する。すなわち、図13に示すように、本発明と
同様なウエハの反りが形成された状態で、亀裂を設けず
に基板を分割すると、図13(b)に示すように、劈開
困難な基板10、若しくは半導体層30と基板10との
劈開面が異なる場合には、基板の劈開性、材料に大きく
依存し、分割する位置が大きく変化する。これは、基板
と半導体層とで、劈開方位が異なる場合には、どちらか
の劈開方向に沿ってスクライバーを当てて劈開するが、
亀裂が形成されていないことで、互いの劈開方位に影響
されるため、分割位置が不安定となる。また、基板と半
導体層とで劈開方位が同じでも、反りにより互いに異な
る応力が掛かるため、この影響によっても分割位置が不
安定となる。
【0024】本発明では、図14に示すように、基板1
0内に亀裂が設けられたウエハでもって、押し割ること
により、半導体層30の表面、すなわち凸面側表面に、
けがき、切り欠きがなくとも、図14(c)中の点線で
示すように、分割が半導体層30の膜厚方向にほぼ真っ
直ぐに分割できる。さらに、半導体層30における分割
不良も減少し、すなわち、素子構造端面におけるチッピ
ング、欠けの発生率が大幅に減少する。なぜこのよう
に、従来は困難であったウエハの分割が歩留まりよく、
また精度よくなされるかは不明であるが、亀裂が設けら
れることで、半導体層30と基板10との界面付近にか
かる応力の変化に起因しているのではないかと思われ
る。これは、図14(d)に、基板10と成長層30と
の界面付近を示す模式断面図を用いて説明すると、基板
10は、界面に達する亀裂21でもって、半導体層の基
板側表面(基板と半導体層の界面)の上で、基板が分離
された状態が形成され、これにより、分離された領域で
は、基板10が設けられず、露出された半導体層が形成
されて、この分離位置における成長層の基板側表面で、
ほかの領域とは異なる応力がかかるためではないかと考
えられる。すなわち、基板10と成長層30とが接合さ
れた領域では、図中の矢印で示すように、界面におい
て、成長層側には圧縮応力、基板側には引張応力がかか
るが、成長層の基板側表面が露出された領域では、基板
が接合されていないため、このような応力がかかってい
ないものと考えられ、さらには隣接する接合面における
上記応力に対し、それをうち消すような反作用の応力が
かかっていると考えられ、これが良好なウエハ分割に寄
与すると考えられる。
【0025】また、別の考えとしては、ウエハ分割を2
段階に実施すること、すなわち、基板の分離には亀裂形
成工程において分割し、半導体層の分割は基板分割工程
において、ウエハを切断分離するという、半導体層と基
板とをことなる分割工程を実施することが影響している
と考えられる。すなわち、基板と半導体層とで、異なる
劈開方位、その他の物性(弾性、脆性)を有していて
も、図12、13のように、ウエハを1体のものとして
とらえて、基板と半導体層とを同時に分割するという従
来の発想から転換して、異なる特性の基板と半導体層と
からなるウエハには、それぞれ別々の工程において分割
するという発想の転換により、素子構造が設けられた半
導体層に適した分割、劈開を実施するものである。この
ことにより、基板は、両者の界面付近にまで達する亀裂
の形成でもって、半導体層表面(両者の界面)上で分離
された状態を形成し、これにより基板分割工程において
は、半導体層の結晶性、劈開性にのみ依存した形態で分
割・劈開を実施できることとなり、基板がどのような材
料で、基板と半導体層とがどのような組合せの材料にお
いても、本発明は良好な半導体層の分割・劈開が実施で
き、また良好な分割面・劈開端面を得ることが可能とな
る。
【0026】ここで、図14は、本発明における基板分
割工程を説明するものであり、図14(a),(b)
は、基板分割時にウエハにかける外力の違いを示すもの
であり、図14(c)は、図14(b)において矩形で
囲まれた領域を拡大して示し、更に、基板10、半導体
層30の各表面にかかる応力を図中の矢印で示すもので
あり、更に図14(d)は、図14(c)において、更
に細部、特に界面付近、及び亀裂の状態を説明する模式
断面図である。
【0027】また、亀裂が成長層30内に達する深さで
設けられる場合には、図14(d)に成長層内の亀裂4
1´として示すように、これも上記応力関係の変化に寄
与する要因ではないかと考えられる。すなわち、図中の
矢印で示すように、半導体層30と基板10との界面に
は、半導体層側に圧縮応力がかかるが、基板から分離さ
れ、局所的に基板の影響を受けない亀裂41の近傍で
は、基板側に上記圧縮応力の反作用として引張応力がか
かっているとも考えられ、これが歩留まりの良い半導体
層、ウエハの分割実現に寄与しているとも考えられる。
【0028】ここで、本発明の基板分割工程における分
割手段としては、ローラー、ブレイキングなどのウエハ
を押し割る方法のほかに、亀裂形成後に、さらに、第2
の主面に亀裂形成位置で、スクライバーなどの切り欠
き、けがきを設ける治具を当接する方法でも、基板を分
割できる。好ましくは、ローラー、ブレイキングなどの
ウエハに外力を加えて押し割る方法を用いることで、良
好な基板分割が実現される。
【0029】また、基板には反りが形成されているた
め、押圧させる方向により、基板、ウエハにかかる力も
変化する。具体的には、図14では、ブレイキング手段
を用いる様子を模式的に示しているが、図14(a)で
は、ウエハの反りとは逆の方向に、すなわち、反りをな
くすように、反りを緩和するように、押圧している。図
14(b)では、これとは逆に、反りを大きくする方向
に、押圧している。本発明においては、どちらの方法で
押し割ることが可能である。好ましくは、図14(b)
に示すように、反りを大きくするように、押し割る方法
が、良好な分割が得られる傾向にある。これについて
も、その作用は明らかでなく、通常の考えでは、両者の
界面に達する亀裂、すなわち半導体層の一部にまで伸び
る亀裂41´が形成された場合に、亀裂41´を広げる
方向、図14(a)に示すように、反りを反転させる力
を加える方が、半導体層の分割が良いように思われる
が、実際には、図14(b)に示すように反りを大きく
するように、半導体層側から基板側に向けて力を加える
方、すなわち、半導体層30に部分的に設けられた亀裂
41´を塞ぐ方向に力を加える方が、より良好な歩留ま
りで基板分割が実施できる。
【0030】以上、説明したように、本発明のもう一つ
重要な要素としては、従来の分割が図12に示すよう
に、切り欠き(引っ掻き)21を押し広げるように、す
なわち切り書きが設けられた表面に引張応力がかかるよ
うに力を加えて基板分割するのに対して、本発明の上記
好ましい基板分割の形態(図14(b))では、押し広
げられ、表面に引張応力がかかる半導体層30の表面に
は、何らの切り欠き(引っ掻き)を必要とせず、ウエハ
の分割が可能で、半導体層の劈開が可能であることにあ
る。これは、本発明が従来とは異なる力が半導体層に加
わって、ウエハが分割されることを示唆するものである
と考えられ、半導体層の形状、例えば後述する素子加工
工程において、半導体層表面に切り欠きの形成が困難な
場合においても、本発明では半導体層表面の切り欠きを
必要としないため、半導体層に様々な素子形状を許容で
き、あらゆる素子に適応できるものであることを示唆し
ている。ここで、本発明は、半導体層表面に切り欠きな
どがなくても、基板分割が可能であることを述べたが、
これは半導体層表面に切り欠きを設けることを排除する
ものではなく、半導体層表面に切り欠きを設けた状態で
も設けない場合と同様な基板分割を実施できるものであ
る。
【0031】本発明において、成長層の分割面を窒化物
半導体層の劈開面とすることで、レーザ素子などにおい
て、反射面となる劈開端面をえることができる。このと
き、分割予定ラインとなる分割方向は、この窒化物半導
体の劈開面にあわせることで、劈開面が得られる。ここ
で、窒化物半導体の劈開面としては、たとえばGaNの
劈開面とし、GaNを六方晶系で近似した{1 1- 0 0}
M面、{1010}A面、(0001)C面があり、通
常成長層内の窒化物半導体はc軸配向させて、すなわち
膜厚方向をc軸方向として成長させるため、好ましく用
いられる劈開面としては、M面、A面を用いることがで
きる。具体例としては、図4において、C面を主面、オ
リフラ面をA面としたサファイア基板の上に成長させた
窒化物半導体では、オリフラ面にほぼ平行な溝部20、
切り欠き21、亀裂42を設けて、分割することで、窒
化物半導体のM面が得られる。実際には、サファイアの
A面に平行な方向は窒化物半導体のM面とはわずかにず
れたものとなる。
【0032】以上説明したように、亀裂形成工程によ
り、ウエハ内部の基板を主に分割し、基板分割工程に
て、素子構造を有する半導体層を分割することで、基板
材料に関係なく良好な半導体層の分割・劈開を実現で
き、このことから、好ましくは基板材料が、半導体層材
料と異なることで、本発明の優位性が高まり、さらには
素子構造、下地層として主に窒化物半導体を用いる場合
には、窒化物半導体と異なる材料の基板を用いること
で、従来困難であった素子構造の良好な分割、劈開を、
基板材料に影響されずに実施でき好ましい。
【0033】また、以上の説明において、基板が半導体
層上で分離されることについてその作用を説明したが、
基板の第2の主面側から半導体層に達する溝を、例えば
ダイサーなどの機械的な方法により直接基板を分離する
ことが考えられるが、この方法では、ダイサーなどの基
板除去治具が直接半導体層に接するため、その衝撃によ
り半導体層が割れ、欠けが発生し、歩留まり良く半導体
層を露出できず、また基板除去と同時に、半導体層を分
割することもできるが、分割位置の制御が容易でないも
のとなる。さらに、本発明では反りを有するウエハを扱
うため、そのような反りは通常図に示すように、その断
面において湾曲した形状となり、実際には擂り鉢状にウ
エハが湾曲した形状となるが、このようなウエハでは溝
の形成において、ウエハ面内で深さのばらつきが発生し
て、これも基板分割の歩留まり低下の原因となる。更
に、エッチングなどの科学的な手段でもって、半導体層
を露出させる溝を形成することも考えられるが、この方
法では、例えば窒化物半導体の基板として好ましく用い
られるサファイアなどのように、エッチング困難な基板
の場合に適用できず、またエッチングのためのフォトレ
ジスト工程など煩雑な工程を必要とし、工数が増えて、
製造コストを引き上げるものとなる。以下、本発明の製
造方法において、上記各工程以外について、実施形態を
説明する。
【0034】[溝形成工程]以上説明した亀裂形成工程
より先に、溝部を形成することも可能であり、溝部を形
成した後、溝部の底部に亀裂を設けることで、図5に示
すように、溝部を設けずに、スクライバーなどで切り欠
きを設けて亀裂を形成する場合よりも、上述した所望の
深さで亀裂が形成されやすい傾向にあり、すなわち、亀
裂の制御が容易になり溝部を設けることが好ましい。図
3に示すように、窒化物半導体を有する半導体層30を
基板10の上(第1の主面側)に形成した後、図3
(a)のハッチングを施した領域として示すように、溝
を半導体層30(11〜13)が露出されない深さで、
基板の途中までの深さで形成する。また、溝部の大き
さ、形状、パターンについては、特に限定されず、たと
えば、溝部の形状として、ストライプ状、格子状、ドッ
ト状、円形状、などがあり、好ましくは、溝の形成手
段、ウエハの分割予定ラインにもよるが、ストライプ状
に形成することで、ウエハをバー状とでき、格子状とす
ることで、ウエハをチップ状とできる亀裂を設けること
ができる。レーザ素子のように、共振器反射面となる互
いにほぼ平行で対向する一対の端面を、基板分割により
形成する場合には、図4に示すようにストライプ状に溝
部20を形成して、亀裂41を形成して分割して、レー
ザバーとした後、チップ化すると良い。溝部の深さ、幅
については、図4に示すように、切り欠きなどを設ける
引っ掻き治具52が、溝部底部に当接できる程度の大き
さであれば特に元手されず、例えば、溝部の形成にダイ
サーを用い、切り欠きの形成にスクライバーを用いる場
合には、溝部の幅を50〜100μm程度にする。
【0035】また、溝部の形成方法としては、特に限定
されないが、エッチング、ダイシング、スクライブ、ワ
イヤーソーなどの方法を用いることができ、好ましく
は、ダイシングで形成することで、比較的容易に溝部を
形成することができる。
【0036】また、溝部形成工程は、半導体層として窒
化物半導体を形成した後であれば、いつでも良く、下地
層形成後、素子構造を形成した(素子形成工程)後でも
良く、素子構造を形成した後、素子をエッチングなどで
加工した(素子加工工程)の後でも良い。また、溝部底
面には、図4に示すように基板分割ライン(線上の亀
裂)を一本だけ設ける形態でも良く、溝部幅を大きくし
て複数本設ける形態であっても良い。
【0037】ここで形成される溝部の深さとしては、半
導体層に割れが発生しない程度に、少なくとも溝部の一
部を半導体層に達しない深さで形成し、好ましくは、全
ての溝部が半導体層に達しない深さで形成する。ここ
で、半導体層に達する深さとは、溝部内で半導体層が露
出される深さを指す。また、溝部の深さは、図3(b)
に示すように、溝部20の底面から半導体層まで、若し
くは半導体層30と基板10との界面までの距離をtと
した場合に、後述する亀裂形成工程の亀裂形成手段にも
依存し、特に限定されるものではないが、0<t≦50
μmの範囲とすることである。これは、tが50μmを
超えると後に続く亀裂形成工程において、半導体層に伸
びる亀裂を形成すること、またそれを制御することが困
難となる傾向にあり、サファイア、スビネルなどの材料
のように、基板材料が堅く、加工性に乏しい材料におい
ては、大きな力を加えて亀裂を発生させても、半導体層
を貫通してウエハの割れにつながる傾向にあるためであ
る。また、好ましくは距離tを、0<t≦20μmとす
ることであり、これにより、上記堅く、加工性に乏しい
基板材料においても、亀裂形成工程において、所望の深
さで亀裂を形成し、ウエハ、半導体層が割れない溝部と
できる。また、更に好ましくは、10μm以下とするこ
とで、更に亀裂形成工程において有利となるが、一方
で、反りを有するウエハにおいて、溝部の深さにばらつ
きが発生する傾向にあり、精度良く溝部の深さを制御す
ることが困難であり、また加工精度に劣る基板材料、若
しくは堅く、脆いサファイア、スピネルなどの基板材料
では、距離tを小さくすると半導体層、ウエハに割れが
発生するため、距離tが小さいと問題も発生する。その
ため、好ましくは5μm以上20μm以下の範囲とする
ことであり、この範囲内に各溝部深さが収まるように形
成する。
【0038】次に、半導体層について説明する。半導体
層としては、図1,3に示すように、素子構造(素子形
成層)13、また素子構造の下地層12、さらに異種基
板との格子不整合を緩和させる働きのバッファ層などが
ある。本発明においては、素子の製造方法であるため、
半導体層として少なくとも、素子形成層13を有するこ
とが好ましく、更に、半導体層と異なる材料の基板10
上に形成する場合には、バッファ層11、下地層12を
設けることで結晶性を良好なものとして、素子構造を形
成でき好ましい。以下、各層について説明する。
【0039】[バッファ層11]本発明では、半導体層
内に素子構造を異種基板上に形成する際に、異種基板1
0と素子構造13との間に、図1(b)に示すように、
バッファ層11を設けても良い。この下地層11は、窒
化物半導体と異種基板との格子不整合の緩和、良好な結
晶成長を主な目的として形成する。
【0040】異種基板の表面に、最初に低温成長バッフ
ァ層を形成した後、単結晶成長できる温度で、他の下地
層、素子形成層を形成すると、異種基板への窒化物半導
体の成長を、両者に格子不整合があっても良好なものと
できる。このため、本発明において、異種基板材料によ
り用いなくても良い場合もあるが、好ましくは低温成長
バッファ層を設けることが好ましい。この低温バッファ
層とは、その上に成長させる窒化物半導体層の成長温度
よりも低温で成長させるものであり、具体的にはAl
N、GaN、AlGaN、InGaN等が用いられ、3
00℃以上900℃以下の温度で、膜厚10Å(オング
ストローム)以上、0.5μm以下の範囲で形成され
る。この時、好ましい低温成長バッファ層の組成として
は、AlGa1−yN(0≦y<1)を用いること
で、さらに良好な単結晶成長、例えば下地層の成長が可
能となる。この低温成長バッファ層は、アンドープであ
っても、p型、n型不純物をドープしても、どちらでも
良いが、好ましくは、アンドープで形成すると良好な結
晶性が得られる傾向にある。また、低温成長バッファ層
の上に、形成する場合には、それよりも高温で単結晶成
長可能な温度、具体的には800℃以上1200℃以下
の温度範囲で成長させる。このように、低温成長バッフ
ァ層は、低温で成長されるため、得られる結晶は、非晶
質、もしくは多結晶状のものとなり、このような結晶性
の変化により、上記亀裂が半導体層内の奥深くまで伸び
るのを防ぐ、亀裂防止層として機能することができる。
【0041】[下地層12]また、下地層として、異種
基板上、さらには上述した低温成長バッファ層の上に、
更に別の窒化物半導体を形成しても良い。この時、異種
基板10と窒化物半導体の素子構造11との間に設けら
れる下地層12としては、好ましくはAlGa1−y
N(0≦y<1)を用いることで、良好な結晶性の素子
構造を形成することができる。更に好ましくは、Al混
晶比yが0.3以下のAlGa1− N(0≦y<
1)若しくはGaNを用いることで良好な結晶性でもっ
て、素子構造を形成できる。この下地層は、低温成長バ
ッファ層と同様に、p、n型不純物ドープ、アンドープ
としても良く、好ましくはアンドープで成長させること
で結晶性が良好となる。更に、下地層として、上述した
もの以外に、貫通転位を低減させる目的で、ELOG、
ELO(Epitaxitial Lateral OverGrowth)として知ら
れる横方向成長を用いた下地層(横方向成長層)を形成
しても良い。具体的には、異種基板、若しくは低温成長
バッファ層、下地層の上に、素子構造の下に形成する。
代表的な横方向成長方法、横方向成長層としては、図7
の模式断面図にしめすように、下地層412の窒化物半
導体層表面にマスク418を設けて(図7(a))、マ
スク418開口部から窒化物半導体413aを成長させ
(図7(b))、マスク418上部で横方向の成長をさ
せ、そして、それぞれのマスク開口部から成長した窒化
物半導体413aがマスク418上部で接合して(図7
(c))、成膜される。また、別の方法では、図3
(x)〜(z)に示すように、窒化物半導体の下地層4
13aに凹凸を設けるか、若しくは島状に異種基板41
0上に点在させて、凸部若しくは島部の窒化物半導体4
13aを起点として、そこから選択的に成長させること
で、図7(y)の矢印に示すように横方向への成長をさ
せて、それらが、接合することで成膜されるものとな
る。このいずれの方法においても、形成される横方向成
長層は、横方向成長時に、貫通転位も横に伝搬して横方
向に延び、膜厚方向に伝搬する貫通転位を低減させるこ
とができる。このため、このような横方向成長層を下地
層に用いると貫通転位を低減でき好ましい。この横方向
成長層は、反り発生の原因となり従来制約を受けていた
が、本発明のように、反りを有する基板、ウエハにおい
て、反りを有していても良好な基板分割を実現できるた
め、結晶性向上を目的に半導体層内に好ましく用いるこ
とができる。
【0042】また、この横方向成長層を成長させる領域
(図7におけるマスク開口部、凸部、島状部)の形状と
しては、ストライプ状、碁盤目状、ドット状、窒化物半
導体の結晶方位に合わせた六角形状に形成できる。好ま
しい形状としては、ストライプ状であり、得られる表面
がより平坦に成膜され好ましい。ここで、ストライプ状
とする場合、例えばマスク領域の幅(ストライプ幅、凸
部上部の幅)を1μm以上20μm以下、好ましくは1
以上10μm以下であり、開口部の幅(ストライプ間
隔、凹部底部の幅)を3μm以上20μm以下、好まし
くは10μm以上19μm以下であるものを形成するこ
とであり、このようなストライプ形状を有していると、
転位の低減と表面状態を良好にする点で好ましい。ま
た、図7(x)〜(z)に示す、横方向成長の起点とし
て凸部、島状部の窒化物半導体を設ける際には、具体的
な方法として、エッチング技術、ダイシング技術を用い
て所望のパターンの凹凸を形成する。マスク領域とし
て、窒化物半導体の成長が不可能か困難な保護膜を設け
る場合における保護膜材料としては、例えば酸化物、金
属、フッ化物、窒化物、等が挙げられる。例えば具体的
には酸化ケイ素(SiOX)、窒化ケイ素(Si
XY)、酸化チタン(TiOX)、酸化ジルコニウム
(ZrOX)等の酸化物、窒化物、またこれらの多層
膜、金属等を用いることができ、好ましくは、SiO2
及びSiNが挙げられる。また、これらの保護膜を形成
する方法としては、従来知られている蒸着、スパッタ、
CVD等の成膜技術を用いることができる。
【0043】横方向成長層をストライプ状のマスク領
域、凸部領域とする場合において、C面を主面とするサ
ファイア、A面を主面とするサファイア、又は(11
1)面を主面とするスピネルを異種基板として用いるこ
とが好ましい。以下、それぞれの異種基板を用いる場合
について説明すると、C面を主面とするサファイアであ
るとき、マスク領域のストライプが、そのサファイアの
A面に対してほぼ垂直な方向にストライプ方向を有して
いることが好ましく、また、第1の主面がサファイアC
面からオフアングルしている場合にはオフ角を0.1°
以上0.5°以下の範囲、好ましくは0.1°以上0.
2°以下の範囲とすることで良好な横方向成長が実現さ
れる。またA面を主面とするサファイアであるとき、マ
スク領域のストライプが、そのサファイアのR面に対し
てほぼ垂直な方向にストライプ方向を有していることが
好ましく、また(111)面を主面とするスピネルであ
るとき、マスク領域のストライプが、そのスピネル(M
gAl24)の(110)面に対してほぼ垂直な方向に
ストライプ方向を有していることが好ましい。なぜな
ら、異種基板とマスク領域のストライプ方向が上記組み
合わせであると、基板面内(異種基板の第1の主面に平
行な面内)において、窒化物半導体の成長が異方性を有
し、選択成長層の横方向の成長(ストライプ方向に垂直
な方向)が窒化物半導体の成長容易な方向となり、好ま
しいELOG成長が実現されるからである。このよう
に、横方向成長層を下地層として設けることで、貫通転
位を低減でき、素子特性の向上につながり、好ましい。
また、このような横方向成長層を下地層に用いること
で、上述した亀裂抑制効果が得られる。これは、横方向
成長層は、その成長形態において、膜厚方向以外に、横
方向への成長が成されるため、結晶性が大きく変化する
層となり、また図7に示すように結合部が存在する場合
にはその結合部における結晶性の変化、更に結合が膜厚
方向において部分的に成される場合に結合部下部に発生
する空隙により、亀裂が半導体層内へ伸びるのを抑える
働きが実現できる。さらには、上述した横方向成長層に
おいて、マスク材料として、半導体層、窒化物半導体と
異なる材料が内部に介在することで、このマスク材料に
より、亀裂の伸展を防止する作用が働くため、マスクを
内部に有する下地層を設けると、好ましい亀裂防止が実
現できる。
【0044】以上に説明したように、結晶性を良好にす
るために、異種基板の上に、下地層が形成されるが、図
8に示すように、成長層と異種基板との格子定数差、熱
膨張係数差により反りが形成され、成長層が厚膜となる
ことで、図8(a)のように、成長層表面が凹面側、基
板の第2の主面が凸面側となる反りから、図8(b)に
示すように、成長層表面が凸面側、基板10の第2の主
面が凹面側となる反りが形成される。たとえば、400
μmほどの厚さのサファイア基板を用いた場合では、成
長層の膜厚が6μm未満では、図8(a)の反りとな
り、6μm以上とした場合に、図8(b)の反りが形成
される。また、このような膜厚、若しくは基板と半導体
層との膜厚比の関係は、基板及び半導体層の材料に依存
するため、各材料に応じて本発明の反りが実施される形
態が異なることは、言うまでもない。
【0045】また、これら、下地層、バッファ層は、素
子構造と基板との間に設けて、結晶性改善などとして作
用させるものであるため、複数設けられていても良く、
例えば、図10に示すように、基板10上に、低温成長
バッファ層11a、横方向成長層11bを下後、更にそ
れらとは異なる層12を設けても良い。具体的には、上
述したように、半導体層の膜厚が、反りに影響を及ぼす
ことから厚膜の窒化物半導体層12として設けても良
く、この場合に上述したHVPEによる成長方法を用い
ると良い。更に図12(b)に示すように、これらバッ
ファ層、下地層は複数設けても良いことから、12の層
を設けた上に更に別の下地層11b´、低温成長バッフ
ァ層11b´として積層し、その上に素子構造を設ける
形態を適用できる。
【0046】[素子構造、素子形成工程]本発明におい
て、素子形成工程は、窒化物半導体を、前記下地層の上
に積層して、素子構造を形成するものであり、素子形成
工程は、前記溝形成工程の前でも後でも良く、また基板
除去工程の前でも後でも良い。素子形成工程で形成され
る素子構造は、例えば、上記バッファ層、下地層の窒化
物半導体層の上に、n型窒化物半導体層、活性層、p型
窒化物半導体層、等を積層して形成するものである。
【0047】また、素子構造として、半導体層が劈開さ
れることが重要となるレーザ素子、端面発光素子におい
ては、本発明の基板分割が好適に利用できることは言う
までもない。この素子構造の形成(素子形成工程)は、
溝部形成工程の後でも、溝部形成工程より前でもどちら
でも良い。
【0048】[素子加工工程(デバイス工程)]本発明
において、素子加工工程とは、例えば実施例に示すよう
に、素子構造を積層した後、レーザ素子に作りつけの導
波路を形成する目的でエッチングを施したり、n電極形
成面を露出させるためにエッチングしたり、また各コン
タクト層に電極を形成したりすることである。具体例と
しては、図15に示すように、n型層、活性層、p型
層、を積層した素子構造13を半導体層30内に形成後
(図15(a))、エッチングによりn型層(n型コン
タクト層)を露出させ、レーザ素子においてはさらにリ
ッジストライプなどの導波路作りつけ構造を形成し、各
導電型層にp電極60、n電極61を形成して、さらに
エッチングにより、素子領域14をのぞく領域の半導体
層を除去して、基板10の表面10sを露出させる(図
15(c))。このように、異種基板が露出するまでエ
ッチングして半導体層30を露出させることで、基板側
を凹面、半導体層を凸面とする反りが緩和される。具体
的には、図16に示すように、素子構造形成時の反りの
状態を点線で示し、ハッチングを施した矢印で示すよう
に、成長層30aの一部を異種基板10aが露出するま
でエッチングにより除去することで、図中の白抜き矢印
に示すように反りが緩和され、基板への溝部形成、亀裂
形成を制御性よく、また容易にすることができる。すな
わち、素子構造13を有する半導体層30を基板10の
第1の主面側に形成した後、基板が露出するまで半導体
層の一部を除去して、基板の表面10s上に、素子領域
14を形成することで、反りが緩和でき、反りの緩和
は、溝部形成工程、亀裂形成工程、基板分割工程、又は
後述する基板除去、基板薄膜化工程において、ウエハの
取り扱いを容易にし、各工程の実施を容易にすることが
でき、またそれらの工程が容易に、且つ制御性良く実施
できるように、反りの制御ができるものである。反りの
変化は、基板の露出される面積と、素子領域が占有する
基板の表面積との比で決定されるため、これを適宜設定
することで、所望の反りの緩和効果が得られるものとな
る。
【0049】また、素子領域14の形状、形態として
は、図15に示すように、1素子(チップ)に対し1つ
の素子領域とする形態、すなわち、[素子の数]対[素
子領域]が1対1となる形態の他に、図18、19に示
すように、多対1となるように、複数の素子からなる素
子領域を基板表面10sに配置したものでも良い。
【0050】図15に示すように、1素子に対して、1
つの素子領域14を基板10の上に設けることで、上記
他の形態に比べて、最も大きな面積比で、基板表面10
sを露出させることができ、これにより、反りの緩和効
果が最も大きなものとなる。また、図18に示すよう
に、複数の素子が、1つの反り領域として基板10上に
形成され、共振器方向(図18(a)内の白抜き矢印方
向)に複数の素子が配置された構造の素子領域を形成す
ることで、図18(a)の切断位置AAで示すように、
本発明の基板分割において、共振器面を形成でき、互い
に対向する2つの素子の共振器面を、1つの切断位置で
もって、同時に形成でき、効率よく共振器面の形成が可
能となる。また、図19に示すように、共振器方向(図
19内の白抜き矢印方向)にほぼ垂直な方向に複数の素
子を配列した素子領域14を、基板表面10s上に設け
る形態であれば、図中のAA切断位置に示すように、共
振器面の形成において、本発明の基板分割を用いること
ができる。図18、19のいずれの形態においても、各
反り領域の間隔を適宜調節することで、所望の反りの緩
和が得られる。更に、これら、素子領域の形態を組み合
わせることも可能であり、例えば、図18において、複
数の素子が共振器方向に配列されたストライプ状の素子
領域を、更に図に示すように、共振器に垂直な方向に素
子領域を配列すると同時に、共振器方向にもストライプ
状の素子領域を複数配列しても良く、すなわち、図18
の素子領域において、ストライプ方向に素子領域を複数
に分離する形態でも良い。また、図18に示すように、
共振器方向に素子を配列して、ストライプ状に素子領域
を形成し、ストライプ状の基板表面露出部を形成するこ
とで、ウエハの反りは、共振器方向とそれに垂直な方向
とで異なる反り緩和が実現され、この場合、共振器方向
に垂直な方向で反りの緩和が大きく、図中のAA切断位
置での本発明の基板分割を適用する場合において、その
前段階の亀裂形成、溝部形成時のウエハの取り扱いが比
較的容易となり、各工程において精度良く基板分割が実
施される。このように、基板露出面と素子領域との基板
表面上でのパターンは、反りの各方向における緩和量を
決定する要素となるため、基板分割方向に応じて、適宜
パターンを決定すると良い。
【0051】[分割位置]また、本発明の製造方法で
は、素子加工工程において、図15、16に示すよう
に、凸面側に電極が形成されるため、図11において、
BB切断位置、DD切断位置、CC切断位置で分割して
も、電極の剥離、ダレを抑止して、切断端面に達する電
極が形成でき、レーザ素子において、共振器面に挟まれ
た領域すべてにおいて、電流注入領域とすることがで
き、COD抑制、ライフ特性の向上に寄与できる電極構
造とできる。すなわち、基板分割により形成された共振
器端面に達する長さで、電極を形成でき、共振面の両方
を基板分割により形成した場合には、共振器の両端面に
達する長さで電極を形成できる。これは、従来の成長層
表面側が凹面となるウエハの反りでは、図17におい
て、電極60、61形成領域内で、AA分割位置で切断
すると、図17(b)に示すように、電極の剥離・ダレ
が発生していたが、本発明では、電極形成面が凸面側と
なるため、このような電極不良を回避できる。ここで、
図11,16は、図15において図中の白抜き矢印方向
から観察した様子を示すものであり、各電極60,61
が観察できる模式断面図であり、図11(a)は図15
(c)における模式図であり、図11(b)は図15
(b)における模式図であり、図11内の点線部は発光
層の位置を示すものであり、図17は従来例を示すもの
であり図16と同様な模式図である。
【0052】また、本発明では、基板の裏面側(第2の
主面)に切り欠きなどの傷を設けて、亀裂を設け、基板
分割するため、基板表面側、半導体層表面側に特に、機
械的な加工を必要とせずに基板分割を実施して、共振器
端面などの素子端面を形成できることから、特に、図
6,15などに示すように、基板の同一面側(第1の主
面側)に、正負一対の電極を設けた素子構造において非
常に有用なものとなる。すなわち、基板の同一面側に正
負一対の電極を設ける場合には、電極取り出し位置が両
電極で異なるため半導体層表面が凹凸を呈し、更に、レ
ーザ素子や端面発光素子のように劈開端面を利用する場
合において、電極近傍を分割する必要があるため、半導
体層表面側に切り欠きなどの基板分割用の引っ掻きを設
けることが困難であったが、本発明では、基板分割を基
板の裏面側(第2の主面側)だけに亀裂、切り欠きなど
を設けて、半導体層表面側に何ら基板分割用の加工を施
さずとも、歩留まり良く基板分割が可能となることにあ
る。
【0053】本発明の基板分割において、分割位置につ
いては、特に限定されず、例えば端面発光素子、レーザ
素子のように、切断面を出射面、共振器面とする場合に
おいて、図11の左側に示すように、一つの素子におい
て、共振器面の一方を電極形成面の露出時などに形成し
たエッチング端面とし、もう一方をBB切断位置で切断
して、基板分割面を端面としても良く、また、一つの素
子において、BB切断位置とDD切断位置で基板分割し
て、共振器面の両方を分割面とした素子を形成すること
ができる。また、図18、19などに示すように、複数
の素子が連結されて、その素子領域が基板表面10sに
配列された形状(図11(a))、若しくは基板の同一
面側に正負一対の電極を有する構造で、一方の電極形成
面(実施例1ではn型層の露出面)に発光層を有する凸
部領域が設けられ複数の素子を有する(図11(b))
場合に、図11の右側に示すように、複数の素子を有す
る素子領域、凸部領域を各素子に分断するCC切断位置
でもって、基板分割することにより、一つの分割位置で
もって、2つの素子の対向する端面、共振器面を形成で
き、効率よくレーザバー、チップを分割できる。
【0054】[基板除去、薄膜化工程]本発明の基板除
去工程は、分割を容易にするため、亀裂の形成を容易に
するために、実施することが好ましい。具体例として
は、図5に示すように成長層30を基板10の上に形成
後、図5(b)に除去領域40により異種基板の一部を
除去して、異種基板を薄くして、図5(c)に示すよう
に、切り欠き21、溝部、亀裂(図中の点線部)の形成
において、その実施を容易にするものとなる。このよう
に、基板薄膜化をする目的は、上述した亀裂の形成、溝
部の形成を容易にするためであり、すなわち、基板が薄
くなることで、基板の第2の主面と、半導体層との距離
が短くなるため、半導体層と基板との界面に達する亀裂
の形成が容易になる。一方で、基板を薄膜化すると、図
5(a)から(b)の変化として示すように、半導体層
と基板との膜厚比が変化するため、反りの形態が変化す
る。
【0055】具体例としては、サファイア基板の上に、
10〜30μmの膜厚で窒化物半導体層を形成し、続い
て、上記素子加工工程などを経て、基板を80μm〜1
00μm程度の厚さになるまで、研磨などにより基板を
除去する。
【0056】本発明において、基板薄膜化工程を具える
ことで、亀裂の形成、溝部の形成が精度良く、歩留まり
良くできることを説明したが、基板薄膜化工程は、図5
に示すように、半導体層30を形成後、溝部形成工程若
しくは亀裂形成工程前であっても良く、図2に示すよう
に、溝部形成後に基板薄膜化工程を具えることもでき、
この時、基板薄膜化工程を亀裂形成工程より前若しくは
後のいずれにも具えることができる。
【0057】
【実施例】以下、本発明の実施例について説明する。 [実施例1]以下、実施例として製造方法について、順
を追って説明する。窒化物半導体を成長させる異種基板
として、厚さが435nm、2インチφ、主面がC面か
ら0.2ステップ状にオフアングルした基板で、オリエ
ンテーションフラット面(以下、オリフラ面と記す)が
A面のサファイア基板を用意し、MOCVDの反応容器
内にそのウエハをセットする。次に、温度を510℃に
して、キャリアガスに水素、原料ガスにアンモニアとT
MG(トリメチルガリウム)とを用い、異種基板10上
にGaNよりなるバッファ層(図示されていない)を約
200Å(オングストローム)の膜厚で第1の下地層と
して成長させ、さらに温度を1050℃とし、原料ガス
にTMG、アンモニアを用い、アンドープのGaNより
なる層を第2の下地層として、2.5μmの膜厚で成長
させる。第1の下地層(低温成長バッファ層11)、第
2の下地層を形成した後、図7に示すようにして、横方
向成長層を第3の下地層(下地層12)として形成す
る。横方向成長層としては図7(a)〜(c)に示す順
序に沿って形成する。第2の下地層413aを形成後、
ウエハを反応容器から取り出し、CVD装置に載置し
て、下地層413aの上に選択成長させるためマスク領
域として保護膜418を形成する(図7(a))。この
時、マスク領域となる保護膜418は、サファイア基板
のオリフラ面(A面)にほぼ垂直なストライプ状のSi
2膜を、幅6μm、間隔(開口部の幅)14μmで、
ウエハのほぼ全面で前記第2の下地層413a上に形成
する。続いて、ウエハをMOCVD反応容器内に戻し、
温度1050℃、原料ガスTMG、アンモニアを用い
て、保護膜418の設けられていない非マスク領域表
面、すなわち前記下地層413aが露出している表面
に、アンドープのGaNを15μmの膜厚で成長させ
(図7(b),(c))、平坦な表面有する窒化物半導
体層(第3の下地層)413bとする(図7(c))。
この窒化物半導体基板の成長は、初期段階において、選
択的に前記非マスク領域だけに窒化物半導体が成長する
が、ある程度の膜厚で成長すると、厚さ方向への成長に
加えて、マスク領域の保護膜418に向かう横方向(基
板面内)に成長して、マスク領域の上部が横方向成長し
た窒化物半導体によりふさがれた結果、下地層413a
の上に膜厚15μmの窒化物半導体基板413bが形成
される。
【0058】続いて、横方向成長層を下地層102とし
て形成し、欠陥密度を低減させ、図6に模式断面図に示
す、以下の素子構造を(レーザ素子)積層して、素子形
成工程とする。
【0059】バッファ層103:横方向成長層の上にバ
ッファ層103として、Al混晶比が0.01のアンド
ープAlGaNからなるバッファ層103を形成する。
【0060】n側コンタクト層104:膜厚4μm、S
iを3×1018/cmドープしたGaN若しくはA
0.01Ga0.99N クラック防止層105:膜厚0.15μmのIn0.06
0.94N(省略してもよい) n側クラッド層106:総膜厚1.2μmの超格子構造
膜厚25ÅのアンドープAl0.0516Ga0.95
Nと、膜厚25Å、Siを1×1019/cm3ドープした
GaNと、を交互に積層する。 n側光ガイド層107:膜厚0.15μmのアンドープ
GaN 活性層108:総膜厚550Åの多重量子井戸構造 S
iを5×1018/cmドープした膜厚140ÅのS
iドープIn0.05Ga0.95Nよりなる障壁層
(B)と、膜厚50ÅのアンドープIn0.13Ga
0.87Nよりなる井戸層(W)とを、(B)-(W)-(B)-(W)-
(B)の順に積層する。 p側電子閉込め層109:膜厚100Å、Mgを1×1
20/cmドープしたp型Al0.3Ga0.7N p側光ガイド層110:膜厚0.15μmのMgを1×
1018/cmドープしたp型GaN p側クラッド層111:総膜厚0.45μmの超格子構
造 膜厚25ÅのアンドープAl0.05Ga0.95
Nと、膜厚25ÅでMgを1×1020/cmドープし
たp型GaNと、を交互に積層する。 p側コンタクト層112:膜厚150Å、Mgを2×1
20/cmドープしたp型GaN このようにして素子構造を形成した後、以下の素子加工
工程を実施する。
【0061】素子構造を形成した後、MOCVD装置か
らウエハを取り出し、次に、積層した半導体層を、エッ
チングにより微細加工し、レーザ素子としての共振器構
造を形成する。図7に示すように、取り出したウエハ表
面(p側コンタクト層112表面)に所望のパターン状
のSiO膜をフォトリソグラフィー技術により形成
し、前記n側コンタクト層104が露出するまでエッチ
ングして、図15(a),(b)に示すように、n電極
形成面を設ける。次に、以下のようにして、n側コンタ
クト層103を露出させなかった領域に、図6に示すリ
ッジストライプを形成する。先ず、p側コンタクト層1
12表面に、SiO2よりなるマスクを形成し、フォト
リソグラフィー技術により幅1.8μmのストライプ状
のSiO2よりなるマスクとする。SiCl4ガスを用い
てRIEにより、p側コンタクト層112、およびp側
クラッド層111、p側光ガイド層110の一部をエッ
チングして除去し、リッジストライプを形成後、さらに
PVD装置にウエハを搬送してSiOからなるマスク
の上から形成したリッジストライプの露出した表面にか
けて、Zr(主としてZrO)よりなる保護膜162
(埋込層)を0.5μm厚さで形成し、ウエハをフッ酸
に浸漬し、SiOのマスクをリフトオフ法により除去
する。このようにして、図7に示すようなストライプ状
の導波路領域として、幅1.8μmのリッジストライプ
が形成され、この時リッジストライプはp側光ガイド層
が0.1μmの膜厚となる深さまで形成されている。こ
の時、埋込層は、Zrの酸化物に限らず、Ti、V、N
b、Hf、Ta、Zrよりなる群から選択された少なく
とも一種の元素を含む酸化物、SiN、BN、SiC、
AlNの少なくとも一種、若しくはそれらを組み合わせ
たもの、上部クラッド層111と逆導電型のn型、半絶
縁性、i型の窒化物半導体(InAlGa
−x−yN(0≦x≦1,0≦y≦1,0≦x+y≦
1))を用いることができる。また、リッジストライプ
は、下地層(横方向成長層)102の低欠陥密度領域内
に設けられるように、その上方に配置にする。窒化物半
導体の埋込層を成長させる場合には、リッジ及び埋込層
の上に、p側コンタクト層を再び形成しても良く、素子
積層時に、p側コンタクト層を形成せずに、埋込層形成
後、p側コンタクト層を形成しても良い。最後に、前記
エッチングにより露出したn側コンタクト層104、p
側コンタクト層112表面にそれぞれTi/Alよりな
るn電極121、Ni/Auよりなるp電極120(図
6に示すようにリッジストライプ表面に設けられた保護
膜162にわたって形成される)を形成する。次に、S
iO2とTiO2よりなる誘電体多層膜の反射膜164を
設けた後、p,n電極上にNi−Ti−Au(1000
Å−1000Å−8000Å)よりなる取り出し(パッ
ト)電極122,123をそれぞれ設けた。共振器反射
面とするエッチング端面側から約600μmの長さで、
各電極に電気的に接合する取り出し電極122,123
を絶縁膜である反射膜164を介して形成する。この
時、活性層108の幅は、200μmの幅(共振器方向
に垂直な方向の幅)であり、n側コンタクト層104露
出時に設けられたエッチング端面(活性層端面を含む)
にもSiO2とTiO2よりなる誘電体多層膜164が設
けられ、共振器面とした場合に反射膜となる。続いて、
図15(c)、図16に示すように、エッチングにより
形成されたエッチング端面19よりも外側の領域(図1
1(a))をエッチングにより除去して、基板10を露
出させ、基板表面に素子領域14が配置された状態にす
る。
【0062】素子加工工程の後、基板を第2の主面側か
ら研磨により除去して、図5に示すように、除去領域4
0を除去して基板を薄くする。このとき、ウエハの厚さ
(基板+成長層)は、約100μmとする。
【0063】基板を薄くした後、溝部形成工程として、
図3に示すように、幅100μmのストライプ状の溝部
を、溝部20底面と界面との間隔tが約40μmとなる
ように、ダイサーを用いて溝部を形成する。このとき、
溝部は分断予定ラインにあわせて形成するため、図11
(b)において、真ん中の素子領域14において、B
B、DD切断位置に対応して、溝部を設けるため、スト
ライプの間隔は共振器長よりも短くする。
【0064】溝部形成後、亀裂形成工程として、図4に
示すように亀裂形成治具52としてスクライブにより切
り欠き21と亀裂41を形成し、図1に示すように基板
と半導体層との界面に達する亀裂を設ける。亀裂を観察
すると、ほぼ半導体層と基板との界面付近に達する深さ
で形成されていた。
【0065】最後に、図14(b)に示すように、凹面
側に押圧治具51を当てつけて、ウエハを分割する。こ
のとき、分割面が窒化物半導体のM面となるように、図
4において、オリフラ面のA面にほぼ平行な方向に基板
分割する。分割位置は、図11(a)に示すように、素
子領域14の両端面付近に設定して、共振器面を劈開面
として形成する。このようにして得られたバーを、さら
に上記M面に垂直なA面で基板をスクライブにより分割
し、レーザチップを得る。得られるレーザ素子は、室温
で閾値電流密度2.5kA/cm2、閾値電圧4.5V
で、発振波長405nm、30mWの連続発振で、10
00時間を超える長寿命、高出力のレーザ素子が得られ
る。また、基板分割工程における歩留まりは、約90%
となり、比較例に比べて、大幅に歩留まりを向上させる
ことができる。
【0066】[実施例2]実施例1において、図14
(a)に示すように、凸面側である成長層30表面に、
押圧治具51を当て付けて、基板10の第2の主面にお
いて引張応力が掛かり、ウエハの反りを戻す方向に押し
割り、ウエハを分割する他は、実施例1と同様にして、
レーザ素子を得る。バー状とする際の分割工程における
歩留りは、実施例1に比べて低下する傾向にあるが、比
較例1に比べて亀裂が設けられているため、歩留まり向
上を実現できる。
【0067】[実施例3]実施例1と同様に、サファイ
ア基板(C面)の上に、GaNからなる低温成長バッフ
ァ層を下地層11として形成し、続いた以下のLED素
子構造を素子形成層13として形成する。 n側コンタクト層:Siを4.5×1018/cm
ープしたGaN 2.25μm n側第1多層膜層:アンドープGaN 200nm/S
iを4.5×1018/cmドープしたGaN 30
nm/アンドープGaN 5nmを積層した多層膜 n側第2多層膜層:アンドープGaN、4nmの第1の
層とアンドープIn0. 13Ga0.87N、2nmの
第2の層とを、1対として、交互に10層ずつ、10対
積層して、最後に第1の層を積層した多層膜 活性層:アンドープGaN、膜厚20nmよりなる障壁
層(B)と、アンドープIn0.4Ga0.6N、膜厚
3nmよりなる井戸層(W)を交互に、(B)/(W)
/(B)・・・(B)の順で積層して、障壁層5層、井
戸層4層からなる多重量子井戸構造の活性層 p側クラッド層:Mgを1×1020/cmドープし
たp型Al0.2Ga .8N、膜厚4nmの第3の
層、Mgを1×1020/cmドープしたIn
.03Ga0.97N、膜厚2.5nmの第4の層と
を、1対として、交互に5層ずつ、5対積層して、最後
に第3の層を積層した超格子構造の多層膜 p側コンタクト層:Mgを1×1020/cmドープ
したp型GaN 続いて、チップが1辺350μmのほぼ正方形となるよ
うに、図9に示すように、格子状に溝部を形成するほか
は、実施例1と同様にして、窒化物半導体のM面で劈開
して、ウエハをバー状とする。次に、n型コンタクト層
の一部を露出させ電極形成面とし、p、n型コンタクト
層の上に、それぞれp電極、n電極を形成し、基板の第
1主面側に正負一対の電極が形成された発光素子とす
る。続いて、バー状のウエハを、劈開した面に垂直(M
面に垂直なA面)に劈開して、チップを得る。得られる
チップは、図9(b)に示すように、基板の第2の主面
側に、溝部が形成されたことによる凸部が設けられ、基
板の第2の主面側から効率よく光が取り出され、光の取
り出し効率を向上させることができる。
【0068】このように、溝部を基板の第2の主面側に
設けて、溝部底面で、分割ラインとすることで、得られ
る素子チップは、図9(b)〜(d)に示すように、基
板の裏面(第2の主面)に溝部による凸部が形成される
ものとなる。図9(b)は、素子の四辺の端面を、その
素子の辺に対応して溝部形成して、基板分割することに
より得られる形態を説明するものであり、図からわかる
ように、素子の全ての端面に沿って溝部が形成され、基
板分割されることで形成され、基板裏面の凸部はこの場
合、素子端面よりも素子内部側に凸部側面、すなわち、
溝部の側面に対応する基板端面が形成される。このよう
に、基板表面と平行でない基板面(凸部の端面)が、基
板裏面に複数も受けられることで、基板裏面からの光の
取り出し効率を高めることができる。また、図9(c)
は、この変形例を示すものであり、基板裏面に、凸部が
複数設けられるものであり、これにより、基板表面に平
行でない凸部の端面が多く設けられるものとなり、裏面
から取り出される光を効率よく散乱させることができる
素子形状となる。また、更にこれらの変形例として、図
9(d)に示すように、基板裏面に凸部が形成され、素
子チップの分離において、チップ端面の一部が溝部形成
及びその溝部に沿って基板分割して得られる端面が形成
され、基板の分割面と異なる位置、すなわち素子の内部
側に、凸部が離間して設けられ、別のチップ端面の一部
が分割面と同じ面が形成され、すなわち凸部側面と基板
分割面が同じとなる端面として形成される形態も採るこ
とができる。この素子形状は、実施例1におけるレーザ
素子チップの形状となる。以上説明したように、基板裏
面に、溝部形成による凸部が設けられること、すなわ
ち、基板表面に平行でない凸部側面、基板にほぼ平行な
凸部上面、及び、溝部底面などのように、基板面が多面
体を有することで、素子構造13内の発光層から出射さ
れた光が、様々な角度でその基板面に当たることとな
り、基板裏面が一様な面(1つの面)である場合に比較
して、光がチップ外部に効率的に取り出される構造とで
き、またその光は適度に分散されたものとなり、LED
などのような発光素子において、優れた指向性、光取り
出し効率のチップ形状となる。このように、基板側から
光を取り出すには、フェースダウンでチップを基体に載
置することで効率よく光を利用でき、具体的には、図1
1、18などに示すように基板の同一面側(第1の主面
側)に正負一対の電極60、61を有するフリップチッ
プタイプの素子において、電極が設けられた基板面を、
それを載置する基体側に載置して、基体から遠くにある
基板裏面から良好に光を取り出せる構造として、載置で
きる。また、溝部形成の際に、ダイサー、ワイヤーソー
など機械的な方法により基板の一部を除去した場合に
は、溝部の底面、側面などが機械的な除去により粗い表
面となり、これも光の取り出し、分散に寄与するものと
なる。
【0069】図9において、図9(c)のチップは、上
述したように図9(b)、(c)に示すチップと異な
り、基板分割面(基板端面)と基板裏面の凸部の側面が
同一面として形成された構造となっている。このような
形状の基板とするには、基板裏面側に溝部が形成され、
凹凸が設けられるた基板裏面に、その溝部に交差する基
板分割ラインでもって、スクライブなどを当てこするこ
とが困難となることから、ダイサーなどでバー状のウエ
ハをフルカットする方法と、ダイサーなどでハーフカッ
トすることなどにより、新たな溝を設けて押し割る方
法、基板表面(第1の主面)に切り欠きなどを設けて押
し割る方法がある。実施例1のように、端面出射型のレ
ーザ素子では、互いにほぼ平行で対向する一対の共振器
端面を基板分割により設ける場合には、図4に示すよう
にストライプ状の溝部を設けて、その溝部内に基板分割
ラインを形成して、基板分割することで、共振器面の一
方若しくは両方を基板分割で形成してレーザバーとし、
バーをチップ状に分割する際に基板裏面に溝部を設けな
いで、チップにすると、図9(d)に示すように、チッ
プ端面の一部が基板分割面と基板の凸部と同一面(同一
分割面)となる。このように、本発明の基板分割により
短冊状のレーザバーとした後のチップに細分化する分割
は、特に半導体層の劈開面がチップ端面に必要とする場
合を除いて上記従来知られた様々な手段を用いることが
できる。具体的には、図11において、半導体層、若し
くは発光層を分割しないAA切断位置、図18、19に
おけるBB切断位置、では、図18、19に示すよう
に、本発明の基板分割によりレーザバーなどのバー状ウ
エハを形成した後の工程となり、発光層を切断しない場
合には、ダイサーなどでフルカットする手段を用いるこ
とができ、半導体層端面、発光層端面が形成される分割
位置では、基板表面側、若しくは半導体層表面にスクラ
イバーなどで切り欠きを設けて、基板分割できる。
【0070】このように、図9(d)に示すように、基
板の分割面と異なる位置に、基板裏面の凸部側面が設け
られることで、図中の矢印でレーザ光が出射される様子
を示すように、その分割面が出射面である場合には、例
えば、光ディスクシステムにおいて、ディスクの記録層
からの戻り光が発生するが、この形状の凸部が形成され
ることで、出射面から素子内部側に設けられた凸部側面
に多くの戻り光が当たる形状とでき、戻り光の雑音を低
減できる。ここで、図9(d)において、点線部は、発
光層を示し、図中のハッチングを施した領域は出射光の
スポットを示すものである。
【0071】[比較例1]実施例1において、基板除去
工程後、溝形成工程、亀裂形成工程を具備せずに、図1
3に示すように、スクライブにより切り欠きを第2の主
面側に設けた後、ブレイキングにより押し割るほかは、
実施例1と同様にして、レーザチップを得る。
【0072】基板分割において、分割の歩留まりは、約
20%だった。
【0073】
【発明の効果】本発明の製造方法により、基板上に、窒
化物半導体を用いた素子構造を有する半導体層が設けら
れ、基板裏面側を凹面とする反りが形成されたウエハに
おいて、歩留まり良く基板分割が可能となる。また、サ
ファイア基板などのように、窒化物半導体層と堅さのこ
となる基板を用いた場合でも、良好な分割面が得られ、
また、基板の結晶方位に関係なく、半導体層の劈開面が
得られるため、窒化ガリウムの劈開による共振器反射面
を、歩留まりよく形成することができ、良好なレーザ素
子、端面発光素子をえることができる。
【0074】さらに、本発明の製造方法では、従来問題
であった異種基板を用いて、下地層が厚膜化することに
よる基板の反りが形成されたウエハであっても、良好に
半導体層の劈開面を得ることが可能となった。
【図面の簡単な説明】
【図1】本発明に係る亀裂形成・基板分割(ウエハの切
断分離)工程を説明する模式断面図。
【図2】本発明に係る亀裂形成工程、基板除去・薄膜化
工程を説明する模式断面図。
【図3】本発明に係る溝部形成、亀裂形成工程を説明す
る模式断面図。
【図4】本発明に係る亀裂形成工程を説明する模式的な
斜視図。
【図5】本発明に係る基板除去・薄膜化工程、亀裂形成
工程を説明する模式断面図。
【図6】本発明に係る素子構造について説明する模式断
面図。
【図7】本発明に係る下地層(横方向成長層)について
説明する模式断面図。
【図8】本発明において、ウエハの反りの形態を説明す
る模式断面図。
【図9】本発明に係る溝部の形状、及びウエハを切断分
離して得られる素子チップにおける基板裏面の凸部形状
を説明する模式的な斜視図。
【図10】本発明における下地層を説明する模式断面
図。
【図11】本発明に係る分割工程における切断分離位置
を説明する模式断面図。
【図12】従来のウエハ切断を説明する模式断面図。
【図13】従来のウエハ切断を説明する模式断面図。
【図14】本発明に係る素子領域の形態、形成工程を説
明する模式的な斜視図。
【図15】本発明に係る素子領域の形態、形成工程を説
明する模式的な斜視図。
【図16】本発明に係る素子領域の形成によりウエハの
反りの形態が変化する様子を説明する模式断面図。
【図17】従来の反りを有するウエハの切断における電
極の分離形態を説明する模式断面図。
【図18】本発明に係る素子領域の形態、形成工程、基
板分割工程を説明する模式的な斜視図。
【図19】本発明に係る素子領域の形態、形成工程、基
板分割工程を説明する模式的な斜視図。
【符号の説明】
10・・・基板(10s:基板表面、第1の主面)、
11,12・・・バッファ層(下地層)、 13・・・
素子形成層(素子構造)、 14・・・素子領域、 1
5・・・レーザバー、 17・・・分割面、 19・・
・エッチング端面、 20・・・溝部、 21・・・切
り欠き(けがき)、 30・・・半導体層、 40・・
・除去領域、 41,42・・・割れ(亀裂)、 50
・・・台座(押圧基体)、 51・・・押圧治具、 5
2・・・切り欠き治具、 60・・・p電極、 61・
・・n電極

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第1の主面と第2の主面とを有する基板
    の第1の主面上に、少なくとも窒化物半導体を有する素
    子構造を積層し、前記基板の第1の主面上に半導体層が
    設けられたウエハを分割して窒化物半導体素子チップを
    形成する窒化物半導体素子の製造方法において、 前記ウエハには、前記第1の主面が凹面を呈し、前記第
    2の主面が凸面を呈する反りが形成されており、 前記半導体層を貫通しない深さで、基板の第2の主面側
    から半導体層へ伸びる亀裂若しくは割れを、少なくとも
    前記基板内に形成する亀裂形成工程と、 窒化物半導体ウエハを押し割り、前記亀裂が設けられた
    位置でウエハを分割する分割工程と、を具備してなるこ
    とを特徴とする窒化物半導体素子の製造方法。
  2. 【請求項2】前記亀裂形成工程において、前記半導体層
    に達する深さで亀裂を設けることを特徴とする請求項1
    記載の窒化物半導体素子の製造方法。
  3. 【請求項3】 前記亀裂形成工程において、亀裂を形成
    するより前に、前記第2の主面側に、半導体層に達しな
    い深さで基板の一部を除去して、溝部を形成する溝部形
    成工程の後、該溝部の底部から半導体層に伸びる亀裂を
    設けることを特徴とする請求項2記載の窒化物半導体素
    子の製造方法。
  4. 【請求項4】 前記亀裂形成工程において、前記溝部形
    成工程の後、該溝部の底部表面に、切り欠きを設ける治
    具を当て擦り、前記亀裂を形成することを特徴とする請
    求項3記載の窒化物半導体素子の製造方法。
  5. 【請求項5】 前記基板が、窒化物半導体と異なる材料
    よりなる異種基板であることを特徴とする請求項1乃至
    4記載の窒化物半導体素子の製造方法。
  6. 【請求項6】 前記分割工程により形成された半導体層
    の分割面が、窒化物半導体の劈開面であることを特徴と
    する請求項1乃至5記載の窒化物半導体素子の製造方
    法。
  7. 【請求項7】 請求項1乃至6記載の分割方法により得
    られる窒化物半導体素子であって、前記劈開面を共振器
    面とする窒化物半導体素子の製造方法。
  8. 【請求項8】 前記亀裂形成工程より前に、基板が露出
    する深さでエッチングして前記半導体層の一部を除去
    し、基板の第1主面上に素子領域を形成する素子領域工
    程を、具備することを特徴とする請求項1乃至7記載の
    窒化物半導体素子の製造方法。
  9. 【請求項9】 請求項1乃至8記載の製造方法により得
    られる窒化物半導体発光素子であって、前記溝部形成工
    程により設けられた溝部で、ウエハが分割されることで
    得られ、前記第2の主面側に該溝部に挟まれた凸部を有
    し、基板から光を取り出すことを特徴とする窒化物半導
    体発光素子。
  10. 【請求項10】 請求項1乃至8記載の製造方法により
    得られる窒化物半導体レーザ素子であって、前記溝部形
    成工程により設けられた溝部で、ウエハが分割されるこ
    とで共振器端面が半導体層に設けられ、基板の第2の主
    面側に溝部に隣接する凸部が設けられていることを特徴
    とする窒化物半導体レーザ素子。
JP2001153234A 2001-05-22 2001-05-22 窒化物半導体発光素子及びその製造方法 Expired - Fee Related JP4224952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001153234A JP4224952B2 (ja) 2001-05-22 2001-05-22 窒化物半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001153234A JP4224952B2 (ja) 2001-05-22 2001-05-22 窒化物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002353547A true JP2002353547A (ja) 2002-12-06
JP4224952B2 JP4224952B2 (ja) 2009-02-18

Family

ID=18997774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001153234A Expired - Fee Related JP4224952B2 (ja) 2001-05-22 2001-05-22 窒化物半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4224952B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159311A (ja) * 2003-10-30 2005-06-16 Nichia Chem Ind Ltd 半導体素子用の支持体及びその製造方法並びに半導体装置
JP2005303278A (ja) * 2004-03-16 2005-10-27 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2006332364A (ja) * 2005-05-26 2006-12-07 Denso Corp 半導体素子およびその製造方法
JP2009164234A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体レーザ素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159311A (ja) * 2003-10-30 2005-06-16 Nichia Chem Ind Ltd 半導体素子用の支持体及びその製造方法並びに半導体装置
JP2005303278A (ja) * 2004-03-16 2005-10-27 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2006332364A (ja) * 2005-05-26 2006-12-07 Denso Corp 半導体素子およびその製造方法
JP2009164234A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体レーザ素子

Also Published As

Publication number Publication date
JP4224952B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4493127B2 (ja) 窒化物半導体チップの製造方法
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
US7649923B2 (en) Method for manufacturing nitride semiconductor laser element, and nitride semiconductor laser element
JP2001176823A (ja) 窒化物半導体チップの製造方法
JPH11191657A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2953326B2 (ja) 窒化ガリウム系化合物半導体レーザ素子の製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP3985462B2 (ja) 窒化物半導体基板、及びそれを用いた窒化物半導体素子の製造方法
JP3604278B2 (ja) 窒化物半導体レーザー素子
JP4097343B2 (ja) 窒化物半導体レーザ素子の製造方法
JPWO2004086580A1 (ja) 半導体レーザおよびその製造方法
JP3528814B2 (ja) 窒化物半導体から成る単体基板の製造方法
JP4224952B2 (ja) 窒化物半導体発光素子及びその製造方法
CN112219287A (zh) 使用外延横向过生长制造非极性和半极性器件的方法
JP2000058972A (ja) 窒化物半導体レーザ素子
JPH11219909A (ja) 窒化物半導体の成長方法
JP2008034862A (ja) 窒化物半導体の成長方法
JPH1027939A (ja) 窒化物半導体レーザ素子
JP4637503B2 (ja) 窒化物半導体レーザ素子の製造方法
JPH09219560A (ja) 窒化物半導体発光素子の製造方法
JPH10256661A (ja) 窒化物半導体素子及びその製造方法
JP2002261370A (ja) 窒化物系半導体素子の作製方法
JP2003332244A (ja) 窒化物半導体基板の製造方法
JP4092884B2 (ja) 窒化物半導体基板、それも用いた窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4224952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees